JP2019198189A - 制御装置、コンバータ装置、モータ駆動装置、制御方法及びプログラム - Google Patents

Abstract

【課題】コンバータ装置において、うなり音を低減することのできる制御装置を提供する。【解決手段】制御装置は、交流電源の電圧の半周期の終わりのタイミングに１周期の終わりのタイミングが一致しない基準信号を生成する基準信号生成部と、前記基準信号と前記交流電源の電圧と周期が一致する電圧指令とに基づいて、コンバータ装置のスイッチング回路を制御するためのスイッチング信号を生成し、生成した前記スイッチング信号を前記スイッチング回路に出力する制御信号生成部と、を備える。【選択図】図２

Description

本発明は、制御装置、コンバータ装置、モータ駆動装置、制御方法及びプログラムに関する。

コンバータ装置は、定常負荷時において、高調波の規制値を満足するスイッチング周波数を下限値とし、かつ、ノイズの規制値を満足するスイッチング周波数を上限値とする上下限範囲内において、上限値よりも下限値をキャリア周波数とするものが知られている（特許文献１参照）。

特開２０１４−１５０６２２号公報

ところで、特許文献１に記載されている上記のキャリア周波数を有する基準波形の信号の1周期の終わるタイミングが、交流電源の出力電圧の半周期の終わるタイミングに一致する場合、基準波形の信号と交流電源の出力電圧との共振に基づくうなり音が発生する可能性がある。

そこで、特許文献１に記載されているようなコンバータ装置において、うなり音を低減することのできる技術が求められている。

本発明は、上記の課題を解決することのできる制御装置、コンバータ装置、モータ駆動装置、制御方法及びプログラムを提供することを目的としている。

本発明の第１の態様によれば、制御装置は、交流電源の電圧の半周期の終わりのタイミングに１周期の終わりのタイミングが一致しない基準信号を生成する基準信号生成部と、前記基準信号と前記交流電源の電圧と周期が一致する電圧指令とに基づいて、コンバータ装置のスイッチング回路を制御するためのスイッチング信号を生成し、生成した前記スイッチング信号を前記スイッチング回路に出力する制御信号生成部と、を備える。

本発明の第２の態様によれば、第１の態様における制御装置は、前記電圧指令を生成する電圧指令生成部、を備え、前記制御信号生成部は、前記電圧指令と前記基準信号とを比較し、比較結果に基づいて、前記スイッチング信号を生成するものであってもよい。

本発明の第３の態様によれば、第２の態様における制御装置は、前記電圧指令生成部が生成した前記電圧指令における負側波形を反転させて正側波形とした前記電圧指令を生成し、生成した当該電圧指令を前記制御信号生成部に出力する絶対値処理部、を備え、前記制御信号生成部は、前記絶対値処理部が生成した当該電圧指令と、前記基準信号とに基づいて前記スイッチング信号を生成し、生成した前記スイッチング信号を前記スイッチング回路に出力するものであってもよい。

本発明の第４の態様によれば、コンバータ装置は、第１の態様から第３の態様の何れか１つの制御装置と、前記制御装置が生成したスイッチング信号に基づいて動作するスイッチング回路と、を備える。

本発明の第５の態様によれば、モータ駆動装置は、第４の態様のコンバータ装置と、前記コンバータ装置から供給される直流電圧を、負荷であるモータに必要な所望の交流電圧に変換するインバータ装置と、を備える。

本発明の第６の態様によれば、制御方法は、交流電源の電圧の半周期の終わりのタイミングに１周期の終わりのタイミングが一致しない基準信号を生成することと、前記基準信号と前記交流電源の電圧と周期が一致する電圧指令とに基づいて、コンバータ装置のスイッチング回路を制御するためのスイッチング信号を生成することと、生成した前記スイッチング信号を前記スイッチング回路に出力することと、を含む。

本発明の第７の態様によれば、プログラムは、コンピュータに、交流電源の電圧の半周期の終わりのタイミングに１周期の終わりのタイミングが一致しない基準信号を生成することと、前記基準信号と前記交流電源の電圧と周期が一致する電圧指令とに基づいて、コンバータ装置のスイッチング回路を制御するためのスイッチング信号を生成することと、生成した前記スイッチング信号を前記スイッチング回路に出力することと、を実行させる。

本発明の実施形態による制御装置、コンバータ装置、モータ駆動装置、制御方法及びプログラムによれば、コンバータ装置において、うなり音を低減することができる。

本発明の一実施形態によるモータ駆動装置の構成を示す図である。 本発明の一実施形態によるコンバータ制御部の構成を示す図である。 本発明の一実施形態における基準信号を説明するための第１の図である。 本発明の一実施形態における基準信号を説明するための第２の図である。 本発明の一実施形態における基準信号が交流電源の出力電圧の半周期に同期するか否かをまとめた図である。 本発明の一実施形態によるスイッチング信号の生成を説明するための図である。 本発明の一実施形態によるコンバータ制御部の処理フローを示す図である。 少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。

＜実施形態＞
以下、図面を参照しながら実施形態について詳しく説明する。
本発明の一実施形態によるモータ駆動装置について説明する。
図１は、本発明の一実施形態によるモータ駆動装置１の構成を示す図である。モータ駆動装置１は、交流電源４からの交流電力を直流電力に変換し、その直流電力を三相交流電力に変換して圧縮機モータ２０に出力する装置である。モータ駆動装置１は、図１に示すように、コンバータ装置２と、インバータ装置３と、を備える。

コンバータ装置２は、交流電源４からの交流電力を直流電力に変換してインバータ装置３に出力する装置である。コンバータ装置２は、図１に示すように、整流回路５と、スイッチング回路１０ａと、スイッチング回路１０ｂと、平滑コンデンサ１２と、コンバータ制御部１５と、入力電流検出部３０と、を備える。コンバータ装置２は、交流電源４の出力電圧の半周期の終わりのタイミングに1周期の終わりのタイミングが一致しない基準信号を生成し、交流電源４の出力電圧と基準信号との共振を生じさせないことで、うなり音を低減する。ここでの、一致とは、完全一致、及び、略一致の両方を含む。

整流回路５は、入力端子と、入力側の基準端子と、出力端子と、出力側の基準端子と、を備える。入力側の基準端子の電位は、入力端子における電位の基準となる電位である。出力側の基準端子の電位は、出力端子における電位の基準となる電位である。整流回路５は、交流電源４より入力された交流電力を直流電力に変換し、スイッチング回路１０ａと、スイッチング回路１０ｂとに出力する。

スイッチング回路１０ａは、平滑コンデンサ１２に流れる電流を流し、インバータ装置３に入力される電圧を生成する。スイッチング回路１０ａは、リアクトル６ａと、ダイオード７ａと、スイッチング素子８ａと、を備える。

リアクトル６ａは、第１端子と、第２端子と、を備える。
ダイオード７ａは、アノード端子と、カソード端子と、を備える。
スイッチング素子８ａは、第１端子と、第２端子と、第３端子と、を備える。スイッチング素子８ａは、第１端子が受ける信号に応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、第２端子から第３端子に流れる電流を制御し、スイッチング回路１０ａに流れる電流の値を変化させる。スイッチング素子８ａとしては、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等が挙げられる。スイッチング素子８ａが例えばｎＭＯＳトランジスタである場合、スイッチング素子８ａの第１端子はゲート端子であり、第２端子はソース端子であり、第３端子はドレイン端子である。

スイッチング回路１０ｂは、スイッチング回路１０ａと同様に、平滑コンデンサ１２に電流を流し、インバータ装置３に入力される電圧を生成する。スイッチング回路１０ｂは、リアクトル６ｂと、ダイオード７ｂと、スイッチング素子８ｂと、を備える。

リアクトル６ｂは、第１端子と、第２端子と、を備える。
ダイオード７ｂは、アノード端子と、カソード端子と、を備える。
スイッチング素子８ｂは、スイッチング素子８ａと同様に、第１端子と、第２端子と、第３端子と、を備える。スイッチング素子８ｂは、第１端子が受ける信号に応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、第２端子から第３端子に流れる電流を制御し、スイッチング回路１０ｂに流れる電流の値を変化させる。スイッチング素子８ｂとしては、電界効果トランジスタ、ＩＧＢＴ等が挙げられる。スイッチング素子８ｂが例えばｎＭＯＳトランジスタである場合、スイッチング素子８ｂの第１端子はゲート端子であり、第２端子はソース端子であり、第３端子はドレイン端子である。

平滑コンデンサ１２は、第１端子と、第２端子と、を備える。平滑コンデンサ１２は、スイッチング回路１０ａとスイッチング回路１０ｂの両方から電流を受ける。つまり、インバータ装置３に入力される電圧は、スイッチング回路１０ａとスイッチング回路１０ｂの両方から平滑コンデンサ１２に流れる電流値の総和によって決定される。

入力電流検出部３０は、入力端子と、出力端子と、を備える。入力電流検出部３０は、交流電源４へのリターン電流（以下、「入力電流」と記載）を検出する。入力電流検出部３０は、検出した入力電流の情報をコンバータ制御部１５に与える。
コンバータ制御部１５は、第１入力端子と、第２入力端子と、第１出力端子と、第２出力端子と、を備える。コンバータ制御部１５は、第１入力端子を介して、入力電流検出部３０から入力電流の情報を受け、入力電流波形を観測する。コンバータ制御部１５は、第１出力端子を介してスイッチング回路１０ａを制御する。また、コンバータ制御部１５は、第２出力端子を介して１０ｂを制御する。コンバータ制御部１５は、スイッチング回路１０ａの制御信号Ｓｇ１、スイッチング回路１０ｂの制御信号Ｓｇ２を変化させたときの入力電流波形から、入力電流波形の歪みが小さい制御信号を特定する。

交流電源４は、出力端子と、基準端子と、を備える。交流電源４は、コンバータ装置２に交流電力を供給する。

ゼロクロス検出部１７は、第１入力端子と、第２入力端子と、出力端子と、を備える。ゼロクロス検出部１７は、第１入力端子と、第２入力端子とを介して、交流電源４が出力する電圧のゼロクロス点を検出する。ゼロクロス点は、交流電源４が出力する電圧がゼロボルトを交差する時刻を示し、その時刻がモータ駆動装置１の処理において基準の時刻となる。ゼロクロス検出部１７は、ゼロクロス点の情報を含むゼロクロス信号を生成する。ゼロクロス検出部１７は、出力端子を介してゼロクロス信号をコンバータ制御部１５に出力する。

インバータ装置３は、コンバータ装置２から出力された直流電力を三相交流電力に変換して圧縮機モータ２０に出力する装置である。インバータ装置３は、ブリッジ回路１８と、インバータ制御部１９と、を備える。
ブリッジ回路１８は、図１に示すように、入力端子と、第１出力端子と、第２出力端子と、第３出力端子と、基準端子と、を備える。基準端子の電位は、入力端子、第１出力端子、第２出力端子及び第３出力端子のそれぞれにおける電位の基準となる電位である。ブリッジ回路１８は、スイッチング素子１８１、１８２、１８３、１８４、１８５、１８６を備える。ブリッジ回路１８は、スイッチング素子１８１と１８２、スイッチング素子１８３と１８４、スイッチング素子１８５と１８６のそれぞれが対を成して構成される。スイッチング素子１８１〜１８６のそれぞれは、第１端子と、第２端子と、第３端子と、を備える。スイッチング素子１８１〜１８６のそれぞれは、第１端子が受ける信号に応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、第２端子から第３端子に流れる電流を制御し、圧縮機モータ２０を駆動する三相交流電力を生成し、生成した三相交流電力を圧縮機モータ２０に出力する。スイッチング素子１８１、１８２、１８３、１８４、１８５、１８６としては、パワー電界効果トランジスタ、ＩＧＢＴ等が挙げられる。

インバータ制御部１９は、第１出力端子と、第２出力端子と、第３出力端子と、第４出力端子と、第５出力端子と、第６出力端子と、を備える。インバータ制御部１９の第１出力端子は、スイッチング素子１８１のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子１８１の第１端子に出力するための端子である。インバータ制御部１９の第２出力端子は、スイッチング素子１８２のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子１８２の第１端子に出力するための端子である。インバータ制御部１９の第３出力端子は、スイッチング素子１８３のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子１８３の第１端子に出力するための端子である。インバータ制御部１９の第４出力端子は、スイッチング素子１８４のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子１８４の第１端子に出力するための端子である。インバータ制御部１９の第５出力端子は、スイッチング素子１８５のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子１８５の第１端子に出力するための端子である。インバータ制御部１９の第６出力端子は、スイッチング素子１８６のオン状態となる期間とオフ状態となる期間とを切り替えるゲート駆動信号をスイッチング素子１８６の第１端子に出力するための端子である。なお、図１では、インバータ制御部１９の第１〜第６出力端子を省略して示している。また、図１では、インバータ制御部１９の第１〜第６出力端子からブリッジ回路１８に出力されるゲート駆動信号をまとめてゲート駆動信号Ｓｐｗｍと示している。インバータ制御部１９は、ブリッジ回路１８におけるスイッチング素子の開閉を制御する。インバータ制御部１９は、例えば、図示していない上位装置から入力される要求回転数指令に基づいて、スイッチング素子１８１〜１８６のゲート駆動信号Ｓｐｗｍを生成する。インバータ制御部１９は、第１〜第６出力端子を介して、ゲート駆動信号Ｓｐｗｍをブリッジ回路１８に与える。なお、インバータ制御の具体的な手法の例としては、ベクトル制御、センサレスベクトル制御、Ｖ／Ｆ（Ｖａｒｉａｂｌｅ Ｆｒｅｑｕｅｎｃｙ）制御、過変調制御、１パルス制御などが挙げられる。

整流回路５の入力端子は、交流電源４の出力端子と、ゼロクロス検出部１７の第１入力端子とに接続される。整流回路５の入力側の基準端子は、交流電源４の基準端子と、ゼロクロス検出部１７の第２入力端子と、入力電流検出部３０の入力端子とに接続される。整流回路５の出力端子は、リアクトル６ａの第１端子と、リアクトル６ｂの第１端子とに接続される。整流回路５の出力側の基準端子は、スイッチング素子８ａの第３端子と、スイッチング素子８ｂの第３端子と、平滑コンデンサ１２の第２端子と、インバータ装置３の基準端子（スイッチング素子１８２、１８４、１８６それぞれの第３端子）とに接続される。
リアクトル６ａの第２端子は、ダイオード７ａのアノード端子と、スイッチング素子８ａの第２端子とに接続される。リアクトル６ｂの第２端子は、ダイオード７ｂのアノード端子と、スイッチング素子８ｂの第２端子とに接続される。
ダイオード７ａのカソード端子は、ダイオード７ｂのカソード端子と、平滑コンデンサ１２の第１端子と、インバータ装置３の入力端子（スイッチング素子１８１、１８３、１８５それぞれの第２端子）とに接続される。
スイッチング素子８ａの第１端子は、コンバータ制御部１５の第１出力端子に接続される。スイッチング素子８ｂの第１端子は、コンバータ制御部１５の第２出力端子に接続される。
コンバータ制御部１５の第１端子は、入力電流検出部３０の出力端子に接続される。コンバータ制御部１５の第２端子は、ゼロクロス検出部１７の出力端子に接続される。
スイッチング素子１８１の第１端子は、インバータ制御部１９の第１出力端子に接続される。スイッチング素子１８２の第１端子は、インバータ制御部１９の第２出力端子に接続される。スイッチング素子１８３の第１端子は、インバータ制御部１９の第３出力端子に接続される。スイッチング素子１８４の第１端子は、インバータ制御部１９の第４出力端子に接続される。スイッチング素子１８５の第１端子は、インバータ制御部１９の第５出力端子に接続される。スイッチング素子１８６の第１端子は、インバータ制御部１９の第６出力端子に接続される。
スイッチング素子１８１の第３端子は、スイッチング素子１８２の第２端子と、圧縮機モータ２０の第１端子とに接続される。スイッチング素子１８３の第３端子は、スイッチング素子１８４の第２端子と、圧縮機モータ２０の第２端子とに接続される。スイッチング素子１８５の第３端子は、スイッチング素子１８６の第２端子と、圧縮機モータ２０の第１端子とに接続される。

なお、上記のような制御を実現する際に、特許文献１に記載されているように、モータ駆動装置１に直流電圧検出部、及び、モータ電流検出部が設けられてもよい。
直流電圧検出部は、ブリッジ回路１８の入力直流電圧Ｖｄｃを検出する検出部である。
モータ電流検出部は、圧縮機モータ２０に流れる各相電流ｉｕ、ｉｖ、ｉｗを検出する検出部である。モータ電流検出部は、これらの検出値Ｖｄｃ、ｉｕ、ｉｖ、ｉｗをインバータ制御部１９に入力する。なお、モータ電流検出部は、ブリッジ回路１８と平滑コンデンサ１２の間の負極側電力線に流れる電流を検出し、この検出信号から各相電流ｉｕ、ｉｖ、ｉｗを取得するものであってもよい。

図２は、コンバータ制御部１５の機能ブロック図である。
コンバータ制御部１５は、交流電源４の出力電圧の半周期の終わりのタイミングに1周期の終わりのタイミングが一致しない基準信号を生成する。コンバータ制御部１５は、図２に示すように、基準信号生成部３１と、電圧指令生成部３２と、絶対値処理部３３と、制御信号生成部３４と、を備えている。

基準信号生成部３１は、交流電源４の周期に同期しないキャリア周波数の基準信号Ｘを生成する。例えば、基準信号Ｘは、三角波である。また、例えば、キャリア周波数は、高調波の規制値を満足するスイッチング周波数を下限値、かつ、ノイズの規制値を満足するスイッチング周波数を上限値とする範囲内に設定されている。
基準信号Ｘが三角波である場合の具体例を以下に示す。

図３Ａは、基準信号Ｘの１周期における基準信号Ｘを構成する信号成分を示す図である。例えば、図３Ａの（ａ）の部分は、３．１５ｋＨｚ、４ｋＨｚ、５ｋＨｚ、６．３ｋＨｚ、８ｋＨｚ、６．３ｋＨｚ、５ｋＨｚ、４ｋＨｚの連続する三角波を１周期Ｔ１として繰り返す基準信号Ｘを示している。図３Ａの（ａ）の部分の基準信号Ｘの波形は、図３Ｂの（ａ）の部分に示す三角波である。また、図３Ａの（ｂ）の部分は、３．１５ｋＨｚ、４ｋＨｚ、５ｋＨｚ、６．３ｋＨｚ、８ｋＨｚの連続する三角波を１周期Ｔ２として繰り返す基準信号Ｘを示している。図３Ａの（ｂ）の部分の基準信号Ｘの波形は、図３Ｂの（ｂ）の部分に示す三角波である。また、図３Ａの（ｂ）の部分は、３．１５ｋＨｚ、４ｋＨｚ、５ｋＨｚ、６．３ｋＨｚ、８ｋＨｚの連続する三角波を１周期Ｔ２として繰り返す基準信号Ｘを示している。図３Ａの（ｂ）の部分の基準信号Ｘの波形は、図３Ｂの（ｂ）の部分に示す三角波である。また、図３Ａの（ｂ）の部分は、３．１５ｋＨｚ、４ｋＨｚ、５ｋＨｚ、６．３ｋＨｚ、８ｋＨｚの連続する三角波を１周期Ｔ２として繰り返す基準信号Ｘを示している。図３Ａの（ｂ）の部分の基準信号Ｘの波形は、図３Ｂの（ｂ）の部分に示す三角波である。

図４は、図３Ａ及び図３Ｂに示した基準信号Ｘが交流電源４の出力電圧の半周期に同期するか否かをまとめた図である。
例えば、図３Ｂの（ａ）の部分に示す基準信号Ｘは、１周期内に、３．１５ｋＨｚの三角波を１つ、４ｋＨｚの三角波を２つ、５ｋＨｚの三角波を２つ、６．３ｋＨｚの三角波を２つ、８ｋＨｚの三角波を１つ含む。そのため、図３Ｂの（ａ）の部分に示す基準信号Ｘの１周期Ｔ１は、１６６０ｕｓである。ここで交流電源４の出力電圧を５０Ｈｚの交流電圧とし、その半周期をＴとすると、半周期Ｔは、１００００ｕｓとなる。したがって、（半周期Ｔ）÷（１周期Ｔ１）を演算すると、６．０倍（ほぼ整数倍）となり、基準信号Ｘの１周期Ｔ１が終わりのタイミングは、交流電源４の出力電圧の半周期の終わりのタイミングに一致することを示している。つまり、交流電源４の出力電圧が５０Ｈｚの場合、１周期Ｔ１の基準信号Ｘは、うなり音が発生する基準信号の一例である（Ｔ＝１００００ｕｓ、Ｔ１＝１６００ｕｓのときに、うなり音が発生することは、実験により確認されている）。

一方、図３Ｂの（ｂ）の部分に示す基準信号Ｘは、１周期内に、３．１５ｋＨｚの三角波を１つ、４ｋＨｚの三角波を１つ、５ｋＨｚの三角波を１つ、６．３ｋＨｚの三角波を１つ、８ｋＨｚの三角波を１つ含む。そのため、図３Ｂの（ｂ）の部分に示す基準信号Ｘの１周期Ｔ２は、１０５１ｕｓである。したがって、（半周期Ｔ）÷（１周期Ｔ２）を演算すると、９．５倍となり（整数倍とはならず）、基準信号Ｘの１周期Ｔ２の終わりのタイミングは、交流電源４の出力電圧の半周期の終わりのタイミングに一致しないことを示している。つまり、交流電源４の出力電圧が５０Ｈｚの場合、１周期Ｔ２の基準信号Ｘは、うなり音が発生しない基準信号の一例である（Ｔ＝１００００ｕｓ、Ｔ２＝１０５１ｕｓのときに、うなり音が発生しないことは、実験により確認されている）。
また、図３Ｂの（ｃ）の部分に示す基準信号Ｘは、１周期内に、４ｋＨｚの三角波を１つ、５ｋＨｚの三角波を２つ、６．３ｋＨｚの三角波を１つ含む。そのため、図３Ｂの（ｃ）の部分に示す基準信号Ｘの１周期Ｔ３は、８０９ｕｓである。したがって、（半周期Ｔ）÷（１周期Ｔ３）を演算すると、１２．４倍となり（整数倍とはならず）、基準信号Ｘの１周期Ｔ３の終わりのタイミングは、交流電源４の出力電圧の半周期の終わりのタイミングに一致しないことを示している。つまり、交流電源４の出力電圧が５０Ｈｚの場合、１周期Ｔ３の基準信号Ｘは、うなり音が発生しない基準信号の一例である（Ｔ＝１００００ｕｓ、Ｔ３＝８０９ｕｓのときに、うなり音が発生しないことは、実験により確認されている）。
また、図３Ｂの（ｄ）の部分に示す基準信号Ｘは、１周期内に、４ｋＨｚの三角波を１つ、５ｋＨｚの三角波を１つ、６．３ｋＨｚの三角波を１つ含む。そのため、図３Ｂの（ｄ）の部分に示す基準信号Ｘの１周期Ｔ４は、６０９ｕｓである。したがって、（半周期Ｔ）÷（１周期Ｔ４）を演算すると、１６．４倍となり（整数倍とはならず）、基準信号Ｘの１周期Ｔ４の終わりのタイミングは、交流電源４の出力電圧の半周期の終わりのタイミングに一致しないことを示している。つまり、交流電源４の出力電圧が５０Ｈｚの場合、１周期Ｔ４の基準信号Ｘは、うなり音が発生しない基準信号の一例である（Ｔ＝１００００ｕｓ、Ｔ４＝６０９ｕｓのときに、うなり音が発生しないことは、実験により確認されている）。
つまり、基準信号生成部３１は、例えば、交流電源４の出力電圧が５０Ｈｚの場合、図３Ｂの（ｂ）、（ｃ）、（ｄ）に示すような交流電源４の周期に同期しないキャリア周波数の基準信号Ｘを生成する。

電圧指令生成部３２は、ゼロクロス検出部１７からのゼロクロス信号及び予め登録されているコンバータ制御位相（交流電源４の出力電圧との位相差）及びその電圧指令振幅値に基づいて、正弦波の電圧指令Ｒを生成する。

絶対値処理部３３は、電圧指令生成部３２が生成した正弦波の電圧指令Ｒにおける負側波形を反転させて正側波形とする。これにより、絶対値処理部３３は、例えば、図５の（ａ）の部分に示すような電圧指令Ｒの波形を生成する。図５の（ａ）の部分に示す基準信号Ｘは、全体の一部分を拡大したものであるが、全体の電圧指令Ｒは正側のみの波形となる。

制御信号生成部３４は、スイッチング回路１０ａを制御するための第１スイッチング信号Ｓｇ１、及び、スイッチング回路１０ｂを制御するための第２スイッチング信号Ｓｇ２を生成する。
具体的には、制御信号生成部３４は、図５の（ｂ）の部分に示すように、基準信号生成部３１が生成した基準波形Ｘと、絶対値処理部３３が出力する負側波形反転後の電圧指令Ｒとを比較する。制御信号生成部３４は、比較結果に基づいて、第１スイッチング信号Ｓｇ１、及び、第２スイッチング信号Ｓｇ２を生成する。例えば、制御信号生成部３４は、電圧指令Ｒよりも基準信号Ｘが大きい区間をＨｉｇｈレベルの信号とし、電圧指令Ｒよりも基準信号Ｘが小さい区間をＬｏｗレベルの信号として、図５の（ｂ）の部分に示すような第１スイッチング信号Ｓｇ１、及び、第２スイッチング信号Ｓｇ２を生成する。

次に、本発明の一実施形態によるコンバータ装置２の処理について説明する。
ここでは、図６に示すコンバータ制御部１５の処理について説明する。
ゼロクロス検出部１７は、交流電源４が出力する電圧のゼロクロス点を検出する。ゼロクロス検出部１７は、セロクロス点の情報を含むゼロクロス信号を生成する。ゼロクロス検出部１７は、ゼロクロス信号をコンバータ制御部１５に出力する。

電圧指令生成部３２は、ゼロクロス検出部１７からゼロクロス信号を受ける（ステップＳ１）。電圧指令生成部３２は、受けたゼロクロス信号、予め登録されているコンバータ制御位相、予め設定されている電圧指令振幅値に基づいて、電圧指令Ｒを生成する（ステップＳ２）。電圧指令生成部３２は、生成した電圧指令Ｒを絶対値処理部３３に出力する。

絶対値処理部３３は、電圧指令生成部３２から電圧指令Ｒを受ける。絶対値処理部３３は、受けた電圧指令Ｒにおける負側波形を反転させて正側波形とする（ステップＳ３）。絶対値処理部３３は、負側波形を反転させて正側波形とした電圧指令Ｒを制御信号生成部３４に出力する。

基準信号生成部３１は、交流電源４の周期に同期しないキャリア周波数の基準信号Ｘを生成する（ステップＳ４）。基準信号生成部３１は、生成した基準信号Ｘを制御信号生成部３４に出力する。

制御信号生成部３４は、負側波形を反転させて正側波形とした電圧指令Ｒを電圧指令生成部３２から受ける。また、制御信号生成部３４は、基準信号Ｘを基準信号生成部３１から受ける。制御信号生成部３４は、受けた電圧指令Ｒと、基準信号Ｘとに基づいて、スイッチング回路１０ａを制御するための第１スイッチング信号Ｓｇ１、及び、スイッチング回路１０ｂを制御するための第２スイッチング信号Ｓｇ２を生成する（ステップＳ５）。
具体的には、制御信号生成部３４は、図５の（ｂ）の部分に示すように、基準信号生成部３１が生成した基準波形Ｘと、絶対値処理部３３が出力する負側波形反転後の電圧指令Ｒとを比較する。制御信号生成部３４は、比較結果に基づいて、第１スイッチング信号Ｓｇ１、及び、第２スイッチング信号Ｓｇ２を生成する。例えば、制御信号生成部３４は、電圧指令Ｒよりも基準信号Ｘが大きい区間をＨｉｇｈレベルの信号とし、電圧指令Ｒよりも基準信号Ｘが小さい区間をＬｏｗレベルの信号として、図５の（ｂ）の部分に示すような第１スイッチング信号Ｓｇ１、及び、第２スイッチング信号Ｓｇ２を生成する。
制御信号生成部３４は、生成した第１スイッチング信号Ｓｇ１をスイッチング回路１０ａに出力する。また、制御信号生成部３４は、生成した第２スイッチング信号Ｓｇ２をスイッチング回路１０ｂに出力する。

以上、本発明の一実施形態によるモータ駆動装置１について説明した。
本発明の一実施形態によるモータ駆動装置１において、基準信号生成部３１は、交流電源４の周期に同期しないキャリア周波数の基準信号Ｘを生成する。
こうすることで、モータ駆動装置１のコンバータ装置２において、基準信号Ｘと交流電源４の出力電圧との共振を抑制することができる。その結果、コンバータ装置２において、基準信号Ｘと交流電源４の出力電圧との共振に基づくうなり音を低減することができる。

なお、本発明の一実施形態では、基準信号生成部３１は、図３Ｂに示すような、異なる１周期となるキャリア周波数の複数の信号のうちの１つを繰り返して基準信号Ｘを生成するものとした。しかしながら、本発明の別の実施形態では、基準信号生成部３１は、図３Ｂに示すような、異なる１周期となるキャリア周波数の複数の信号のうち２つ以上を組み合わせて基準信号Ｘを生成するものであってもよい。

なお、本発明の一実施形態では、基準信号Ｘは、三角波であるものとして説明した。しかしながら、本発明の別の実施形態では、所望の第１スイッチング信号Ｓｇ１、第２スイッチング信号Ｓｇ２が生成できる信号であればどのような信号であってもよい。例えば、基準信号Ｘは、のこぎり波、階段波などであってもよい。

なお、本発明の一実施形態では、交流電源４の出力電圧を５０Ｈｚとし、基準信号Ｘは、３．１５ｋＨｚ、４ｋＨｚ、５ｋＨｚ、６．３ｋＨｚ、８ｋＨｚを信号成分として含むものとして説明した。しかしながら、本発明の一実施形態における３．１５ｋＨｚ、４ｋＨｚ、５ｋＨｚ、６．３ｋＨｚ、８ｋＨｚを信号成分として含む基準信号Ｘは一例である。本発明の別の実施形態では、基準信号Ｘは、交流電源４の出力電圧の周波数と、負荷に適した周波数とに基づく、適した周波数の信号成分を含む信号であってよい。

なお、本発明の各実施形態における記憶部、その他の記憶装置等は、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、記憶部、その他の記憶装置等は、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。

なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。

本発明の実施形態について説明したが、上述のコンバータ制御部１５、インバータ制御部１９、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図７は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ５０は、図７に示すように、ＣＰＵ６０、メインメモリ７０、ストレージ８０、インターフェース９０を備える。
例えば、上述のコンバータ制御部１５、インバータ制御部１９、その他の制御装置のそれぞれは、コンピュータ５０に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８０に記憶されている。ＣＰＵ６０は、プログラムをストレージ８０から読み出してメインメモリ７０に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６０は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７０に確保する。

ストレージ８０の例としては、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ−ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８０は、コンピュータ５０のバスに直接接続された内部メディアであってもよいし、インターフェース９０または通信回線を介してコンピュータ５０に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５０に配信される場合、配信を受けたコンピュータ５０が当該プログラムをメインメモリ７０に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８０は、一時的でない有形の記憶媒体である。

また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、種々の省略、種々の置き換え、種々の変更を行ってよい。

１・・・モータ駆動装置
２・・・コンバータ装置
３・・・インバータ装置
４・・・交流電源
５・・・整流回路
６ａ、６ｂ・・・リアクトル
７ａ、７ｂ・・・ダイオード
８ａ、８ｂ・・・スイッチング素子
１０ａ、１０ｂ・・・スイッチング回路
１２・・・平滑コンデンサ
１５・・・コンバータ制御部
１７・・・ゼロクロス検出部
１８・・・ブリッジ回路
１９・・・インバータ制御部
３０・・・入力電流検出部
３１・・・基準信号生成部
３２・・・電圧指令生成部
３３・・・絶対値処理部
３４・・・制御信号生成部
５０・・・コンピュータ
６０・・・ＣＰＵ
７０・・・メインメモリ
８０・・・ストレージ
９０・・・インターフェース
Ｌｐ・・・正極母線

Claims (7)

1. 交流電源の電圧の半周期の終わりのタイミングに１周期の終わりのタイミングが一致しない基準信号を生成する基準信号生成部と、
   前記基準信号と前記交流電源の電圧と周期が一致する電圧指令とに基づいて、コンバータ装置のスイッチング回路を制御するためのスイッチング信号を生成し、生成した前記スイッチング信号を前記スイッチング回路に出力する制御信号生成部と、
   を備える制御装置。
2. 前記電圧指令を生成する電圧指令生成部、
   を備え、
   前記制御信号生成部は、
   前記電圧指令と前記基準信号とを比較し、比較結果に基づいて、前記スイッチング信号を生成する、
   請求項１に記載の制御装置。
3. 前記電圧指令生成部が生成した前記電圧指令における負側波形を反転させて正側波形とした前記電圧指令を生成し、生成した当該電圧指令を前記制御信号生成部に出力する絶対値処理部、
   を備え、
   前記制御信号生成部は、
   前記絶対値処理部が生成した当該電圧指令と、前記基準信号とに基づいて前記スイッチング信号を生成し、生成した前記スイッチング信号を前記スイッチング回路に出力する、
   請求項２に記載の制御装置。
4. 請求項１から請求項３の何れか一項に記載の制御装置と、
   前記制御装置が生成したスイッチング信号に基づいて動作するスイッチング回路と、
   を備えるコンバータ装置。
5. 請求項４に記載のコンバータ装置と、
   前記コンバータ装置から供給される直流電圧を、負荷であるモータに必要な所望の交流電圧に変換するインバータ装置と、
   を備えるモータ駆動装置。
6. 交流電源の電圧の半周期の終わりのタイミングに１周期の終わりのタイミングが一致しない基準信号を生成することと、
   前記基準信号と前記交流電源の電圧と周期が一致する電圧指令とに基づいて、コンバータ装置のスイッチング回路を制御するためのスイッチング信号を生成することと、
   生成した前記スイッチング信号を前記スイッチング回路に出力することと、
   を含む制御方法。
7. コンピュータに、
   交流電源の電圧の半周期の終わりのタイミングに１周期の終わりのタイミングが一致しない基準信号を生成することと、
   前記基準信号と前記交流電源の電圧と周期が一致する電圧指令とに基づいて、コンバータ装置のスイッチング回路を制御するためのスイッチング信号を生成することと、
   生成した前記スイッチング信号を前記スイッチング回路に出力することと、
   を実行させるプログラム。

Images