JP2019176346A - バンドパスフィルタ - Google Patents

Abstract

【課題】バイパス現象が生じ難いポスト壁導波路型のバンドパスフィルタを実現すること。【解決手段】入力部（１０ａ）を備えたポスト壁導波路型のバンドパスフィルタ（１）において、第１ショート壁（１３０ｃ）と、誘電体基板の側面のうち第１ショート壁（１３０ｃ）に対向している側面である第１側面（前側面１１１）との間に、複数の導体ポストからなる第１導体ポスト群（１５ａ）が形成されている。【選択図】図１

Description

本発明は、ポスト壁導波路型のバンドパスフィルタに関する。

通過帯域内の電磁波を通過させると共に、通過帯域外の電磁波を遮断するバンドパスフィルタが広く用いられている。ミリ波帯で動作するバンドパスフィルタは、直列結合された複数の共振器を含む導波管又は導波路として実現されることが一般的である。

非特許文献１には、金属導波管型のバンドパスフィルタが開示されている。また、非特許文献２には、ポスト壁導波路型のバンドパスフィルタが開示されている。ポスト壁導波路型のバンドパスフィルタには、金属導波管型のバンドパスフィルタと比べて、安価であり、小型であり、軽量であるといった利点がある。

吉田和明、"マイクロ波フィルタの技術と応用"、日本無線技術技法 Ｎｏ．６４、２０１３年１２月 Y. Uemichi, O. Nukage, K. Nakamura, X. Han, R. Hosono, and S. Amakawa, "Compact and low-loss bandpass filter realized in silica-based post-wall waveguide for 60-GHz application", IEEE MTT-S IMS, ２０１５年５月

しかしながら、ポスト壁導波路型のバンドパスフィルタにおいては、後述するエッジ領域がバイパス導波路として機能することによって、通過帯域外の電磁波がバンドパスフィルタを通過するバイパス現象が起こり得ることを、本願発明者らは発見した。このようなバイパス現象が起こると、バンドパスフィルタのアイソレーション性能が劣化する。

ポスト壁導波路型のバンドパスフィルタにおいて起こり得るバイパス現象について、図８及び図９を参照してより具体的に説明すれば、以下のとおりである。なお、以下の説明においては、図示した座標系において、ｘ軸正方向を「右」、ｘ軸負方向を「左」、ｙ軸正方向を「前」、ｙ軸負方向を「後」、ｚ軸正方向を「上」、ｚ軸負方向を「下」と呼ぶ。

図８は、バンドパスフィルタ９の分解斜視図である。図８に示すように、バンドパスフィルタ９は、誘電体基板９１と、誘電体基板９１の上面に形成された上広壁９２ａと、誘電体基板９１の下面に形成された下広壁９２ｂと、誘電体基板９１の内部に形成されたポスト壁９３と、を備えている。ポスト壁９３は、柵状に並べられた導体ポストＰ１，Ｐ２，…の集合である。

図９は、バンドパスフィルタ９の平面図である。図９に示すように、ポスト壁９３は、右狭壁９３０ａ、左狭壁９３０ｂ、前狭壁９３０ｃ、及び後狭壁９３０ｄに加えて、６組の隔壁対９３１〜９３６を含んでいる。上下を広壁９２ａ，９２ｂ（不図示）で挟まれ、前後左右を狭壁９３０ａ〜９３０ｄに囲まれた直方体状の領域Ｄ１は、電磁波を導波する方形導波路として機能する。以下、この領域Ｄ１のことを、「導波領域」と呼ぶ。

導波領域Ｄ１は、６組の隔壁対９３１〜９３６によって７つの小領域Ｄ１１〜Ｄ１７に区画されている。小領域Ｄ１１には、電磁波を第１マイクロストリップ線路５から導波領域Ｄ１に入力するための入力部９０ａが形成されている。以下、この小領域Ｄ１１のことを、「入力領域」と呼ぶ。また、５個の小領域Ｄ１２〜Ｄ１６の各々は、共振器として機能する。以下、これらの小領域Ｄ１２〜Ｄ１６の各々のことを、「共振領域」と呼ぶ。また、小領域Ｄ１７には、電磁波を導波領域Ｄ１から第２マイクロストリップ線路６に出力するための出力部９０ｂが形成されている。以下、この小領域Ｄ１７のことを、「出力領域」と呼ぶ。

バンドパスフィルタ９においては、直列結合された５個の共振領域Ｄ１２〜Ｄ１６が、特定の通過帯域内の電磁波を選択的に通過させるチェビシェフ型のバンドパスフィルタとして機能する。このため、入力部９０ａを介して第１マイクロストリップ線路５から入力領域Ｄ１１へと入力された電磁波のうち、特定の通過帯域内の電磁波のみが、出力部９０ｂを介して出力領域Ｄ１７から第２マイクロストリップ線路６へと出力される。

ところが、このようなバンドパスフィルタ９においては、バイパス現象、すなわち、導波領域Ｄ１を介して第１マイクロストリップ線路５から第２マイクロストリップ線路６へと導波されるべき電磁波の一部が、導波領域Ｄ１の外部に存在するエッジ領域Ｄ２を介して第１マイクロストリップ線路５から第２マイクロストリップ線路６へと導波される現象が生じ得る。ここで、エッジ領域Ｄ２とは、図９に示すように、誘電体基板９１において、上広壁９２ａの外縁と下広壁９２ｂの外縁とに挟まれた領域近傍のことを指す。

本発明は、上記の問題に鑑みてなされたものであり、その目的は、バイパス現象が生じ難いポスト壁導波路型のバンドパスフィルタを実現することにある。

上記の課題を解決するために、本発明の一態様に係るバンドパスフィルタは、誘電体基板と、前記誘電体基板の第１主面に形成された第１広壁と、前記誘電体基板の第２主面に形成された第２広壁と、前記誘電体基板の内部に形成されたポスト壁と、を備え、前記第１広壁、前記第２広壁、及び前記ポスト壁によって、前記誘電体基板の内部に複数の共振領域を含む導波領域が形成されたバンドパスフィルタである。本バンドパスフィルタは、前記導波領域の一方の端面を構成する第１ショート壁の近傍に設けられた、前記導波領域に電磁波を入力するための入力部を更に備え、前記第１ショート壁と、前記誘電体基板の側面のうち該第１ショート壁に対向している側面である第１側面との間に、複数の導体ポストからなる第１導体ポスト群が形成されている、ことを特徴とする。

上記の構成によれば、第１ショート壁と第１側面との間に第１導体ポスト群が形成されているため、入力部から第１ショート壁近傍のエッジ領域に結合される電磁波を抑制することができる。したがって、本バンドパスフィルタは、バイパス現象が生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

また、本発明の一態様に係るバンドパスフィルタにおいて、前記第１導体ポスト群は、前記第１ショート壁に沿って配置された１列又は複数列の導体ポスト列からなる、
ことが好ましい。

上記の構成によれば、第１ショート壁と第１側面との間には、１列又は複数列の導体ポスト列からなる第１導体ポスト群が形成されている。そのため、誘電体基板の第１主面及び第２主面の各々に第１広壁及び第２広壁を形成するときに、第１広壁及び第２広壁の位置が所定の位置からずれた場合であっても、第１ショート壁近傍のエッジ領域に第１導体ポスト群を配置することができる。

また、バンドパスフィルタの製造時に用いる大きな誘電体基板から本バンドパスフィルタを広壁とともに切り出す場合に、誘電体基板を切断するラインが所定の位置からずれた場合であっても、第１ショート壁近傍のエッジ領域に第１導体ポスト群を配置することができる。したがって、本バンドパスフィルタは、バイパス現象が更に生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

また、本発明の一態様に係るバンドパスフィルタにおいて、前記第１導体ポスト群を構成する前記複数の導体ポストのうち、前記第１広壁と前記第２広壁とを短絡し、且つ、前記第１広壁及び前記第２広壁の各々の縁のうち前記第１ショート壁に沿った部分に最も近い導体ポストと、前記第１広壁及び前記第２広壁の各々の縁のうち前記第１ショート壁に沿った部分までの距離は、前記ポスト壁を構成する複数の導体ポストのうち互いに隣接する導体ポスト同士の中心間距離のうち最も長いポスト間隔以下である、ことが好ましい。

上記の構成によれば、前記第１導体ポスト群を構成する前記複数の導体ポストのうち、前記第１広壁と前記第２広壁とを短絡し、且つ前記第１広壁及び前記第２広壁の各々の縁のうち前記第１ショート壁に沿った部分に最も近い導体ポストと、前記第１広壁及び前記第２広壁の各々の縁のうち前記第１ショート壁に沿った部分とが互いに近接しているため、入力部から第１ショート壁近傍のエッジ領域に結合される電磁波を確実に抑制することができる。したがって、本バンドパスフィルタは、バイパス現象が更に生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

また、本発明の一態様に係るバンドパスフィルタにおいて、前記第１側面には、前記第１導体ポスト群を構成する前記複数の導体ポストのうち１又は複数の導体ポストが露出している、構成であってもよい。

本発明の一態様に係るバンドパスフィルタは、上述のように第１側面に前記第１導体ポスト群を構成する前記複数の導体ポストのうち１又は複数の導体ポストが露出している場合であってもバイパス現象が生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

また、本発明の一態様に係るバンドパスフィルタは、前記導波領域の他方の端面を構成する第２ショート壁の近傍に設けられた、前記導波領域から電磁波を出力するための出力部を更に備え、前記第２ショート壁と、前記誘電体基板の側面のうち該第２ショート壁に対向している側面である第２側面との間に、複数の導体ポストからなる第２導体ポスト群が形成されている、ことが好ましい。

上記の構成によれば、第２ショート壁と第２側面との間に第２導体ポスト群が形成されているため、第２ショート壁近傍の出力部からエッジ領域に結合される電磁波を抑制することができる。したがって、本バンドパスフィルタは、バイパス現象が更に生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

上記の課題を解決するために、本発明の一態様に係るバンドパスフィルタの製造方法は、上述した各態様に係るバンドパスフィルタの製造方法である。本製造方法は、（１）前記ポスト壁に対応するように配置された複数の貫通ビアからなるポスト壁用貫通ビア群と、（２）前記導波領域の一方の端面を構成する第１ショート壁に対応する位置の外側に配置された複数の貫通ビアからなる第１貫通ビア群と、（３）前記入力部として機能する第１ブラインドビアとを誘電体基板の内部に形成するビア形成工程と、前記ポスト壁用貫通ビア群、前記第１貫通ビア群、及び前記第１ブラインドビアが形成された誘電体基板の表面上及び前記ポスト壁用貫通ビア群、前記第１貫通ビア群、及び前記第１ブラインドビアの各々の内壁に、導体膜を形成する導体膜形成工程と、前記第１貫通ビア群が形成されている領域を分断するように前記導体膜が形成された誘電体基板を切断することによって前記バンドパスフィルタを切り出す切り出し工程と、を含む、ことを特徴とする。

また、本発明の一態様に係る製造方法において、
前記ビア形成工程は、前記ポスト壁用貫通ビア群、前記第１貫通ビア群、及び前記第１ブラインドビアに加えて、前記導波領域の他方の端面を構成する第２ショート壁の外側に配置された複数の貫通ビアからなる第２貫通ビア群と、前記導波領域の他方の端面を構成する第２ショート壁の近傍に設けられた、前記導波領域から電磁波を出力するための出力部として機能する第２ブラインドビアとを前記誘電体基板の内部に形成し、前記導体膜形成工程は、前記ポスト壁用貫通ビア群、前記第１貫通ビア群、前記第１ブラインドビア、前記第２貫通ビア群、及び前記第２ブラインドビアが形成された誘電体基板の表面上及び前記ポスト壁用貫通ビア群、前記第１貫通ビア群、前記第１ブラインドビア、前記第２貫通ビア群、及び前記第２ブラインドビアの各々の内壁とを覆う導体膜を形成し、前記切り出し工程は、前記第１貫通ビア群が形成されている領域を分断するように、且つ、前記第２貫通ビア群が形成されている領域を分断するように前記導体膜が形成された誘電体基板を切断することによって前記バンドパスフィルタを切り出す、ことが好ましい。

これらの製造方法によれば、本発明の一態様に係るバンドパスフィルタと同様の効果を奏する。また、これらの製造方法によれば、切り出し工程において導体膜が形成された誘電体基板を切断するラインが所定の位置からわずかにずれた場合であっても、バイパス現象が生じ難いポスト壁導波路型のバンドパスフィルタを得ることができる。したがって、容易にバイパス現象が生じ難いポスト壁導波路型のバンドパスフィルタを得ることができる。

また、本発明の一態様に係る製造方法において、前記貫通ビア群形成工程は、（１）複数の前記バンドパスフィルタの各々の導波領域が互いに近接し、且つ、マトリクス状に配置されるように、各バンドパスフィルタのポスト壁に対応するポスト壁用貫通ビア群を形成し、（２）前記マトリクス状に配置された複数の導波領域の前記第１ショート壁に対応する位置の外側に前記第１貫通ビア群、及び、前記マトリクス状に配置された複数の導波領域の前記第２ショート壁に対応する位置の外側に前記第２貫通ビア群を形成し、前記切り出し工程は、前記第１貫通ビア群が形成された領域、前記第２貫通ビア群が形成された領域、及び、前記第１貫通ビア群と前記第２貫通ビア群が連続して形成された領域の各々を分断するように、前記導体膜が形成された誘電体基板を切断する、ことが好ましい。

上記の構成によれば、本発明の一態様に係る複数のバンドパスフィルタを一括して製造することができる。したがって、本製造方法は、本発明の一態様に係るバンドパスフィルタの製造効率を高めることができる。

本発明の一態様によれば、バイパス現象が生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

本発明の第１の実施形態に係るバンドパスフィルタの分解斜視図である。 （ａ）は、図１に示すバンドパスフィルタの平面図である。（ｂ）は、該バンドパスフィルタの断面図である。 （ａ）は、図１に示すバンドパスフィルタのショート壁近傍を拡大した拡大平面図である。（ｂ）及び（ｃ）は、それぞれ、図１に示すバンドパスフィルタの第１の変形例及び第２の変形例のショート壁近傍を拡大した拡大平面図である。 （ａ）は、図１に示すバンドパスフィルタの第３の変形例の平面図である。（ｂ）及び（ｃ）は、第３の変形例のショート壁近傍を拡大した拡大平面図である。 本発明の実施例と、比較例の透過特性を示すグラフである。 本発明の第２の実施形態に係る製造方法のフローチャートである。 本発明の第２の実施形態に係る製造方法が導体膜形成工程を実施したあとの時点における誘電体基板の平面図である。 本発明の比較例に係るバンドパスフィルタの分解斜視図である。 （ａ）は、図８に示すバンドパスフィルタの平面図である。（ｂ）は、該バンドパスフィルタのショート壁近傍を拡大した拡大平面図である。

〔第１の実施形態〕
〔実施形態〕
（バンドパスフィルタの構成）
本発明の実施形態に係るバンドパスフィルタ１の構成について、図１及び図２を参照して説明する。図１は、バンドパスフィルタ１の分解斜視図である。図２の（ａ）は、バンドパスフィルタ１の平面図であり、図２の（ｂ）は、バンドパスフィルタ１の断面図である。なお、図１においては、バンドパスフィルタ１に接続されるマイクロストリップ線路５，６を併せて示している。また、図２の（ｂ）に示す断面は、図２の（ａ）に示すＡ−Ａ’線におけるバンドパスフィルタ１の断面である。

バンドパスフィルタ１は、図１に示すように、誘電体基板１１と、誘電体基板１１の上面に形成された上広壁１２ａと、誘電体基板１１の下面に形成された下広壁１２ｂと、誘電体基板１１の内部に形成されたポスト壁１３と、を備えている。誘電体基板１１の上面及び下面の各々は、それぞれ、請求の範囲に記載の第１主面及び第２主面の一態様である。また、誘電体基板１１の上面及び下面に交わる（本実施形態においては直交する）側面のうち短辺に沿った側面を前側面１１１及び後側面１１２と称する。前側面１１１は、後述する前狭壁１３０ｃに対向している側面であり、後側面１１２は、後述する後狭壁１３０ｄに対向している側面である。

誘電体基板１１は、誘電体により構成された板状部材である。本実施形態においては、誘電体基板１１として、石英基板を用いている。ただし、誘電体基板１１の材料は、誘電体であればよく、石英に限定されない。例えば、誘電体基板１１の材料は、樹脂（例えば、テフロン（登録商標）系樹脂や液晶ポリマー樹脂など）であっても構わない。

なお、以下の説明においては、誘電体基板１１の表面を構成する６つの面のうち、面積が最も大きな２つの面を「主面」と呼ぶ。特に、これら２つの主面を区別する必要がある場合は、第１の主面を「上面」と呼び、第１の主面に対向する第２の主面を「下面」と呼ぶ。また、誘電体基板１１の表面を構成する６つの面のうち、主面以外の４つの面を「側面」と呼ぶ。特に、これら４つの側面を区別する必要がある場合には、第１の側面を「右側面」と呼び、第１の側面に対向する第２の側面を「左側面」と呼び、第１の側面及び第２の側面に直交する第３の側面を「前側面」と呼び、第３の側面に対向する第４の側面を「後側面」と呼ぶ。ただし、これらの呼称は、説明の便宜上のものであり、バンドパスフィルタ１の配置に制約を課すものではない。また、以下の説明においては、誘電体基板１１の左側面から右側面に向かう方向をｘ軸正方向とし、誘電体基板１１の後側面から前側面に向かう方向をｙ軸正方向とし、誘電体基板１１の下面から上面に向かう方向をｚ軸正方向とする直交座標系を利用する。

上広壁１２ａは、誘電体基板１１の上面に形成された長方形の膜状導体であり、下広壁１２ｂは、上広壁１２ａと対向するように、誘電体基板１１の下面に形成された長方形の膜状導体である。図１に示すように、上広壁１２ａの外縁を構成する４つの辺のうち前方（ｙ軸正方向側）の短辺を短辺１２ａ１と称し、後方（ｙ軸負方向側）の短辺を短辺１２ａ２と称し、下広壁１２ｂの外縁を構成する４つの辺のうち前方（ｙ軸正方向側）の短辺を短辺１２ｂ１と称し、後方（ｙ軸負方向側）の短辺を短辺１２ｂ２と称する。上広壁１２ａ及び下広壁１２ｂの各々は、それぞれ、請求の範囲に記載の第１広壁及び第２広壁の一態様である。上広壁１２ａの外縁及び下広壁１２ｂの外縁の各々は、それぞれ、請求の範囲に記載の第１広壁の縁及び第２広壁の縁の一態様である。

本実施形態においては、上広壁１２ａ及び下広壁１２ｂとして、銅膜を用いる。ただし、上広壁１２ａ及び下広壁１２ｂの材料は、導体であればよく、銅に限定されない。例えば、上広壁１２ａ及び下広壁１２ｂの材料は、銅以外の金属（例えば、アルミニウムや金など）であっても構わない。また、上広壁１２ａ及び下広壁１２ｂは、十分な厚みを有する板状導体であっても構わない。

以下、ポスト壁１３の構成について、図２の（ａ）を参照して説明する。ポスト壁１３は、誘電体基板１１の内部に形成された複数の導体ポストＰ１，Ｐ２，…の集合である。各導体ポストＰｉ（ｉ＝１，２，…）は、図２の（ｂ）に示すように、誘電体基板１１を上下に貫通する貫通孔の内壁を覆う膜状（円筒状）導体である（図２の（ｂ）においては、導体ポストＰｉの一態様である導体ポスト１３３ａ１〜Ｐ１３３ａ３，Ｐ１３３ｂ１〜Ｐ１３３ｂ３を例示している）。各導体ポストＰｉの上端及び下端は、それぞれ、上広壁１２ａ及び下広壁１２ｂに接触しており、各導体ポストＰｉは、上広壁１２ａと下広壁１２ｂとを短絡している。本実施形態においては、各導体ポストＰｉの材料として、銅を用いている。ただし、各導体ポストＰｉの材料は、導体であればよく、銅に限定されない。例えば、各導体ポストＰｉの材料は、銅以外の金属（例えば、アルミニウムや金など）であっても構わない。また、各導体ポストＰｉは、誘電体基板１１を上下に貫通する貫通孔に充填された塊状（円柱状）の導体であっても構わない。これらの導体ポストＰ１，Ｐ２，…は、柵状に並べられており、これらの導体ポストＰ１，Ｐ２，…により構成されるポスト壁１３は、ポスト間隔よりも十分に長い波長を有する電磁波を反射する導体壁として機能する。

ポスト壁１３は、図２の（ａ）に示すように、右狭壁１３０ａ、左狭壁１３０ｂ、前狭壁１３０ｃ、及び後狭壁１３０ｄに加えて、６組の隔壁対１３１〜１３６を含んでいる。なお、前狭壁１３０ｃ及び後狭壁１３０ｄは、ショート壁と呼ばれることもある。前狭壁１３０ｃ及び後狭壁１３０ｄの各々は、それぞれ、請求の範囲に記載の第１ショート壁及び第２ショート壁の一態様である。

右狭壁１３０ａ及び左狭壁１３０ｂは、それぞれ、導体ポストＰ１，Ｐ２，…の部分集合であって、ｙ軸に沿って柵状に並べられた複数の導体ポストからなる。右狭壁１３０ａは、ｙｚ面と平行に、誘電体基板１１の中心よりも右側（ｘ軸正方向側）に配置されている。一方、左狭壁１３０ｂは、ｙｚ面と平行に、誘電体基板１１の中心よりも左側（ｘ軸負方向側）に配置されている。

前狭壁１３０ｃ及び後狭壁１３０ｄは、それぞれ、導体ポストＰ１，Ｐ２，…の部分集合であって、ｘ軸に沿って柵状に並べられた複数の導体ポストからなる。前狭壁１３０ｃは、ｚｘ面と平行に、誘電体基板１１の中心よりも前側（ｙ軸正方向側）に配置されている。一方、後狭壁１３０ｄは、ｚｘ面と平行に、誘電体基板１１の中心よりも後側（ｙ軸負方向側）に配置されている。

上下を広壁１２ａ，１２ｂで挟まれ、前後左右を狭壁１３０ａ〜１３０ｄに囲まれた直方体状の領域Ｄ１は、後述する入力部１０ａを介して入力された電磁波を導波する方形導波路として機能する。以下、この領域Ｄ１のことを、「導波領域」と呼ぶ。

第１隔壁対１３１は、第１右隔壁１３１ａ及び第１左隔壁１３１ｂにより構成される。第１右隔壁１３１ａ及び第１左隔壁１３１ｂは、それぞれ、導体ポストＰ１，Ｐ２，…の部分集合であって、ｘ軸に沿って柵状に並べられた複数（本実施形態においては２つ）の導体ポストからなる。第１右隔壁１３１ａは、前狭壁１３０ｃの後方において、ｚｘ面と平行に、誘電体基板１１の中心よりも右側（ｘ軸正方向側）に配置されている。一方、第１左隔壁１３１ｂは、前狭壁１３０ｃの後方において、ｚｘ面と平行に、誘電体基板１１の中心よりも左側（ｘ軸負方向側）に配置されている。前狭壁１３０ｃから第１右隔壁１３１ａまでの距離と前狭壁１３０ｃから第１左隔壁１３１ｂまでの距離とは、互いに一致している。また、第１右隔壁１３１ａの左端（ｘ軸負方向側の端部）と第１左隔壁１３１ｂの右端（ｘ軸正方向側の端部）とは、互いに離間している。

第２隔壁対１３２は、第２右隔壁１３２ａ及び第２左隔壁１３２ｂにより構成される。第２右隔壁１３２ａ及び第２左隔壁１３２ｂは、それぞれ、導体ポストＰ１，Ｐ２，…の部分集合であって、ｘ軸に沿って柵状に並べられた複数（本実施形態においては３つ）の導体ポストからなる。第２右隔壁１３２ａは、第１右隔壁１３１ａの後方において、ｚｘ面と平行に、誘電体基板１１の中心よりも右側（ｘ軸正方向側）に配置されている。一方、第２左隔壁１３２ｂは、第１左隔壁１３１ｂの後方において、ｚｘ面と平行に、誘電体基板１１の中心よりも左側（ｘ軸負方向側）に配置されている。前狭壁１３０ｃから第２右隔壁１３２ａまでの距離と前狭壁１３０ｃからから第２左隔壁１３２ｂまでの距離とは、互いに一致している。また、第２右隔壁１３２ａの左端（ｘ軸負方向側の端部）と第２左隔壁１３２ｂの右端（ｘ軸正方向側の端部）とは、互いに離間している。

第３隔壁対１３３は、第２隔壁対１３２の後方において、第２隔壁対１３２と同様に構成されている。第４隔壁対１３４は、第３隔壁対１３３の後方において、第２隔壁対１３２と同様に構成されている。第５隔壁対１３５は、第４隔壁対１３４の後方において、第２隔壁対１３２と同様に構成されている。第６隔壁対１３６は、第５隔壁対１３５の後方において、第１隔壁対１３１と同様に構成されている。これら６組の隔壁対１３１〜１３６は、ｙ軸に沿って等間隔に並べられている。

上述した導波領域Ｄ１は、これら６組の隔壁対１３１〜１３６によって、７つの小領域Ｄ１１〜Ｄ１７に区画される。

導波領域Ｄ１のうち、前後を前狭壁１３０ｃと第１隔壁対１３１とで挟まれた小領域Ｄ１１には、入力部１０ａが形成されている。入力部１０ａは、上広壁１２ａに形成された開口１０ａ１と、開口１０ａ１を通って誘電体基板１１に挿入されたブラインドビア１０ａ２と、により構成されている。ブラインドビア１０ａ２は、上広壁１２ａからも下広壁１２ｂからも絶縁されている。ブラインドビア１０ａ２は、図１に示すように、第１マイクロストリップ線路５の誘電体層５１を貫通して、第１マイクロストリップ線路５の信号ライン５２と接続される。この場合、第１マイクロストリップ線路５を導波された電磁波は、入力部１０ａを介して小領域Ｄ１１に入力される。以下、この小領域Ｄ１１のことを、「入力領域」と呼ぶ。ブラインドビア１０ａ２は、誘電体基板１１を貫通しておらず、その一方の端部（ｚ軸負方向側の端部）が誘電体基板１１の内部に位置することを除いて、各導体ポストＰｉと同様に構成されている。

導波領域Ｄ１のうち、前後を第１隔壁対１３１と第２隔壁対１３２とで挟まれた小領域Ｄ１２は、第１共振器として機能する。以下、この小領域Ｄ１２のことを、「第１共振領域」と呼ぶ。第１共振領域Ｄ１２は、第１右隔壁１３１ａと第１左隔壁１３１ｂとの間の隙間を結合窓として、上述した入力領域Ｄ１１と結合している。

導波領域Ｄ１のうち、前後を第２隔壁対１３２と第３隔壁対１３３とで挟まれた小領域Ｄ１３は、第２共振器として機能する。以下、この小領域Ｄ１３のことを、「第２共振領域」と呼ぶ。第２共振領域Ｄ１３は、第２右隔壁１３２ａと第２左隔壁１３２ｂとの間の隙間を結合窓として、上述した第１共振領域Ｄ１２と結合している。

導波領域Ｄ１のうち、前後を第３隔壁対１３３と第４隔壁対１３４とで挟まれた小領域Ｄ１４は、第３共振器として機能する。以下、この小領域Ｄ１４のことを、「第３共振領域」と呼ぶ。第３共振領域Ｄ１４は、第３右隔壁１３３ａと第３左隔壁１３３ｂとの間の隙間を結合窓として、上述した第２共振領域Ｄ１３と結合している。

導波領域Ｄ１のうち、前後を第４隔壁対１３４と第５隔壁対１３５とで挟まれた小領域Ｄ１５は、第４共振器として機能する。以下、この小領域Ｄ１５のことを、「第４共振領域」と呼ぶ。第４共振領域Ｄ１５は、第４右隔壁１３４ａと第４左隔壁１３４ｂとの間の隙間を結合窓として、上述した第３共振領域Ｄ１４と結合している。

導波領域Ｄ１のうち、前後を第５隔壁対１３５と第６隔壁対１３６とで挟まれた小領域Ｄ１６は、第５共振器として機能する。以下、この小領域Ｄ１６のことを、「第５共振領域」と呼ぶ。第５共振領域Ｄ１６は、第５右隔壁１３５ａと第５左隔壁１３５ｂとの間の隙間を結合窓として、上述した第４共振領域Ｄ１５と結合している。

導波領域Ｄ１のうち、前後を第６隔壁対１３６と後狭壁１３０ｄとで挟まれた小領域Ｄ１７には、出力部１０ｂが形成されている。出力部１０ｂは、上広壁１２ａに形成された開口１０ｂ１と、開口１０ｂ１を通って誘電体基板１１に挿入されたブラインドビア１０ｂ２と、により構成されている。ブラインドビア１０ｂ２は、上広壁１２ａからも下広壁１２ｂからも絶縁されている。ブラインドビア１０ｂ２は、図１に示すように、第２マイクロストリップ線路６の誘電体層６１を貫通して、第２マイクロストリップ線路６の信号ライン６２と接続される。この場合、小領域Ｄ１７を導波された電磁波は、出力部１０ｂを介して第２マイクロストリップ線路６に出力される。以下、この小領域Ｄ１７のことを、「出力領域」と呼ぶ。出力領域Ｄ１７は、第６右隔壁１３６ａと第６左隔壁１３６ｂとの間の隙間を結合窓として、上述した第５共振領域Ｄ１６と結合している。ブラインドビア１０ｂ２は、ブラインドビア１０ａ２と同一に構成されている。

バンドパスフィルタ１においては、直列結合された５個の共振領域Ｄ１２〜Ｄ１６が、特定の通過帯域内の電磁波を選択的に通過させるチェビシェフ型のバンドパスフィルタとして機能する。このため、入力部１０ａを介して第１マイクロストリップ線路５から入力領域Ｄ１１へと入力された電磁波のうち、特定の通過帯域内の電磁波のみが、出力部１０ｂを介して出力領域Ｄ１７から第２マイクロストリップ線路６へと出力される。

なお、本実施形態においては、導波領域Ｄ１を６組の隔壁対１３１〜１３６で区画することによって、５個の共振領域Ｄ１２〜Ｄ１５を含むバンドパスフィルタを実現しているが、本発明はこれに限定されない。すなわち、ｎを３以上の任意の自然数として、導波領域Ｄ１をｎ組の隔壁対で区画することによって、ｎ−１個の共振領域を含むバンドパスフィルタを実現することができる。例えば、（１）導波領域Ｄ１を３組の隔壁対で区画することによって、２個の共振領域を含むバンドパスフィルタを実現してもよいし、（２）導波領域Ｄ１を４組の隔壁対で区画することによって、３個の共振領域を含むバンドパスフィルタを実現してもよいし、（３）導波領域Ｄ１を５組の隔壁対で区画することによって、４個の共振領域を含むバンドパスフィルタを実現してもよい。

また、本実施形態においては、第１マイクロストリップ線路５を導波された電磁波をバンドパスフィルタ１に入力するために、入力部１０ａを開口１０ａ１とブラインドビア１０ａ２とにより実現しているが、本発明はこれに限定されない。すなわち、導波管を導波された電磁波をバンドパスフィルタ１に入力するために、入力部１０ａを開口１０ａ１のみにより実現しても構わない。この場合、開口１０ａ１の形状及びサイズは、導波管の出力開口の形状及びサイズに応じて決められる。なお、コプレーナ線路を導波された電磁波をバンドパスフィルタ１に入力する場合には、本実施形態と同様、入力部１０ａを開口１０ａ１とブラインドビア１０ａ２とにより構成すればよい。

同様に、本実施形態においては、バンドパスフィルタ１を通過した電磁波を第２マイクロストリップ線路６に出力するために、出力部１０ｂを開口１０ｂ１とブラインドビア１０ｂ２とにより実現しているが、本発明はこれに限定されない。すなわち、バンドパスフィルタ１を通過した電磁波を導波管に出力するために、出力部１０ｂを開口１０ｂ１のみにより実現しても構わない。この場合、開口１０ｂ１の形状及びサイズは、導波管の入力開口の形状及びサイズに応じて決められる。なお、バンドパスフィルタ１を通過した電磁波をコプレーナ線路に入力する場合には、本実施形態と同様、出力部１０ｂを開口１０ｂ１とブラインドビア１０ｂ２とにより構成すればよい。

また、バンドパスフィルタ１は、第３共振領域Ｄ１４の中央を通り、且つ、ｚｘ面に平行な面を対称面として、鏡映対称な構造を有する。したがって、（１）入力部１０ａを含む入力領域Ｄ１１と出力部１０ｂを含む出力領域Ｄ１７とは同じ構造であり、（２）共振領域Ｄ１２と共振領域Ｄ１６とは同じ構造であり、（３）共振領域Ｄ１３と共振領域Ｄ１５とは同じ構造であり、共振領域Ｄ１４は、上記対称面に対して鏡映対称な構造を有する。

このように、バンドパスフィルタ１は、入力部１０ａからみた場合の構造と、出力部１０ｂからみた場合の構造とが等価である。したがって、バンドパスフィルタ１においては、入力ポートとして入力部１０ａ及び出力部１０ｂの何れを採用した場合であっても同じ機能を発揮する。

なお、図１及び図２の（ａ）に図示されている第１導体ポスト群１５ａ及び第２導体ポスト群１５ｂについては、図３の（ａ）を参照して後述する。

（バンドパスフィルタの特徴）
バンドパスフィルタ１において注目すべき点ついて、図３の（ａ）を参照して説明する。図３の（ａ）は、バンドパスフィルタ１の前狭壁１３０ｃ近傍を拡大した拡大平面図である。なお、図３の（ｂ）及び（ｃ）は、それぞれ、バンドパスフィルタ１の第１の変形例及び第２の変形例の前狭壁１３０ｃ近傍を拡大した拡大平面図である。第１の変形例及び第２の変形例については、変形例の項において後述する。

バンドパスフィルタ１において注目すべきは、図３の（ａ）に示すように、前狭壁１３０ｃと、前側面１１１との間に第１導体ポスト群１５ａが形成されていることである。第１導体ポスト群１５ａは、複数の導体ポストにより構成されているポスト壁である。

このように、前狭壁１３０ｃと前側面１１１との間に第１導体ポスト群１５ａが形成されていることにより、バンドパスフィルタ１においては、入力部１０ａから、上広壁１２ａの短辺１２ａ１近傍及び下広壁１２ｂの短辺１２ｂ１近傍のエッジ領域に結合される電磁波を抑制することができる。したがって、バンドパスフィルタ１は、バイパス現象が生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

本実施形態において、第１導体ポスト群１５ａは、前狭壁１３０ｃに沿って配置された１列の導体ポスト列からなる。また、前狭壁１３０ｃの壁芯（図３の（ａ）に示すＢ−Ｂ’線）と第１導体ポスト群１５ａが構成するポスト壁の壁芯（図３の（ａ）に示すＣ−Ｃ’線）との距離である距離Ｙ１は、前狭壁１３０ｃを構成する複数の導体ポストのうち互いに隣接する導体ポスト同士の中心間距離であるポスト間隔ｄ以下であることが好ましい。本実施形態において、距離Ｙ１は、ポスト間隔ｄと一致している。

前狭壁１３０ｃから最も離れている導体ポスト（本実施形態においては、第１導体ポスト群１５ａを構成する導体ポスト）の壁芯から、上広壁１２ａの短辺１２ａ１までの距離Ｙ２１は、ポスト間隔ｄ以下であることが好ましい。本実施形態において、距離Ｙ２１は、ポスト間隔ｄを下回るように構成されている。

この構成によれば、第１導体ポスト群１５ａを構成する複数の導体ポストと、短辺１２ａ１とが互いに近接しているため、入力部１０ａから前狭壁１３０ｃ近傍のエッジ領域に結合される電磁波を確実に抑制することができる。したがって、バンドパスフィルタ１は、距離Ｙ２１がポスト間隔ｄを上回る場合と比較して、バイパス現象が更に生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

本実施形態においては、上広壁１２ａと下広壁１２ｂとは合同であり、且つ、平面視した場合にその外縁が一致するように配置されている。したがって、図３の（ａ）において下広壁１２ｂは図示されていないものの、短辺１２ｂ１の位置は、短辺１２ａ１の位置（すなわちＤ−Ｄ’線の位置）と一致している。したがって、第１導体ポスト群１５ａの壁芯から短辺１２ｂ１までの距離Ｙ２２は、Ｙ２１と等しい。

なお、上述したように、バンドパスフィルタ１は、上記対称面に対して鏡映対称な構造を有する。したがって、後狭壁１３０ｄと、後側面１１２との間には、第２導体ポスト群１５ｂが形成されている（図１及び図２の（ａ）参照）。第２導体ポスト群１５ｂは、複数の導体ポストにより構成されているポスト壁である。このように、バンドパスフィルタ１において、第１導体ポスト群１５ａと第２導体ポスト群１５ｂとは、上記対称面に対して鏡映対称となるように配置されていることが好ましい。上記対称面は、前狭壁１３０ｃ及び後狭壁１３０ｄに対して平行な平面のうち前狭壁１３０ｃ及び後狭壁１３０ｄの各々から等距離にある平面である。

この構成によれば、後狭壁１３０ｄと後側面１１２との間に第２導体ポスト群１５ｂが形成されているため、バンドパスフィルタ１は、出力部１０ｂから後狭壁１３０ｄ近傍のエッジ領域に結合される電磁波を抑制することができる。すなわち、バンドパスフィルタ１は、前狭壁１３０ｃ近傍と、後狭壁１３０ｄ近傍との２箇所でエッジ領域に結合する電磁波を抑制することができる。したがって、バンドパスフィルタ１は、バイパス現象が更に生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

なお、本実施形態では、前狭壁１３０ｃの近傍と、後狭壁１３０ｄの近傍とが上記対称面に対して鏡映対称に構成されている場合を用いて説明した。しかし、前狭壁１３０ｃの近傍と、後狭壁１３０ｄの近傍とは、異なる構成であってもよい。例えば、バンドパスフィルタ１において出力部１０ｂを省略してもよいし、出力部１０ｂが設けられている場合であっても第２導体ポスト群１５ｂを省略してもよい。すなわち、本発明の一態様に係るバンドパスフィルタは、導波領域の一方の端面を構成する前狭壁１３０ｃの近傍に設けられた、入力部１０ａを備え、前狭壁１３０ｃと前側面１１１との間に第１導体ポスト群１５ａが形成されていればよい。

（第１の変形例及び第２の変形例）
バンドパスフィルタ１の第１の変形例及び第２の変形例について、図３の（ｂ）及び（ｃ）を参照して説明する。図３の（ｂ）に示すバンドパスフィルタ１Ａは、バンドパスフィルタ１の第１の変形例である。図３の（ｃ）に示すバンドパスフィルタ１Ｂは、バンドパスフィルタ１の第２の変形例である。バンドパスフィルタ１Ａが備えている誘電体基板１１Ａ、上広壁１２ａＡ、及び第１導体ポスト群１５ａＡの各々は、それぞれ、バンドパスフィルタ１が備えている誘電体基板１１、上広壁１２ａ、及び第１導体ポスト群１５ａを変形することによって得られる。バンドパスフィルタ１Ｂが備えている誘電体基板１１Ｂ、上広壁１２ａＢ、及び第１導体ポスト群１５ａＢの各々は、それぞれ、バンドパスフィルタ１が備えている誘電体基板１１、上広壁１２ａ、及び第１導体ポスト群１５ａを変形することによって得られる。

図３の（ｂ）に示すように、バンドパスフィルタ１Ａにおいて、誘電体基板１１Ａの前側面１１１Ａの位置、及び、上広壁１２ａＡの短辺１２ａ１Ａの位置の各々は、第１導体ポスト群１５ａＡが構成するポスト壁の壁芯（図３の（ａ）に示すＣ−Ｃ’線）と一致するように構成されている。すなわち、バンドパスフィルタ１Ａにおいては、距離Ｙ２１及び距離Ｙ２２がＹ２１＝０及びＹ２２＝０である。なお、バンドパスフィルタ１Ａの距離Ｙ１は、バンドパスフィルタ１の距離Ｙ１と同じであり、ポスト間隔ｄと一致している。

以上のように構成されたバンドパスフィルタ１Ａにおいて、前側面１１１Ａには第１導体ポスト群１５ａＡを構成する全ての導体ポストが、その内壁に導体膜を形成された状態で露出している。

この構成によれば、上広壁１２ａＡ及び下広壁１２ｂＡ（図３の（ｂ）には不図示）は、前側面１１１Ａに露出した複数の導体ポストにより短絡されているため、入力部１０ａから前狭壁１３０ｃＡ近傍のエッジ領域に結合される電磁波をより確実に抑制することができる。したがって、バンドパスフィルタ１Ａは、バイパス現象がより一層生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

なお、バンドパスフィルタ１Ａは、バンドパスフィルタ１と同様に、上記対称面に対して鏡映対称な構造を有する。すなわち、バンドパスフィルタ１Ａは、前狭壁１３０ｃ近傍と、後狭壁１３０ｄ近傍との２箇所でエッジ領域に結合する電磁波を抑制することができる。したがって、バンドパスフィルタ１Ａは、バイパス現象が更に生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

図３の（ｃ）に示すように、バンドパスフィルタ１Ｂにおいて、第１導体ポスト群１５ａＢは、前狭壁１３０ｃに沿って配置された２列の導体ポスト列１５ａ１Ｂ，１５ａ２Ｂからなる。導体ポスト列１５ａ１Ｂ，１５ａ２Ｂは、それぞれ、複数の導体ポストにより構成されている。導体ポスト列１５ａ１Ｂは、前狭壁１３０ｃに近い側（ｙ軸負方向側）に位置し、導体ポスト列１５ａ２Ｂは、前狭壁１３０ｃから遠い側（ｙ軸正方向側）に位置する。

バンドパスフィルタ１Ｂにおいて、前狭壁１３０ｃの壁芯（図３の（ｃ）のＢ−Ｂ’線）から導体ポスト列１５ａ１Ｂが構成するポスト壁の壁芯（図３の（ｃ）のＣ_１−Ｃ_１’線）までの距離、及び、導体ポスト列１５ａ１Ｂが構成するポスト壁の壁芯から導体ポスト列１５ａ２Ｂが構成するポスト壁の壁芯（図３の（ｃ）のＣ_２−Ｃ_２’線）までの距離は、それぞれ、バンドパスフィルタ１，１Ａにおける距離Ｙ１と同じである。

バンドパスフィルタ１Ｂにおいて、前側面１１１Ｂは、前狭壁１３０ｃの壁芯、導体ポスト列１５ａ１Ｂが構成するポスト壁の壁芯、及び、導体ポスト列１５ａ２Ｂが構成するポスト壁の壁芯の各々に対して小さな傾きを有するように形成されている。このような状況は、１枚の大きな誘電体基板からバンドパスフィルタ１Ｂを切り出す場合に、予定されていた切断線から角度がズレていた場合などに生じ得る。

バンドパスフィルタ１Ｂにおいて、第１導体ポスト群１５ａＢを構成する複数の導体ポストのうち前狭壁１３０ｃから最も離れている導体ポストは、導体ポスト列１５ａ２Ｂを構成する２本の導体ポストである。これら２本の導体ポストの内壁は、前側面１１１Ｂに露出している。したがって、これら２本の導体ポストと上広壁１２ａＢの短辺１２ａ１Ｂとの距離である距離Ｙ２１、及び、これら２本の導体ポストと下広壁１２ｂＢ（図３の（ｃ）には不図示）の短辺１２ｂ１Ｂとの距離である距離Ｙ２２は、いずれも、Ｙ２１＝０及びＹ２２＝０と見做すことができる。ここで、短辺１２ａ１Ｂは、上広壁１２ａＢの縁のうち前狭壁１３０ｃにおおよそ沿った部分であり、短辺１２ｂ１Ｂは、下広壁１２ｂＢの縁のうち前狭壁１３０ｃにおおよそ沿った部分である。

この構成によれば、導体ポスト列１５ａ２Ｂを構成する２本の導体ポストと、短辺１２ａ１Ｂ及び短辺１２ｂ１Ｂの各々とは、何れも近接しているため、入力部１０ａから前狭壁１３０ｃＢ近傍のエッジ領域に結合される電磁波を確実に抑制することができる。したがって、バンドパスフィルタ１Ｂは、バイパス現象が更に生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

（第３の変形例）
バンドパスフィルタ１の第３の変形例について、図４の（ａ）〜（ｃ）を参照して説明する。図４の（ａ）は、バンドパスフィルタ１の第３の変形例であるバンドパスフィルタ１Ｃの平面図である。図４の（ｂ）は、バンドパスフィルタ１Ｃの前狭壁１３０ｃ近傍を拡大した拡大平面図である。バンドパスフィルタ１Ｃが備えている誘電体基板１１Ｃ、上広壁１２ａＣ、及び第１導体ポスト群１５ａＣの各々は、それぞれ、バンドパスフィルタ１が備えている誘電体基板１１、上広壁１２ａ、及び第１導体ポスト群１５ａを変形することによって得られる。

図４の（ａ）及び（ｂ）に示すように、バンドパスフィルタ１Ｃにおいて、第１導体ポスト群１５ａＣは、前狭壁１３０ｃに沿って配置された３列の導体ポスト列１５ａ１Ｃ，１５ａ２Ｃ，１５ａ３Ｃからなる。導体ポスト列１５ａ１Ｃ，１５ａ２Ｃ，１５ａ３Ｃは、それぞれ、複数の導体ポストにより構成されている。導体ポスト列１５ａ１Ｃ，１５ａ２Ｃ，１５ａ３Ｃは、それぞれ、前狭壁１３０ｃに近い側（ｙ軸負方向側）から、前狭壁１３０ｃから遠い側（ｙ軸正方向側）に向かって順番に配置されている。

バンドパスフィルタ１Ｃにおいては、図４の（ｂ）に示すように、上広壁１２ａＣの短辺１２ａ１Ｃは、前狭壁１３０ｃを構成するポスト壁と、導体ポスト列１５ａ１Ｃとの間に位置する。すなわち、上広壁１２ａＣは、導波領域を構成するポスト壁１３が形成されている領域を包含するように設けられている。したがって、第１導体ポスト群１５ａＣは、平面視した場合に、上広壁１２ａＣが設けられていない領域である領域Ｒ_１５ａ内に形成されている。

バンドパスフィルタ１Ｃにおいて、（１）前狭壁１３０ｃの壁芯（図４の（ｂ）のＢ−Ｂ’線）から導体ポスト列１５ａ１Ｃが構成するポスト壁の壁芯（図４の（ｂ）のＣ_１−Ｃ_１’線）までの距離、（２）導体ポスト列１５ａ１Ｃが構成するポスト壁の壁芯から導体ポスト列１５ａ２Ｃが構成するポスト壁の壁芯（図４の（ｂ）のＣ_２−Ｃ_２’線）までの距離、及び（３）導体ポスト列１５ａ２Ｃが構成するポスト壁の壁芯から導体ポスト列１５ａ３Ｃが構成するポスト壁の壁芯（図４の（ｂ）のＣ_３−Ｃ_３’線）までの距離は、それぞれ、バンドパスフィルタ１，１Ａ，１Ｂにおける距離Ｙ１と同じである。

バンドパスフィルタ１Ｃにおいて、前狭壁１３０ｃの壁芯から上広壁１２ａＣの短辺１２ａ１Ｃ（図４の（ｂ）に示すＤ−Ｄ’線）までの距離である距離Ｙ２１は、ポスト間隔ｄを下回るように構成されている。

この構成によれば、距離Ｙ２１がポスト間隔ｄを下回るように構成されているため、入力部１０ａから、上広壁１２ａＣの短辺１２ａ１Ｃ近傍のエッジ領域に結合される電磁波を抑制することができる。したがって、バンドパスフィルタ１Ｃは、バイパス現象が生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

また、誘電体基板１１Ｃの上面のうち領域Ｒ_１５ａ内には、第１導体ポスト群１５ａＣが形成されている。したがって、上広壁１２ａＣが設けられていない領域Ｒ_１５ａが前狭壁１３０ｃの外側に存在する場合であっても、バンドパスフィルタ１Ｃは、バイパス現象が生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

また、図４の（ａ）及び（ｃ）に示すように、バンドパスフィルタ１Ｃにおいて、第２導体ポスト群１５ｂＣは、後狭壁１３０ｄに沿って配置された３列の導体ポスト列１５ｂ１Ｃ，１５ｂ２Ｃ，１５ｂ３Ｃからなる。導体ポスト列１５ｂ１Ｃ，１５ｂ２Ｃ，１５ｂ３Ｃは、それぞれ、複数の導体ポストにより構成されている。導体ポスト列１５ｂ１Ｃ，１５ｂ２Ｃ，１５ｂ３Ｃは、それぞれ、後狭壁１３０ｄに近い側（ｙ軸正方向側）から後狭壁１３０ｄから遠い側（ｙ軸負方向側）に向かって順番に配置されている。

バンドパスフィルタ１Ｃにおいては、図４の（ｃ）に示すように、上広壁１２ａＣの短辺１２ａ２Ｃは、導体ポスト列１５ｂ２Ｃと、導体ポスト列１５ｂ３Ｃとの間に位置する。すなわち、上広壁１２ａＣは、導波領域を構成するポスト壁１３が形成されている領域と、導体ポスト列１５ｂ１Ｃ，１５ｂ２Ｃが形成されている領域とを包含するように設けられている。したがって、第２導体ポスト群１５ｂＣは、平面視した場合に、上広壁１２ａＣが設けられている領域と、上広壁１２ａＣが設けられていない領域である領域Ｒ_１５ｂとにまたがって形成されている。

また、本変形例では、上広壁１２ａＣを用いて第１導体ポスト群１５ａＣ及び第２導体ポスト群１５ｂＣの配置について説明した。本変形例においても、下広壁１２ｂＣ（図４に不図示）は、上広壁１２ａＣと対向する領域に形成された長方形の膜状導体である。したがって、平面視した場合の領域Ｒ_１５ａは、上広壁１２ａＣが設けられていない領域でもあり、同時に下広壁１２ｂＣが設けられていない領域でもある。したがって、第１導体ポスト群１５ａＣ及び第２導体ポスト群１５ｂＣは、下広壁１２ｂＣが設けられていない領域にも配置されている。

また、バンドパスフィルタ１Ｃは、バンドパスフィルタ１などと同様に、上記対称面に対して鏡映対称な構造を有する。すな わち、バンドパスフィルタ１Ｃは、前狭壁１３０ｃ近傍と、後狭壁１３０ｄ近傍との２箇所でエッジ領域に結合する電磁波を抑制することができる。したがって、バンドパスフィルタ１Ｃは、バイパス現象が更に生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

ところで、図４の（ａ）〜（ｃ）に図示したバンドパスフィルタ１Ｃにおいて上広壁１２ａＣが形成されている位置は、バンドパスフィルタ１Ｃの設計段階において定められた所定の位置である設計位置からｙ軸負方向側にズレている。なお、（１）上広壁１２ａＣの短辺１２ａＣ１が導体ポスト列１５ａＣ１と導体ポスト列１５ａＣ２との間に存在し、且つ、（２）上広壁１２ａＣの短辺１２ａＣ２が導体ポスト列１５ｂＣ１と導体ポスト列１５ｂＣ２との間に存在する位置が設計位置である。このような位置ずれは、バンドパスフィルタ１Ｃの製造時に生じ得るものである。

バンドパスフィルタ１Ｃは、第１導体ポスト群１５ａＣ及び第２導体ポスト群１５ｂＣを備えているため、上述したような上広壁１２ａＣ（あるいは下広壁１２ｂＣ）の位置すれが生じた場合であっても、バイパス現象が生じ難いポスト壁導波路型のバンドパスフィルタを実現することができる。

〔実施例〕
次に、図１、図２、及び図３の（ａ）に示したバンドパスフィルタ１をモデルとして用い、バンドパスフィルタ１の透過特性をシミュレーションした結果を図５に示す。以下において、透過係数（Ｓ２１ともいう）の周波数依存性のことを透過特性と称する。

バンドパスフィルタ１は、Ｅバンドに含まれるローバンド（７１ＧＨｚ以上７６ＧＨｚ以下の帯域）を通過帯域とするように設計されている。また、各実施例において、低周波側の遮断帯域（７１ＧＨｚ未満の帯域）に含まれる所定の周波数を６５ＧＨｚに定める。６５ＧＨｚは、低周波側の遮断帯域の上限周波数（動作帯域の下限周波数とも言える）の凡そ９０％に相当する。周波数が６５ＧＨｚである電磁波の自由空間波長λ_０は、４．６２ｍｍ（有効数字３桁の場合）である。したがって、自由空間波長λ_０の１／４は、１．１５ｍｍ（有効数字３桁の場合）である。

本実施例は、誘電体基板１１として厚さが５２０μｍである石英基板を採用している。誘電体基板１１の２つの主面上には、厚さが１０μｍである銅製の導体膜が形成されている。これらの導体膜の各々は、上広壁１２ａ及び下広壁１２ｂとして機能する。

また、本実施例において、ポスト壁を構成する右狭壁１３０ａ、左狭壁１３０ｂ、前狭壁１３０ｃ、後狭壁１３０ｄ、及び６組の隔壁対１３１〜１３６における導体ポストの各々は、誘電体基板１１を貫通する貫通ビアの内壁に銅製の導体膜を形成することによって構成されている。また、これらの導体ポストの直径は１００μｍであり、ポスト間隔ｄは２００μｍである。上述したように、ポスト間隔ｄは、隣接する導体ポスト同士の中心間距離である（例えば図３参照）。

また、本実施例において、第１マイクロストリップ線路５を構成する誘電体層５１、及び、第２マイクロストリップ線路６を構成する誘電体層６１として、厚さが１７．５μｍであるポリイミド系の樹脂を採用している。

また、各実施例において、入力部１０ａを構成する開口１０ａ１は、直径３４０μｍの円形である。また、ブラインドビア１０ａ２は、誘電体基板１１に形成されたブラインドビアの内壁に銅製の導体膜を形成することによって構成されている。また、出力部１０ｂを構成する開口１０ｂ１は、直径３４０μｍの円形である。また、ブラインドビア１０ｂ２は、誘電体基板１１に形成されたブラインドビアの内壁に銅製の導体膜を形成することによって構成されている。

また、各実施例において、誘電体層５１の上側の表面上には、銅製の帯状薄膜からなる信号ライン５２が形成されている。信号ライン５２の端部のうちブラインドビア１０ａ２に接する端部には、直径２００μｍであり、円形のランドが形成されている。このランドは、開口１０ａ１の内部であって、且つ、平面視したときにブラインドビア１０ａ２と重なる位置に形成されている。また、誘電体層６１の上側の表面上には、銅製の帯状薄膜からなる信号ライン６２が形成されている。信号ライン６２の端部のうちブラインドビア１０ｂ２に接する端部には、直径２００μｍであり、円形のランドが形成されている。このランドは、開口１０ｂ１の内部であって、且つ、平面視したときにブラインドビア１０ｂ２と重なる位置に形成されている。

バンドパスフィルタ１は、図２の（ａ）に示すように、前狭壁１３０ｃと前側面１１１との間に形成された第１導体ポスト群１５ａと、後狭壁１３０ｄと後側面１１２との間に形成された第２導体ポスト群１５ｂとを備えている。

本実施例において、前狭壁１３０ｃの壁芯（図３の（ａ）に図示したＢ−Ｂ’線の位置）から第１導体ポスト群１５ａの壁芯（図３の（ａ）に図示したＣ_１−Ｃ_１’線の位置）までの距離である距離Ｙ１は、２００μｍである。なお、第２導体ポスト群１５ｂは、第１導体ポスト群１５ａと同様に構成されている。

（比較例）
上述した実施例に対する比較例として、図８及び図９に示したバンドパスフィルタ９の構成をシミュレーションのためのモデルとして用いた。図８は、バンドパスフィルタ９の分解斜視図である。図９は、バンドパスフィルタ９の平面図である。

本比較例は、本実施例のバンドパスフィルタ１から第１導体ポスト群１５ａ及び第２導体ポスト群１５ｂを省略することによって得られる。

（透過特性）
図５は、本実施例及び比較例の透過特性を示すグラフである。図５に示すように、比較例の透過特性は、遮断帯域内の６５．５ＧＨｚ近傍においてピークを有することが分かった。６５．５ＧＨｚ近傍における透過係数は、およそ−５３ｄＢであった。

これに対して、本実施例は、６５．５ＧＨｚ近傍における透過係数を抑制可能であることが分かった。比較例と比較した場合に、本実施例においては、遮断帯域内に確認されるピークが６５．５ＧＨｚ近傍から６３．５ＧＨｚ近傍へ、すなわち低周波側へシフトしており、且つ、そのピークにおける透過係数が−５３ｄＢから−６９ｄＢ程度に低減されている。

以上のように、比較例と比較して、本実施例は、バイパス現象が生じ難いポスト壁導波路型のバンドパスフィルタを実現することができた。

なお、本実施例においては、Ｅバンドのうちローバンド（７１ＧＨｚ以上７６ＧＨｚ以下の帯域）を通過帯域とするようにバンドパスフィルタ１を設計した。しかし、本実施例のバンドパスフィルタ１は、本発明の一例に過ぎず、他の帯域を通過帯域とするバンドパスフィルタにも本発明の構成を適用可能である。たとえば、Ｅバンドのうちハイバンド（８１ＧＨｚ以上８６ＧＨｚ以下の帯域）を通過帯域とするバンドパスフィルタにも本発明の構成を適用可能である。

〔第２の実施形態〕
本発明の第２の実施形態である製造方法Ｓ１１について、図６及び図７を参照して説明する。図６は、バンドパスフィルタ１Ｄの製造方法Ｓ１１のフローチャートである。図７は、製造方法Ｓ１１が含む導体膜形成工程（工程Ｓ１０２〜工程Ｓ１０４）を実施したあとの時点における誘電体基板Ｓの平面図である。

なお、バンドパスフィルタ１Ｄは、図４の（ａ）〜（ｃ）に示したバンドパスフィルタ１Ｃを変形することによって得られる。具体的には、バンドパスフィルタ１Ｃにおいて上広壁１２ａＣ及び下広壁１２ｂＣ（図４の（ａ）〜（ｃ）には不図示）の各々を誘電体基板１１Ｃの表面のほぼ全域に形成することによって、バンドパスフィルタ１Ｄは、得られる。なお、説明の便宜上、図７において、図４に示したバンドパスフィルタ１Ｃと同じ機能を有する部材については、同じ符号を付記している。

図７に示した状態の誘電体基板Ｓを、切断線Ｓ_１Ｓ_１’、切断線Ｓ_２Ｓ_２’、切断線Ｓ_３Ｓ_３’、切断線Ｓ_４Ｓ_４’、切断線Ｓ_５Ｓ_５’、切断線Ｓ_６Ｓ_６’、及び切断線Ｓ_７Ｓ_７’に沿って切断することによって（後述する工程Ｓ１０７を実施することによって）、誘電体基板Ｓから４つのバンドパスフィルタ１Ｄを切り出すことができる。

図６に示すように、製造方法Ｓ１１は、工程Ｓ１０１〜工程Ｓ１０７を含んでいる。

工程Ｓ１０１は、（１）ポスト壁１３に対応するように配置された複数の貫通ビアからなるポスト壁用貫通ビア群と、（２）導波領域の一方の端面を構成する前狭壁１３０ｃに対応する位置の外側に配置された複数の貫通ビアからなる第１貫通ビア群と、（３）入力部１０ａとして機能するブラインドビア１０ａ２（第１ブラインドビア）と、（４）導波領域の他方の端面を構成する後狭壁１３０ｄの外側に配置された複数の貫通ビアからなる第２貫通ビア群と、（５）出力部１０ｂとして機能するブラインドビア１０ｂ２（第２ブラインドビア）と、を誘電体基板Ｓの内部に形成するビア形成工程である。

本実施形態において、製造方法Ｓ１１は、上述したように複数のバンドパスフィルタ１Ｄを一括して製造するように構成されている。複数のバンドパスフィルタ１Ｄを一括して製造するために、工程Ｓ１０１は、（１）複数のバンドパスフィルタ１Ｄの各々の導波領域が互いに近接し、且つ、マトリクス状に配置されるように、各バンドパスフィルタ１Ｄのポスト壁１３に対応するポスト壁用貫通ビア群を形成し、（２）マトリクス状に配置された複数の導波領域の前狭壁１３０ｃに対応する位置の外側に第１貫通ビア群、及び、マトリクス状に配置された複数の導波領域の後狭壁１３０ｄに対応する位置の外側に第２貫通ビア群を形成する。前記第１貫通ビア群と前記第２貫通ビア群が連続している箇所は、後述する工程Ｓ１０７によって分断されることによって第１導体ポスト群１５ａＤ及び第２導体ポスト群１５ｂＤとなる。

工程Ｓ１０２〜工程Ｓ１０４は、請求の範囲に記載の導体膜形成工程の一態様である。

工程Ｓ１０２は、工程Ｓ１０１が実施された誘電体基板Ｓの表面に下地層となる第１の導体膜層を形成する工程である。例えば、誘電体基板Ｓとして石英基板を採用する場合、下地層を構成する材料としては、例えばチタンを採用することができる。ただし、下地層を構成する材料は、チタンに限定されるものではなく、クロムを採用してもよいし、チタンとクロムとの多層積層膜を採用してもよい。下地層を構成する材料としては、石英基板の表面と後述する第２導体層（例えば銅）との密着性を高めることができる材料であれば、いかなる材料を採用してもよい。なお、工程Ｓ１０２において採用する成膜方法は、如何なるものであってもよいが、例えばスパッタリングが好適である。

工程Ｓ１０３は、下地層が形成された誘電体基板Ｓに対して、メッキレジストのマスクパターンを形成する工程である。マスクパターンは、例えば、下地層の上にレジスト層を形成したうえで、フォトリソグラフィー法を用いてパターニングすることによって形成可能である。マスクパターンは、次に述べる工程Ｓ１０４において、電解メッキを施す材料がメッキされてほしくない領域を覆い、電解メッキを施す材料がメッキされてほしい領域を露出させるように、パターニングされている。

工程Ｓ１０４は、下地層とマスクパターンとが形成された誘電体基板Ｓに対して電解メッキを施す工程である。電解メッキを施す材料としては、高い導電率と、高い安定性とを有する材料が好ましい。本実施形態では、電解メッキを施す材料として銅を採用しているが、銅に限定されるものではない。電解メッキを施す材料としては、例えば、金や銀などを採用してもよい。工程Ｓ１０２〜工程Ｓ１０４を実施することによって、誘電体基板Ｓの表面のほぼ全域にチタン／銅の積層構造を有する導体膜ＣＬが形成される。

工程Ｓ１０５及び工程Ｓ１０６は、マイクロストリップ線路５，６を形成するための工程である。工程Ｓ１０５は、図７に示した誘電体基板Ｓの上面に誘電体層５１及び誘電体層６１を形成する工程である。

工程Ｓ１０６は、誘電体層５１の上面に信号ライン５２を形成し、誘電体層６１の上面に信号ライン６２を形成する工程である。

工程Ｓ１０７は、第１貫通ビア群、第２貫通ビア群、及び第１貫通ビア群と第２貫通ビア群が連続して形成された領域の各々を分断するように、導体膜が形成された誘電体基板を切断する工程である。具体的には、図７に示した切断線Ｓ_１Ｓ_１’、切断線Ｓ_２Ｓ_２’、切断線Ｓ_３Ｓ_３’、切断線Ｓ_４Ｓ_４’、切断線Ｓ_５Ｓ_５’、切断線Ｓ_６Ｓ_６’、及び切断線Ｓ_７Ｓ_７’に沿って切断することによって、誘電体基板Ｓから４つのバンドパスフィルタ１Ｃを切り出すことができる。なお、第１貫通ビア群と第２貫通ビア群が連続して形成された領域は、切断線Ｓ_２Ｓ_２’に沿って誘電体基板Ｓが切断されることによって、第１導体ポスト群１５ａＤ及び第２導体ポスト群１５ｂＤとなる。

以上のように、工程Ｓ１０７は、第１貫通ビア群、第２貫通ビア群、及び第１貫通ビア群と第２貫通ビア群が連続して形成された領域の各々を分断することによって各バンドパスフィルタ１Ｄを切り出す。したがって、切断線Ｓ_１Ｓ_１’、切断線Ｓ_２Ｓ_２’、及び切断線Ｓ_３Ｓ_３’の各々が、ｙ軸方向の何れかにわずかにずれた場合であっても、また、ｘ軸方向に平行な方向に対してわずかに角度がついた場合であっても、４つのバンドパスフィルタ１Ｄの各々は、前狭壁１３０ｃと前側面１１１との間に形成された第１導体ポスト群１５ａと、且つ、後狭壁１３０ｄと後側面１１２との間に形成された第２導体ポスト群１５ｂと、を含む。したがって、製造方法Ｓ１１によって製造されたバンドパスフィルタ１Ｄは、バイパス現象が生じ難いポスト壁導波路型のバンドパスフィルタを得ることができる。したがって、容易にバイパス現象が生じ難いポスト壁導波路型のバンドパスフィルタを得ることができる。

また、製造方法Ｓ１１によれば、複数のバンドパスフィルタ１Ｄを一括して製造することができるので、バンドパスフィルタ１Ｄの製造効率を高めることができる。

なお、本実施形態では、前狭壁１３０ｃの近傍と、後狭壁１３０ｄの近傍とが鏡映対称に構成されている場合を用いて説明した。しかし、前狭壁１３０ｃの近傍と、後狭壁１３０ｄの近傍とは、異なる構成であってもよい。例えば、バンドパスフィルタ１Ｄにおいて出力部１０ｂを省略する場合、製造方法Ｓ１１の工程Ｓ１０１は、ポスト壁用貫通ビア群と、第１貫通ビア群と、導体ポスト１０ａ２とを誘電体基板Ｓの内部に形成すればよい。

この場合、導体膜形成工程（工程Ｓ１０２〜工程Ｓ１０４）は、誘電体基板Ｓの表面と、ポスト壁用貫通ビア群、第１貫通ビア群、及び導体ポスト１０ａ２の内壁とを覆う導体膜を形成すればよい。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ バンドパスフィルタ
１１，１１Ａ，１１Ｂ，１１Ｃ 誘電体基板
１１１，１１１Ａ，１１１Ｂ，１１１Ｃ 前側面（第１ショート壁に対向している側面）
１１２，１１２Ｃ 後側面（第２ショート壁に対向している側面）
１２ａ，１２ａＡ，１２ａＢ，１２ａＣ 上広壁
１２ａ１，１２ａ２，１２ｂ１，１２ｂ２，１２ａ１Ａ，１２ａ１Ｂ，１２ａ１Ｃ，１２ａ２Ｃ 短辺
１２ｂ 下広壁
１３ ポスト壁
１３０ａ 右狭壁
１３０ｂ 左狭壁
１３０ｃ 前狭壁（第１ショート壁）
１３０ｄ 後狭壁（第２ショート壁）
１５ａ，１５ａＡ，１５ａＢ，１５ａＣ，１５ｂＣ 第１導体ポスト群
１５ｂ，１５ｂＣ 第２導体ポスト群

Claims (8)

1. 誘電体基板と、前記誘電体基板の第１主面に形成された第１広壁と、前記誘電体基板の第２主面に形成された第２広壁と、前記誘電体基板の内部に形成されたポスト壁と、を備え、前記第１広壁、前記第２広壁、及び前記ポスト壁によって、前記誘電体基板の内部に複数の共振領域を含む導波領域が形成されたバンドパスフィルタにおいて、
   前記導波領域の一方の端面を構成する第１ショート壁の近傍に設けられた、前記導波領域に電磁波を入力するための入力部を更に備え、
   前記第１ショート壁と、前記誘電体基板の側面のうち該第１ショート壁に対向している側面である第１側面との間に、複数の導体ポストからなる第１導体ポスト群が形成されている、
   ことを特徴とするバンドパスフィルタ。
2. 前記第１導体ポスト群は、前記第１ショート壁に沿って配置された１列又は複数列の導体ポスト列からなる、
   ことを特徴とする請求項１に記載のバンドパスフィルタ。
3. 前記第１導体ポスト群を構成する前記複数の導体ポストのうち、前記第１広壁と前記第２広壁とを短絡し、且つ、前記第１広壁及び前記第２広壁の各々の縁のうち前記第１ショート壁に沿った部分に最も近い導体ポストと、前記第１広壁及び前記第２広壁の各々の縁のうち前記第１ショート壁に沿った部分までの距離は、前記ポスト壁を構成する複数の導体ポストのうち互いに隣接する導体ポスト同士の中心間距離のうち最も長いポスト間隔以下である、
   ことを特徴とする請求項１又は２に記載のバンドパスフィルタ。
4. 前記第１側面には、前記第１導体ポスト群を構成する前記複数の導体ポストのうち１又は複数の導体ポストが露出している、
   ことを特徴とする請求項１〜３の何れか１項に記載のバンドパスフィルタ。
5. 前記導波領域の他方の端面を構成する第２ショート壁の近傍に設けられた、前記導波領域から電磁波を出力するための出力部を更に備え、
   前記第２ショート壁と、前記誘電体基板の側面のうち該第２ショート壁に対向している側面である第２側面との間に、複数の導体ポストからなる第２導体ポスト群が形成されている、
   ことを特徴とする請求項１〜４の何れか１項に記載のバンドパスフィルタ。
6. 請求項１から５の何れか１項に記載されたバンドパスフィルタの製造方法であって、
   （１）前記ポスト壁に対応するように配置された複数の貫通ビアからなるポスト壁用貫通ビア群と、（２）前記導波領域の一方の端面を構成する第１ショート壁に対応する位置の外側に配置された複数の貫通ビアからなる第１貫通ビア群と、（３）前記入力部として機能する第１ブラインドビアとを誘電体基板の内部に形成するビア形成工程と、
   前記ポスト壁用貫通ビア群、前記第１貫通ビア群、及び前記第１ブラインドビアが形成された誘電体基板の表面上及び前記ポスト壁用貫通ビア群、前記第１貫通ビア群、及び前記第１ブラインドビアの各々の内壁とを覆う導体膜を形成する導体膜形成工程と、
   前記第１貫通ビア群が形成されている領域を分断するように前記導体膜が形成された誘電体基板を切断することによって前記バンドパスフィルタを切り出す切り出し工程と、を含む、
   ことを特徴とする製造方法。
7. 前記ビア形成工程は、前記ポスト壁用貫通ビア群、前記第１貫通ビア群、及び前記第１ブラインドビアに加えて、前記導波領域の他方の端面を構成する第２ショート壁の外側に配置された複数の貫通ビアからなる第２貫通ビア群と、前記導波領域の他方の端面を構成する第２ショート壁の近傍に設けられた、前記導波領域から電磁波を出力するための出力部として機能する第２ブラインドビアとを前記誘電体基板の内部に形成し、
   前記導体膜形成工程は、前記ポスト壁用貫通ビア群、前記第１貫通ビア群、前記第１ブラインドビア、前記第２貫通ビア群、及び前記第２ブラインドビアが形成された誘電体基板の表面上及び前記ポスト壁用貫通ビア群、前記第１貫通ビア群、前記第１ブラインドビア、前記第２貫通ビア群、及び前記第２ブラインドビアの各々の内壁とを覆う導体膜を形成し、
   前記切り出し工程は、前記第１貫通ビア群が形成されている領域を分断するように、且つ、前記第２貫通ビア群が形成されている領域を分断するように前記導体膜が形成された誘電体基板を切断することによって前記バンドパスフィルタを切り出す、
   ことを特徴とする請求項６に記載の製造方法。
8. 前記ビア形成工程は、（１）複数の前記バンドパスフィルタの各々の導波領域が互いに近接し、且つ、マトリクス状に配置されるように、各バンドパスフィルタのポスト壁に対応するポスト壁用貫通ビア群を形成し、（２）前記マトリクス状に配置された複数の導波領域の前記第１ショート壁に対応する位置の外側に前記第１貫通ビア群、及び、前記マトリクス状に配置された複数の導波領域の前記第２ショート壁に対応する位置の外側に前記第２貫通ビア群を形成し、
   前記切り出し工程は、前記第１貫通ビア群が形成された領域、前記第２貫通ビア群が形成された領域、及び、前記第１貫通ビア群と前記第２貫通ビア群が連続して形成された領域の各々を分断するように、前記導体膜が形成された誘電体基板を切断する、
   ことを特徴とする請求項７に記載の製造方法。
   

Images