JP2019161694A - 力率改善回路 - Google Patents
力率改善回路 Download PDFInfo
- Publication number
- JP2019161694A JP2019161694A JP2018040756A JP2018040756A JP2019161694A JP 2019161694 A JP2019161694 A JP 2019161694A JP 2018040756 A JP2018040756 A JP 2018040756A JP 2018040756 A JP2018040756 A JP 2018040756A JP 2019161694 A JP2019161694 A JP 2019161694A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- power factor
- factor correction
- correction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Rectifiers (AREA)
Abstract
Description
力率改善回路は、高調波電流の発生を抑制して、交流の皮相電力に対する有効電力を改善する回路である。
従来のPFC回路では、AC/DC変換を行う4つのブリッジダイオードを、シリコンMOSFETに置き換えたもの、あるいは、絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)とこのIGBTに並列に接続したダイオードとからなる素子に置き換えたものが使用されている。
また、特許文献2では、全波整流回路を構成する4つの整流ダイオードのうち、リアクタに接続される2つの整流ダイオードに高速ダイオードを用い、2つの高速ダイオードとそれぞれ逆方向に電流が流れる向きに並列接続された2個のスイッチング素子を備えた直流電源装置が提案されている。
また、特許文献1や特許文献2でも、同様に、全波整流回路を構成するトランジスタやスイッチング素子と並列に、整流ダイオードが接続されているために、この整流ダイオードを介して、直流電圧の出力側に、直流電流が流れる。
したがって、従来のPFC回路では、PFC回路が動作していない場合に直流電流が流れるので、出力される直流電圧を、入力される交流電圧よりも低くすることができなかった。
このようなエアコンの暖房中間状態のような場合には、直流電圧を下げでもエアコンの所定の動作には問題がないので、省エネルギー等の観点から、できるだけ直流電圧を下げて、損失をさらに低減させることが望まれる。
また、前記窒化ガリウムを使用した電界効果トランジスタ素子のゲート端子とソース端子との間に、並列に、コンデンサを備えてもよい。
また、前記スイッチング素子は、オフ状態のときに電流を流す素子内ダイオードを含まないことを特徴とする。
この交流直流変換装置は、前記負荷機器がコンプレッサである場合、前記力率改善回路によって生成された直流電圧を利用して、前記コンプレッサを動作させる。
<力率改善回路を含む交流直流変換装置の構成>
図1に、この発明の力率改善回路を含む交流直流変換装置の実施例1の構成ブロック図を示す。
交流直流変換装置は、力率改善回路と、交流電力を入力する交流入力部とを備え、交流入力部に入力された交流電力の交流電圧が、力率改善回路に入力され、力率改善回路によって生成された直流電圧を、負荷機器に出力するものである。
たとえば、負荷機器がコンプレッサである場合、交流直流変換装置は、力率改善回路によって生成された直流電圧を利用して、コンプレッサを動作させる。
後述するような力率改善回路を構成する2つのGaNスイッチング素子のON動作とOFF動作を高速に切り替えて、直流電圧と直流電流を生成する。
また、GaNスイッチング素子は、オフ状態のときに電流を流す素子内ダイオードを含まないので、オフ状態では交流電流が流れないという特性を利用して、入力された交流電圧よりも低い電圧を持つ直流電圧が生成できるように、GaNスイッチング素子を制御する。
力率改善回路12は、主として、入力された交流電圧を全波整流する整流回路と、整流回路に並列に接続され、全波整流された後の直流電圧を平滑するコンデンサとを備える。
整流回路は、2つのスイッチング素子と、2つのダイオードとからなる。
また、2つのスイッチング素子を、所定の時間間隔で交互にオン状態およびオフ状態にすることにより、交流電圧をスイッチングして全波整流された直流電圧を生成し、全波整流された直流を、コンデンサによって平滑な波形の直流にして、コンデンサの両端にかかる直流電圧を出力する。
以下、窒化ガリウムを使用した電界効果トランジスタ素子を、GaNスイッチング素子、GaN素子、あるいは、窒化ガリウムMOSFETと呼ぶことにする。
力率改善回路12の具体的な回路については、後述する図2などに示す。
しかし、この発明では、直流電圧の低下や、電力損失の低減のために、スイッチング素子として、GaNスイッチング素子を用いる。
図12(a)に、シリコンスイッチング素子の構成を示し、図12(b)に、GaNスイッチング素子の構成を示す。
シリコンスイッチング素子は、主にシリコンを材料として作成されたMOSFETである。
図12(a)に示すように、ドレイン端子、ゲート端子、ソース端子を備え、素子の内部には、ダイオード(素子内ダイオード)が形成されている。
一般的に、ソース端子とゲート端子間に所定以上の電圧を印加することによって、素子はオン状態となり、ソース端子からドレイン端子に電流が流れる。
素子内ダイオードの向きは、ソース端子からドレイン端子の方向に順方向であり、シリコンスイッチング素子がオフ状態でも、この素子内ダイオードを通って、電流が流れる。
GaNスイッチング素子は、シリコンではなく、窒化ガリウム(GaN)を材料として用いているために、シリコンスイッチング素子よりもオン抵抗が低く、電力損失を低減できるという特性がある。
GaNスイッチング素子がオン状態であるとき、印加電圧の方向に応じて、ソース端子からドレイン端子の方向、または、ドレイン端子からソース端子の方向に電流が流れる。
また、GaNスイッチング素子がオフ状態の場合、素子の内部にダイオードが形成されていないので、素子の内部を通って電流が流れることがない。
検出された直流電圧は、直流電圧制御部20に与えられ、直流電圧の電圧値が取得される。
たとえば、直流電圧制御部20から与えられるスイッチング信号に基づいて、GaNスイッチング素子のオン状態(短絡状態)と、オフ状態(開放状態)を作り出す。
後述するように、スイッチング信号としてオン信号が与えられると、GaNスイッチング素子をオン状態にし、オフ信号が与えられると、GaNスイッチング素子をオフ状態にするように制御する。
具体的には、GaNスイッチング素子のゲート電圧を制御する。
直流電圧制御部20は、主として、CPU、ROM、RAM、I/Oコントローラ、タイマー等からなるマイクロコンピュータによって実現される。
直流電圧の制御は、力率改善回路12のGaNスイッチング素子をオンするタイミングと、オフするタイミングを変更し、オンとオフの時間的間隔(周期)を調整することにより行う。
たとえば、GaNスイッチング素子をオフする時間を短くすることにより、直流電圧を上昇させる。また、GaNスイッチング素子をオフする時間を長くすることにより、直流電圧を低下させる。
さらに、この発明では、スイッチング素子として、GaN(窒化ガリウム)を材料として用いたスイッチング素子を用いることにより、生成する直流電圧の数値を、交流電圧の数値よりも低くする。
これらの各構成要素は、CPUが、所定のプログラムに基づいて実行する機能ブロックであり、各構成要素の機能は、ROM等に予め格納された制御プログラムに基づいて、各種ハードウェアを有機的に動作させて、実現される。ただし、これらの各構成要素を、電子回路を組み合わせたハードウェアにより構成してもよい。
たとえば、図1のコンプレッサ15の最低動作電圧を算出する部分である。
コンプレッサの最低動作電圧とは、コンプレッサが脱調せず回転を維持できる最低の動作電圧を意味する電圧である。
この最低動作電圧は、コンプレッサ駆動部14が駆動するコンプレッサの回転数や負荷トルクなどから計算できる。たとえば、コンプレッサの極数、相間誘起電圧、モータ抵抗値、インダクタンスなどを利用して、最低動作電圧が算出される。
以下、算出された最低動作電圧を、Vcpとする。
コンプレッサの最低動作電圧が交流電圧よりも低い場合、コンプレッサ駆動部14に与える直流電圧を、最低動作電圧まで低下させ、最低動作電圧近傍の直流電圧を利用して、コンプレッサを駆動させることが、省エネルギーと、損失を低下させる観点で好ましい。
これらの電圧を比較した結果によって、GaNスイッチング素子をスイッチング制御して、直流電圧Vdcを、最低動作電圧Vcpに近づくように、上昇または低下させる。
スイッチング信号には、スイッチング素子をオンさせるオン信号と、スイッチング素子をオフさせるオフ信号とがある。
たとえば、電圧比較部23によって、直流電圧Vdcを上昇または低下させる電圧値が決まれば、直流電圧がその電圧値となるように、所定の時間間隔で、オン信号とオフ信号を、スイッチング素子制御部16に与える。
コンプレッサ駆動部14とコンプレッサ15は、力率改善回路12から出力される直流電圧によって駆動される負荷に相当する。
このような負荷は、コンプレッサ駆動部14とコンプレッサ15に限るものではない。
以下の実施例では、力率改善回路12から出力される直流電圧によって駆動される負荷として、コンプレッサ駆動部14とコンプレッサ15を使用するものとして説明する。
ここでは、主として、図1に示した交流入力部11と、力率改善回路12と、直流電圧検出部13に関係する部分の回路を示す。
交流入力部11は、交流電圧を入力する2つの入力端子(T1,T2)からなり、交流の周期に対応して、入力端子(T1,T2)に入力される電圧値が反転する。
交流入力部11の交流電圧を入力する2つの入力端子のうち、一方の入力端子T1には、直列に、リアクタ31が接続される。さらに、このリアクタ31と、2つのGaNスイッチング素子の中間点とが接続される。また、他方の入力端子T2は、2つのダイオードの中間点と接続される。
リアクタ31は、起電力を発生させ、直流電圧を昇圧するために接続される。
整流回路は、直列接続された2つのGaNスイッチング素子(32a、32b)と、直列接続された2つのダイオード(33a、33b)とからなり、2つのGaNスイッチング素子(32a、32b)と、2つのダイオード(33a、33b)は、並列に接続される。
2つのGaNスイッチング素子(32a、32b)の接続は、たとえば、GaNスイッチング素子32aのソース端子と、GaNスイッチング素子32bのドレイン端子とを接続すればよい。
直列接続された2つのダイオード(33a、33b)の順方向の向きは、同方向とする。
直列接続された2つのダイオード(33a、33b)の中間点には、交流入力部11の他方の端子T2が接続される。
GaNスイッチング素子32aとダイオード33aとの中間点と、GaNスイッチング素子32bとダイオード33bとの中間点は、それぞれコンプレッサ駆動部14に接続され、る。GaNスイッチング素子32bとダイオード33bとの中間点は、接地されるものとする。
コンデンサ34は、全波整流された直流電圧(脈流)の波形を平滑にするためのものであり、平滑コンデンサと呼ぶ。平滑コンデンサとしては、たとえば、電解コンデンサが用いられる。
同様に、GaNスイッチング素子32bとダイオード33bとの中間点と、コンプレッサ駆動部14とを接続した経路において、コンデンサ34よりもコンプレッサ駆動部14に近い位置から、直流電圧制御部20に対して、接続線が引き出される。
2つの接続線と、直流電圧制御部20とによって、直流電圧検出部13が形成され、この2つの接続線の間に印加される電圧が、直流電圧として検出される。
一方、GaNスイッチング素子のゲート端子にゲート電圧を与えない場合、ソース端子とドレイン端子との間には、電流が流れず、GaNスイッチング素子は、オフ状態となる。
すなわち、GaNスイッチング素子のオン状態とオフ状態を、高速に切り替えることにより、直流電圧を生成し、さらに、オン状態とオフ状態の間隔(周期)を変化させることにより、直流電圧を上昇あるいは低下させる。
図13(a)に、直流電圧の降圧動作中における交流電流波形の一実施例の概略図を示す。
図13(b)に、直流電圧の降圧動作中において、入力される交流電圧波形と、交流電流波形との関係を示した概略図を示す。
この交流電流波形は、図2の交流入力部T1,T2の間の位置における交流電流を計測したものである。
交流電流がない部分は、2つのGaNスイッチング素子(32a、32b)を、両方とも、オフ状態とした場合を示している。
このGaNスイッチング素子(32a、32b)をオフ状態とする間隔(OFF時間)を、長くすることにより、直流電圧を低下(降圧)させることができる。
図7と図8に、この発明の実施例1における力率改善回路を流れる電流の説明図を示す。
図7では、図2の回路構成において、リアクタ31側の端子T1に、正の交流電圧が印加され、GaNスイッチング素子32aをオン状態とし、GaNスイッチング素子32bをオフ状態とした場合に、力率改善回路等に流れる電流の方向を示している。
この場合は、交流入力部11の端子T1に印加された正の交流電圧によって、リアクタ31を通過した電流は、オン状態のGaNスイッチング素子32aを通り、コンプレッサ駆動部14を通過して、さらに、ダイオード33bを通過して、交流入力部11の端子T2にまで流れる。
この場合は、交流入力部11の端子T2に印加された正の交流電圧によって発生した電流は、まず、ダイオード33aを通り、コンプレッサ駆動部14を通過した後、オン状態のGaNスイッチング素子32bを通過し、さらに、リアクタ31を通過して、交流入力部11の端子T1にまで流れる。
図9では、リアクタ31側の端子T1に、正の交流電圧が印加された状態を示しているが、2つのGaNスイッチング素子(32a、32b)がどちらもオフ状態なので、コンプレッサ駆動部14の方に、電流は流れず、直流電圧は発生しない。
また、リアクタ31側の端子T1に、負の交流電圧が印加された状態でも、同様に、2つのGaNスイッチング素子(32a、32b)がどちらもオフ状態なので、コンプレッサ駆動部14の方に、電流は流れず、直流電圧は発生しない。
したがって、このような直流電圧が発生しない期間を長くすることにより、その期間の間に直流電圧が降下するので、入力された交流電圧よりも低い直流電圧を生成することができる。
図16の従来の力率改善回路は、図2のこの発明の力率改善回路とは、スイッチング素子が異なる。すなわち、従来の力率改善回路では、2つのシリコンスイッチング素子(41a、41b)を使用している。
シリコンスイッチング素子(41a、41b)は、上記した図12(a)に示したように、素子内ダイオードを備えている。
また、同様に、図16の従来の力率改善回路の回路構成において、リアクタ31側の端子T1に、負の交流電圧が印加され、シリコンスイッチング素子41aをオフ状態とし、シリコンスイッチング素子41bをオン状態とした場合に、力率改善回路等に流れる電流の方向は、図8に示した電流の方向と同じであるので、説明を省略する。
図17では、リアクタ31側の端子T1に、正の交流電圧が印加された状態で、2つのシリコンスイッチング素子(41a、41b)がどちらもオフ状態の場合を示している。
ここでは、2つのシリコンスイッチング素子(41a、41b)がどちらもオフ状態にもかかわらず、シリコンスイッチング素子41aの素子内ダイオードを経由して、電流が流れる。
この場合は、交流入力部11の端子T1に印加された正の交流電圧によって、リアクタ31を通過した電流は、オフ状態のシリコンスイッチング素子41aの素子内ダイオードを通り、コンプレッサ駆動部14を通過して、さらに、ダイオード33bを通過して、交流入力部11の端子T2にまで流れる。
ここでは、2つのシリコンスイッチング素子(41a、41b)がどちらもオフ状態にもかかわらず、シリコンスイッチング素子41bの素子内ダイオードを経由して、電流が流れる。
この場合は、交流入力部11の端子T2に印加された正の交流電圧によって発生した電流は、まず、ダイオード33aを通り、コンプレッサ駆動部14を通過した後、オフ状態のシリコンスイッチング素子41bの素子内ダイオードを通過し、さらに、リアクタ31を通過して、交流入力部11の端子T1にまで流れる。
このように、従来の力率改善回路では、2つのシリコンスイッチング素子(41a、41b)がどちらもオフ状態であっても、オフ状態のシリコンスイッチング素子41bの素子内ダイオードを通過して電流が流れるので、直流電圧を、交流電圧よりも低くすることができない。
図14に、この発明の力率改善回路に対する直流電圧制御処理の一実施例のフローチャートを示す。
ここでは、電圧比較部23による直流電圧と最低動作電圧との比較結果に基づいて、スイッチング素子制御部16が、コンデンサ34の両端にかかる直流電圧が最低動作電圧に近づくように、GaNスイッチング素子を制御する。
一方、取得された直流電圧から前記最低動作電圧を減算した差分電圧が、所定の差分比較値以下の場合に、スイッチング素子制御部16が、コンデンサ34の両端にかかる直流電圧を上昇させるように、GaNスイッチング素子のオン状態とオフ状態を制御する。
以下の処理をするために、差分比較値V0が、ROMなどの記憶素子に予め記憶されているものとする。
ステップS2において、最低動作電圧算出部22が、コンプレッサの最低動作電圧Vcpを算出する。
たとえば、コンプレッサの回転数や、負荷トルクを利用し、最低動作電圧Vcpを算出する。
回転数は、制御周波数により求め、負荷トルクは、U相の電流値により求められる。
差分電圧Vsaは、Vdc−Vcpにより、求められる。
ステップS4において、電圧比較部23が、差分電圧Vsaと、予め記憶されている差分比較値V0とを比較する。
ステップS5において、差分電圧Vsaが差分比較値V0よりも大きい場合(Vsa>V0)、ステップS7に進み、そうでない場合は、ステップS6に進む。
ここでは、スイッチング信号生成部24が、GaNスイッチング素子をオフ状態にしている時間(OFF時間)を短くするように、スイッチング信号を生成する。
すなわち、今までよりも、GaNスイッチング素子のOFF時間が短くなるように、オン信号と、オフ信号とを、スイッチング素子制御部16に出力する。
その後、ステップS1に戻る。
ただし、ステップS1からステップS4までの処理を周期的に繰り返すために、すぐに、ステップS1に戻るのではなく、所定の時間が経過するのを待ってから、ステップS1に戻ればよい。
ここでは、スイッチング信号生成部24が、GaNスイッチング素子をオフ状態にしている時間(OFF時間)を長くするように、スイッチング信号を生成する。
すなわち、今までよりも、GaNスイッチング素子のOFF時間が長くなるように、オン信号と、オフ信号とを、スイッチング素子制御部16に出力する。
その後、所定の時間が経過した後に、ステップS1に戻る。
<力率改善回路を含む交流直流変換装置の構成>
図3に、この発明の力率改善回路を含む交流直流変換装置の実施例2の構成ブロック図を示す。
ここでは、入力される交流電力(入力電力)と、コンプレッサ駆動部14に出力される直流電力(出力電力)を検出し、交流電力と直流電力の差から求められる電力損失ができるだけ少なくなるように、GaNスイッチング素子を制御する。
ただし、入力電力検出部17と、出力電力検出部18を備える点が、図1と異なり、さらに、直流電圧制御部20の機能ブロックが、スイッチング信号生成部24、入力電力取得部25、出力電力取得部26、損失算出比較部27、周期調整部28からなる点が、図1と異なる。
図1と同じ機能ブロックについては、説明を省略する。
交流入力部11の2つの入力端子(T1,T2)に印加される交流電圧と、入力端子に流れる交流電流を測定することにより、交流電力の電力値を検出する。
検出された交流電力の電力値は、直流電圧制御部20に与えられ、入力電力取得部25によって取得される。
検出された直流電力の電力値は、直流電圧制御部20に与えられ、出力電力取得部26によって取得される。
直流電圧制御部20は、主として、CPU、ROM、RAM、I/Oコントローラ、タイマー等からなるマイクロコンピュータによって実現され、損失算出比較部27、周期調整部28、およびスイッチング信号生成部24の機能は、CPUによって、ROM等に予め格納された制御プログラムに基づいて実行される。
ここでは、周期調整部28によって設定されたスイッチング周期を利用して、その周期に対応したタイミングで、順次スイッチング信号(オン信号、オフ信号)を生成し、スイッチング素子制御部16に出力する。
以下、取得された交流電力の電力値を、Winとする。
出力電力取得部26は、力率改善回路から出力される直流電圧で動作する負荷機器が、力率改善回路に接続された場合に、力率改善回路から出力される出力電力の電力値を取得する部分である。
すなわち、出力電力検出部18によって検出された直流電力の電力値を取得する部分である。
以下、取得された直流電力の電力値を、Woutとする。
すなわち、交流を直流に変換したときに生じる力率改善回路等による電力損失を計算し、現在の電力損失(以下、WS1とする)と、所定時間だけ前に計算した前回の電力損失(以下、WS0とする)とを比較する。
現在の電力損失は、上記した交流電力の電力値Winから、直流電力の電力値Woutを減算することにより求められる。すなわち、現在の電力損失WS1は、WS1=Win − Woutにより、計算できる。
ここで、スイッチング素子制御部16が、コンデンサの両端にかかる直流電圧を上昇させるように、GaNスイッチング素子のオン状態とオフ状態を制御する。
たとえば、直流電圧を上昇させるためには、後述するように、GaNスイッチング素子のスイッチング周期を短くすればよい。
GaNスイッチング素子のスイッチング動作は、一定時間のオン状態と、一定時間のオフ状態とを繰り返すが、オン状態にある時間間隔Tonと、オフ状態にある時間間隔Toffとを合計した時間が、スイッチング周期(Ton+Toff)である。
上記したように、電力損失が上昇傾向にある場合(WS1>WS0)は、電力損失の差に対応させて、前回よりも短いスイッチング周期(Ton+Toff)を設定する。
この設定されたスイッチング周期を利用して、スイッチング信号生成部24が、スイッチング信号(オン信号、オフ信号)を生成して、GaNスイッチング素子をスイッチングさせる。
図4の回路構成は、ほぼ、図2に示した回路構成と同様であるが、入力電力検出部17が、交流入力部11の2つの入力端子(T1,T2)間の交流電圧と、交流電流を測定して、交流電力が検出できるように接続される点が異なる。
リアクタ31や、コンデンサ34を備え、力率改善回路12が、2つのGaNスイッチング素子(32a、32b)を備える点も、図2に示した回路構成と同様である。
また、出力電力検出部18は、出力電圧検出部13と同様の位置に接続され、コンプレッサ駆動部14に出力される直流電圧と直流電流が測定できるように配置され、直流電力が検出される。
この図15の直流電圧制御処理は、主として、図3に示した直流電圧制御部20により実行される処理である。
以下の処理において、前回の電力損失Ws0が、RAMなどの記憶素子に記憶されるものとし、電力損失の計算をするごとに、この数値Ws0を、新たに計算した電力損失に更新するものとする。
ステップS22において、出力電力検出部18によって、直流電力Woutを測定し、直流電圧制御部20の出力電力取得部26が、測定された直流電力Woutの電力値を取得する。
電力損失Ws1は、交流電力Winから直流電力Woutを減算することにより求められる(Ws1=Win−Wout)。
ステップS24において、損失算出比較部27が、計算した現在の電力損失Ws1と、記憶されている前回の電力損失Ws0とを比較する。
ステップS25において、現在の電力損失Ws1が、前回の電力損失Ws0よりも大きい場合は、ステップS26に進み、そうでない場合は、ステップS27に進む。
これにより、GaNスイッチング素子は、より長いスイッチング周期で、スイッチング動作させられ、直流電圧が降下する。
直流電圧が降下すると、スイッチング回数が低下し、AC電圧の周期ごとのスイッチング時に発生する損失の合計が少なくなるので、電力損失が少なくなる。
また、ステップS27においては、現在の電力損失Ws1が前回の電力損失Ws0以下なので、同様に、今回測定した現在の電力損失Ws1を、前回の電力損失Ws0として記憶し、前回の電力損失Ws0を更新する。
その後、ステップS21に戻る。
ただし、ステップS2からステップS24までの処理を周期的に繰り返すために、すぐに、ステップS21に戻るのではなく、所定の時間が経過するのを待ってから、ステップS21に戻ればよい。
<力率改善回路を含む交流直流変換装置の構成>
図5に、この発明の力率改善回路を含む交流直流変換装置の実施例3の回路構成図を示す。
ここでは、力率改善回路の整流回路を構成する2つのダイオードを、シリコンを使用した電界効果トランジスタ素子(シリコンスイッチング素子)に置き換えた回路構成を示す。
図5の回路構成において、図2の力率改善回路で使用していた2つのダイオード(33a、33b)を、シリコンスイッチング素子(35a、35b:シリコンMOSFET)に置き換え、この2つのシリコンスイッチング素子(35a、35b)のゲート端子に入力されるゲート電圧を、スイッチング素子制御部16によって制御する。
他の回路構成は、図2と同じである。
しかし、以下に示すように、GaNスイッチング素子のスイッチング動作のタイミングと同期させて、シリコンスイッチング素子をスイッチングすることにより、電力損失を低減させることができる。力率改善回路が、直流電圧の昇圧動作中であっても、降圧動作中であっても、電力損失を低減させることができる。
低電流域はシリコンスイッチング素子の特性により異なるが、たとえば、低電流域とは、交流電流10A程度以下の電流を、シリコンスイッチング素子に流す場合を意味する。
一方、大電流を流す場合は、シリコンスイッチング素子をオフ状態にして、素子内ダイオード部分を経由して電流を流すほうが、電力損失を少なくすることができる。
また、力率改善回路において、後段の素子として、ダイオードを使用するよりも、シリコンスイッチング素子を使用した方が、オン抵抗による損失の方がダイオードによる損失よりも少ないので、電力損失を少なくすることができる。
図10では、図5の回路構成において、リアクタ31側の端子T1に、正の交流電圧が印加され、GaNスイッチング素子32aをオン状態とし、GaNスイッチング素子32bをオフ状態とし、さらに、シリコンスイッチング素子35bをオン状態とし、シリコンスイッチング素子35aをオフ状態とした場合に、力率改善回路等に流れる電流の方向を示している。
このように、電流は、オン状態のシリコンスイッチング素子35bのMOSFETの部分を通過して流れるので、ダイオードを通過する場合に比べて、電力損失を減らすことができる。
この場合も、電流は、オン状態のシリコンスイッチング素子35aのMOSFETの部分を通過して流れるので、電力損失を減らすことができる。
<力率改善回路を含む交流直流変換装置の構成>
図6に、この発明の力率改善回路を含む交流直流変換装置の実施例4の回路構成図を示す。
図6の回路構成では、図2の回路構成と異なり、2つのGaNスイッチング素子(32a、32b)において、それぞれのGaNスイッチング素子のゲート端子とソース端子との間に、並列に、コンデンサ(36a、36b)を備える。
ゲート抵抗(37a、37b)は、スイッチング素子のゲート端子を充電し、オン電圧までゲート電圧を上昇させる電流を発生させるためのものである。
しかし、GaNスイッチング素子のゲート端子とソース端子との間のコンデンサ成分の容量が少ない場合、GaNスイッチング素子をオフ状態にした後であっても、ドレイン端子とソース端子の間に存在する寄生容量によって、オン状態に変化してしまう場合がある。
12 力率改善回路、
13 直流電圧検出部、
14 コンプレッサ駆動部、
15 コンプレッサ、
16 スイッチング素子制御部、
17 入力電力検出部、
18 出力電力検出部、
20 直流電圧制御部、
21 直流電圧取得部、
22 最低動作電圧算出部、
23 電圧比較部、
24 スイッチング信号生成部、
25 入力電力取得部、
26 出力電力取得部、
27 損失算出比較部、
28 周期調整部、
31 リアクタ、
32a GaNスイッチング素子(GaN素子)、
32b GaNスイッチング素子(GaN素子)、
33a ダイオード、
33b ダイオード、
34 コンデンサ、
35aシリコンスイッチング素子(シリコン素子)、
35bシリコンスイッチング素子(シリコン素子)、
36a コンデンサ、
36b コンデンサ、
37a 抵抗、
37b 抵抗、
41aシリコンスイッチング素子(シリコン素子)、
41bシリコンスイッチング素子(シリコン素子)
Claims (9)
- 入力された交流電圧を全波整流する整流回路と、
前記整流回路に並列に接続され、前記全波整流された後の直流電圧を平滑するコンデンサとを備え、
前記整流回路が、2つのスイッチング素子と、2つのダイオードとからなり、
前記スイッチング素子が、窒化ガリウムを使用した電界効果トランジスタ素子であり、
前記スイッチング素子を、所定の時間間隔で交互にオン状態およびオフ状態にすることにより、前記交流電圧をスイッチングして全波整流された直流電圧を生成し、
前記コンデンサの両端にかかる直流電圧を出力することを特徴とする力率改善回路。 - 直列接続された2つの前記スイッチング素子と、直列接続された2つの前記ダイオードとが、並列に接続され、
前記交流電圧が入力される2つの入力端子のうち、一方の入力端子に直列に接続されたリアクタと、2つのスイッチング素子の中間点とが接続され、
他方の入力端子と、2つのダイオードの中間点とが接続され、
一方のスイッチング素子と一方のダイオードとが接続された中間点と、
他方のスイッチング素子と他方のダイオードとが接続された中間点との間に、前記コンデンサが接続されることを特徴とする請求項1に記載の力率改善回路。 - 前記2つのダイオードを、シリコンを使用した電界効果トランジスタ素子に置き換えたことを特徴とする請求項1に記載の力率改善回路。
- 前記コンデンサの両端にかかる直流電圧を取得する直流電圧取得部と、
前記出力される直流電圧で動作する負荷機器の最低動作電圧を算出する最低動作電圧算出部と、
前記取得された直流電圧と、前記算出された最低動作電圧とを比較する電圧比較部と、
前記スイッチング素子を、オン状態またはオフ状態に制御するスイッチング素子制御部とを備え、
前記電圧比較部による直流電圧と最低動作電圧との比較結果に基づいて、前記スイッチング素子制御部が、前記コンデンサの両端にかかる直流電圧が前記最低動作電圧に近づくように、前記スイッチング素子を制御することを特徴とする請求項1に記載の力率改善回路。 - 前記取得された直流電圧から前記最低動作電圧を減算した差分電圧が、所定の差分比較値よりも大きい場合に、前記スイッチング素子制御部が、前記コンデンサの両端にかかる直流電圧を低下させるように、前記スイッチング素子のオン状態とオフ状態を制御することを特徴とする請求項4に記載の力率改善回路。
- 前記取得された直流電圧から前記最低動作電圧を減算した差分電圧が、所定の差分比較値以下の場合に、前記スイッチング素子制御部が、前記コンデンサの両端にかかる直流電圧を上昇させるように、前記スイッチング素子のオン状態とオフ状態を制御することを特徴とする請求項4に記載の力率改善回路。
- 前記スイッチング素子は、オフ状態のときに電流を流す素子内ダイオードを含まないことを特徴とする請求項1に記載の力率改善回路。
- 請求項1から7のいずれかに記載した力率改善回路と、
交流電力を入力する交流入力部とを備え、
前記交流入力部に入力された交流電力の交流電圧が、力率改善回路に入力され、
前記力率改善回路によって生成された直流電圧を、負荷機器に出力する交流直流変換装置。 - 入力された交流電圧を全波整流する整流回路と、前記整流回路に並列に接続され、前記全波整流された後の直流電圧を平滑するコンデンサとを備え、
前記整流回路が、2つのスイッチング素子と、2つのダイオードとからなり、前記スイッチング素子が、窒化ガリウムを使用した電界効果トランジスタ素子であり、
前記スイッチング素子を、所定の時間間隔で交互にオン状態およびオフ状態にすることにより、前記交流電圧をスイッチングして全波整流された直流電圧を生成し、前記コンデンサの両端にかかる直流電圧を出力する力率改善回路の直流電圧制御方法であって、
前記コンデンサの両端にかかる直流電圧を取得し、
前記出力される直流電圧で動作する負荷機器の最低動作電圧を算出し、
前記取得された直流電圧と、前記算出された最低動作電圧とを比較し、
直流電圧と最低動作電圧との比較結果に基づいて、前記コンデンサの両端にかかる直流電圧が前記最低動作電圧に近づくように、前記スイッチング素子を制御することを特徴とする力率改善回路の直流電圧制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018040756A JP6959167B2 (ja) | 2018-03-07 | 2018-03-07 | 力率改善回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018040756A JP6959167B2 (ja) | 2018-03-07 | 2018-03-07 | 力率改善回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019161694A true JP2019161694A (ja) | 2019-09-19 |
JP6959167B2 JP6959167B2 (ja) | 2021-11-02 |
Family
ID=67993599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018040756A Active JP6959167B2 (ja) | 2018-03-07 | 2018-03-07 | 力率改善回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6959167B2 (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006304515A (ja) * | 2005-04-21 | 2006-11-02 | Nissan Motor Co Ltd | 電力供給システム及び電力供給方法 |
JP2009219264A (ja) * | 2008-03-11 | 2009-09-24 | Daikin Ind Ltd | ゲート駆動回路 |
JP2012120387A (ja) * | 2010-12-03 | 2012-06-21 | Sumitomo Electric Ind Ltd | 昇降圧回路、及び電力変換装置 |
JP2012143154A (ja) * | 2012-04-12 | 2012-07-26 | Mitsubishi Electric Corp | 直流電源装置、これを備えた冷凍サイクル装置、並びに、これを搭載した空気調和機及び冷蔵庫 |
JP2014099946A (ja) * | 2011-03-07 | 2014-05-29 | Panasonic Corp | 昇圧型pfc制御装置 |
JP2014163605A (ja) * | 2013-02-26 | 2014-09-08 | Sharp Corp | 空気調和機及び電気機器 |
JP2015006012A (ja) * | 2011-10-19 | 2015-01-08 | パナソニック株式会社 | 昇降圧型整流回路システム |
JP2017028878A (ja) * | 2015-07-23 | 2017-02-02 | 東芝テック株式会社 | 電力変換装置 |
US9590494B1 (en) * | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
JP2017055489A (ja) * | 2015-09-07 | 2017-03-16 | ジョンソンコントロールズ ヒタチ エア コンディショニング テクノロジー(ホンコン)リミテッド | 直流電源装置および空気調和機 |
JP2018007327A (ja) * | 2016-06-28 | 2018-01-11 | 日立ジョンソンコントロールズ空調株式会社 | 直流電源装置および空気調和機 |
-
2018
- 2018-03-07 JP JP2018040756A patent/JP6959167B2/ja active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006304515A (ja) * | 2005-04-21 | 2006-11-02 | Nissan Motor Co Ltd | 電力供給システム及び電力供給方法 |
JP2009219264A (ja) * | 2008-03-11 | 2009-09-24 | Daikin Ind Ltd | ゲート駆動回路 |
JP2012120387A (ja) * | 2010-12-03 | 2012-06-21 | Sumitomo Electric Ind Ltd | 昇降圧回路、及び電力変換装置 |
JP2014099946A (ja) * | 2011-03-07 | 2014-05-29 | Panasonic Corp | 昇圧型pfc制御装置 |
JP2015006012A (ja) * | 2011-10-19 | 2015-01-08 | パナソニック株式会社 | 昇降圧型整流回路システム |
JP2012143154A (ja) * | 2012-04-12 | 2012-07-26 | Mitsubishi Electric Corp | 直流電源装置、これを備えた冷凍サイクル装置、並びに、これを搭載した空気調和機及び冷蔵庫 |
JP2014163605A (ja) * | 2013-02-26 | 2014-09-08 | Sharp Corp | 空気調和機及び電気機器 |
US9590494B1 (en) * | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
JP2017028878A (ja) * | 2015-07-23 | 2017-02-02 | 東芝テック株式会社 | 電力変換装置 |
JP2017055489A (ja) * | 2015-09-07 | 2017-03-16 | ジョンソンコントロールズ ヒタチ エア コンディショニング テクノロジー(ホンコン)リミテッド | 直流電源装置および空気調和機 |
JP2018007327A (ja) * | 2016-06-28 | 2018-01-11 | 日立ジョンソンコントロールズ空調株式会社 | 直流電源装置および空気調和機 |
Also Published As
Publication number | Publication date |
---|---|
JP6959167B2 (ja) | 2021-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10389282B2 (en) | DC power supply unit and air conditioner using same | |
JP5428480B2 (ja) | 電力変換装置 | |
JP6062058B2 (ja) | 電力変換装置 | |
US8488346B2 (en) | Power conversion apparatus and method | |
KR101422948B1 (ko) | 역률 보정 회로 | |
JP5355617B2 (ja) | 電源装置 | |
KR101852419B1 (ko) | 직류 전원 장치 및 공기 조화기 | |
CN112567618B (zh) | 直流电源装置、马达驱动控制装置、送风机、压缩机及空气调和机 | |
JP2018121473A (ja) | 電力変換装置 | |
US9036387B2 (en) | Alternating-current/direct-current converter | |
KR101911263B1 (ko) | 전력 변환 장치 및 이를 포함하는 공기 조화기 | |
US10651751B2 (en) | Switching power supply device | |
KR101911262B1 (ko) | 노이즈 저감 기능을 가지는 전력 변환 장치 및 이를 포함하는 공기 조화기 | |
CN110870198A (zh) | 驱动装置、控制方法以及程序 | |
US20170110981A1 (en) | Power Conversion Method and Power Converter | |
JP6959167B2 (ja) | 力率改善回路 | |
KR20110077801A (ko) | 직류전원 공급장치 및 직류전원 공급방법 | |
JP5169679B2 (ja) | 共振型電力変換装置 | |
JP2020096527A (ja) | 直流電源装置および空気調和機 | |
JP6522227B2 (ja) | コンバータ回路、インバータ回路および空気調和機の電力変換装置 | |
JP6199253B2 (ja) | 電力変換装置およびその制御方法 | |
CN211630094U (zh) | 升降压驱动电路和空调器 | |
KR101911266B1 (ko) | 전력 변환 장치 및 이를 포함하는 공기 조화기 | |
JP2020167747A (ja) | 電源装置、駆動装置、制御方法、及びプログラム | |
KR20190021672A (ko) | 전력 변환 장치 및 이를 포함하는 공기 조화기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6959167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |