JP2019161646A - キーパッド設備、キーパッドを提供する方法、及びキーパッドに使用されるセキュリティ攻撃を検出する方法 - Google Patents

キーパッド設備、キーパッドを提供する方法、及びキーパッドに使用されるセキュリティ攻撃を検出する方法 Download PDF

Info

Publication number
JP2019161646A
JP2019161646A JP2019035104A JP2019035104A JP2019161646A JP 2019161646 A JP2019161646 A JP 2019161646A JP 2019035104 A JP2019035104 A JP 2019035104A JP 2019035104 A JP2019035104 A JP 2019035104A JP 2019161646 A JP2019161646 A JP 2019161646A
Authority
JP
Japan
Prior art keywords
keypad
shield layer
active shield
circuit
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019035104A
Other languages
English (en)
Other versions
JP6871287B2 (ja
Inventor
ハーシュマン ジヴ
Hershman Ziv
ハーシュマン ジヴ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of JP2019161646A publication Critical patent/JP2019161646A/ja
Application granted granted Critical
Publication of JP6871287B2 publication Critical patent/JP6871287B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82Protecting input, output or interconnection devices
    • G06F21/83Protecting input, output or interconnection devices input devices, e.g. keyboards, mice or controllers thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/0202Constructional details or processes of manufacture of the input device
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0071Active shielding
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Input From Keyboards Or The Like (AREA)

Abstract

【課題】キーパッド設備及びキーパッドへのセキュリティ攻撃を検出する方法を提供する。【解決手段】回路と、キーパッドと、アクティブシールド層とを備えるキーパッド設備を提供する。キーパッドは、使用者がデータを回路に入力するための一つまたは複数のキーを備える。アクティブシールド層は回路とキーパッドの間に設置され、且つ回路の少なくとも一部をシールドするパターンの内に設置される一つまたは複数の導体を備える。特定エリア内のアクティブシールド層の一つまたは複数の導体は、一つまたは複数のキーのコンタクトを検出するように形成される。【選択図】図1

Description

本出願は2018年3月12日に出願した米国仮特許出願第15/917854号の優先権および利益を主張し、すべての目的のために、本明細書全体において参照として組み込まれる。
本発明は、主に安全なキーパッドに関わり、特に、キーパッドコンタクトとして機能するアクティブシールドに関する。
現在、様々なタイプの安全なキーパッド及びそれを製造する方法は、当分野において知られている。例えば、米国特許第8238110号は、機密データを入力するためのキーパッドを含む電子装置の侵入に対する保護装置が記載されている。ハウジングに対する干渉防止のアドバイスは、電子カード上に明確に配置され、処理手段に接続する少なくとも二つの導電端子と、及びその間に電気回路を遮断するように二つの導電端子に対して配置された保護回路とを備える。保護回路は、保護回路の劣化に応じて遮断された電気回路を開くように適切な手段を備える。
米国特許第8238110号公報
本明細書で説明する実施例は、回路と、キーパッドと、アクティブシールド層とを備えるキーパッド設備を提供する。キーパッドは、使用者がデータを回路に入力するための一つまたは複数のキーを備え、アクティブシールド層は回路とキーパッドの間に設置され、且つ回路の少なくとも一部をシールドするパターンの内に設置される一つまたは複数の導体を備える。特定エリア内のアクティブシールド層の一つまたは複数の導体は、一つまたは複数のキーのコンタクトを検出するように形成される。
いくつかの実施例において、回路はアクティブシールド層の一つまたは複数の導体を介して信号を送信し、信号を探知し、且つ探知された信号に基づいて、回路またはキーパッドへのセキュリティ攻撃(security attack)を検出するように構成される。いくつかの実施例において、回路はアクティブシールド層の一つまたは複数の導体を探知し、且つ探知された一つまたは複数の導体に基づいて、(i)使用者による正当なキーのアクティベーション(legitimate key activation)、及び(ii)回路またはキーパッドへのセキュリティ攻撃を検出するように構成される。
一実施例において、回路は少なくとも一つの第一信号をアクティブシールド層に送信し、アクティブシールド層から少なくとも一つの第二信号を受信し、且つ少なくとも一つの第一信号と少なくとも一つの第二信号との時間遅延を測定することによって、正当なキーのアクティベーションとセキュリティ攻撃を区別するように構成される。もう一つの実施例において、回路はアクティブシールド層の一つまたは複数の導体のキャパシタンス(静電容量)によって正当なキーのアクティベーションとセキュリティ攻撃を区別するように構成される。更にもう一つの実施例において、回路は単一のキーの正当なアクティベーションと複数のキーの正当なアクティベーションを更に区別するように構成される。
開示された一実施例において、回路はダミー信号を前記アクティブシールド層に送信するように構成される。一実施例において、アクティブシールド層は、多層基板内に形成され、多層基板の中に、アクティブシールド層の少なくとも一部において、アクティブシールド層の第一導体と第二導体は異なる層にルートされ、且つその異なる層の一層は他層の下に設置される。
いくつかの実施例において、キーパッド及びアクティブシールド層は、アクティブシールド層の一対の導体を短絡するように構成される。他の実施例において、キーパッド及びアクティブシールド層は、キーのアクティベーションを介して、アクティブシールド層の導体の常閉(normally−closed)電気導通(electrical continuity)をブレークするように構成される。他の実施例において、キーパッド及びアクティブシールド層は、キーのアクティベーションをアクティブシールド層の導体の個別コンデンサ(respective capacitor)に接続するように構成される。
本発明の実施例により、キーパッドに使用されるセキュリティ攻撃を検出する方法が提供される。この方法は、アクティブシールド層の一つまたは複数の導体を探知するステップと、探知された一つまたは複数の導体に基づいて、回路またはキーパッドへのセキュリティ攻撃を検出するステップとを含み、アクティブシールド層は、回路及び前記キーパッドの間に設置され、キーパッドは、使用者がデータを前記回路に入力するための一つまたは複数のキーを備え、アクティブシールド層の一つまたは複数の導体は回路の少なくとも一部をシールドするパターンの内に設置され、特定エリア内のアクティブシールド層の一つまたは複数の導体は、一つまたは複数のキーのコンタクトを検出するように形成される。
本発明の実施例により、キーパッドを提供する方法が更に提供される。この方法は、回路を設置するステップと、キーパッドを設置するステップと、回路とキーパッドとの間にアクティブシールド層を設置するステップとを含み、キーパッドは、回路にデータを入力するための一つまたは複数のキーを備え、アクティブシールド層は、一つまたは複数の導体を備え、一つまたは複数の導体は、回路の少なくとも一部をシールドするパターンの内に設置され、特定エリア内のアクティブシールド層の一つまたは複数の導体は、一つまたは複数のキーのコンタクトを検出するように形成される。
本発明は、以下の詳細な説明の実施例及び図面を参照しながらより完全に理解されるであろう。
図1は、本発明の一実施例によるキーパッドをそねる電子装置の例示的な分解図。 図2は、本発明の実施例による接続されたアクティブシールド及びキーパッド探知回路例示的なブロック図。 図3は、本発明の実施例による接続されたアクティブシールド及びキーパッド探知回路例示的なブロック図。 図4は、本発明の実施例による接続されたアクティブシールド及びキーパッド探知回路例示的なブロック図。
本明細書で説明される本発明の実施例は、電子装置をセキュリティ攻撃から保護するように、特にキーパッドによるデータ入力を保護するために改善された方法及びシステムを提供する。開示された技術は、キーパッドを含む様々な電子装置に応用することができる。例えば、クレジットカード、PoS(Point−of−Sale)端末、パーソナルコンピュータまたは類似の設備。このような電子装置は一般、回路及びキーパッドを備え、そのうち、使用者がデータを回路に入力するようにキーパッドは一つまたは複数のキーを備える。
前記装置の安全性を達成するために、いくつかの実施例において、回路とキーの間にアクティブシールド層が設置される。アクティブシールド層は一つまたは複数の導体を備え、すなわち、回路トレースを備える。その導体は少なくとも一部の回路をシールドするパターン内に設置される。回路は一般にアクティブシールド層を介して信号を送信、探知、且つ探知された信号を分析して不審なセキュリティ攻撃を検出する。
本発明の一部の実施例において、アクティブシールド層の一つまたは複数の導体は、キーパッドのキーを探知するためにも使用される。これらの実施例において、キーパッドの下を通過するアクティブシールド層の導体は、キーのコンタクトを探知するように形成される。電子回路は、アクティブシールド層からの信号を探知し、且つ探知された信号に基づいて、(i)使用者による正当なキーアクティベーション、及び(ii)回路またはキーパッドへのセキュリティ攻撃、を検出するように構成される。
本明細書に開示された実施例で使用されるキーパッド探知機構は、一般的には直列(serial)であり、すなわち、キーのグループを探知するために同じ電気ラインまたは一対の電気ラインを使用する。キーの押下を探知することは、例えば、伝搬遅延(propagation delay)またはキャパシタンスの測定に基づいてもよい。直列探知方式のいくつかの例、及びアクティブシールド層の一部としてのそれらの統合については、ここで説明する。
本明細書に開示された技術は、アクティブシールド及びキーパッド探知のために同じハードウェアを再利用することにより、低コスト、少ない部品数及び小型化などの利点を有すると共に、セキュリティ攻撃に対する高いレベルの安全性を確保できるセキュリティ設備を提供する。
システムの説明:
図1は、本発明の一実施例による電子装置20の概略分解図である。電子装置20は、例えば、クレジットカード端末、PoS(Point−of−Sale)端末、ATM(Automatic Teller Machine)、警報またはアクセス制御システムの制御パネル、コンピュータ、またはキーパッドを有する任意の他の適切な装置を含むことができる。
この例において、キーパッド44は、電子装置20のフロントパネル40に配置され、且つ複数のキー48を備える。図1の実施例において、単に例として12個のキーを有するテンキーパッドを示す。あるいは、キーパッドは、任意の所望の数及び配置のキーを有することができる。本明細書において、「キーパッド(keypad)」という用語は、一つ以上のキー、例えば単一のキーまたは完全な英数字のキーからなる任意の入力装置を指す。「キー(key)」という用語は、例えば、プッシュボタン、キャパシタンスセンサまたは機械的スイッチなどの任意の適切なタイプのキーを指す。「押す(press)」という用語は、広い意味で使われ、ユーザによるキーのいかなる形式のアクティベーションを指す。「キー押下」及び「キーアクティベーション」という用語は、本明細書では交換可能に使用される。
この実施例において、回路24は、様々な電子部品32及び回路トレース36が配置されたプリント基板(PCB)28を含む。特に、コントローラ34は、キーパッド44を制御する。
多くの実際的な場合において、キーパッド44は、クレジットカード番号、パスワードまたは個人識別番号(PIN)などの秘密情報またはその他の機密情報を回路24に入力するために使用される。このように、キーパッド44、回路24、及び電子装置20は全体として、機密情報を抽出しようとする様々なセキュリティ攻撃の潜在的なターゲットである。攻撃者は例えば、信号を探知及び/または注入するために、電子装置20を侵入してキーパッド44または回路24に接続しようと試みる可能性がある。
セキュリティ攻撃を検出するために、電子装置20は、フロントパネル40と回路24との間に配置されたアクティブシールド層52を備える。アクティブシールド層52は、基板上に配置された一つまたは複数の電気導体56、例えば、プリント基板上の回路トレースを備えることができる。以下の説明では、用語「導体」、「トレース」及び「ライン」はすべて交換可能に使用される。
導体56(続いてはライン56として説明する)は、一般的には、回路24の少なくとも一部をカバー且つシールドする稠密な二次元パターン、例えばヘビ状パターンとして配置される。図を不明瞭にしないように、図1は、このヘビ状のパターンの単純化された一部のみを示している。実際の応用において、効果的なアクティブシールドを提供するために、ライン56のパターンは、高密度、最小ピッチ及びライン間の最小間隔でアクティブシールド層52の全領域を覆う。一般に、アクティブシールド層52は、隣接するライン56間の間隔及びピッチが最小限になるように設計されているので、細いプローブが検出されることなくラインの間を通過することを防止する。各キー48に対するライン56の蛇行(ヘビのような)形状は必須ではなく、図1に単に例として示されていることに留意されたい。
ライン56は、例えば、相互接続用のフラットケーブル60を使用して、回路24に接続される。回路24内のコントローラ34は、ライン56を介して一つ以上の電気信号を送信し、送信された信号に応答してライン56を介して受信した信号を分析する。受信した信号を分析すること、例えば受信信号の異常を検出することによって、コントローラ34はセキュリティ攻撃を検出することができる。様々な実施例において、コントローラ34は、任意の適切な信号及び適切な分析技術を介して異常を検出し、且つ正当なキー押下、無害な異常(例えば、信号過渡)及び不審な攻撃を区別することができる。コントローラ34は、例えば、受信した信号を連続的または定期的に測定し、コヒーレンシまたは異常を探し、正当なキーの押下の最大回数または最大持続時間を上限に設定し、または他の適切な動作を実行してもよい。
いくつかの実施例において、アクティブシールド層52のライン56は、キーパッド44の探知にも寄与する。アクティブシールド層の一部として、ライン56は、キーパッド44の下にあるエリア64を通過する。エリア64では、破線のセル68が、それぞれのキー48の下のエリアを標記する。各セル68において、各キー48が押されたかどうかを探知するためのコンタクトを形成するように、一つ以上のライン56が成形されている。
いくつかの実施例において、図1に示すように、キー48の下を通過するライン56の部分はより広い幅を有するが、キー48との高品質の電気的接触を図る形状を有していてもよく、またはセグメント化されてもよい。これらのセグメント間の接続がキースイッチによって制御される。しかし、このような構成は必須ではなく、他の適切な構成を使用することもできる。例えば、代替の実施例において、ライン56は、キー48の下を通過する部分の幅が変化しない。代わりに、特定のキーの下のエリアにおいて、ライン56は、次のキーに進む前に、キーのフットプリントを覆う蛇行または他のパターンで形成することができる。キーを押すと、その下のフットプリントのいくつかの点に接触することができる。
図2−4に示すのは、ジョイントキーパッドの探知及びアクティブシールディングのいくつかの実施例である。ライン56は、キーパッドの探知とアクティブシールディングの両方に使用されるので、コントローラ34に供給される受信信号は、キー押下とセキュリティ攻撃の両方によって影響を受ける。
様々な実施例において、コントローラ34は正当なキー押下と悪意な攻撃とを区別するように構成される。受信した信号がキー押下を示すとき、コントローラ34は、キー48のどれが押されたかを識別するように構成される。いくつかの実施例において、コントローラ34は、マルチタッチイベント、すなわち同時に押された複数のキーを検出し、どのキーが押されたかを識別することができる。他の実施例において、コントローラ34は、単一のキーの押下を検出することしかできない。コントローラ34はまた、一般的には、キーが押されず、不審な攻撃もない「タッチなし」のイベントを区別するように構成される。
正当なキーの押下を検出すると、コントローラ34は、一般的には、キーが押されたという事実及び押されたキーの識別情報を、回路24内の適切な回路に指示する。セキュリティ攻撃を検出すると、コントローラ34は、一般的には、適切な応答動作を開始または実行する。応答動作の例は、使用者に警告すること、回路24の一部または全部をシャットダウンすること、機密情報を消去すること、または他の適切な動作を含むことができる。
図1に示される電子装置20の構成、及び図2〜図4に示されるジョイントアクティブシールド及びキーパッド探知構成は、純粋に概念的明瞭さのために示された構成例である。代替の実施例では、任意の他の適切な構成を使用することができる。
様々な実施例において、図1に示される電子装置20の異なる要素、及び図2〜4に示される様々な要素は、一つ以上の個別のコンポーネント、一つ以上の特定用途向け集積回路(ASIC)、及び/または一つ以上のフィールドプログラマブルゲートアレイ(FPGA)などの任意の適切なハードウェアを使用して実装されてもよい。電子装置20の機能の一部、例えばコントローラ34の機能の一部または全部は、ソフトウェアで、またはソフトウェアとハードウェア要素の組み合わせを使用して実装することができる。
いくつかの実施例において、コントローラ34は、本明細書で説明する機能を実行するようにソフトウェアでプログラムされた汎用プロセッサを備える。ソフトウェアは、例えば電子形式、ネットワークを介して、またはホストからプロセッサーにダウンロードされることが可能である。あるいは、それに加えて、磁気、光学または電子メモリのような非一時的な有形の媒体上に提供及び/または格納することができる。
例示的なアクティブシールド及びキーパッドの構成:
図2は、本発明の一実施例によるジョイントアクティブシールド及びキーパッド探知回路を概略的に示すブロック図である。図2の回路では、コントローラ34(上記の図1に示す)はキーの押下を探知し、ライン56上の伝搬遅延を測定することによってセキュリティ攻撃を検出する。
この例において、一対のライン56がキー48の下を連続的に通過する。特定のキー48が押されると、キーは二つのラインを短絡させる。いくつかの実施例において、抵抗器74は、例えば、二つのキーの間のライン56の少なくとも一つに、ライン56に直列に挿入されてもよい。一対のライン56の一端は、一対のI/Oピン70を介して回路24に接続され、他端は(需要に応じて)I/Oピン70を介して反対側に接続される。
最初に、ライン56がI/Oピン70に一端でのみ接続されている構成を考える。この一対のラインの他端は、開放または短絡されていてもよい。コントローラ34は、ピン70の一つを介して信号を送信し(例えば、短いパルスをトグルする)、送信された信号と、他のピン70上の戻された信号との間の時間遅延を測定する。
キーが押されず、攻撃が存在しない場合、コントローラ34は返信された信号を検出しないか(遠端が開放されている態様)、または測定された時間遅延はある既知の最大値を有する(遠端が短絡されている態様)。
使用者によってキーが押された場合、コントローラ34は、一対のライン56に沿ったキーの位置に依存する所定の時間遅延を検出する。ピン70に近いキーは、短い時間遅延を引き起こし、逆もまた同様である。一実施例において、コントローラ34は、それぞれのキー48の予想される時間遅延の所定のリストを有する。測定された時間遅延がリスト(あらかじめ定義された誤差範囲を有することも可能)上の予想される時間遅延の一つと一致する場合、コントローラ34は正当なキー押下が実行されたと判断し、時間遅延値からキーを識別する。
一実施例において、コントローラ34は、予想された値のいずれかと異なる時間遅延(例えば、所定の誤差範囲内ではない)を測定する場合、そのような測定値が攻撃を示すものであると決定することができる。もし、(1)コントローラが、送信された信号に応答しない戻り信号を探知した場合、または(2)予め定義された「短い」及び「長い」閾値と比較して、長すぎるまたは短すぎる時間にわたってキー押下が検出された場合に、攻撃されたことを認定することができる。
ここでは、ライン56の一端が第一対のI/Oピン70に、他端は第二対のI/Oピン70に接続されている構成を考える。一実施例において、コントローラ34は、第一対及び第二対のピン70についてそれぞれに上述した手順を実行する(一つのピン70を介して信号を送信し、その一対の他のピン70を介して信号を受信し、二つの信号間の時間遅延を測定する)。次に、コントローラ34は、両方の結果を分析し、イベントが発生したかどうか、キーが押されたかどうか、または攻撃が試みられたかどうかを決定する。この構成はまた、コントローラ34が二つのキーの同時押下を検出することを可能にする。この構成において、コントローラ34は、他の一対のI/Oピンがが論理的に切断される(フローティング)状態を保ちながら、異なる時間に各対のI/Oピン70を測定することができる。
この実施例において、コントローラ34は、一般的には、第一対のピン70を使用する一つの予想される時間遅延と、第二対のピン70を使用する別の予想される時間遅延との、各キー48に対する二つの予想される時間遅延を有する。単一のキーが押された場合、二つの時間遅延(二対のピン70に関して)は、同じキーに対して定義された予想遅延時間と一致する。二つのキーが押された場合、二つの時間遅延は、異なるキーについて定義された予想時間遅延に一致する(各キーは、それに近い一対のピン70によって検出される)。前述のように、任意の対のピン70上の予想される時間遅延からの逸脱は、一般的には攻撃とみなされる。
より一般的に言えば、コントローラ34は、四つのピン70のいずれかに信号を送信し、一つまたは複数の他のピン70の時間遅延を測定することができる。さらに、コントローラ34は、複数のピン70上で同時に信号を送信することができる。正当なキー押下を示す予想される時間遅延とともに、任意の数のそのような測定値を予め定義することができる。予想から逸脱する時間遅延は攻撃とみなされる。
上記の技術のいずれにおいても、コントローラ34は、予想される時間遅延からある一定の最大許容偏差を規定することができる。測定された時間遅延が、あるキー48の予想される時間遅延と許容偏差よりも小さい場合、測定された時間遅延は、そのキーの予想される時間遅延に「一致する」とみなされる。そうでなければ、すなわち、測定された時間遅延が、予想されるすべての時間遅延と許容される偏差よりも異なる場合、攻撃されることを認定する。
一実施例において、全ての予想された時間遅延と許容偏差以上異なる測定された時間遅延は、(i)同時に押された複数のキー(「マルチタッチ」)、(ii)正当な二つのキー押下間の過渡状態、または(iii)攻撃される、状態を示すことができる。コントローラ34は、偏差が一時的であることを検証することによって、最初の二つの可能性(正当と考えられる)を排除することができる。
いくつかの実施例において、ライン56は、抵抗器及びコンデンサを内蔵した抵抗(R)または抵抗−容量(RC)ネットワークとして設計することができる。抵抗器74は、任意の二つのキーの間、例えば二つの連続するキーの間に設置することができる。あるいは、ライン56の自然抵抗(例えば、ラインがインジウム錫酸化物(ITO)のような抵抗材料でできている場合)をRまたはRCネットワークの抵抗として使用することができる。コントローラ34は、キー押下位置及び正当性を決定するために、ライン56間のRC遅延またはライン56間の抵抗を測定することができる。
いくつかの実施例において、ライン56は、伝送ライン(例えば、マイクロストリップまたはストリップライン)として設計することができ、この場合、抵抗器74は不要である。そのような場合、コントローラ34は、一つのライン56上で高遷移パルスをトリガし、同じ一対のI/O70ピンの他のライン56へのパルス伝搬遅延を測定することができる。
いくつかの実施例において、コントローラ34は、時々、実際の測定値を難読化するために、ピン70のうちの一つ以上に誤ったダミー信号を生成することがある。例えば、各実信号(時間遅延測定のために実際に使用される)の送信に続いて、コントローラ34は、類似の特性を有するダミー信号を他のピン70に送信することができる。
一実施例において、アクティブシールド層52は、多層基板(例えば、多層PCB)内に製造される。一対のライン56の少なくとも一つのセクションにおいて、一対の二つのライン56は、一つのラインが他のラインの下に(キーの下のエリアを除いて)配置されるように、異なるPCB層にルートされる。この技術において、一方のライン56は、他方のラインに対するアクティブシールドとしても機能し、電子装置20が攻撃に対するの障害許容力をさらに増加させる。
図3は、本発明の代替の実施例によるジョイントアクティブシールド及びキーパッド探知回路を概略的に示すブロック図である。図3の実施例において、コントローラ34は、キーの押下を探知し、単一ライン56の直列キャパシタンスを測定することによってセキュリティ攻撃を検出する。
本実施例では、ライン56はキー48の下を連続的に通過する。この実施例のキー48は「常閉(normally closed)」(すなわち、押されていないときはライン56の電気的連続性を維持し、押されたときはライン56の連続性をブレークする)である。ライン56の一端は単一のI/Oピン70を介して回路24に接続され、他端は(需要に応じて)別の単一のI/Oピン70を介して回路の反対側に接続される。
まず、ライン56の一端はI/Oピン70に接続され、他端は開放されている構成を考える。コントローラ34は、ピン70を介して信号を送信し、ライン56のキャパシタンスを測定する。ラインのキャパシタンスを測定するために、任意の適切な技術を使用することができる。ラインの自己キャパシタンスを測定するための一つの例示的な技術は、本特許出願の譲受人に譲渡され、その開示が参照により本明細書に組み込まれる米国特許第7,797,115号に記載されている。
キーが押されず、攻撃が存在しない場合、コントローラ34は、ライン56の測定されたキャパシタンスが所定のベースラインキャパシタンスに一致することを検出する。使用者がキーを押すと、キーの位置でライン56の連続性がブレークされ、ラインのキャパシタンスがベースラインキャパシタンスから減少する。実際に測定されるキャパシタンスは、ライン56に沿ったキーの位置に依存する。ピン70に近いキーを押すと、測定されたキャパシタンスが小さくなり、逆もまた同様である。
一実施例において、コントローラ34は、それぞれのキー48の期待キャパシタンスの所定のリストを有する。測定されたキャパシタンスがリスト上の予想キャパシタンスの一つと一致する場合、コントローラ34は正当なキー押下が実行されたと判断し、キャパシタンス値からキーの一致性を識別する。コントローラ34が期待値のいずれかと異なるキャパシタンスを測定する場合、コントローラは、そのような測定値が攻撃を示すものであると決定することができる。
別の実施例において、ライン56の一端はI/Oピン70に接続され、他端はもう一つのI/Oピン70に接続されている。これらの実施例において、コントローラ34は、二つのピン70のそれぞれについてラインキャパシタンスを測定することができる。上記の図2に関して説明したように、コントローラ34は両方の結果を分析して、イベントが発生したかどうか、キーが押されたかどうか、または攻撃が試みられたかどうかを判断することができる。この構成はまた、コントローラが二つのキーの同時押下を検出することを可能にする。この構成は、単純な論理信号(例えば、ラインの一端で信号状態をトグルし、キーストロークが存在しないときの他端で信号状態をチェックする)を用いてアクティブシールド機能を適用することもできる。
図4は、本発明のさらに別の実施例によるジョイントアクティブシールド及びキーパッド探知回路を概略的に示すブロック図である。図4の実施例において、コントローラ34は、キーの押下を探知し、単一ライン56とグランドとの間の直列キャパシタンスを測定することによってセキュリティ攻撃を検出する。
この例において、ライン56は、キー48の下または隣接して連続的に通過する。この実装のキー48は「常開(normally open)」である。各キー48は、それぞれのコンデンサ78に関連付けられている。キー48が押されると、キーは、それぞれのコンデンサ78を介してライン56をグランドに接続する。ライン56の一端は、I/Oピン70を介して回路24に接続されている。
キーが押されず、攻撃が存在しない場合、コントローラ34は、ライン56の測定されたキャパシタンスが所定のベースラインキャパシタンスに一致することを検出する。ライン56が切断されると、その測定されたキャパシタンスはベースラインキャパシタンスよりも小さくなる。したがって、測定されたライン56のキャパシタンスが非常に小さいである場合、攻撃の指示としてみなされる。使用者によってキーが押されると、対応するコンデンサ78のキャパシタンスは、ラインのベースラインキャパシタンスに加えられる。複数のキーが押されると、測定されたキャパシタンスは、対応するコンデンサ78のキャパシタンスの合計に依存する。
一実施において、異なるコンデンサ78に異なるキャパシタンスが与えられ、コントローラ34は、測定されたキャパシタンスに基づいてどのキーが押されたかを識別することができる。
一実施例において、マルチタッチ機能を可能にするために、キャパシタンスの異なる組合せが異なる合計を有するように、コンデンサ78のキャパシタンスが割り当てられる。一つの可能性の例は、キャパシタンスC、例えばC、2C、4C、8C、...の2の累乗倍数であるキャパシタンスをコンデンサ78に割り当てることである。そのような実装では、一つ以上のキーの任意の組み合わせを押すと、測定されたキャパシタンスが異なっている。マルチタッチ機能を起動するとき、この実装では、多くのキーをサポートするために多種なキャパシタンス値が必要になる場合がある。この要件を緩和する一つの可能性は、キー48を二つ以上のライン56、例えば、ラインごとに三つまたは四つのキーに分割することである。
一実施例において、コントローラ34は、それぞれのキー48(場合によってはそれぞれのキーの組み合わせ)の期待キャパシタンスの所定のリストを有する。測定されたキャパシタンスがリスト上の予想キャパシタンスの一つと一致する場合、コントローラ34は正当なキー押下(またはマルチタッチ)が行われたと識別し、キャパシタンス値からキー(または複数のキー)の一致性を判断する。コントローラ34が期待値のいずれかと異なるキャパシタンスを測定する場合、コントローラは、そのような測定値が攻撃を示すものであると判断することができる。
一実施例において、図4のライン56の他端は、追加のピン70(図示せず)を介して回路24に接続することができる。このようにして、コントローラ34は、ラインが切断されたことを検出することによって攻撃を検出することができる。例えば、上述したように、コントローラ34は、ラインの一端で信号状態をトグルし、キーストロークが存在しないときに、他端で信号状態をチェックすることができる。
図2〜4に示されたいずれの回路構成も、図1の装置20におけるジョイントアクティブシールド及びキーパッド探知を実現するために使用することができる。図2〜4の構成は、例示的な構成であり、概念的に明確にするためにのみ選択されている。代替の実施例では、任意の他の適切な構成を使用することができる。
したがって、上述した実施例は例として記載されたものであり、本発明は、上記具体的に示されたものに限定されないことが理解されよう。むしろ、本発明の範囲は、上述した様々な特徴の組み合わせ及び部分的な組み合わせ、ならびに前述の説明から当業者に想到し得る従来技術に開示されていない変形及び修正を含む。本特許出願において参照により援用される文献は、本出願の一部であるとみなされるべきであり、これらの組み込まれた文献において、本明細書に明示または示唆された定義と矛盾する場合、本明細書に定義さらたもののみが考慮されるべきである。
20:電子装置
24:回路
28:プリント基板
32:電子部品
34:コントローラ
36:回路トレース
40:フロントパネル
44:キーパッド
48:キー
52:アクティブシールド層
56:ライン
60:フラットケーブル
64:エリア
68:セル
70:ピン
74:抵抗器
78:コンデンサ

Claims (18)

  1. 回路と、キーパッドと、アクティブシールド層とを備えるキーパッド設備であって、
    前記キーパッドは、使用者がデータを前記回路に入力するための一つまたは複数のキーを備え、
    前記アクティブシールド層は前記回路と前記キーパッドの間に設置され、且つ前記回路の少なくとも一部をシールドするパターンの内に設置される一つまたは複数の導体を備え、
    特定エリア内の前記アクティブシールド層の前記一つまたは複数の導体は、前記一つまたは複数のキーのコンタクトを検出するように形成されることを特徴とする、キーパッド設備。
  2. 前記回路は、前記アクティブシールド層の前記一つまたは複数の導体を介して信号を送信し、前記信号を探知し、且つ探知された前記信号に基づいて、前記回路または前記キーパッドへのセキュリティ攻撃を検出するように構成されることを特徴とする、請求項1に記載のキーパッド設備。
  3. 前記回路は、前記アクティブシールド層の前記一つまたは複数の導体を探知し、且つ探知された前記一つまたは複数の導体に基づいて、前記使用者による正当なキーのアクティベーション、及び前記回路または前記キーパッドへのセキュリティ攻撃を検出するように構成されることを特徴とする、請求項1に記載のキーパッド設備。
  4. 前記回路は、少なくとも一つの第一信号を前記アクティブシールド層に送信し、前記アクティブシールド層から少なくとも一つの第二信号を受信し、且つ前記少なくとも一つの第一信号と前記少なくとも一つの第二信号との時間遅延を測定することによって、前記正当なキーのアクティベーションと前記セキュリティ攻撃を区別するように構成されることを特徴とする、請求項3に記載のキーパッド設備。
  5. 前記回路は、前記アクティブシールド層の前記一つまたは複数の導体のキャパシタンスによって前記正当なキーのアクティベーションと前記セキュリティ攻撃を区別するように構成されることを特徴とする、請求項3に記載のキーパッド設備。
  6. 前記回路は単一のキーの正当なアクティベーションと複数のキーの正当なアクティベーションを更に区別するように構成されることを特徴とする、請求項3に記載のキーパッド設備。
  7. 前記回路は、ダミー信号を前記アクティブシールド層に送信するように構成されることを特徴とする、請求項1に記載のキーパッド設備。
  8. 前記アクティブシールド層は、多層基板内に形成され、前記多層基板の中に、前記アクティブシールド層の少なくとも一部において、前記アクティブシールド層の第一導体と第二導体は異なる層にルートされ、且つその異なる層の一層は他層の下に設置されることを特徴とする、請求項1に記載のキーパッド設備。
  9. 前記キーパッド及び前記アクティブシールド層は、前記アクティブシールド層の一対の導体を短絡するように構成されることを特徴とする、請求項1に記載のキーパッド設備。
  10. 前記キーパッド及び前記アクティブシールド層は、キーのアクティベーションを介して、前記アクティブシールド層の導体の常閉電気導通をブレークするように構成されることを特徴とする、請求項1に記載のキーパッド設備。
  11. 前記キーパッド及び前記アクティブシールド層は、前記キーのアクティベーションを前記アクティブシールド層の導体の個別コンデンサに接続するように構成されることを特徴とする、請求項1に記載のキーパッド設備。
  12. キーパッドに使用されるセキュリティ攻撃を検出する方法であって、
    アクティブシールド層の一つまたは複数の導体を探知するステップと、
    探知された前記一つまたは複数の導体に基づいて、回路またはキーパッドへのセキュリティ攻撃を検出するステップとを含み、
    前記アクティブシールド層は、前記回路及び前記キーパッドの間に設置され、
    前記キーパッドは、使用者がデータを前記回路に入力するための一つまたは複数のキーを備え、
    前記アクティブシールド層の前記一つまたは複数の導体は前記回路の少なくとも一部をシールドするパターンの内に設置され、
    特定エリア内の前記アクティブシールド層の前記一つまたは複数の導体は、前記一つまたは複数のキーのコンタクトを検出するように形成されることを特徴とする、キーパッドに使用されるセキュリティ攻撃を検出する方法。
  13. 探知された前記一つまたは複数の導体に基づいて、前記セキュリティ攻撃と前記使用者による正当なキーのアクティベーションを区別するステップを更に含むことを特徴とする、請求項12に記載の方法。
  14. 前記一つまたは複数の導体を探知するステップは、少なくとも一つの第一信号を前記アクティブシールド層に送信するステップと、前記アクティブシールド層から少なくとも一つの第二信号を受信するステップとを含み、前記正当なキーのアクティベーションと前記セキュリティ攻撃を区別するステップは、前記少なくとも一つの第一信号と前記少なくとも一つの第二信号の間の時間遅延を計測するステップを含むことを特徴とする、請求項13に記載の方法。
  15. 前記セキュリティ攻撃と前記使用者による正当なキーのアクティベーションを区別するステップは、前記アクティブシールド層の導体のキャパシタンスを計測するステップを含むことを特徴とする、請求項13に記載の方法。
  16. 単一のキーの正当なアクティベーションと複数のキーの正当なアクティベーションを区別するステップを更に含むことを特徴とする、請求項13に記載の方法。
  17. キーのアクティベーションが、前記アクティブシールド層の前記一つまたは複数の導体中の一対の導体を短絡するステップ、前記アクティブシールド層の導体の常閉電気導通をブレークするステップ、及び前記アクティブシールド層の導体の個別コンデンサに接続するステップのうちの一つを実行するように、前記キーパッド及び前記アクティブシールド層を設置することを特徴とする、請求項12に記載の方法。
  18. キーパッドを提供する方法であって、
    回路を設置するステップと、
    キーパッドを設置するステップと、
    前記回路と前記キーパッドとの間にアクティブシールド層を設置するステップとを含み、
    前記キーパッドは、前記回路にデータを入力するための一つまたは複数のキーを備え、
    前記アクティブシールド層は、一つまたは複数の導体を備え、
    前記一つまたは複数の導体は、前記回路の少なくとも一部をシールドするパターンの内に設置され、
    特定エリア内の前記アクティブシールド層の前記一つまたは複数の導体は、前記一つまたは複数のキーのコンタクトを検出するように形成されることを特徴とする、キーパッドを提供する方法。

JP2019035104A 2018-03-12 2019-02-28 キーパッド設備、キーパッドを提供する方法、及びキーパッドに使用されるセキュリティ攻撃を検出する方法 Active JP6871287B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/917,854 US10740499B2 (en) 2018-03-12 2018-03-12 Active shield portion serving as serial keypad
US15/917,854 2018-03-12

Publications (2)

Publication Number Publication Date
JP2019161646A true JP2019161646A (ja) 2019-09-19
JP6871287B2 JP6871287B2 (ja) 2021-05-12

Family

ID=67843977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019035104A Active JP6871287B2 (ja) 2018-03-12 2019-02-28 キーパッド設備、キーパッドを提供する方法、及びキーパッドに使用されるセキュリティ攻撃を検出する方法

Country Status (4)

Country Link
US (1) US10740499B2 (ja)
JP (1) JP6871287B2 (ja)
CN (1) CN110262668B (ja)
TW (1) TWI708161B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11132854B2 (en) * 2019-10-25 2021-09-28 Sensormatic Electronics, LLC Inconspicuous access control device
US11463438B2 (en) 2020-11-11 2022-10-04 Bank Of America Corporation Network device authentication for information security
US11347321B1 (en) * 2021-03-23 2022-05-31 Dell Products L.P. Security hardened function keys and indicators
CN220752662U (zh) * 2023-09-04 2024-04-09 深圳市新增彩创意电子有限公司 一种键盘结构及带键盘结构的可视可编程智能控制器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010250412A (ja) * 2009-04-13 2010-11-04 Hitachi Omron Terminal Solutions Corp キー入力装置
JP2012230677A (ja) * 2011-04-25 2012-11-22 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 外付け型タッチ式キーボード
JP2018010365A (ja) * 2016-07-11 2018-01-18 沖電気工業株式会社 ピンパッド

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK190784D0 (da) * 1984-04-12 1984-04-12 Pengeinst Koebe Kreditkort Fremgangsmaade og apparat til datatransmission
US5117457A (en) 1986-11-05 1992-05-26 International Business Machines Corp. Tamper resistant packaging for information protection in electronic circuitry
JPS63124153A (ja) 1986-11-05 1988-05-27 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 記憶情報保護装置
US5027397A (en) 1989-09-12 1991-06-25 International Business Machines Corporation Data protection by detection of intrusion into electronic assemblies
FR2710179B1 (fr) 1993-09-17 1996-03-29 Regis Sorlin Enveloppe de sécurité pour l'envoi d'informations inaccessibles et inviolables sauf pour le destinataire.
US5764789A (en) 1994-11-28 1998-06-09 Smarttouch, Llc Tokenless biometric ATM access system
US5613012A (en) 1994-11-28 1997-03-18 Smarttouch, Llc. Tokenless identification system for authorization of electronic transactions and electronic transmissions
US6366682B1 (en) 1994-11-28 2002-04-02 Indivos Corporation Tokenless electronic transaction system
US5805719A (en) 1994-11-28 1998-09-08 Smarttouch Tokenless identification of individuals
US6154879A (en) 1994-11-28 2000-11-28 Smarttouch, Inc. Tokenless biometric ATM access system
US5870723A (en) 1994-11-28 1999-02-09 Pare, Jr.; David Ferrin Tokenless biometric transaction authorization method and system
US7152045B2 (en) 1994-11-28 2006-12-19 Indivos Corporation Tokenless identification system for authorization of electronic transactions and electronic transmissions
US5850450A (en) 1995-07-20 1998-12-15 Dallas Semiconductor Corporation Method and apparatus for encryption key creation
US5956415A (en) 1996-01-26 1999-09-21 Harris Corporation Enhanced security fingerprint sensor package and related methods
US5790670A (en) 1996-07-18 1998-08-04 Citicorp Development Center, Inc. Apparatus and method for securing electronic circuitry
DE19705518C2 (de) 1997-02-13 1999-04-15 Siemens Ag Manipulationsgeschütztes elektrisches Gerät
US6646565B1 (en) 2000-06-01 2003-11-11 Hewlett-Packard Development Company, L.P. Point of sale (POS) terminal security system
US6686539B2 (en) 2001-01-03 2004-02-03 International Business Machines Corporation Tamper-responding encapsulated enclosure having flexible protective mesh structure
US7065656B2 (en) 2001-07-03 2006-06-20 Hewlett-Packard Development Company, L.P. Tamper-evident/tamper-resistant electronic components
US7644290B2 (en) 2003-03-31 2010-01-05 Power Measurement Ltd. System and method for seal tamper detection for intelligent electronic devices
US7180008B2 (en) 2004-01-23 2007-02-20 Pitney Bowes Inc. Tamper barrier for electronic device
GB0404922D0 (en) 2004-03-04 2004-04-07 Dione Plc Secure card reader
FR2868577A1 (fr) 2004-03-31 2005-10-07 St Microelectronics Sa Dispositif de detection d'attaque d'une puce de circuit integre
GB2412996B (en) 2004-04-08 2008-11-12 Gore & Ass Tamper respondent covering
US7590880B1 (en) 2004-09-13 2009-09-15 National Semiconductor Corporation Circuitry and method for detecting and protecting against over-clocking attacks
US20070016963A1 (en) 2005-07-14 2007-01-18 Xac Automation Corp. PIN entry terminal having security system
WO2007019642A1 (en) 2005-08-18 2007-02-22 Bioloop Pty Ltd Tamper detection arrangement and system
US7640658B1 (en) 2005-10-18 2010-01-05 Teledyne Technologies Incorporated Methods for forming an anti-tamper pattern
FR2901896B1 (fr) 2006-06-02 2008-10-31 Sagem Monetel Soc Par Actions Dispositif de protection contre les intrusions d'appareil electronique
WO2008026238A1 (fr) 2006-08-28 2008-03-06 Mitsubishi Electric Corporation Système de traitement de données, procédé de traitement de données, et programme
CH701931B1 (fr) 2006-12-22 2011-04-15 Ingenico Sa Boîtier sécurisé et terminal de paiement comportant un tel boîtier.
US7898413B2 (en) * 2007-01-25 2011-03-01 Verifone, Inc. Anti-tamper protected enclosure
US7797115B2 (en) 2007-08-13 2010-09-14 Nuvoton Technology Corporation Time interval measurement for capacitive detection
US8719909B2 (en) 2008-04-01 2014-05-06 Yougetitback Limited System for monitoring the unauthorized use of a device
KR101264518B1 (ko) 2008-10-06 2013-05-14 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
US9791944B2 (en) 2010-02-24 2017-10-17 Hige Sec Labs Ltd Secured KVM system having remote controller-indicator
US9146644B2 (en) 2010-03-08 2015-09-29 Nuvoton Technology Corporation Systems and methods for detecting multiple touch points in surface-capacitance type touch panels
US8572677B2 (en) * 2010-07-14 2013-10-29 William G. Bartholomay Devices, systems, and methods for enabling reconfiguration of services supported by a network of devices
US8513548B2 (en) 2010-07-21 2013-08-20 Maxim Integrated Products, Inc. Keypad having tamper-resistant keys
US8700908B2 (en) * 2010-08-24 2014-04-15 Qualcomm Incorporated System and method for managing secure information within a hybrid portable computing device
US8378710B1 (en) 2011-09-20 2013-02-19 Nxp B.V. Secure device anti-tampering circuit
US10489760B2 (en) * 2011-11-29 2019-11-26 Diebold Nixdorf, Incorporated Banking system controlled responsive to data bearing records
JP5263999B2 (ja) 2011-12-16 2013-08-14 Necインフロンティア株式会社 情報処理装置
FR2985154B1 (fr) 2011-12-23 2022-07-08 Compagnie Ind Et Financiere Dingenierie Ingenico Circuit imprime flexible.
US9239655B2 (en) 2012-05-10 2016-01-19 Nuvoton Technology Corporation Parsimonious systems for touch detection and capacitive touch methods useful in conjunction therewith
US20140016779A1 (en) 2012-07-12 2014-01-16 Raytheon Bbn Technologies Corp. Tamper resistant electronic packages with quantum interconnects
CN103582299B (zh) 2012-07-27 2018-08-21 德昌电机(深圳)有限公司 保护装置
US9450586B2 (en) 2012-10-02 2016-09-20 Hewlett Packard Enterprise Development Lp Security shield assembly
WO2014145770A2 (en) 2013-03-15 2014-09-18 Cirque Corporation Flying sense electrodes for creating a secure cage for integrated circuits and pathways
FR3004562A1 (fr) 2013-04-12 2014-10-17 Ingenico Sa Connecteur securise.
GB2515996A (en) 2013-04-15 2015-01-14 Johnson Electric Sa Security wrap with tearable substrate
US9298956B2 (en) * 2013-10-04 2016-03-29 Square, Inc. Tamper protection mesh in an electronic device
WO2015080350A1 (ko) * 2013-11-26 2015-06-04 엘지전자 주식회사 휴대용 키보드 및 스피커 어셈블리
JP5861069B2 (ja) 2014-03-27 2016-02-16 パナソニックIpマネジメント株式会社 可搬型決済端末装置
DE202014101751U1 (de) 2014-04-14 2014-04-24 Johnson Electric S.A. Sicherheitshülle mit zerreißbarem Substrat
WO2016042543A1 (en) * 2014-09-16 2016-03-24 Verifone, Inc. Secure smartcard reader
CN104465185A (zh) * 2014-11-19 2015-03-25 深圳长城开发科技股份有限公司 一种键盘膜键盘保护装置
KR20160090582A (ko) 2015-01-22 2016-08-01 삼성전자주식회사 스마트 카드 및 상기 스마트 카드의 제조 방법
US9578764B1 (en) 2015-09-25 2017-02-21 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s) and physical security element(s)
US9554477B1 (en) 2015-12-18 2017-01-24 International Business Machines Corporation Tamper-respondent assemblies with enclosure-to-board protection
US9892293B1 (en) * 2016-12-16 2018-02-13 Square, Inc. Tamper detection system
US11069952B2 (en) * 2017-04-26 2021-07-20 Nokomis, Inc. Electronics card insitu testing apparatus and method utilizing unintended RF emission features

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010250412A (ja) * 2009-04-13 2010-11-04 Hitachi Omron Terminal Solutions Corp キー入力装置
JP2012230677A (ja) * 2011-04-25 2012-11-22 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 外付け型タッチ式キーボード
JP2018010365A (ja) * 2016-07-11 2018-01-18 沖電気工業株式会社 ピンパッド

Also Published As

Publication number Publication date
CN110262668A (zh) 2019-09-20
US20190278951A1 (en) 2019-09-12
CN110262668B (zh) 2022-10-11
TW201939344A (zh) 2019-10-01
JP6871287B2 (ja) 2021-05-12
TWI708161B (zh) 2020-10-21
US10740499B2 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
JP6871287B2 (ja) キーパッド設備、キーパッドを提供する方法、及びキーパッドに使用されるセキュリティ攻撃を検出する方法
RU2232420C2 (ru) Схема защиты для интегральной схемы
Paley et al. Active protection against PCB physical tampering
EP3050414B1 (en) Tamper protection mesh in an electronic device
US9507466B2 (en) Intrusion detection using a capacitance sensitive touchpad
US9003559B2 (en) Continuity check monitoring for microchip exploitation detection
TW201600998A (zh) 偵測錯誤注入的方法與裝置
US20110255253A1 (en) Protective serpentine track for card payment terminal
DK2313844T3 (en) Device and method for protecting a computer system against unauthorized access
US8977868B2 (en) Flexible printed cable and information processing device
KR20140040772A (ko) 침입 검출을 위한 기술
KR101402827B1 (ko) 핀패드 및 그 보안방법
US8332659B2 (en) Signal quality monitoring to defeat microchip exploitation
US8214657B2 (en) Resistance sensing for defeating microchip exploitation
US9619675B2 (en) Capacitive sensor integrated in an integrated circuit package
CN116432252A (zh) 防泄密板卡、防泄密方法及电子设备
WO2014134265A2 (en) Protecting physical signal paths using capacitive sensing techniques
EP3396502B1 (en) Secure touchscreen device
JP6462923B1 (ja) 情報保護装置及び電子機器
US20140283148A1 (en) Flying wirebonds for creating a secure cage for integrated circuits and pathways
KR100910390B1 (ko) 인쇄회로기판의 접촉 감지용 패턴.
Chen et al. PCB Security Modules for Reverse-Engineering Resistant Design

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201112

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201112

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201120

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210415

R150 Certificate of patent or registration of utility model

Ref document number: 6871287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250