JP2019161015A - 記憶装置およびその製造方法 - Google Patents

記憶装置およびその製造方法 Download PDF

Info

Publication number
JP2019161015A
JP2019161015A JP2018045803A JP2018045803A JP2019161015A JP 2019161015 A JP2019161015 A JP 2019161015A JP 2018045803 A JP2018045803 A JP 2018045803A JP 2018045803 A JP2018045803 A JP 2018045803A JP 2019161015 A JP2019161015 A JP 2019161015A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
semiconductor
forming
semiconductor base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018045803A
Other languages
English (en)
Inventor
英恵 石原
Hanae Ishihara
英恵 石原
紳伍 中島
Shingo Nakajima
紳伍 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2018045803A priority Critical patent/JP2019161015A/ja
Priority to US16/110,903 priority patent/US20190287991A1/en
Publication of JP2019161015A publication Critical patent/JP2019161015A/ja
Priority to US16/786,289 priority patent/US10840262B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体部材の機械的強度を向上させた記憶装置およびその製造方法を提供する。【解決手段】記憶装置は、導電層と、前記導電層上に積層された複数の第１電極層と、前記第１電極層をその積層方向に貫いて延びる半導体層と、前記導電層と前記第１電極層との間に設けられた第２電極層と、前記導電層と前記半導体層との間に設けられ、前記第２電極層を貫く半導体ベースと、を備える。前記半導体ベースは、前記第１電極層に向き合う前記第２電極層の表面に沿った方向において、前記第２電極層を貫く部分における第１幅と、前記半導体層に接続された上端における第２幅と、を有し、前記第１幅は、前記第２幅よりも広い。【選択図】図１

Description

実施形態は、記憶装置およびその製造方法に関する。
３次元配置されたメモリセルを含む記憶装置の開発が進められている。例えば、ＮＡＮＤ型フラッシュメモリ装置は、ソース層上に積層された複数のワード線と、複数のワード線を積層方向に貫く柱状の半導体部材と、を含み、メモリセルは、半導体部材とワード線が交差する部分に設けられる。このような構造の記憶装置では、半導体部材の密度を高くすることにより、記憶容量を大きくすることができる。しかしながら、半導体部材の密度を高くするために、そのサイズ、例えば、径を小さくすると、機械的強度が低下する。このため、記憶装置の製造過程において半導体ピラーを破損させ、製造歩留りを低下させることがある。
特開２００６−２７７１４３号公報
実施形態は、半導体部材の機械的強度を向上させた記憶装置およびその製造方法を提供する。
実施形態に係る記憶装置は、導電層と、前記導電層上に積層された複数の第１電極層と、前記第１電極層をその積層方向に貫いて延びる半導体層と、前記導電層と前記第１電極層との間に設けられた第２電極層と、前記導電層と前記半導体層との間に設けられ、前記第２電極層を貫く半導体ベースと、を備える。前記半導体ベースは、前記第１電極層に向き合う前記第２電極層の表面に沿った方向において、前記第２電極層を貫く部分における第１幅と、前記半導体層に接続された上端における第２幅と、を有し、前記第１幅は、前記第２幅よりも広い。
第１実施形態に係る記憶装置を模式的に示す斜視図である。 第１実施形態に係る記憶装置を示す模式断面図である。 第１実施形態に係る記憶装置の製造過程を示す模式断面図である。 図３に続く製造過程を示す模式断面図である。 図４に続く製造過程を示す模式断面図である。 図５に続く製造過程を示す模式断面図である。 図６に続く製造過程を示す模式断面図である。 図７に続く製造過程を示す模式断面図である。 図８に続く製造過程を示す模式断面図である。 第２実施形態に係る記憶装置の製造過程を示す模式断面図である。 図１０に続く製造過程を示す模式断面図である。 図１１に続く製造過程を示す模式断面図である。 比較例に係る記憶装置の製造過程を示す模式断面図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図面中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
（第１実施形態）
図１は、第１実施形態に係る記憶装置１を模式的に示す斜視図である。記憶装置１は、例えば、ＮＡＮＤ型フラッシュメモリ装置であり、３次元配置されたメモリセルを含む。なお、図１では、記憶装置１の構成を示すために、絶縁膜を省略している。
記憶装置１は、導電層（以下、ソース層ＳＬ）と、複数の第１電極層（以下、ワード線ＷＬおよび選択ゲートＳＧＤ）と、複数の柱状体ＰＢと、第２電極層（以下、選択ゲートＳＧＳ）と、半導体ベースＳＢと、を備える。
ソース層ＳＬは、例えば、シリコン基板（図示しない）に設けられたＰ形ウェルである。また、ソース層ＳＬは、シリコン基板上に層間絶縁膜（図示しない）を介して設けられた導電性のポリシリコン層であっても良い。
選択ゲートＳＧＳ、ワード線ＷＬおよび選択ゲートＳＧＤは、層間絶縁膜（図示しない）を介してソース層ＳＬの上方に積層される。柱状体ＰＢは、それぞれワード線ＷＬおよび選択ゲートＳＧＤを貫いて積層方向（Ｚ方向）に延びる。半導体ベースＳＢは、柱状体ＰＢとソース層ＳＬとの間において、選択ゲートＳＧＳを貫くように設けられる。
選択ゲートＳＧＤの上方には、複数のビット線ＢＬが設けられる。ビット線ＢＬは、接続プラグＶＢを介して柱状体ＰＢの内部に設けられる半導体層ＳＦ（図２参照）に電気的に接続される。
図２は、第１実施形態に係る記憶装置１を示す模式断面図である。図２は、柱状体ＰＢおよび半導体ベースＳＢの断面を示す模式図である。
柱状体ＰＢは、メモリ膜ＭＦと、半導体層ＳＦと、絶縁性コアＣＡと、を含む。メモリ膜ＭＦは、例えば、ブロック絶縁膜２１と、電荷保持膜２３と、トンネル絶縁膜２５と、を含む。半導体層ＳＦは、Ｚ方向に延在する絶縁性コアＣＡを覆うように形成される。すなわち、半導体層ＳＦは、絶縁性コアＣＡを含む柱状に設けられる。
図２に示すように、柱状体ＰＢは、ワード線ＷＬ、層間絶縁膜１５、選択ゲートＳＧＤおよび絶縁膜１７を貫いてＺ方向に延びる。層間絶縁膜１５は、ワード線ＷＬの間、および、ワード線ＷＬと選択ゲートＳＧＤとの間に設けられる。絶縁膜１７は、選択ゲートＳＧＤの上に設けられる。
ビット線ＢＬは、絶縁膜１９の上に設けられ、接続プラグＶＢを介して、半導体層ＳＦに電気的に接続される。絶縁膜１９は、絶縁膜１７の上に設けられ、柱状体ＰＢの上端を覆う。接続プラグＶＢは、絶縁膜１９を貫いてＺ方向に延在するように設けられる。
柱状体ＰＢとワード線ＷＬとが交差する部分には、メモリセルＭＣが設けられる。メモリ膜ＭＦの一部は、半導体層ＳＦとワード線ＷＬとの間に位置し、メモリセルＭＣの電荷保持部として機能する。さらに、柱状体ＰＢと選択ゲートＳＧＤとが交差する部分には、選択トランジスタＳＴＤが設けられる。
半導体ベースＳＢは、選択ゲートＳＧＳおよび層間絶縁膜１３を貫いてソース層ＳＬに接続される。また、半導体ベースＳＢは、その上端において半導体層ＳＦに接続される。すなわち、半導体層ＳＦは、半導体ベースＳＢを介してソース層ＳＬに接続される。半導体ベースＳＢと選択ゲートＳＧＳとが交差する部分には、選択トランジスタＳＴＳが設けられる。
半導体ベースＳＢと選択ゲートＳＧＳとの間には、絶縁膜２０が設けられる。絶縁膜２０は、選択トランジスタＳＴＳのゲート絶縁膜として機能する。絶縁膜２０は、例えば、半導体ベースＳＢを熱酸化することにより形成され、半導体ベースＳＢと同じ元素を含む。
半導体ベースＳＢは、選択ゲートＳＧＳのワード線ＷＬに向き合う表面に沿った方向（Ｘ方向、Ｙ方向）において、半導体ベースＳＢと交差する部分の幅Ｗ１と、半導体層ＳＦに接続される上端の幅Ｗ２と、を有する。半導体ベースＳＢと交差する部分の幅Ｗ１は、上端の幅Ｗ２と略同じか、それよりも広い。
次に、図３〜図９を参照して、第１実施形態に係る記憶装置１製造方法を説明する。図３（ａ）〜図９（ｂ）は、記憶装置１の製造過程を示す模式断面図である。
図３（ａ）に示すように、ソース層ＳＬの上に層間絶縁膜１３、１５および犠牲膜３３を積層する。犠牲膜３３と層間絶縁膜１５は、交互に積層される。層間絶縁膜１３および１５は、例えば、シリコン酸化膜である。犠牲膜３３は、例えば、シリコン窒化膜である。
図３（ｂ）に示すように、最上層の層間絶縁膜１５からソース層ＳＬに至る深さを有するメモリホールＭＨを形成する。メモリホールＭＨの底面には、ソース層ＳＬを露出させる。
図４（ａ）に示すように、メモリホールＭＨの内壁に露出した犠牲膜３３の一部を選択的に除去し、複数のリセス部ＲＣを形成する。例えば、リン酸などのエッチング液をメモリホール内に供給することにより、層間絶縁膜１３および１５をエッチングすることなく、犠牲膜３３を選択的に除去することができる。
図４（ｂ）に示すように、半導体ベースＳＢをメモリホールＭＨの底部に形成する。半導体ベースＳＢは、例えば、Ｐ形もしくはアンドープのシリコン層であり、ソース層ＳＬの上にエピタキシャル成長される。ここで、「アンドープ」とは、意図的に不純物ドーピングをしないことを意味する。
半導体ベースＳＢの底面ＳＢＢは、ソース層ＳＬに接する。また、半導体ベースＳＢの上面ＳＢＴは、ソース層ＳＬに最近接した犠牲膜３３Ｂと、犠牲膜３３Ｂに最近接した犠牲膜３３ＢＡと、の間のレベルに位置する。さらに、半導体ベースＳＢは、ソース層ＳＬに最近接したリセス部ＲＣＢを埋め込むように形成される。すなわち、半導体ベースＳＢは、横方向（Ｘ方向、Ｙ方向）に突出した凸部ＳＢＰを有するように形成される。
図５（ａ）に示すように、メモリホールＭＨの内面を覆う絶縁膜３５を形成する。絶縁膜３５には、層間絶縁膜１３および１５に対して、犠牲膜３３と同時に選択的に除去できる材料を用いる。絶縁膜３５は、例えば、シリコン窒化膜である。絶縁膜３５は、ソース層ＳＬに最近接した位置のリセス部ＲＣ以外のリセス部ＲＣを埋め込むように形成される。
図５（ｂ）に示すように、メモリホールＭＨの内面を覆う絶縁膜３５を、例えば、等方性のドライエッチングにより除去する。絶縁膜３５のうちのリセス部ＲＣを埋め込んだ部分は除去されず、メモリホールＭＨの内壁は、実質的に平坦な表面となる。
図６（ａ）に示すように、メモリホールＭＨの内面を覆うメモリ膜ＭＦを形成する。メモリ膜ＭＦは、例えば、ＣＶＤ（Chemical Vapor Deposition）を用いて、ブロック絶縁膜２１、電荷保持膜２３およびトンネル絶縁膜２５を順に積層することにより形成される。ブロック絶縁膜２１およびトンネル絶縁膜２５は、例えば、シリコン酸化膜である。また、電荷保持膜２３は、例えば、シリコン窒化膜である。
図６（ｂ）に示すように、メモリホールＭＨの底面において、メモリ膜ＭＦのうちの半導体ベースＳＢの上に形成された部分を選択的に除去する。メモリ膜ＭＦは、例えば、異方性ＲＩＥ（Reactive Ion Etching）により選択的に除去される。これにより、メモリホールＭＨの底面に半導体ベースＳＢを露出させることができる。
図７（ａ）に示すように、メモリホールＭＨの内部に半導体層ＳＦと絶縁性コアＣＡとを形成する。半導体層ＳＦは、例えば、ＣＶＤを用いて形成されるポリシリコン層である。半導体層ＳＦは、メモリ膜ＭＦを覆うように形成される。半導体層ＳＦは、トンネル絶縁膜２５に接し、メモリホールＭＨの底面において半導体ベースＳＢに接する。絶縁性コアは、例えば、ＣＶＤを用いてメモリホールＭＨの内部を埋め込むように形成された酸化シリコンである。
さらに、層間絶縁膜１３、１５および犠牲膜３３を分断するスリットＳＴを形成する。スリットＳＴは、最上層の層間絶縁膜１５からソース層ＳＬに至る深さを有し、例えば、Ｘ方向に延在する。スリットＳＴは、例えば、異方性ＲＩＥを用いて層間絶縁膜１３、１５および犠牲膜３３を選択的に除去することにより形成される。
図７（ｂ）に示すように、犠牲膜３３およびリセス部ＲＣを埋め込んだ絶縁膜３５の一部を選択的に除去することにより、層間絶縁膜１３と層間絶縁膜１５との間、および、隣接する層間絶縁膜１５の間にスペース３３Ｓを形成する。犠牲膜３３および絶縁膜３５の一部は、例えば、リン酸などのエッチング液をスリットＳＴを介して供給することにより選択的に形成される。
図８（ａ）に示すように、半導体ベースＳＢの凸部ＳＢＰを熱酸化することにより、絶縁膜２０を形成する。凸部ＳＢＰは、スリットＳＴを介してソース層ＳＬに最近接したスペース３３Ｓに酸素もしくは酸素ラジカルを供給することにより形成される。このため、スリットＳＴの底面に露出したソース層ＳＬの一部も酸化され、絶縁膜２７が形成される。
図８（ｂ）に示すように、スペース３３Ｓの内部に金属層３７を形成する。金属層３７は、例えば、ＣＶＤを用いて形成されるタングステン層である。金属層３７は、スリットＳＴを介して原料ガスを供給することにより形成される。このため、金属層３７は、スリットＳＴの内面も覆う。
図９（ａ）に示すように、選択ゲートＳＧＳおよびワード線ＷＬを形成する。例えば、等方性のドライエッチングを用いて、金属層３７のスリットＳＴの内面を覆う部分を除去する。これにより、金属層３７のスペース３３Ｓの内部に形成された部分を相互に分離し、選択ゲートＳＧＳおよびワード線ＷＬを形成することができる。また、図示しない部分において、選択ゲートＳＧＤも形成される。
図９（ｂ）に示すように、スリットＳＴの内部に引き出し層ＬＩを形成する。引き出し層ＬＩは、ソース層ＳＬを上層の配線（図示しない）に電気的に接続する。引き出し層ＬＩは、例えば、スリットＳＴの内部に絶縁膜４１を形成し、スリットＳＴの底面において絶縁膜２７および４１を選択的に除去した後、スリットＳＴの内部にタングステン（Ｗ）などの導電体を埋め込むことにより形成される。
図１３（ａ）および（ｂ）は、比較例に係る記憶装置の製造過程を示す模式断面図である。図１３（ａ）では、犠牲膜３３を選択的に除去することにより形成されたスペース３３Ｓが示されている。図１３（ｂ）では、半導体ベースＳＢを熱酸化することにより形成された絶縁膜３０が示されている。
図１３（ａ）に示すように、半導体ベースＳＢは、凸部ＳＢＰ（図７（ｂ）参照）を有しない。すなわち、半導体ベースＳＢは、凹凸のない平坦な側面を有する。
続いて、図１３（ｂ）に示すように、半導体ベースＳＢの一部を熱酸化し、絶縁膜３０を形成する。このため、半導体ベースＳＢの絶縁膜３０に囲まれた部分は、他の部分よりも細くなる。例えば、半導体ベースＳＢの絶縁膜３０に囲まれた部分のＹ方向の幅Ｗ３は、半導体層ＳＦに接続された上端のＹ方向の幅Ｗ２よりも狭くなる。
これに対し、本実施形態では、半導体ベースＳＢの側面に凸部ＳＢＰを形成することにより、半導体ベースＳＢの絶縁膜２０に囲まれた部分のＹ方向の幅Ｗ１を、半導体層ＳＦに接続される上端のＹ方向の幅Ｗ２と同じか、それよりも広くすることができる（図２参照）。これにより、半導体ベースＳＢの機械的強度を向上させ、製造過程における破壊を防ぐことができる。
また、本実施形態では、メモリホールＭＨ内に形成されたリセス部ＲＣを絶縁膜３５により埋め込み、メモリホールＭＨの内壁を平坦化する。これにより、半導体層ＳＦは、Ｚ方向に直線的に伸びる筒状に形成される。その結果、リセス部ＲＣを有するメモリホールＭＨ内に設けられる場合に比べてメモリセルＭＣのチャネル長が短くなり、チャネル抵抗を低減することができる。
（第２実施形態）
図１０（ａ）〜図１２（ｂ）を参照して、第２実施形態に係る記憶装置１の製造方法を説明する。図１０（ａ）〜図１２（ｂ）は、記憶装置１の製造過程を示す模式断面図である。
図１０（ａ）に示すように、メモリホールＭＨの底部に半導体ベースＳＢを形成する。半導体ベースＳＢは、例えば、ソース層ＳＬの上にエピタキシャル成長された単結晶シリコンである。この例では、メモリホールＭＨの内部にリセス部ＲＣ（図４（ａ）参照）が形成されず、半導体ベースＳＢは、メモリホールＭＨの内壁に沿った凹凸のない側面を有する。
図１０（ｂ）に示すように、メモリホールＭＨ内において、半導体ベースの上に柱状体ＰＢを形成する。柱状体ＰＢは、メモリ膜ＭＦ、半導体層ＳＦおよび絶縁性コアＣＡを含む。柱状体ＰＢは、第１実施形態に記載の方法を用いて形成される。さらに、層間絶縁膜１３、１５および犠牲膜３３を分断するスリットＳＴを形成する。
図１１（ａ）に示すように、スリットＳＴを介して犠牲膜３３を選択的に除去することにより、層間絶縁膜１３と層間絶縁膜１５との間、および、隣接する層間絶縁膜１５の間にスペース３３Ｓを形成する。
図１１（ｂ）に示すように、ソース層ＳＬに最近接したスペース３３Ｓ内において、半導体ベースＳＢの側面上に凸部ＳＢＰを形成する。凸部ＳＢＰは、例えば、エピタキシャル成長された単結晶シリコン層である。例えば、エピタキシャル成長の原料であるモノシランは、スリットＳＴを介してスペース３３Ｓに供給される。したがって、スリットＳＴの底面に露出したソース層ＳＬの上にも半導体層ＳＢＳが形成される。半導体層ＳＢＳは、例えば、エピタキシャル成長された単結晶シリコン層である。
図１２（ａ）に示すように、凸部ＳＢＰを熱酸化することにより、絶縁膜２０を形成する。凸部ＳＢＰは、スリットＳＴを介してソース層ＳＬに最近接したスペース３３Ｓに酸素もしくは酸素ラジカルを供給することにより形成される。このため、スリットＳＴの底面上に形成された半導体層ＳＢＳの一部も酸化され、絶縁膜２７が形成される。
図１２（ｂ）に示すように、スリットＳＴの内部に引き出し層ＬＩを形成する。引き出し層ＬＩは、例えば、スリットＳＴの内部に絶縁膜４１を形成し、スリットＳＴの底面において絶縁膜２７および４１を選択的に除去した後、スリットＳＴの内部にタングステン（Ｗ）などの導電体を埋め込むことにより形成される。
本実施形態でも、半導体ベースＳＢの側面上に凸部ＳＢＰを設けることにより、半導体ベースＳＢの絶縁膜２０に囲まれた部分のＹ方向の幅Ｗ１を、半導体層ＳＦに接続された上端のＹ方向の幅Ｗ２と同じか、それよりも広くすることができる。これにより、半導体ベースＳＢの機械的強度を向上させ、製造過程における破壊を防ぐことができる。
本実施形態では、引き出し層ＬＩを半導体層ＳＢＳの上に形成することにより、引き出し層ＬＩのソース層ＳＬに対する密着強度を向上させることができる。また、半導体層ＳＢＳを介在させることにより、引き出し層ＬＩとソース層ＳＬとの間の接触抵抗を低減することができる。
また、スリットＳＴの底面上に半導体層ＳＢＳを形成することにより、絶縁膜４１のソース層ＳＬ内に延在する部分の長さＴ２を、第１実施形態における同部分の長さＴ１（図９（ｂ）参照）よりも短くできる。これにより、引き出し層ＬＩと半導体ベースＳＢとの間の電流経路を短くすることができる。その結果、引き出し層ＬＩと半導体ベースＳＢとの間の電気抵抗を低減することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…記憶装置、 １３、１５、…層間絶縁膜、 １７、１９、２０、２７、３０、３５、４１…絶縁膜、 ２１…ブロック絶縁膜、 ２３…電荷保持膜、 ２５…トンネル絶縁膜、 ３３…犠牲膜、 ３３Ｓ…スペース、 ３７…金属層、 ＢＬ…ビット線、 ＶＢ…接続プラグ、 ＰＢ…柱状体、 ＳＦ…半導体層、 ＣＡ…絶縁性コア、 ＭＣ…メモリセル、 ＭＦ…メモリ膜、 ＭＨ…メモリホール、 ＲＣ…リセス部、 ＳＢ…半導体ベース、 ＳＢＢ…底面、 ＳＢＰ…凸部、 ＳＢＴ…上面、 ＳＢＳ…半導体層、 ＳＬ…ソース層、 ＳＴ…スリット、 ＬＩ…引き出し層、 ＳＧＤ、ＳＧＳ…選択ゲート、 ＳＴＤ、ＳＴＳ…選択トランジスタ

Claims (6)

  1. 導電層と、
    前記導電層上に積層された複数の第１電極層と、
    前記第１電極層をその積層方向に貫いて延びる半導体層と、
    前記導電層と前記第１電極層との間に設けられた第２電極層と、
    前記導電層と前記半導体層との間に設けられ、前記第２電極層を貫く半導体ベースと、
    を備え、
    前記半導体ベースは、前記第１電極層に向き合う前記第２電極層の表面に沿った方向において、前記第２電極層を貫く部分における第１幅と、前記半導体層に接続された上端における第２幅と、を有し、
    前記第１幅は、前記第２幅よりも広い記憶装置。
  2. 前記複数の第１電極層のうちの前記積層方向において隣接する２つの第１電極層の間に設けられた第１絶縁膜をさらに備え、
    前記第１絶縁膜の前記半導体層に向き合う端面は、前記２つの第１電極層の前記半導体層に向き合う端面と、前記第２電極層の表面に沿った方向において略同一のレベルに位置する請求項１記載の記憶装置。
  3. 前記半導体ベースと前記第２電極層との間に設けられた第２絶縁膜をさらに備え、
    前記半導体ベースは、シリコンを含み、
    前記第２絶縁膜は、シリコン酸化膜である請求項１または２に記載の記憶装置。
  4. 前記半導体ベースは、前記導電層に接続された請求項１〜３のいずれか１つに記載の記憶装置。
  5. 複数の第１絶縁膜と、複数の犠牲膜と、を導電層上に交互に積層する工程と、
    前記複数の第１絶縁膜および前記複数の犠牲膜を貫き前記導電層に連通するメモリホールを形成する工程と、
    前記メモリホール内において、前記複数の犠牲膜のそれぞれの一部を選択的に除去した複数のリセス部を形成する工程と、
    前記メモリホール内において、前記導電層上に半導体ベースを形成する工程であって、前記複数の犠牲膜のうちの前記導電層に最近接した第１犠牲膜と、前記第１犠牲膜に最近接した第２犠牲膜と、の間のレベルに上端が位置し、前記複数のリセス部のうちの前記導電層に最近接したリセス部を埋め込んだ半導体ベースを形成する工程と、
    前記導電層に最近接したリセス部以外のリセス部を埋め込む材料を前記メモリホール内に堆積する工程と、
    前記メモリホール内において、前記半導体ベース上に柱状の半導体層を形成する工程と、
    前記複数の犠牲膜および前記導電層に最近接したリセス部以外のリセス部を埋め込んだ材料を選択的に除去し、前記複数の第１絶縁膜の間に複数のスペースを形成する工程と、
    前記複数のスペースのうちの前記導電層に最近接したスペースを介して、前記半導体ベースの前記導電層に最近接したリセス部を埋め込んだ部分を酸化した第２絶縁膜を形成する工程と、
    前記複数のスペース内に複数の電極層をそれぞれ形成する工程と、
    を備えた記憶装置の製造方法。
  6. 複数の第１絶縁膜と、複数の犠牲膜と、を導電層上に交互に積層する工程と、
    前記複数の第１絶縁膜および前記複数の犠牲膜を貫き前記導電層に連通するメモリホールを形成する工程と、
    前記メモリホール内において、前記導電層上に半導体ベースを形成する工程であって、前記複数の犠牲膜のうちの前記導電層に最近接した第１犠牲膜と、前記第１犠牲膜に最近接した第２犠牲膜と、の間のレベルに上端が位置するように半導体ベースを形成する工程と、
    前記メモリホール内において、前記半導体ベース上に柱状の半導体層を形成する工程と、
    前記複数の犠牲膜を選択的に除去し、前記複数の第１絶縁膜の間に複数のスペースを形成する工程と、
    前記複数のスペースのうちの前記導電層に最近接したスペースを介して、前記半導体ベースに突出部を形成する工程と、
    前記導電層に最近接したスペースを介して、前記突出部を酸化した第２絶縁膜を形成する工程と、
    前記複数のスペース内に複数の電極層をそれぞれ形成する工程と、
    を備えた記憶装置の製造方法。
JP2018045803A 2018-03-13 2018-03-13 記憶装置およびその製造方法 Pending JP2019161015A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018045803A JP2019161015A (ja) 2018-03-13 2018-03-13 記憶装置およびその製造方法
US16/110,903 US20190287991A1 (en) 2018-03-13 2018-08-23 Memory device and manufacturing methods thereof
US16/786,289 US10840262B2 (en) 2018-03-13 2020-02-10 Memory device and manufacturing methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018045803A JP2019161015A (ja) 2018-03-13 2018-03-13 記憶装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2019161015A true JP2019161015A (ja) 2019-09-19

Family

ID=67904599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018045803A Pending JP2019161015A (ja) 2018-03-13 2018-03-13 記憶装置およびその製造方法

Country Status (2)

Country Link
US (2) US20190287991A1 (ja)
JP (1) JP2019161015A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310113A (zh) * 2019-09-26 2021-02-02 长江存储科技有限责任公司 三维存储器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4375267B2 (ja) 2005-03-28 2009-12-02 日本電気株式会社 共有ファイルシステム及び設定方法並びに設定プログラム
US10290647B2 (en) * 2017-09-26 2019-05-14 Sandisk Technologies Llc Three-dimensional memory device containing structurally reinforced pedestal channel portions and method of making the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310113A (zh) * 2019-09-26 2021-02-02 长江存储科技有限责任公司 三维存储器件及其制造方法
JP2022538396A (ja) * 2019-09-26 2022-09-02 長江存儲科技有限責任公司 ３次元メモリデバイスおよびその製造方法
US11665905B2 (en) 2019-09-26 2023-05-30 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and manufacturing method thereof
CN112310113B (zh) * 2019-09-26 2023-12-19 长江存储科技有限责任公司 三维存储器件及其制造方法
JP7480190B2 (ja) 2019-09-26 2024-05-09 長江存儲科技有限責任公司 ３次元メモリデバイスおよびその製造方法

Also Published As

Publication number Publication date
US20190287991A1 (en) 2019-09-19
US10840262B2 (en) 2020-11-17
US20200176474A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
TWI798559B (zh) 半導體記憶裝置
US9184177B2 (en) Semiconductor device and method for manufacturing the same
JP6901972B2 (ja) 半導体装置及びその製造方法
US10593696B2 (en) Semiconductor memory device and method for manufacturing same
JP2013065636A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2014187191A (ja) 半導体記憶装置の製造方法及び半導体記憶装置
JP2013038186A (ja) 不揮発性半導体記憶装置の製造方法
US10211222B1 (en) Memory device
US10804285B2 (en) Semiconductor device
US20220115403A1 (en) Semiconductor memory device for suppressing variations of impurity concentrations
JP2015056444A (ja) 不揮発性記憶装置およびその製造方法
JP2014045128A (ja) 半導体記憶装置及びその製造方法
JP2015185557A (ja) 不揮発性半導体記憶装置及びその製造方法
US20130341703A1 (en) Semiconductor memory device and method for manufacturing the same
JP7417387B2 (ja) 半導体装置の製造方法
US10840262B2 (en) Memory device and manufacturing methods thereof
JP2019169517A (ja) 半導体記憶装置
JP2019201028A (ja) 半導体装置
US20190296043A1 (en) Memory device
JP2021136270A (ja) 半導体記憶装置およびその製造方法
US10622373B2 (en) Storage device
US10192882B1 (en) Semiconductor device and method for manufacturing same
JP2021034591A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905