JP2019160834A - Manufacturing method of multilayer ceramic electronic component - Google Patents
Manufacturing method of multilayer ceramic electronic component Download PDFInfo
- Publication number
- JP2019160834A JP2019160834A JP2018040793A JP2018040793A JP2019160834A JP 2019160834 A JP2019160834 A JP 2019160834A JP 2018040793 A JP2018040793 A JP 2018040793A JP 2018040793 A JP2018040793 A JP 2018040793A JP 2019160834 A JP2019160834 A JP 2019160834A
- Authority
- JP
- Japan
- Prior art keywords
- side margin
- multilayer ceramic
- sheet
- manufacturing
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 230000003068 static effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 229920001971 elastomer Polymers 0.000 abstract 1
- 239000000806 elastomer Substances 0.000 abstract 1
- 239000003985 ceramic capacitor Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 24
- 238000004080 punching Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000010304 firing Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000010008 shearing Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical compound [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000009420 retrofitting Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、サイドマージン部が後付けされる積層セラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer ceramic electronic component to which a side margin portion is retrofitted.
代表的な積層セラミック電子部品に積層セラミックコンデンサがある。近年、電子機器の小型化及び高性能化に伴い、積層セラミックコンデンサに対する大容量化の要望がますます強くなってきている。 A typical multilayer ceramic electronic component is a multilayer ceramic capacitor. In recent years, with the miniaturization and high performance of electronic devices, there has been an increasing demand for higher capacity for multilayer ceramic capacitors.
積層セラミックコンデンサを大容量化するために、サイドマージン部を後付けする技術が知られている。当該技術によれば、サイドマージン部を薄く作製できるため、内部電極の交差面積を広く確保でき、積層セラミックコンデンサの大容量化に寄与する。 In order to increase the capacity of a multilayer ceramic capacitor, a technique of retrofitting a side margin portion is known. According to this technique, since the side margin portion can be made thin, it is possible to secure a large crossing area of the internal electrodes, contributing to an increase in the capacity of the multilayer ceramic capacitor.
例えば、特許文献1には、セラミックグリーンシートが配置された弾性体に積層チップの側面を押し付けることにより、積層チップの側面にサイドマージン部を形成する方法が記載されている。 For example, Patent Document 1 describes a method of forming a side margin portion on a side surface of a multilayer chip by pressing the side surface of the multilayer chip against an elastic body on which a ceramic green sheet is arranged.
しかしながら、特許文献1に記載の技術では、弾性体への積層チップの押し込み量が少ない場合、セラミックグリーンシートを打ち抜くことができない。その一方で、押し込み量が多い場合、圧縮変形した弾性体の応力が積層チップの主面方向及び端面方向に強く働く。このため、弾性体から積層チップを引き戻す際に、貼り付けたセラミックグリーンシートが積層チップから剥がれたり、積層チップが保持部材から剥がれたりしてしまう問題が発生する。 However, with the technique described in Patent Document 1, when the amount of the laminated chip pushed into the elastic body is small, the ceramic green sheet cannot be punched out. On the other hand, when the pushing amount is large, the stress of the elastic body that has been compressively deformed works strongly in the main surface direction and the end surface direction of the multilayer chip. For this reason, when pulling back the laminated chip from the elastic body, there arises a problem that the adhered ceramic green sheet is peeled off from the laminated chip or the laminated chip is peeled off from the holding member.
以上のような事情に鑑み、本発明の目的は、安定してサイドマージン部を形成可能な積層セラミック電子部品の製造方法を提供することにある。 In view of the circumstances as described above, an object of the present invention is to provide a method for manufacturing a multilayer ceramic electronic component capable of stably forming a side margin portion.
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法では、第1方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する容量形成部と、上記第1方向と直交する第2方向を向いた側面と、上記容量形成部を上記第1方向から覆うカバー部と、を有する積層体が作製される。
サイドマージンシートが表面に配置された弾性体に、上記積層体を、上記側面側から上記サイドマージンシートの上記第2方向の厚みの2倍以上、かつ、上記積層体の上記第2方向の厚みの2倍以下押し込むことで、上記サイドマージンシートが打ち抜かれる。
In order to achieve the above object, in a method for manufacturing a multilayer ceramic electronic component according to an aspect of the present invention, a plurality of ceramic layers stacked in a first direction and a plurality of internal layers disposed between the plurality of ceramic layers. A laminated body having a capacitor forming portion having an electrode, a side surface facing a second direction orthogonal to the first direction, and a cover portion covering the capacitor forming portion from the first direction is manufactured.
On the elastic body having the side margin sheet disposed on the surface, the laminate is more than twice the thickness of the side margin sheet in the second direction from the side surface, and the thickness of the laminate in the second direction. The side margin sheet is punched out by pushing twice or less.
上記製造方法によれば、サイドマージン部を打ち抜く際、積層体の押し込み量を適切な範囲とすることができる。これにより、安定してサイドマージン部を形成することが可能となる。 According to the manufacturing method described above, when the side margin portion is punched out, the push amount of the stacked body can be set to an appropriate range. As a result, the side margin can be formed stably.
上記弾性体の静的せん断弾性率が5MPa以下であってもよい。
この構成によれば、打ち抜きに充分な量のせん断力をサイドマージンシートに与えることができ、かつ、弾性体に積層体を適切に押し込むことができる。
The static shear modulus of the elastic body may be 5 MPa or less.
According to this configuration, a sufficient amount of shearing force for punching can be applied to the side margin sheet, and the laminate can be appropriately pushed into the elastic body.
以上述べたように、本発明によれば、安定してサイドマージン部を形成可能な積層セラミック電子部品の製造方法を提供することができる。 As described above, according to the present invention, it is possible to provide a method for manufacturing a multilayer ceramic electronic component capable of stably forming a side margin portion.
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the drawing, an X axis, a Y axis, and a Z axis that are orthogonal to each other are shown as appropriate. The X axis, Y axis, and Z axis are common in all drawings.
[積層セラミックコンデンサ10の全体構成]
図1〜3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB−B'線に沿った断面図である。
[Overall Configuration of Multilayer Ceramic Capacitor 10]
1 to 3 are views showing a multilayer
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11は、典型的には、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面と、Z軸方向を向いた2つの主面と、を有する。なお、セラミック素体11の形状はこのような形状に限定されない。例えば、セラミック素体11の各面は曲面であってもよく、セラミック素体11は全体として丸みを帯びた形状であってもよい。
The multilayer
外部電極14,15は、セラミック素体11の端面を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の端面から主面及び側面に延出している。これにより、外部電極14,15では、X−Z平面に平行な断面、及びX−Y平面に平行な断面がいずれもU字状となっている。なお、外部電極14,15の形状は、図1に示すものに限定されない。
The
外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
The
セラミック素体11は、誘電体セラミックスで形成され、積層体16と、サイドマージン部17と、を有する。積層体16は、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面Sと、Z軸方向を向いた2つの主面と、を有し、X−Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。サイドマージン部17は、積層体16の両側面Sに形成されている。
The
積層体16は、容量形成部18と、カバー部19と、を有する。容量形成部18は、誘電体セラミックスに覆われた第1内部電極12及び第2内部電極13を有し、Z軸方向上下からカバー部19に被覆されている。
The stacked
内部電極12,13は、いずれもX−Y平面に沿って延びるシート状であり、Z軸方向に沿って交互に配置されている。つまり、内部電極12,13は、セラミック層を挟んでZ軸方向に対向している。第1内部電極12は、セラミック素体11の一方の端面に引き出され、第1外部電極14に接続されている。第2内部電極13は、セラミック素体11の他方の端面に引き出され、第2外部電極15に接続されている。
The
一方の端面側の第1内部電極12間のセラミック層は、第2内部電極13と第1外部電極14との絶縁性を確保するエンドマージンとして機能する。同様に、他方の端面側の第2内部電極13間のセラミック層は、第1内部電極12と第2外部電極15との絶縁性を確保するエンドマージンとして機能する。
The ceramic layer between the first
このような構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
With such a configuration, in the multilayer
また、容量形成部18では、外部電極14,15が設けられたX軸方向両端面以外の面がサイドマージン部17及びカバー部19によって覆われている。したがって、容量形成部18では、サイドマージン部17及びカバー部19によってその周囲が保護され、内部電極12,13の絶縁性が確保される。
Further, in the
セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが主成分として用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO3)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
In the
なお、セラミック層の主成分は、チタン酸ストロンチウム(SrTiO3)系、チタン酸カルシウム(CaTiO3)系、チタン酸マグネシウム(MgTiO3)系、ジルコン酸カルシウム(CaZrO3)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O3)系、ジルコン酸バリウム(BaZrO3)系、酸化チタン(TiO2)系等で構成してもよい。 The main components of the ceramic layer are strontium titanate (SrTiO 3 ), calcium titanate (CaTiO 3 ), magnesium titanate (MgTiO 3 ), calcium zirconate (CaZrO 3 ), calcium zirconate titanate. (Ca (Zr, Ti) O 3 ), barium zirconate (BaZrO 3 ), titanium oxide (TiO 2 ), or the like may be used.
内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)等を主成分とする金属又は合金が挙げられる。
The
なお、本実施形態に係る積層セラミックコンデンサ10は、積層体16及びサイドマージン部17を備えていればよく、その他の構成について適宜変更可能である。例えば、第1及び第2内部電極12,13の枚数は、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。
Note that the multilayer
[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5〜7は積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5〜7を適宜参照しながら説明する。
[Method of Manufacturing Multilayer Ceramic Capacitor 10]
FIG. 4 is a flowchart showing a method for manufacturing the multilayer
(ステップS01:積層体準備)
ステップS01では、積層体116を準備する。図5は、積層体116の斜視図である。積層体116は、内部電極112,113が適宜パターニングされた、複数の未焼成の誘電体グリーンシートが積層されて構成されている。これにより、積層体116には、内部電極112,113の間に配置された複数の未焼成のセラミック層を有する未焼成の容量形成部118と、カバー部119とが形成されている。
(Step S01: Laminate preparation)
In step S01, the
(ステップS02:サイドマージン部形成)
ステップS02では、ステップS01で準備された積層体116の側面Sに未焼成のサイドマージン部117を設けることにより、未焼成のセラミック素体111を作製する。サイドマージン部117の形成には、打ち抜き法を用いる。つまり、打ち抜き法では、積層体116の側面でサイドマージンシート117sを打ち抜くことで、サイドマージン部117を形成する。
(Step S02: Side margin portion formation)
In step S02, an unfired
図6(a)〜(c)は、積層体116の側面Sでサイドマージンシート117sを打ち抜く方法を示す図である。まず、図6(a)に示すように、粘着性を有するテープTで一方の側面Sを保持した積層体116の他方の側面Sを、平板状の弾性体200の上に配置されたサイドマージンシート117sに対向させる。本実施形態では、弾性体200は保持部材300によって保持されており、保持部材300はY軸方向に沿って移動可能に構成されている。
6A to 6C are diagrams illustrating a method of punching the
サイドマージンシート117sは、未焼成のサイドマージン部117を形成するための大判の誘電体グリーンシートとして構成される。サイドマージンシート117sの厚みによって、図2,3に示す積層セラミックコンデンサ10のサイドマージン部17のY軸方向の厚みを調整可能である。サイドマージンシート117sは、例えば、ロールコーターやドクターブレードを用いてシート状に成形することにより、厚みを正確に制御可能である。
The
次に、図6(b)に示すように、積層体116の側面Sをサイドマージンシート117sに押し込み、積層体116をサイドマージンシート117sとともに弾性体200に沈みこませる。このとき、サイドマージンシート117sは、弾性体200から加わるせん断力によって、積層体116に押圧された領域のみが切り離される。
Next, as shown in FIG. 6B, the side surface S of the
そして、図6(c)に示すように、積層体116を弾性体200から離間するように移動させると、サイドマージンシート117sにおける積層体116の側面Sに貼り付いた部分のみが弾性体200から離間する。これにより、積層体116の側面Sにサイドマージン部117が形成される。
Then, as illustrated in FIG. 6C, when the
続いて、積層体116を保持するテープTを別のテープTに張り替えることにより、積層体116のY軸方向の向きを反転させる。そして、サイドマージン部117が形成されていない積層体116の反対側の側面Sにも、上記と同様の要領でサイドマージン部117を形成する。本実施形態では、積層体116の押し込み量を調整することで、安定してサイドマージンシート117sを打ち抜くことができる。その詳細な方法については後述する。
Subsequently, the direction of the
ステップS02により、積層体116の両側面Sに、サイドマージン部117が形成された未焼成のセラミック素体111が得られる。図7は、未焼成のセラミック素体111の斜視図である。未焼成のセラミック素体111では、内部電極112,113が露出した積層体116の側面Sがサイドマージン部117によって覆われている。
By step S02, the unfired
なお、図6及び図8〜10では、テープT上に積層体116が3つ配置されているが、積層体116はX−Y平面に沿って等間隔に複数個並んでおり、その数及び間隔は適宜変更可能である。また、積層体116は、典型的にはテープT上に矩形に並んでいるが、並び方はこれに限られない。
6 and 8 to 10, three
(ステップS03:焼成)
ステップS03では、ステップS02で得られた未焼成のセラミック素体111を焼成することにより、図1〜3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。つまり、ステップS03によって、積層体116が積層体16になり、サイドマージン部117がサイドマージン部17になる。
(Step S03: Firing)
In step S03, the
ステップS03における焼成温度は、未焼成のセラミック素体111の焼結温度に基づいて決定することができる。例えば、チタン酸バリウム(BaTiO3)系材料を用いる場合には、焼成温度は1000〜1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
The firing temperature in step S03 can be determined based on the sintering temperature of the unfired
(ステップS04:外部電極形成)
ステップS04では、ステップS03で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成することにより、図1,3に示す積層セラミックコンデンサ10を作製する。ステップS04における外部電極14,15の形成方法は、公知の方法から任意に選択可能である。
(Step S04: External electrode formation)
In step S04, the
また、外部電極14,15は、未焼成のセラミック素体111と同時焼成してもよい。即ち、ステップS02の後に未焼成のセラミック素体111のX軸方向両端部に未焼成の外部電極を形成し、ステップS03で未焼成のセラミック素体111と同時に焼成することで外部電極14,15を形成することも可能である。
Further, the
以上の製造方法により、積層セラミックコンデンサ10が作製される。
The multilayer
[サイドマージンシート117sの打ち抜き方法の詳細]
ステップS02において、積層体116の側面Sでサイドマージンシート117sを打ち抜くことにより、積層体116の側面Sにサイドマージン部117を形成する方法について詳細に説明する。なお、積層体116の他方の側面Sについても、一方の側面Sと同様にサイドマージン部117を形成可能である。
[Details of punching method of
A method for forming the
一般に、弾性体を用いてサイドマージン部を後付けする方法では、積層体の押し込み量が少なすぎると、弾性体によるせん断力が足りないためにサイドマージンシートが切り離されず、適切にサイドマージンシートを打ち抜くことができない。これにより、サイドマージンシートの打ち抜き不良が発生する。このため、積層体の押し込み量を充分に多くする必要がある。 Generally, in the method of attaching the side margin part using an elastic body, if the amount of pushing in the laminated body is too small, the side margin sheet is not cut off due to insufficient shearing force by the elastic body, and the side margin sheet is punched appropriately. I can't. Thereby, the punching defect of the side margin sheet occurs. For this reason, it is necessary to increase the pushing amount of the laminated body sufficiently.
しかし、積層体の押し込み量が多すぎる場合にも不具合が発生する。図8(a)は、弾性体200への積層体116の押し込み量が多すぎる状態を示す図である。また、図8(b)は、図8(a)の状態から積層体116を引き抜いた状態を示す図である。
However, problems also occur when the amount of push-in of the laminate is too large. FIG. 8A is a diagram illustrating a state where the amount of pushing of the
積層体116の押し込み量が多すぎると、図8(a)に示すように、圧縮変形した弾性体200の応力(復元力)が積層体116の主面方向及び端面方向に強く働く。この状態で、弾性体200から積層体116を引き抜くと、図8(b)に示すように、積層体116の側面に貼り付けたサイドマージン部117が剥離してしまったり(図中左の積層体116)、サイドマージン部117がズレてしまったり(図中中央の積層体116)、テープTから積層体116が引き剥がされてしまったり(図中右の積層体116)することがある。
If the pushing amount of the
よって、上記のように打ち抜き量が極端な場合では、製造過程においてサイドマージンシートの打ち抜き不良や剥離等が発生するため、製品の歩留まりが低下する問題が生じる。 Therefore, when the punching amount is extreme as described above, defective punching or peeling of the side margin sheet occurs in the manufacturing process, which causes a problem that the yield of the product decreases.
そこで、本実施形態では、ステップS02において、サイドマージンシート117sが配置された弾性体200に対して、積層体116の押し込み量Dが適切な量に設定されている。以下、本実施形態のサイドマージンシート117sの打ち抜き方法について説明する。図9(a)は、弾性体200に積層体116を押し込む寸前の状態を示す図である。また、図9(b)は、弾性体200に積層体116を適切な押し込み量で押し込んだ状態を示す図である。
Therefore, in this embodiment, in step S02, the pushing amount D of the
本実施形態において、積層体116の押し込み量Dとは、サイドマージンシート117sが配置された弾性体200に、積層体116をY軸方向に沿って押し込んだときの、積層体116のY軸方向の変位である。具体的に、積層体116の弾性体200側を向いた側面Sがサイドマージンシート117sに接触した状態(図9(a)の状態)から押し込み後(図9(b)の状態)までの、当該側面SのY軸方向の変位を押し込み量Dとする。即ち、押し込み量Dは、弾性体200を保持する保持部材300及び当該側面S間の距離によって規定される。
In this embodiment, the pushing amount D of the
図9(a)に示すように、弾性体200に積層体116を押し込む寸前の状態では、サイドマージンシート117sと、積層体116の弾性体200側の側面Sとが接触している。このときの保持部材300及び当該側面S間の距離をD0とし、押し込み量Dの基準値とする。従って、このときの押し込み量Dは0となる。
As shown in FIG. 9A, the
次に、図9(b)に示すように、弾性体200に積層体116を押し込んだ状態では、弾性体200側の側面Sが保持部材300に近づく。このときの保持部材300及び当該側面S間の距離をD1とすると、押し込み量Dは、D=D0−D1で表すことができる。
Next, as illustrated in FIG. 9B, the side surface S on the
本実施形態では、押し込み量Dは、サイドマージンシート117sのY軸方向の厚みの2倍以上、かつ、積層体116のY軸方向の厚みの2倍以下となっている。押し込み量Dを、サイドマージンシート117sのY軸方向の厚みの2倍以上とすることにより、サイドマージンシート117sに、打ち抜きに充分な量のせん断力を加えることができる。これにより、サイドマージンシート117sを適切に打ち抜くことができる。
In the present embodiment, the push-in amount D is not less than twice the thickness of the
また、押し込み量Dを、積層体116のY軸方向の厚みの2倍以下とすることにより、積層体116の主面及び端面に働く、圧縮変形した弾性体200による応力を軽減することができる。これにより、サイドマージン部117や積層体116の剥離を防止することができる。
Further, by setting the pushing amount D to be equal to or less than twice the thickness of the laminate 116 in the Y-axis direction, it is possible to reduce the stress caused by the compression-deformed
つまり、上記の各条件を満たすことで、積層体116の側面Sに安定してサイドマージン部117を形成することが可能となる。
That is, by satisfying the above conditions, the
本実施形態では、弾性体200の静的せん断弾性率は、5MPa以下とすることが好ましい。弾性体200の静的せん断弾性率を5MPa以下とすることで、弾性体200に積層体116を適切に押し込むことができる。
In the present embodiment, the static shear modulus of the
なお、図9(b)の状態においても、圧縮変形した弾性体200の応力が積層体116の主面方向及び端面方向に働いているが、弾性体200が大きく圧縮変形していないため、その力は弱くなる。このため、積層体116及び貼り付けたサイドマージンシート117sが剥がれるおそれがない。
Even in the state of FIG. 9B, the stress of the
図10(a)は、積層体116間のサイドマージンシート117sがテープTに接するまで押し込んだ状態を示す図である。また、図10(b)は、図10(a)の状態から積層体116を引き抜いた状態を示す図である。
FIG. 10A is a diagram illustrating a state in which the
図10(a)に示すように、積層体116間のサイドマージンシート117sがテープTに接するまで押し込んだ状態であっても、押し込み量Dがサイドマージンシート117sのY軸方向の厚みの2倍以上、かつ、積層体116のY軸方向の厚みの2倍以下となっていれば、図10(b)に示すように問題なく打ち抜くことができる。
As shown in FIG. 10A, even when the
図10(b)において、テープTに接着されたサイドマージンシート117sは、積層体116を別のテープTに移し替える際に回収することができる。よって、上記のようなサイドマージンシート117sの打ち抜き方法によれば、サイドマージン部117を安定して形成可能であり、かつ、打ち抜き後のサイドマージンシート117sの残留を防止することが可能である。
In FIG. 10B, the
[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
[Other Embodiments]
As mentioned above, although embodiment of this invention was described, this invention is not limited only to the above-mentioned embodiment, Of course, a various change can be added.
例えば、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ10について説明したが、本発明は積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。
For example, in the above embodiment, the multilayer
10…積層セラミックコンデンサ
11,111…セラミック素体
12,13,112,113…内部電極
16,116…積層体
17,117…サイドマージン部
117s…サイドマージンシート
18,118…容量形成部
19,119…カバー部
200…弾性体
300…保持部材
S…側面
T…テープ
DESCRIPTION OF
Claims (2)
サイドマージンシートが表面に配置された弾性体に、前記積層体を、前記側面側から前記サイドマージンシートの前記第2方向の厚みの2倍以上、かつ、前記積層体の前記第2方向の厚みの2倍以下押し込むことで、前記サイドマージンシートを打ち抜く
積層セラミック電子部品の製造方法。 A capacitor forming portion having a plurality of ceramic layers stacked in a first direction and a plurality of internal electrodes disposed between the plurality of ceramic layers, and facing a second direction orthogonal to the first direction A laminated body having a side surface and a cover portion covering the capacitance forming portion from the first direction;
On the elastic body having the side margin sheet disposed on the surface, the laminated body is more than twice the thickness of the side margin sheet in the second direction from the side surface side, and the thickness of the laminated body in the second direction. A method of manufacturing a multilayer ceramic electronic component in which the side margin sheet is punched out by being pressed twice or less.
前記弾性体の静的せん断弾性率が、5MPa以下である
積層セラミック電子部品の製造方法。 It is a manufacturing method of the multilayer ceramic electronic component according to claim 1,
A method for producing a multilayer ceramic electronic component, wherein the elastic body has a static shear modulus of 5 MPa or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018040793A JP7122129B2 (en) | 2018-03-07 | 2018-03-07 | Manufacturing method for multilayer ceramic electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018040793A JP7122129B2 (en) | 2018-03-07 | 2018-03-07 | Manufacturing method for multilayer ceramic electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019160834A true JP2019160834A (en) | 2019-09-19 |
JP7122129B2 JP7122129B2 (en) | 2022-08-19 |
Family
ID=67996599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018040793A Active JP7122129B2 (en) | 2018-03-07 | 2018-03-07 | Manufacturing method for multilayer ceramic electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7122129B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7432335B2 (en) | 2019-10-09 | 2024-02-16 | 太陽誘電株式会社 | Manufacturing method for laminated ceramic electronic components |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012209539A (en) * | 2011-03-14 | 2012-10-25 | Murata Mfg Co Ltd | Manufacturing method of laminated ceramic electronic component |
JP2017135202A (en) * | 2016-01-26 | 2017-08-03 | 太陽誘電株式会社 | Manufacturing method of multilayer ceramic electronic component |
JP2017157695A (en) * | 2016-03-02 | 2017-09-07 | 太陽誘電株式会社 | Manufacturing method of multilayer ceramic electronic component |
JP2018056464A (en) * | 2016-09-30 | 2018-04-05 | 株式会社村田製作所 | Method for manufacturing multilayer ceramic electronic component |
-
2018
- 2018-03-07 JP JP2018040793A patent/JP7122129B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012209539A (en) * | 2011-03-14 | 2012-10-25 | Murata Mfg Co Ltd | Manufacturing method of laminated ceramic electronic component |
JP2017135202A (en) * | 2016-01-26 | 2017-08-03 | 太陽誘電株式会社 | Manufacturing method of multilayer ceramic electronic component |
JP2017157695A (en) * | 2016-03-02 | 2017-09-07 | 太陽誘電株式会社 | Manufacturing method of multilayer ceramic electronic component |
JP2018056464A (en) * | 2016-09-30 | 2018-04-05 | 株式会社村田製作所 | Method for manufacturing multilayer ceramic electronic component |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7432335B2 (en) | 2019-10-09 | 2024-02-16 | 太陽誘電株式会社 | Manufacturing method for laminated ceramic electronic components |
Also Published As
Publication number | Publication date |
---|---|
JP7122129B2 (en) | 2022-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10269498B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
JP7028416B2 (en) | Multilayer ceramic electronic components | |
JP7150437B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
JP7044534B2 (en) | Multilayer ceramic electronic components and their manufacturing methods | |
CN108695070B (en) | Multilayer ceramic capacitor | |
JP7280037B2 (en) | Laminated ceramic electronic component and manufacturing method thereof | |
JP2020053516A (en) | Multilayer ceramic electronic component | |
CN109712812B (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
US20170287642A1 (en) | Multi-layer ceramic electronic component and method of producing the same | |
JP2019117817A (en) | Manufacturing method of laminated ceramic electronic component | |
JP7274282B2 (en) | Laminated ceramic electronic component and manufacturing method thereof | |
JP7122129B2 (en) | Manufacturing method for multilayer ceramic electronic component | |
JP2018073909A (en) | Laminate ceramic capacitor | |
JP7122121B2 (en) | Manufacturing method for multilayer ceramic electronic component | |
US20220359122A1 (en) | Method for multilayer ceramic electronic device with punched out side margin parts | |
JP7261557B2 (en) | Manufacturing method for multilayer ceramic electronic component | |
JP7328749B2 (en) | Laminated ceramic electronic component and manufacturing method thereof | |
JP7432335B2 (en) | Manufacturing method for laminated ceramic electronic components | |
JP7213644B2 (en) | Manufacturing method for multilayer ceramic electronic component | |
US11694845B2 (en) | Multi-layer ceramic electronic component and method of producing the same | |
JP7484049B2 (en) | Manufacturing method for multilayer ceramic electronic components | |
JP7312809B2 (en) | Manufacturing method for multilayer ceramic electronic component | |
JP7488045B2 (en) | Multilayer ceramic electronic component and its manufacturing method | |
JP7307827B2 (en) | multilayer ceramic electronic components | |
JP7484047B2 (en) | Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220303 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220303 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220707 |
|
TRDD | Decision of grant or rejection written | ||
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20220715 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7122129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |