JP7122121B2 - Manufacturing method for multilayer ceramic electronic component - Google Patents

Manufacturing method for multilayer ceramic electronic component Download PDF

Info

Publication number
JP7122121B2
JP7122121B2 JP2018034460A JP2018034460A JP7122121B2 JP 7122121 B2 JP7122121 B2 JP 7122121B2 JP 2018034460 A JP2018034460 A JP 2018034460A JP 2018034460 A JP2018034460 A JP 2018034460A JP 7122121 B2 JP7122121 B2 JP 7122121B2
Authority
JP
Japan
Prior art keywords
laminate
manufacturing
sheet
multilayer ceramic
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018034460A
Other languages
Japanese (ja)
Other versions
JP2019149504A (en
Inventor
靖也 加藤
利光 木暮
譲二 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018034460A priority Critical patent/JP7122121B2/en
Publication of JP2019149504A publication Critical patent/JP2019149504A/en
Application granted granted Critical
Publication of JP7122121B2 publication Critical patent/JP7122121B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、サイドマージン部が後付けされる積層セラミック電子部品の製造方法に関する。 The present invention relates to a method of manufacturing a laminated ceramic electronic component to which a side margin portion is retrofitted.

代表的な積層セラミック電子部品に積層セラミックコンデンサがある。近年、電子機器の小型化かつ高性能化に伴い、搭載される積層セラミックコンデンサについても小型化かつ大容量化が求められている。 A typical laminated ceramic electronic component is a laminated ceramic capacitor. In recent years, along with the miniaturization and high performance of electronic devices, there is a demand for miniaturization and large capacity of multilayer ceramic capacitors to be mounted.

積層セラミックコンデンサを小型化かつ大容量化するためにサイドマージン部を後付けする技術が知られている。当該技術によれば、サイドマージン部を薄くかつ均一に作製することができるため、内部電極部の交差面積を広く確保でき、積層セラミックコンデンサの小型化かつ大容量化が実現される。 2. Description of the Related Art A technique of retrofitting a side margin portion in order to reduce the size and increase the capacity of a multilayer ceramic capacitor is known. According to this technique, since the side margin portion can be made thin and uniform, a wide intersection area of the internal electrode portion can be ensured, and miniaturization and large capacity of the multilayer ceramic capacitor can be realized.

例えば、特許文献1には、サイドマージンシートが配置された弾性体に積層チップの側面を押し付けることにより、積層チップの側面にサイドマージン部を形成する方法が記載されている。 For example, Patent Literature 1 describes a method of forming a side margin portion on the side surface of a laminated chip by pressing the side surface of the laminated chip against an elastic body on which a side margin sheet is arranged.

特開2012-209539号公報JP 2012-209539 A

しかしながら、特許文献1に記載の技術では、弾性体に押し付けた後の積層チップの側面以外の面に、サイドマージンシートが残留することがある。残留したサイドマージンシートによって、積層セラミックコンデンサの外観不良や、生産設備の汚染を引き起こすおそれがある。 However, with the technique described in Patent Document 1, the side margin sheet may remain on surfaces other than the side surfaces of the laminated chip after being pressed against the elastic body. The remaining side margin sheets may cause a defective appearance of the multilayer ceramic capacitor or contamination of the production equipment.

以上のような事情に鑑み、本発明の目的は、外観不良や設備汚染を防止可能な積層セラミック電子部品の製造方法を提供することにある。 SUMMARY OF THE INVENTION In view of the circumstances as described above, an object of the present invention is to provide a method for manufacturing a multilayer ceramic electronic component capable of preventing poor appearance and facility contamination.

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法では、第1方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する容量形成部と、上記第1方向と直交する第2方向を向いた側面と、上記容量形成部を上記第1方向から覆うカバー部と、を有する積層体が作製される。
上記積層体の上記側面でサイドマージンシートが打ち抜かれる。
上記積層体の周囲に残留した上記サイドマージンシートが除去される。
To achieve the above object, a method for manufacturing a multilayer ceramic electronic component according to one aspect of the present invention includes: a plurality of ceramic layers laminated in a first direction; electrodes, a side surface facing a second direction orthogonal to the first direction, and a cover portion covering the capacitance formation portion from the first direction.
A side margin sheet is punched out from the side surface of the laminate.
The side margin sheets remaining around the laminate are removed.

上記構成によれば、積層体の周囲に残留したサイドマージンシートを、除去することができる。これにより、積層セラミック電子部品の歩留まりが向上する。また、これにより、生産設備の汚染を防止することが可能となる。 According to the above configuration, the side margin sheet remaining around the laminate can be removed. This improves the yield of laminated ceramic electronic components. In addition, this makes it possible to prevent contamination of production facilities.

上記積層体の周囲に残留した上記サイドマージンシートは、パルスエアー、粘着性を有するローラー又は超音波によって除去されてもよい。
これにより、積層体及び積層体の支持部材を損傷させることなく、積層体の周囲に残留したサイドマージンシートを除去することが可能となる。
The side margin sheets remaining around the laminate may be removed by pulsed air, adhesive rollers, or ultrasonic waves.
As a result, the side margin sheets remaining around the laminate can be removed without damaging the laminate and the supporting member of the laminate.

以上述べたように、本発明によれば、外観不良や設備汚染を防止可能な積層セラミック電子部品の製造方法を提供することができる。 As described above, according to the present invention, it is possible to provide a method for manufacturing a multilayer ceramic electronic component that can prevent appearance defects and facility contamination.

本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。1 is a perspective view of a laminated ceramic capacitor according to one embodiment of the present invention; FIG. 上記積層セラミックコンデンサの図1のA-A'線に沿った斜視図である。FIG. 2 is a perspective view of the multilayer ceramic capacitor taken along line AA' in FIG. 1; 上記積層セラミックコンデンサの図1のB-B'線に沿った断面図である。2 is a cross-sectional view of the multilayer ceramic capacitor taken along line BB' of FIG. 1; FIG. 上記積層セラミックコンデンサの製造方法を示すフローチャートである。4 is a flow chart showing a method for manufacturing the laminated ceramic capacitor. 上記製造方法のステップS01で準備される積層体の斜視図である。It is a perspective view of the laminated body prepared by step S01 of the said manufacturing method. 上記製造方法のステップS02を示す積層体の端面側から見た図である。It is the figure seen from the end surface side of the laminated body which shows step S02 of the said manufacturing method. 上記製造方法のステップS02を示す積層体の端面側から見た図である。It is the figure seen from the end surface side of the laminated body which shows step S02 of the said manufacturing method. 上記製造方法のステップS02の後の未焼成のセラミック素体の斜視図である。FIG. 4 is a perspective view of an unfired ceramic body after step S02 of the manufacturing method; 上記実施形態に係るサイドマージンシートの除去方法を示す積層体の端面側から見た図である。It is the figure which looked at the edge surface side of the laminated body which shows the removal method of the side margin sheet which concerns on the said embodiment. 上記実施形態に係るサイドマージンシートの除去方法を示す積層体の端面側から見た図である。It is the figure which looked at the edge surface side of the laminated body which shows the removal method of the side margin sheet which concerns on the said embodiment. 上記実施形態に係るサイドマージンシートの除去方法を示す積層体の端面側から見た図である。It is the figure which looked at the edge surface side of the laminated body which shows the removal method of the side margin sheet which concerns on the said embodiment.

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The drawings show mutually orthogonal X, Y and Z axes where appropriate. The X-axis, Y-axis, and Z-axis are common in all drawings.

[積層セラミックコンデンサ10の全体構成]
図1~3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
[Overall Configuration of Multilayer Ceramic Capacitor 10]
1 to 3 are diagrams showing a multilayer ceramic capacitor 10 according to one embodiment of the invention. FIG. 1 is a perspective view of a laminated ceramic capacitor 10. FIG. FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor 10 taken along line AA' in FIG. FIG. 3 is a cross-sectional view of the multilayer ceramic capacitor 10 taken along line BB' of FIG.

積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11は、典型的には、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面と、Z軸方向を向いた2つの主面と、を有する。なお、セラミック素体11の形状はこのような形状に限定されない。例えば、セラミック素体11の各面は曲面であってもよく、セラミック素体11は全体として丸みを帯びた形状であってもよい。 A laminated ceramic capacitor 10 includes a ceramic element body 11 , a first external electrode 14 and a second external electrode 15 . The ceramic body 11 typically has two end faces facing the X-axis direction, two side faces facing the Y-axis direction, and two principal faces facing the Z-axis direction. Note that the shape of the ceramic body 11 is not limited to such a shape. For example, each surface of the ceramic body 11 may be curved, and the ceramic body 11 may have a rounded shape as a whole.

外部電極14,15は、セラミック素体11の端面を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の端面から主面及び側面に延出している。これにより、外部電極14,15では、X-Z平面に平行な断面、及びX-Y平面に平行な断面がいずれもU字状となっている。なお、外部電極14,15の形状は、図1に示すものに限定されない。 The external electrodes 14 and 15 cover the end faces of the ceramic body 11 and face each other in the X-axis direction with the ceramic body 11 interposed therebetween. The external electrodes 14 and 15 extend from the end surfaces of the ceramic body 11 to the main surface and side surfaces. As a result, the external electrodes 14 and 15 have a U-shaped cross section parallel to the XZ plane and a cross section parallel to the XY plane. The shape of the external electrodes 14 and 15 is not limited to that shown in FIG.

外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。 The external electrodes 14 and 15 are made of a good electrical conductor. Good electrical conductors forming the external electrodes 14 and 15 include, for example, copper (Cu), nickel (Ni), tin (Sn), palladium (Pd), platinum (Pt), silver (Ag), and gold (Au). and the like as a main component.

セラミック素体11は、誘電体セラミックスで形成され、積層体16と、サイドマージン部17と、を有する。積層体16は、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面Sと、Z軸方向を向いた2つの主面と、を有し、X-Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。サイドマージン部17は、積層体16の両側面Sに形成されている。 The ceramic body 11 is made of dielectric ceramics and has a laminate 16 and side margin portions 17 . The laminate 16 has two end surfaces facing the X-axis direction, two side surfaces S facing the Y-axis direction, and two main surfaces facing the Z-axis direction, and along the XY plane It has a configuration in which a plurality of plate-like ceramic layers extending in the direction of the Z-axis are laminated. The side margin portions 17 are formed on both side surfaces S of the laminate 16 .

積層体16は、容量形成部18と、カバー部19と、を有する。容量形成部18は、誘電体セラミックスに覆われた第1内部電極12及び第2内部電極13を有し、Z軸方向上下からカバー部19に被覆されている。 The laminate 16 has a capacitance forming portion 18 and a cover portion 19 . The capacitance forming portion 18 has a first internal electrode 12 and a second internal electrode 13 covered with dielectric ceramics, and is covered with a cover portion 19 from above and below in the Z-axis direction.

内部電極12,13は、いずれもX-Y平面に沿って延びるシート状であり、Z軸方向に沿って交互に配置されている。つまり、内部電極12,13は、セラミック層を挟んでZ軸方向に対向している。第1内部電極12は、セラミック素体11の一方の端面に引き出され、第1外部電極14に接続されている。第2内部電極13は、セラミック素体11の他方の端面に引き出され、第2外部電極15に接続されている。 The internal electrodes 12 and 13 are sheet-shaped and extend along the XY plane, and are alternately arranged along the Z-axis direction. That is, the internal electrodes 12 and 13 face each other in the Z-axis direction with the ceramic layer interposed therebetween. The first internal electrode 12 is drawn out to one end surface of the ceramic body 11 and connected to the first external electrode 14 . The second internal electrode 13 is drawn out to the other end surface of the ceramic body 11 and connected to the second external electrode 15 .

一方の端面側の第1内部電極12間のセラミック層は、第2内部電極13と第1外部電極14との絶縁性を確保するエンドマージンとして機能する。同様に、他方の端面側の第2内部電極13間のセラミック層は、第1内部電極12と第2外部電極15との絶縁性を確保するエンドマージンとして機能する。 The ceramic layer between the first internal electrodes 12 on one end face side functions as an end margin that ensures insulation between the second internal electrodes 13 and the first external electrodes 14 . Similarly, the ceramic layer between the second internal electrodes 13 on the other end face side functions as an end margin that ensures insulation between the first internal electrode 12 and the second external electrode 15 .

このような構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。 With such a configuration, in the multilayer ceramic capacitor 10, when a voltage is applied between the first external electrode 14 and the second external electrode 15, the plurality of voltages between the first internal electrode 12 and the second internal electrode 13 A voltage is applied to the ceramic layer of As a result, in the multilayer ceramic capacitor 10 , electric charges corresponding to the voltage between the first external electrode 14 and the second external electrode 15 are stored.

また、容量形成部18では、外部電極14,15が設けられたX軸方向両端面以外の面がサイドマージン部17及びカバー部19によって覆われている。したがって、容量形成部18では、サイドマージン部17及びカバー部19によってその周囲が保護され、内部電極12,13の絶縁性が確保される。 Further, in the capacitance forming portion 18 , the surfaces other than the X-axis direction end surfaces on which the external electrodes 14 and 15 are provided are covered with the side margin portion 17 and the cover portion 19 . Therefore, the periphery of the capacitance forming portion 18 is protected by the side margin portion 17 and the cover portion 19, and the insulation of the internal electrodes 12 and 13 is ensured.

セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが主成分として用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。 In order to increase the capacity of each ceramic layer between the internal electrodes 12 and 13, the ceramic body 11 uses dielectric ceramics with a high dielectric constant as the main component. Dielectric ceramics with a high dielectric constant include, for example, perovskite structure materials containing barium (Ba) and titanium (Ti), represented by barium titanate (BaTiO 3 ).

なお、セラミック層の主成分は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系等で構成してもよい。 The main components of the ceramic layer are strontium titanate (SrTiO 3 ), calcium titanate (CaTiO 3 ), magnesium titanate (MgTiO 3 ), calcium zirconate (CaZrO 3 ), and calcium zirconate titanate. (Ca(Zr, Ti)O 3 ) system, barium zirconate (BaZrO 3 ) system, titanium oxide (TiO 2 ) system, or the like may be used.

内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)等を主成分とする金属又は合金が挙げられる。 The internal electrodes 12 and 13 are made of a good electrical conductor. Nickel (Ni) is typically used as a good electrical conductor forming the internal electrodes 12 and 13. In addition, copper (Cu), palladium (Pd), platinum (Pt), silver (Ag), A metal or alloy containing gold (Au) or the like as a main component can be used.

なお、本実施形態に係る積層セラミックコンデンサ10は、積層体16及びサイドマージン部17を備えていればよく、その他の構成について適宜変更可能である。例えば、第1及び第2内部電極12,13の枚数は、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。 The laminated ceramic capacitor 10 according to the present embodiment only needs to include the laminated body 16 and the side margin portions 17, and other configurations can be changed as appropriate. For example, the numbers of the first and second internal electrodes 12 and 13 can be appropriately determined according to the size and performance required of the multilayer ceramic capacitor 10 .

[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5~8は積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5~8を適宜参照しながら説明する。
[Manufacturing Method of Multilayer Ceramic Capacitor 10]
FIG. 4 is a flow chart showing the manufacturing method of the multilayer ceramic capacitor 10. As shown in FIG. 5 to 8 are diagrams showing the manufacturing process of the multilayer ceramic capacitor 10. FIG. Hereinafter, a method for manufacturing the laminated ceramic capacitor 10 will be described along FIG. 4 with reference to FIGS. 5 to 8 as appropriate.

(ステップS01:積層体準備)
ステップS01では、積層体116を準備する。図5は、積層体116の斜視図である。積層体116は、内部電極112,113が適宜パターニングされた、複数の未焼成の誘電体グリーンシートが積層されて構成されている。これにより、積層体116には、内部電極112,113の間に配置された複数の未焼成のセラミック層を有する未焼成の容量形成部118と、カバー部119とが形成されている。
(Step S01: Laminate preparation)
In step S01, the laminate 116 is prepared. FIG. 5 is a perspective view of the laminate 116. FIG. The laminate 116 is constructed by laminating a plurality of unfired dielectric green sheets on which the internal electrodes 112 and 113 are appropriately patterned. Thus, the laminate 116 is formed with an unfired capacitance forming portion 118 having a plurality of unfired ceramic layers arranged between the internal electrodes 112 and 113 and a cover portion 119 .

(ステップS02:サイドマージン部形成)
ステップS02では、ステップS01で準備された積層体116の側面Sに未焼成のサイドマージン部117を設けることにより、未焼成のセラミック素体111を作製する。以下、積層体116の側面Sに未焼成のサイドマージン部117を設ける方法の一例について説明する。
(Step S02: Formation of Side Margins)
In step S02, an unfired ceramic body 111 is manufactured by providing an unfired side margin portion 117 on the side surface S of the laminate 116 prepared in step S01. An example of a method for providing unfired side margin portions 117 on the side surfaces S of the laminate 116 will be described below.

図6(a)~(c)は、積層体116の側面Sでサイドマージンシート117sを打ち抜く方法を示す図である。まず、図6(a)に示すように、粘着性を有するテープTで一方の側面Sを保持した積層体116の他方の側面Sを、平板状の弾性体200の上に配置されたサイドマージンシート117sに対向させる。 FIGS. 6A to 6C are diagrams showing a method of punching out the side margin sheet 117s on the side surface S of the laminate 116. FIG. First, as shown in FIG. 6( a ), the other side S of the laminated body 116 having one side S held by an adhesive tape T is placed on a flat elastic body 200 at a side margin. It is made to face the sheet 117s.

なお、図6,7,9~11では、テープT上に積層体116が3つ配置されているが、積層体116はX-Z平面に沿って等間隔に複数個並んでおり、その数及び間隔は適宜変更可能である。また、積層体116は、典型的にはテープT上に矩形に並んでいるが、並び方はこれに限られない。 6, 7, 9 to 11, three laminates 116 are arranged on the tape T, and a plurality of laminates 116 are arranged at regular intervals along the XZ plane. and the interval can be changed as appropriate. Moreover, although the laminates 116 are typically arranged in a rectangular shape on the tape T, the arrangement is not limited to this.

サイドマージンシート117sは、未焼成のサイドマージン部117を形成するための大判の誘電体グリーンシートとして構成される。サイドマージンシート117sの厚みによって、図2,3に示す積層セラミックコンデンサ10のサイドマージン部17のY軸方向の厚みを調整可能である。サイドマージンシート117sは、例えば、ロールコーターやドクターブレードを用いてシート状に成形することにより、厚みを正確に制御可能である。 The side margin sheet 117 s is configured as a large dielectric green sheet for forming the unfired side margin portion 117 . The thickness of the side margin sheet 117s in the Y-axis direction of the side margin portion 17 of the multilayer ceramic capacitor 10 shown in FIGS. 2 and 3 can be adjusted. The thickness of the side margin sheet 117s can be accurately controlled by forming it into a sheet shape using, for example, a roll coater or a doctor blade.

次に、図6(b)に示すように、積層体116の側面Sをサイドマージンシート117sに押し込み、積層体116をサイドマージンシート117sとともに弾性体200に沈みこませる。このとき、サイドマージンシート117sは、弾性体200から加わるせん断力によって、積層体116に押圧された領域のみが切り離される。 Next, as shown in FIG. 6B, the side surface S of the laminated body 116 is pushed into the side margin sheet 117s, and the laminated body 116 sinks into the elastic body 200 together with the side margin sheet 117s. At this time, only the region of the side margin sheet 117s pressed against the laminate 116 is cut off by the shearing force applied from the elastic body 200 .

そして、図6(c)に示すように、積層体116を弾性体200から離間するように移動させることにより、積層体116の側面Sにサイドマージン部117が形成される。 Then, as shown in FIG. 6C, by moving the laminated body 116 away from the elastic body 200, the side margin portion 117 is formed on the side surface S of the laminated body 116. As shown in FIG.

続いて、積層体116を保持するテープTを別のテープTに貼り替える。この際、図6(c)に示すように、積層体116の主面方向及び端面方向の周囲に残留した残留シート117rはテープTに接着している。このため、テープTに接着した残留シート117rは、テープTごと取り除かれる。 Subsequently, the tape T holding the laminate 116 is replaced with another tape T. FIG. At this time, as shown in FIG. 6(c), the residual sheet 117r remaining around the laminate 116 in the main surface direction and the end surface direction is adhered to the tape T. As shown in FIG. Therefore, the residual sheet 117r adhered to the tape T is removed together with the tape T. FIG.

上記のように、打ち抜き後に残留した残留シート117rの大部分は、テープTの貼り替えと共に取り除かれる。その一方で、テープTの貼り替えによって取り除くことができない残留シート117rが一部存在する。 As described above, most of the residual sheet 117r remaining after punching is removed when the tape T is reapplied. On the other hand, there is a part of the residual sheet 117r that cannot be removed by replacing the tape T. FIG.

図7(a),(b)は、サイドマージンシート117sの打ち抜き後に、積層体116の主面方向及び端面方向の周囲に残留シート117rが残留する場合を示す図である。弾性体200からサイドマージンシート117sに加わる圧力は略一定であるが、一部でバラつきが生じることがある。また、積層体116の大きさや弾性体200の弾性率等の要因により、弾性体200が積層体116の間に入り込み難いことがある。これらにより、図7(a)に示すように、サイドマージンシート117sにおける打ち抜かれなかった部分が、積層体116の主面方向及び端面方向の周囲に留まり、テープTに接着するまで押し込むことができない場合が生じる。 FIGS. 7A and 7B are diagrams showing a case where residual sheets 117r remain around the laminate 116 in the main surface direction and the end surface direction after the side margin sheets 117s are punched out. Although the pressure applied from the elastic body 200 to the side margin sheet 117s is substantially constant, it may partially vary. In addition, it may be difficult for the elastic body 200 to enter between the laminated bodies 116 due to factors such as the size of the laminated body 116 and the elastic modulus of the elastic body 200 . As a result, as shown in FIG. 7A, the unpunched portions of the side margin sheet 117s remain around the laminate 116 in the main surface direction and the end surface direction, and cannot be pushed into the tape T until they are adhered. case arises.

この状態で弾性体200から積層体116を引き戻すと、図7(b)に示すように、積層体116の主面方向及び端面方向の周囲に、残留シート117rが残留してしまうことがある。このような状態で残留した残留シート117rは、テープTの貼り替えと共に取り除くことができない。このため、残留シート117rにより、積層セラミックコンデンサ10に外観不良が生じる。また、以降の製造過程において、残留シート117rが剥がれ落ち、生産設備の汚染が引き起こされるおそれがある。 When the laminated body 116 is pulled back from the elastic body 200 in this state, residual sheets 117r may remain around the laminated body 116 in the main surface direction and the end surface direction, as shown in FIG. 7(b). The residual sheet 117r remaining in such a state cannot be removed when the tape T is replaced. Therefore, the residual sheet 117r causes the multilayer ceramic capacitor 10 to have a defective appearance. Moreover, in the subsequent manufacturing process, the residual sheet 117r may come off and contaminate the production equipment.

そこで、本実施形態では、一方の側面Sでサイドマージンシート117sを打ち抜いた後に、残留した残留シート117rを除去する過程を有する。これにより、打ち抜き後の積層体116の主面方向及び端面方向の周囲を、クリーンな状態にすることができる。従って、積層セラミックコンデンサ10の歩留まりを向上させることが可能となる。また、生産設備の汚染を防止することが可能となる。 Therefore, in the present embodiment, after the side margin sheet 117s is punched out on one side surface S, there is a process of removing the remaining residual sheet 117r. As a result, the periphery of the laminated body 116 after punching in the main surface direction and the end surface direction can be kept clean. Therefore, it becomes possible to improve the yield of the multilayer ceramic capacitor 10 . Also, it is possible to prevent contamination of the production equipment.

残留シート117rを除去する方法については、特に限定されないが、テープT及び積層体116に損傷を与えない方法が好ましい。本実施形態では、テープT及び積層体116を損傷させることなく残留シート117rを除去することが可能な方法を用いている。その方法の詳細については後述する。 A method for removing the residual sheet 117r is not particularly limited, but a method that does not damage the tape T and the laminate 116 is preferable. In this embodiment, a method capable of removing the residual sheet 117r without damaging the tape T and the laminate 116 is used. Details of the method will be described later.

残留シート117rを除去した後に、サイドマージン部117が形成されていない積層体116の反対側の側面Sにも、上記と同様の要領でサイドマージン部117を形成する。反対側の側面Sにサイドマージン部117を形成した後に、再び残留シート117rを除去する。 After removing the residual sheet 117r, the side margin portion 117 is also formed on the opposite side surface S of the laminate 116 where the side margin portion 117 is not formed in the same manner as described above. After forming the side margin portion 117 on the opposite side surface S, the residual sheet 117r is removed again.

ステップS02により、積層体116の両側面Sに、サイドマージン部117が形成された未焼成のセラミック素体111が得られる。図8は、未焼成のセラミック素体111の斜視図である。未焼成のセラミック素体111では、内部電極112,113が露出した積層体116の側面Sがサイドマージン部117によって覆われている。 By step S02, unfired ceramic body 111 having side margin portions 117 formed on both side surfaces S of laminate 116 is obtained. FIG. 8 is a perspective view of the unfired ceramic body 111. FIG. In the unfired ceramic body 111 , the side surfaces S of the laminate 116 where the internal electrodes 112 and 113 are exposed are covered with the side margin portions 117 .

(ステップS03:焼成)
ステップS03では、ステップS02で得られた未焼成のセラミック素体111を焼成することにより、図1~3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。つまり、ステップS03によって、積層体116が積層体16になり、サイドマージン部117がサイドマージン部17になる。
(Step S03: Firing)
In step S03, the unfired ceramic body 111 obtained in step S02 is fired to fabricate the ceramic body 11 of the multilayer ceramic capacitor 10 shown in FIGS. That is, by step S<b>03 , the layered body 116 becomes the layered body 16 and the side margin portion 117 becomes the side margin portion 17 .

ステップS03における焼成温度は、未焼成のセラミック素体111の焼結温度に基づいて決定することができる。例えば、チタン酸バリウム(BaTiO)系材料を用いる場合には、焼成温度は1000~1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。 The sintering temperature in step S<b>03 can be determined based on the sintering temperature of the unsintered ceramic body 111 . For example, when a barium titanate (BaTiO 3 )-based material is used, the firing temperature can be about 1000 to 1300°C. Also, the firing can be performed, for example, in a reducing atmosphere or in a low oxygen partial pressure atmosphere.

(ステップS04:外部電極形成)
ステップS04では、ステップS03で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成することにより、図1,3に示す積層セラミックコンデンサ10を作製する。ステップS04における外部電極14,15の形成方法は、公知の方法から任意に選択可能である。
(Step S04: External electrode formation)
In step S04, external electrodes 14 and 15 are formed on both ends of the ceramic body 11 obtained in step S03 in the X-axis direction to fabricate the multilayer ceramic capacitor 10 shown in FIGS. A method for forming the external electrodes 14 and 15 in step S04 can be arbitrarily selected from known methods.

また、外部電極14,15は、未焼成のセラミック素体111と同時焼成してもよい。即ち、ステップS02の後に未焼成のセラミック素体111のX軸方向両端部に未焼成の外部電極を形成し、ステップS03で未焼成のセラミック素体111と同時に焼成することで外部電極14,15を形成することも可能である。 Also, the external electrodes 14 and 15 may be fired simultaneously with the unfired ceramic body 111 . That is, after step S02, unfired external electrodes are formed on both ends of the unfired ceramic body 111 in the X-axis direction, and fired at the same time as the unfired ceramic body 111 in step S03, thereby forming external electrodes 14 and 15. It is also possible to form

以上の製造方法により、積層セラミックコンデンサ10が作製される。 The multilayer ceramic capacitor 10 is manufactured by the manufacturing method described above.

[残留シート117rの除去方法]
ステップS02において、積層体116の主面方向及び端面方向の周囲に残留した残留シート117rを除去する方法について、詳細に説明する。
[Method for removing residual sheet 117r]
A method for removing the residual sheet 117r remaining around the laminated body 116 in the main surface direction and the end surface direction in step S02 will be described in detail.

上記のように、残留シート117rの除去方法としては、テープT及び積層体116に損傷を与えない方法が好ましい。本実施形態では、残留シート117rの除去方法として、パルスエアー、ローラー又は超音波を用いている。これらにより、テープT及び積層体116に損傷を与えずに、残留シート117rを除去することができる。 As described above, as a method for removing the residual sheet 117r, a method that does not damage the tape T and the laminate 116 is preferable. In this embodiment, pulsed air, a roller, or ultrasonic waves are used as a method for removing the residual sheet 117r. With these, the residual sheet 117r can be removed without damaging the tape T and the laminate 116. FIG.

(パルスエアーによる残留シート117rの除去方法)
残留シート117rは、例えば、振動を与えることで除去することができる。振動を与える方法としては、例えば、パルスエアーを用いることができる。図9は、パルスエアーによる残留シート117rの除去方法を示す図である。まず、図9(a)に示すように、サイドマージン部117が形成された側面Sが鉛直方向下方を向くように、積層体116のY軸方向の向きを反転させる。これにより、剥がれ落ちた残留シート117rを除去し易くする。
(Method for removing residual sheet 117r by pulse air)
The residual sheet 117r can be removed by applying vibration, for example. Pulsed air, for example, can be used as a method of applying vibration. FIG. 9 is a diagram showing a method of removing the residual sheet 117r using pulsed air. First, as shown in FIG. 9A, the orientation of the laminate 116 in the Y-axis direction is reversed so that the side surface S on which the side margin portion 117 is formed faces downward in the vertical direction. This makes it easier to remove the remaining sheet 117r that has been peeled off.

次に、テープTの積層体116が貼り付けられていない面にパルスエアー発生装置20のノズルを向け、パルスエアーを発生させる。パルスエアーは、電磁弁の切り替えや、回転波動を生成するノズル等で発生させてもよい。パルスエアーの発生条件としては、残留シート117rが剥がれ落ち、かつ、サイドマージン部117や積層体116がテープTから剥離されない程度であることが好ましい。 Next, the nozzle of the pulse air generator 20 is directed to the surface of the tape T to which the layered body 116 is not attached, and pulse air is generated. Pulsed air may be generated by switching a solenoid valve, or by a nozzle that generates rotational waves. The conditions for generating the pulse air are preferably such that the residual sheet 117r is peeled off and the side margin portion 117 and the laminate 116 are not peeled off from the tape T. FIG.

パルスエアーの具体的な発生条件としては、例えば、以下の条件とすることができる。
エア圧力:0.05MPa~0.6MPa
ノズル‐テープT間距離:1mm~300mm
周波数:5~100Hz
Specific conditions for generating pulsed air may be, for example, the following conditions.
Air pressure: 0.05MPa to 0.6MPa
Distance between nozzle and tape T: 1mm to 300mm
Frequency: 5-100Hz

パルスエアー発生装置20から発生したパルスエアーにより、テープTは微細な振動を受け、当該振動が積層体116及び残留シート117rに伝わる。これにより、図9(b)に示すように、残留シート117rが積層体116から剥がれ落ち、鉛直方向下方に落下する。これにより、残留シート117rが除去される。 The pulse air generated by the pulse air generator 20 causes the tape T to vibrate finely, and the vibration is transmitted to the laminate 116 and the residual sheet 117r. As a result, as shown in FIG. 9B, the residual sheet 117r is peeled off from the laminate 116 and dropped downward in the vertical direction. Thereby, the residual sheet 117r is removed.

本実施形態では、パルスエアーによって微細な振動を与えることで、テープT及び積層体116の損傷を防ぎつつ残留シート117rを除去することができる。パルスエアー以外の振動発生方法としては、テープT及び積層体116に損傷を与えない方法であれば、特に限られない。 In this embodiment, the residual sheet 117r can be removed while preventing the tape T and the laminate 116 from being damaged by applying minute vibrations using pulsed air. A vibration generation method other than pulse air is not particularly limited as long as it is a method that does not damage the tape T and the laminate 116 .

(ローラーによる残留シート117rの除去方法)
図10は、ローラーによる残留シート117rの除去方法を示す図である。まず、図10(a)に示すように、テープTの積層体116が貼り付けられた面に、ローラー21を配置する。ローラー21は、表面に粘着性を有しており、Z軸方向に平行に移動可能に構成されている。
(Method for removing residual sheet 117r by roller)
FIG. 10 is a diagram showing a method of removing the residual sheet 117r using a roller. First, as shown in FIG. 10A, the roller 21 is placed on the surface of the tape T to which the laminated body 116 is attached. The roller 21 has an adhesive surface and is configured to be movable parallel to the Z-axis direction.

次に、ローラー21をZ軸方向に平行に転がすことにより、図10(b)に示すように、積層体116の周囲の残留シート117rがローラー21に接着される。これにより、残留シート117rが除去される。 Next, by rolling the roller 21 parallel to the Z-axis direction, the residual sheet 117r around the laminate 116 is adhered to the roller 21 as shown in FIG. 10(b). Thereby, the residual sheet 117r is removed.

ローラー21の表面に貼り付いた残留シート117rは、ローラー21よりも高い粘着性を有するテープ等によって接着されて取り除かれる。これにより、残留シート117rが取り除かれたローラー21は、再利用可能な状態となる。 The residual sheet 117r adhered to the surface of the roller 21 is adhered with a tape or the like having adhesiveness higher than that of the roller 21 and removed. As a result, the roller 21 from which the residual sheet 117r has been removed becomes reusable.

ローラー21表面の接着力は、残留シート117rを接着可能であり、かつ、サイドマージン部117や積層体116がテープTから剥離されない程度であることが好ましい。 The adhesive strength of the surface of the roller 21 is preferably such that the residual sheet 117r can be adhered and the side margin portion 117 and the laminate 116 are not separated from the tape T.

本実施形態では、ローラー21が積層体116同士の隙間に入り込み易いように、ローラー21全体が軟質性材料によって構成されている。ローラー21は、積層体116同士の隙間に入り込むことが可能であり、かつ、残留シート117rを接着可能であれば、その構成は特に限られない。ローラー21の他の構成としては、例えば、表面に粘着性を有する弾性体材料を用いてもよい。 In this embodiment, the roller 21 as a whole is made of a soft material so that the roller 21 can easily enter the gap between the laminates 116 . The configuration of the roller 21 is not particularly limited as long as it can enter the gap between the laminates 116 and adhere the residual sheet 117r. As another configuration of the roller 21, for example, an elastic material having adhesiveness on the surface may be used.

また、ローラー21は、表面に粘着性を有する軟質性材料や弾性体材料からなるシートが巻回された構成としてもよい。これにより、残留シート117rが接着された部分のシートを剥離するだけで、容易にローラー21を再利用可能な状態とすることができる。 Further, the roller 21 may be configured by winding a sheet made of a soft material or an elastic material having adhesiveness on the surface. As a result, the roller 21 can be easily put into a reusable state simply by peeling off the portion of the sheet to which the residual sheet 117r is adhered.

(超音波による残留シート117rの除去方法)
図11は、超音波による残留シート117rの除去方法を示す図である。まず、サイドマージン部117が形成された側面Sが鉛直方向下方を向くように、積層体116のY軸方向の向きを反転させる。
(Method for Removing Remaining Sheet 117r Using Ultrasonic Waves)
FIG. 11 is a diagram showing a method of removing the residual sheet 117r using ultrasonic waves. First, the orientation of the laminate 116 in the Y-axis direction is reversed so that the side surface S on which the side margin portion 117 is formed faces downward in the vertical direction.

次に、図11(a)に示すように、水で満たされた超音波洗浄槽22内に、積層体116を貼り付けたテープTを配置する。なお、超音波洗浄槽22には、図示しない超音波発生機構が備わっている。 Next, as shown in FIG. 11(a), the tape T to which the laminate 116 is attached is placed in the ultrasonic cleaning tank 22 filled with water. The ultrasonic cleaning bath 22 is equipped with an ultrasonic wave generating mechanism (not shown).

続いて、超音波洗浄槽22内に超音波を発生させる。超音波の発生条件としては、残留シート117rが剥がれ落ち、かつ、サイドマージン部117や積層体116がテープTから剥離されない程度であることが好ましい。 Subsequently, ultrasonic waves are generated in the ultrasonic cleaning tank 22 . The conditions for generating ultrasonic waves are preferably such that the residual sheet 117r is peeled off and the side margin portion 117 and the laminate 116 are not peeled off from the tape T. FIG.

超音波の具体的な発生条件としては、例えば、周波数を10kHz~2MHzの範囲とすることができる。 As a specific condition for generating ultrasonic waves, for example, the frequency can be in the range of 10 kHz to 2 MHz.

超音波の発生に伴い、超音波洗浄槽22内にはキャビテーションが発生する。残留シート117r付近でキャビテーションが発生と破裂を繰り返すことにより、衝撃波が発生する。これにより、図11(b)に示すように、残留シート117rが超音波洗浄槽22の底に向かって剥がれ落ちる。これにより、残留シート117rが除去される。 Cavitation occurs in the ultrasonic cleaning bath 22 as the ultrasonic waves are generated. A shock wave is generated by repeating cavitation and rupture in the vicinity of the remaining sheet 117r. As a result, the residual sheet 117r is peeled off toward the bottom of the ultrasonic cleaning tank 22, as shown in FIG. 11(b). Thereby, the residual sheet 117r is removed.

[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
[Other embodiments]
Although the embodiments of the present invention have been described above, it is needless to say that the present invention is not limited to the above-described embodiments and can be modified in various ways.

例えば、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ10について説明したが、本発明は積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。 For example, in the above embodiments, the laminated ceramic capacitor 10 was explained as an example of the laminated ceramic electronic component, but the present invention is applicable to all laminated ceramic electronic components. Examples of such multilayer ceramic electronic components include chip varistors, chip thermistors, and multilayer inductors.

10…積層セラミックコンデンサ
11,111…セラミック素体
12,13,112,113…内部電極
16,116…積層体
17,117…サイドマージン部
117s…サイドマージンシート
117r…残留シート
18,118…容量形成部
19,119…カバー部
20…パルスエアー発生装置
21…ローラー
22…超音波洗浄槽
200…弾性体
T…テープ
DESCRIPTION OF SYMBOLS 10... Laminated ceramic capacitor 11, 111... Ceramic element body 12, 13, 112, 113... Internal electrode 16, 116... Laminated body 17, 117... Side margin part 117s... Side margin sheet 117r... Residual sheet 18, 118... Capacitance formation Part 19, 119... Cover part 20... Pulse air generator 21... Roller 22... Ultrasonic cleaning tank 200... Elastic body T... Tape

Claims (4)

第1方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部電極と、を有する容量形成部と、前記第1方向と直交する第2方向を向いた第1及び第2側面と、前記容量形成部を前記第1方向から覆うカバー部と、を有する積層体を作製し、
前記第1側面が粘着性を有するテープによって保持された前記積層体の前記第2側面でサイドマージンシートを打ち抜いて、前記サイドマージンシートのうち前記積層体の周囲に残留した残留シートを前記テープに接着させ、
前記テープを前記第2側面から剥がすことで前記残留シートの一部を前記テープとともに取り除き、
前記残留シートにおける前記テープとともに取り除かれずに残った部分を除去する
積層セラミック電子部品の製造方法。
a capacitance forming portion having a plurality of ceramic layers laminated in a first direction and a plurality of internal electrodes arranged between the plurality of ceramic layers; fabricating a laminate having first and second side surfaces and a cover portion that covers the capacitance forming portion from the first direction;
A side margin sheet is punched out from the second side of the laminate whose first side is held by an adhesive tape, and the residual sheet remaining around the laminate of the side margin sheets is removed by the tape. to the
removing a portion of the residual sheet along with the tape by peeling the tape from the second side;
A method for manufacturing a multilayer ceramic electronic component, wherein a portion of the residual sheet that has not been removed together with the tape is removed.
請求項1に記載の積層セラミック電子部品の製造方法であって、
前記残った部分を、パルスエアーによって除去する
積層セラミック電子部品の製造方法。
A method for manufacturing a multilayer ceramic electronic component according to claim 1,
A method for manufacturing a multilayer ceramic electronic component, wherein the remaining portion is removed by pulsed air.
請求項1に記載の積層セラミック電子部品の製造方法であって、
前記残った部分を、粘着性を有するローラーによって除去する
積層セラミック電子部品の製造方法。
A method for manufacturing a multilayer ceramic electronic component according to claim 1,
A method for manufacturing a laminated ceramic electronic component, wherein the remaining portion is removed with a roller having adhesiveness.
請求項1に記載の積層セラミック電子部品の製造方法であって、
前記残った部分を、超音波によって除去する
積層セラミック電子部品の製造方法。
A method for manufacturing a multilayer ceramic electronic component according to claim 1,
A method for manufacturing a multilayer ceramic electronic component, wherein the remaining portion is removed by ultrasonic waves.
JP2018034460A 2018-02-28 2018-02-28 Manufacturing method for multilayer ceramic electronic component Active JP7122121B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018034460A JP7122121B2 (en) 2018-02-28 2018-02-28 Manufacturing method for multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018034460A JP7122121B2 (en) 2018-02-28 2018-02-28 Manufacturing method for multilayer ceramic electronic component

Publications (2)

Publication Number Publication Date
JP2019149504A JP2019149504A (en) 2019-09-05
JP7122121B2 true JP7122121B2 (en) 2022-08-19

Family

ID=67849494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018034460A Active JP7122121B2 (en) 2018-02-28 2018-02-28 Manufacturing method for multilayer ceramic electronic component

Country Status (1)

Country Link
JP (1) JP7122121B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7172927B2 (en) * 2019-09-19 2022-11-16 株式会社村田製作所 Laminated ceramic electronic component and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021959A (en) 2006-04-13 2008-01-31 Alps Electric Co Ltd Through-hole machining apparatus of green sheet, and through-hole machining method of the same
JP2012209539A (en) 2011-03-14 2012-10-25 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic component
JP2015070205A (en) 2013-09-30 2015-04-13 株式会社村田製作所 Method of manufacturing micro-electronic component and cleaning apparatus
JP2017157695A (en) 2016-03-02 2017-09-07 太陽誘電株式会社 Manufacturing method of multilayer ceramic electronic component

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186425A (en) * 1995-12-28 1997-07-15 Hitachi Ltd Method for removing dust particle from inner wall of fine via hole and correcting it

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021959A (en) 2006-04-13 2008-01-31 Alps Electric Co Ltd Through-hole machining apparatus of green sheet, and through-hole machining method of the same
JP2012209539A (en) 2011-03-14 2012-10-25 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic component
JP2015070205A (en) 2013-09-30 2015-04-13 株式会社村田製作所 Method of manufacturing micro-electronic component and cleaning apparatus
JP2017157695A (en) 2016-03-02 2017-09-07 太陽誘電株式会社 Manufacturing method of multilayer ceramic electronic component

Also Published As

Publication number Publication date
JP2019149504A (en) 2019-09-05

Similar Documents

Publication Publication Date Title
KR101854519B1 (en) Multilayer ceramic capacitor and method for manufacturing the same
JP6745700B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
US10269498B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP6346910B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
US20170287643A1 (en) Method of Producing Multi-Layer Ceramic Electronic Component and Multi-Layer Ceramic Electronic Component
US10468188B2 (en) Ceramic electronic component and method of producing the same
US11031180B2 (en) Multi-layer ceramic electronic component and method of producing the same
TWI754016B (en) Multilayer Ceramic Capacitors
US20170287642A1 (en) Multi-layer ceramic electronic component and method of producing the same
KR20200099084A (en) Multilayer ceramic capacitor and method for manufacturing the same
JP2020053516A (en) Multilayer ceramic electronic component
CN109712812B (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
JP7304686B2 (en) Multilayer ceramic capacitor manufacturing method and multilayer ceramic capacitor
JP6329978B2 (en) Manufacturing method of multilayer ceramic electronic component
JP7122121B2 (en) Manufacturing method for multilayer ceramic electronic component
JP2019117817A (en) Manufacturing method of laminated ceramic electronic component
JP7122129B2 (en) Manufacturing method for multilayer ceramic electronic component
JP7385374B2 (en) Multilayer ceramic electronic components
JP7328749B2 (en) Laminated ceramic electronic component and manufacturing method thereof
JP7374746B2 (en) Method for manufacturing laminated ceramic electronic components and apparatus for manufacturing laminated ceramic electronic components
JP7213644B2 (en) Manufacturing method for multilayer ceramic electronic component
JP7232010B2 (en) Manufacturing method for multilayer ceramic electronic component
JP2020184593A (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2021118302A (en) Manufacturing method of laminated ceramic electronic component and laminated ceramic electronic component
JP2022105218A (en) Multilayer ceramic electronic component and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220303

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220303

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220707

TRDD Decision of grant or rejection written
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20220715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220808

R150 Certificate of patent or registration of utility model

Ref document number: 7122121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150