JP2019146385A - 給電制御装置 - Google Patents

Abstract

【課題】差動増幅器から適切な電圧が出力される給電制御装置を提供する。【解決手段】給電制御装置では、駆動回路２２がスイッチ２０をオン又はオフに切替えることによって、スイッチ２０を介した給電を制御する。スイッチ２０を介して流れる電流の電流経路に第１抵抗Ｒ１が設けられている。差動増幅器４０は、第１抵抗Ｒ１の両端間の電圧値に応じた電圧を出力する。差動増幅器４０に供給する電力の供給経路の中途と、第１抵抗Ｒ１の上流側の一端との間に第１キャパシタＣ１が接続されている。供給経路の中途と、第１抵抗Ｒ１の下流側の一端との間に第２キャパシタＣ２が接続されている。【選択図】図３

Description

本発明は、給電制御装置に関する。

車両には、バッテリ及び負荷間に接続されるスイッチをオン又はオフに切替えることによって、スイッチを介した給電を制御する給電制御装置（例えば、特許文献１を参照）が搭載されている。特許文献１に記載の給電制御装置では、スイッチを介して流れる電流の電流値を検出する。検出した電流値が所定電圧値以上である場合にスイッチをオフに切替える。これにより、スイッチを介して過電流が流れることが防止される。

特開２０１７−１１８７９１号公報

電流値を検出する構成として、スイッチを介して流れる電流の電流経路に設けられた抵抗の両端間の電圧値を検出する構成がある。抵抗の両端間の電圧値は、スイッチを介して流れる電流の電流値が大きい程、高い。このため、抵抗の両端間の電圧値は、スイッチを介して流れる電流の電流値を示す。

また、差動増幅器を用いて、抵抗の両端間の電圧値を検出することができる。この場合、差動増幅器の第１入力端子に抵抗の一端が接続され、差動増幅器の第２入力端子に抵抗の他端が接続されている。差動増幅器は、第１入力端子及び第２入力端子間の電圧値、即ち、抵抗の両端間の電圧値に応じた電圧を出力する。差動増幅器が出力する電圧の電圧値は、抵抗の両端間の電圧値が高い程、即ち、スイッチを介して流れる電流の電流値が大きい程、高いか又は低い。

差動増幅器は、電力が供給される電力供給端子を有する。電力供給端子はバッテリの正極に接続されている。電力供給端子を介してバッテリから差動増幅器に電力が供給される。

バッテリ及びスイッチを接続する導線に、交流成分が含まれている外乱ノイズが混入する可能性がある。この場合、差動増幅器の電力供給端子、第１入力端子及び第２入力端子夫々に外乱ノイズが入力される。ここで、電力供給端子、第１入力端子及び第２入力端子に入力される外乱ノイズの伝播経路は相互に異なる。このため、電力供給端子、第１入力端子及び第２入力端子夫々に入力される外乱ノイズの波形は相互に異なっており、外乱ノイズが電力供給端子、第１入力端子及び第２入力端子に入力するタイミングも相互に異なっている。

従って、外乱ノイズが混入した場合、差動増幅器に関して、第１入力端子の電位を基準とした電力供給端子の電圧値、及び、第２入力端子の電位を基準とした電力供給端子の電圧値の少なくとも一方が変動する。第１入力端子の電位を基準とした電力供給端子の電圧値、及び、第２入力端子の電位を基準とした電力供給端子の電圧値の少なくとも一方が変動した場合、スイッチを介して流れる電流の電流値に無関係に、差動増幅器が出力する電圧の電圧値が変動する。結果、差動増幅器から誤った電圧が出力される。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、差動増幅器から適切な電圧が出力される給電制御装置を提供することにある。

本発明の一態様に係る給電制御装置は、スイッチをオン又はオフに切替えることによって、前記スイッチを介した給電を制御する給電制御装置であって、前記スイッチを介して流れる電流の電流経路に設けられている抵抗と、前記抵抗の両端間の電圧値に応じた電圧を出力する差動増幅器と、前記差動増幅器に供給する電力の供給経路の中途、及び、前記抵抗の上流側の一端間に接続される第１キャパシタと、前記供給経路の中途、及び、前記抵抗の下流側の一端間に接続される第２キャパシタとを備える。

上記の態様によれば、差動増幅器から適切な電圧が出力される。

実施形態１における電源システムの要部構成を示すブロック図である。 給電制御処理の手順を示すフローチャートである。 電流検出回路の回路図である。 第１キャパシタが設けられていない場合における電源電圧値、第１入力電圧値及び差分値の波形図である。 第１キャパシタが設けられている場合における電源電圧、第１入力電圧値及び差分値の波形図である。 第３キャパシタが設けられていない場合における第１入力電圧値、第２入力電圧値及び差分値の波形図である。 第３キャパシタが設けられている場合における第１入力電圧値、第２入力電圧値及び差分値の波形図である。 実施形態２における電流検出回路の回路図である。 実施形態３における電流検出回路の回路図である。 実施形態４における電流検出回路の回路図である。

［本発明の実施形態の説明］
最初に本発明の実施態様を列挙して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

（１）本発明の一態様に係る給電制御装置は、スイッチをオン又はオフに切替えることによって、前記スイッチを介した給電を制御する給電制御装置であって、前記スイッチを介して流れる電流の電流経路に設けられている抵抗と、前記抵抗の両端間の電圧値に応じた電圧を出力する差動増幅器と、前記差動増幅器に供給する電力の供給経路の中途、及び、前記抵抗の上流側の一端間に接続される第１キャパシタと、前記供給経路の中途、及び、前記抵抗の下流側の一端間に接続される第２キャパシタとを備える。

上記の一態様にあっては、差動増幅器に関して、電力が供給される電力供給端子と、第１抵抗の上流側の一端から電圧が入力される第１入力端子との間では、第１キャパシタを介して、電圧の交流成分が双方向に移動する。結果、電力供給端子又は第１入力端子で外乱ノイズが混入している期間、電力供給端子及び第１入力端子の電圧値は同様に振動し、電力供給端子及び第１入力端子の電圧値の差分値が変動することは殆どない。また、差動増幅器に関して、電力供給端子と、第１抵抗の下流側の一端から電圧が入力される第２入力端子との間では、第２キャパシタを介して、電圧の交流成分が双方向に移動する。結果、電力供給端子又は第２入力端子で外乱ノイズが混入している期間、電力供給端子及び第２入力端子の電圧値は同様に振動し、電力供給端子及び第２入力端子の電圧値の差分値が変動することは殆どない。

以上のことから、外乱ノイズが混入した場合であっても、電力供給端子及び第１入力端子の電圧値の差分値と、電力供給端子及び第２入力端子の電圧値の差分値とは略一定であり、差動増幅器は適切な電圧を出力する。

（２）本発明の一態様に係る給電制御装置は、前記抵抗の上流側の一端に第１端が接続され、前記差動増幅器が出力した電圧の電圧値に応じて、前記第１端及び第２端間の抵抗値が変化する可変抵抗器と、前記可変抵抗器の前記第２端に一端が接続される第２の抵抗とを備え、前記可変抵抗器及び前記第２の抵抗間の接続ノードから電圧が出力される。

上記の一態様にあっては、可変抵抗器及び第２の抵抗によって分圧された電圧が出力され、この電圧の電圧値は、抵抗を介して流れる電流の電流値を示す。

（３）本発明の一態様に係る給電制御装置では、前記可変抵抗器はトランジスタであり、前記第１端及び第２端間の抵抗値は、前記可変抵抗器の制御端に入力される電圧の電圧値に応じて変化し、前記差動増幅器は前記制御端に電圧を出力する。

上記の一態様にあっては、可変抵抗器として、トランジスタが用いられるので、簡単な構成で装置が実現される。

（４）本発明の一態様に係る給電制御装置では、前記第１キャパシタの前記供給経路側の一端は、前記第２キャパシタの前記供給経路側の一端に接続される。

上記の一態様にあっては、第１キャパシタの一端が第２キャパシタの一端に接続されているので、差動増幅器の電力供給端子及び第１入力端子の間において、電圧の交流成分が第２キャパシタを介して移動することはない。更に、差動増幅器の電力供給端子及び第２入力端子の間において、電圧の交流成分が第１キャパシタを介して移動することはない。

（５）本発明の一態様に係る給電制御装置は、第３の抵抗と、第４の抵抗とを備え、前記第１キャパシタは、前記第３の抵抗を介して、前記抵抗の上流側の一端に接続され、前記第２キャパシタは、前記第４の抵抗を介して、前記抵抗の下流側の一端に接続される。

上記の一態様にあっては、第３の抵抗及び第１キャパシタによってＲＣフィルタが形成され、第４の抵抗及び第２キャパシタによってＲＣフィルタが形成される。第１キャパシタ及び第２キャパシタの他端が接地している場合、接地電位を基準とした第１入力端子及び第２入力端子の電圧値は安定する。第１キャパシタ及び第２キャパシタの他端が、接地されていない場合、電力供給端子及び第１入力端子の電圧値の差分値と、電力供給端子及び第２入力端子の電圧値の差分値とは、より安定する。

（６）本発明の一態様に係る給電制御装置では、前記第１キャパシタは、前記第２キャパシタを介して前記供給経路の中途に接続される。

上記の一態様にあっては、第１キャパシタは第２キャパシタを介して供給経路の中途に接続されるので、電力供給端子及び第１入力端子の間において、電圧の交流成分は、第１キャパシタ及び第２キャパシタを介して双方向に移動する。

（７）本発明の一態様に係る給電制御装置では、前記第２キャパシタは、前記第１キャパシタを介して前記供給経路の中途に接続される。

上記の一態様にあっては、第２キャパシタは第１キャパシタを介して供給経路の中途に接続されるので、電力供給端子及び第２入力端子の間において、電圧の交流成分は、第１キャパシタ及び第２キャパシタを介して双方向に移動する。

（８）本発明の一態様に係る給電制御装置は、第１インダクタと、第２インダクタと、前記抵抗の両端間に接続される第３キャパシタとを備え、前記第１キャパシタは、前記第１インダクタを介して、前記抵抗の上流側の一端に接続され、前記第２キャパシタは、前記第２インダクタを介して、前記抵抗の下流側の一端に接続される。

上記の一態様にあっては、第１キャパシタ及び第２キャパシタの一方と、第３キャパシタ、第１インダクタ及び第２インダクタとによって、パイ型のＬＣフィルタが形成されている。このため、第１入力端子及び第２入力端子の電圧値の差分値は安定する。

（９）本発明の一態様に係る給電制御装置は、前記抵抗の両端間に接続される第４キャパシタを備える。

上記の一態様にあっては、第１抵抗の両端間において、電圧の交流成分が第４キャパシタを介して移動する。結果、第１入力端子又は第２入力端子で外乱ノイズが混入している期間、第１入力端子及び第２入力端子の電圧値は同様に振動し、第１入力端子及び第２入力端子の電圧値の差分値が変動することは殆どない。このため、外乱ノイズが混入した場合であっても、第１入力端子及び第２入力端子の電圧値の差分値は略一定であり、差動増幅器は、より適切な電圧を出力する。

［本発明の実施形態の詳細］
本発明の実施形態に係る電源システムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

（実施形態１）
図１は、実施形態１における電源システム１の要部構成を示すブロック図である。電源システム１は、好適に車両に搭載され、バッテリ１０、給電制御装置１１及び負荷１２を備える。バッテリ１０の正極は、給電制御装置１１に接続されている。給電制御装置１１は、更に、負荷１２の一端に接続されている。バッテリ１０の負極と、負荷１２の他端とは接地されている。

バッテリ１０は、給電制御装置１１を介して負荷１２に電力を供給する。負荷１２は車両に搭載された電気機器である。バッテリ１０から負荷１２に電力が供給されている場合、負荷１２は作動する。バッテリ１０から負荷１２への給電が停止した場合、負荷１２は動作を停止する。

給電制御装置１１は、バッテリ１０から負荷１２への給電を制御する。給電制御装置１１には、負荷１２の作動を指示する作動信号と、負荷１２の動作の停止を指示する停止信号とが入力される。給電制御装置１１は、作動信号が入力された場合、バッテリ１０及び負荷１２を電気的に接続する。これにより、バッテリ１０から負荷１２に電力が供給され、負荷１２が作動する。給電制御装置１１は、停止信号が入力された場合、バッテリ１０及び負荷１２の電気的な接続を遮断する。これにより、バッテリ１０から負荷１２への給電が停止し、負荷１２は動作を停止する。

給電制御装置１１は、スイッチ２０、電流検出回路２１、駆動回路２２、マイクロコンピュータ（以下、マイコンという）２３及び導線Ａ１，Ａ２，Ａ３を有する。マイコン２３は、出力部３０、入力部３１，３２、Ａ(Analog)／Ｄ(Digital)変換部３３、記憶部３４及び制御部３５を有する。スイッチ２０は、Ｎチャネル型のＦＥＴ(Field Effect Transistor)である。

スイッチ２０のドレインは、導線Ａ１を介して、バッテリ１０の正極に接続されている。スイッチ２０のソースは、導線Ａ２を介して、電流検出回路２１に接続されている。電流検出回路２１は、更に、負荷１２の一端に接続されている。電流検出回路２１及び駆動回路２２は、導線Ａ３を介してバッテリ１０の正極に接続に接続されている。駆動回路２２は、更に、スイッチ２０のゲートと、マイコン２３の出力部３０とに接続されている。駆動回路２２は、更に、接地されている。電流検出回路２１は、更に、マイコン２３の入力部３１に接続されている。

マイコン２３内では、入力部３１は、更に、Ａ／Ｄ変換部３３に接続されている。出力部３０、入力部３２、Ａ／Ｄ変換部３３、記憶部３４及び制御部３５は、内部バス３６に接続されている。
導線Ａ１，Ａ２，Ａ３夫々は、例えば、回路基板上に形成される導電パターンである。導線Ａ１，Ａ２，Ａ３夫々の等価回路は、図１に示すように、インダクタＬ１，Ｌ２，Ｌ３で表される。導線Ａ１，Ａ２，Ａ３を有することは、インダクタＬ１，Ｌ２，Ｌ３を有することに相当する。

スイッチ２０において、ソースの電位を基準としたゲートの電圧値が一定電圧値以上である場合、ドレイン及びソースを介して電流が流れることが可能である。このとき、スイッチ２０はオンである。スイッチ２０がオンである場合、バッテリ１０及び負荷１２が電気的に接続され、スイッチ２０及び電流検出回路２１を介して、バッテリ１０から負荷１２に電力が供給される。

スイッチ２０において、ソースの電位を基準としたゲートの電圧値が一定電圧値未満である場合、ドレイン及びソースを介して電流は流れることはない。このとき、スイッチ２０はオフである。スイッチ２０がオフである場合、バッテリ１０及び負荷１２の電気的な接続が遮断され、バッテリ１０から負荷１２への給電が停止する。

電流検出回路２１及び駆動回路２２には、バッテリ１０から導線Ａ３を介して電力が供給されている。電流検出回路２１及び駆動回路２２は、バッテリ１０から供給された電力によって作動する。

出力部３０は駆動回路２２にハイレベル電圧又はローレベル電圧を出力している。出力部３０は、制御部３５の指示に従って、駆動回路２２に出力している電圧を、ハイレベル電圧又はローレベル電圧に切替える。

出力部３０が、駆動回路２２に出力している電圧をローレベル電圧からハイレベル電圧に切替えた場合、駆動回路２２は、接地電位を基準としたゲートの電圧値を上昇させる。これにより、スイッチ２０において、ソースの電位を基準としたゲートの電圧値が一定電圧値以上に上昇し、スイッチ２０はオンに切替わる。結果、負荷１２に電力が供給され、負荷１２は作動する。

出力部３０が、駆動回路２２に出力している電圧をハイレベル電圧からローレベル電圧に切替えた場合、駆動回路２２は、接地電位を基準としたゲートの電圧値を低下させる。これにより、スイッチ２０において、ソースの電位を基準としたゲートの電圧値が一定電圧値未満に低下し、スイッチ２０はオフに切替わる。結果、バッテリ１０から負荷１２への給電が停止し、負荷１２は動作を停止する。
以上のように、給電制御装置１１では、駆動回路２２は、スイッチ２０をオン又はオフに切替えることによって、スイッチ２０を介した給電を制御する。

電流検出回路２１は、スイッチ２０を介して負荷１２に流れる電流の電流値（以下、スイッチ電流値という）を検出する。電流検出回路２１は、検出したスイッチ電流値を示すアナログのスイッチ電圧値を、マイコン２３の入力部３１に出力する。入力部３１は、電流検出回路２１からアナログのスイッチ電圧値が入力された場合、入力されたアナログのスイッチ電圧値をＡ／Ｄ変換部３３に出力する。Ａ／Ｄ変換部３３は、アナログのスイッチ電圧値をデジタルのスイッチ電圧値に変換する。制御部３５は、Ａ／Ｄ変換部３３から、デジタルのスイッチ電圧値を取得する。制御部３５が取得したスイッチ電圧値が示すスイッチ電流値は、取得時におけるスイッチ電流値と略一致する。

入力部３２には、作動信号及び停止信号が入力される。入力部３２は、作動信号又は停止信号が入力された場合、入力された信号を制御部３５に通知する。

記憶部３４は不揮発性メモリである。記憶部３４には、コンピュータプログラムＰ１が記憶されている。制御部３５は、一又は複数のＣＰＵ(Central Processing Unit)を有する。制御部３５が有する一又は複数のＣＰＵは、コンピュータプログラムＰ１を実行することによって、スイッチ２０を介したバッテリ１０から負荷１２への給電を制御する給電制御処理を実行する。コンピュータプログラムＰ１は、制御部３５が有する一又は複数のＣＰＵに給電制御処理を実行させるために用いられる。

なお、コンピュータプログラムＰ１は、制御部３５が有する一又は複数のＣＰＵが読み取り可能に、記憶媒体Ｅ１に記憶されていてもよい。この場合、図示しない読み出し装置によって記憶媒体Ｅ１から読み出されたコンピュータプログラムＰ１が記憶部３４に記憶される。記憶媒体Ｅ１は、光ディスク、フレキシブルディスク、磁気ディスク、磁気光ディスク又は半導体メモリ等である。光ディスクは、ＣＤ（Compact Disc）−ＲＯＭ(Read Only Memory)、ＤＶＤ（Digital Versatile Disc）−ＲＯＭ、又は、ＢＤ（Blu-ray(登録商標) Disc）等である。磁気ディスクは、例えばハードディスクである。また、図示しない通信網に接続されている図示しない外部装置からコンピュータプログラムＰ１をダウンロードし、ダウンロードしたコンピュータプログラムＰ１を記憶部３４に記憶してもよい。

図２は給電制御処理の手順を示すフローチャートである。制御部３５は、周期的に給電制御処理を実行する。まず、制御部３５は、入力部３２に作動信号が入力されたか否かを判定する（ステップＳ１）。制御部３５は、作動信号が入力されたと判定した場合（Ｓ１：ＹＥＳ）、ハイレベル電圧への切替えを出力部３０に指示する（ステップＳ２）。これにより、出力部３０は、駆動回路２２に出力している電圧をハイレベル電圧に切替える。結果、駆動回路２２はスイッチ２０をオンに切替え、バッテリ１０から負荷１２に電力が供給され、負荷１２が作動する。

制御部３５は、作動信号が入力されていないと判定した場合（Ｓ１：ＮＯ）、入力部３２に停止信号が入力されたか否かを判定する（ステップＳ３）。制御部３５は、停止信号が入力されたと判定した場合（Ｓ３：ＹＥＳ）、ローレベル電圧への切替えを出力部３０に指示する（ステップＳ４）。これにより、出力部３０は、駆動回路２２に出力している電圧をローレベル電圧に切替える。結果、駆動回路２２はスイッチ２０をオフに切替え、バッテリ１０から負荷１２への給電が停止し、負荷１２が動作を停止する。

制御部３５は、ステップＳ２，Ｓ４の一方を実行した後、又は、停止信号が入力されていないと判定した場合（Ｓ３：ＮＯ）、出力部３０がハイレベル電圧を出力しているか否かを判定する（ステップＳ５）。前述したように、出力部３０がハイレベル電圧を出力している場合、スイッチ２０はオンである。出力部３０がローレベル電圧を出力している場合、スイッチ２０はオフである。

制御部３５は、出力部３０がハイレベル電圧を出力していると判定した場合（Ｓ５：ＹＥＳ）、Ａ／Ｄ変換部３３からデジタルのスイッチ電圧値を取得し（ステップＳ６）、取得したスイッチ電圧値が示すスイッチ電流値が電流閾値以上であるか否かを判定する（ステップＳ７）。電流閾値は、一定値であり、予め設定されている。

制御部３５は、スイッチ電流値が電流閾値以上であると判定した場合（Ｓ７：ＹＥＳ）、ローレベル電圧への切替えを出力部３０に指示する（ステップＳ８）。これにより、出力部３０は、駆動回路２２に出力している電圧をローレベル電圧に切替え、駆動回路２２はスイッチ２０をオフに切替える。
制御部３５は、出力部３０がハイレベル電圧を出力していないと判定した場合（Ｓ５：ＮＯ）、スイッチ電流値が電流閾値未満であると判定した場合（Ｓ７：ＮＯ）、又は、ステップＳ８を実行した後、給電制御処理を終了する。

以上のように、給電制御装置１１では、入力部３２に作動信号が入力した場合、駆動回路２２はスイッチ２０をオンに切替え、負荷１２を作動させる。また、入力部３２に停止信号が入力された場合、駆動回路２２はスイッチ２０をオフに切替え、負荷１２に動作を停止させる。更に、スイッチ電流値が電流閾値以上である場合、スイッチ２０をオフに切替え、スイッチ２０を介して過電流が流れることを防止する。

制御部３５は、ステップＳ８を実行して給電制御処理を終了した場合、所定の条件が満たされるまで、給電制御処理を実行せず、スイッチ２０はオフに維持される。所定の条件は、例えば、給電制御処理が終了してから、入力部３２に停止信号及び作動信号がこの順に入力されることである。

図３は電流検出回路２１の回路図である。電流検出回路２１は、差動増幅器４０、トランジスタ４１、第１キャパシタＣ１、第２キャパシタＣ２、第３キャパシタＣ３、バイパスキャパシタＣ４、第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３、第４抵抗Ｒ４及び導線Ａ４，Ａ５を有する。差動増幅器４０は、所謂オペアンプであり、電力供給端子、ＧＮＤ端子、プラス端子、マイナス端子及び出力端子を有する。トランジスタ４１は、Ｐチャネル型のＦＥＴである。

第１抵抗Ｒ１の一端は、導線Ａ２を介してスイッチ２０のソースに接続されている。第１抵抗Ｒ１の他端は、負荷１２の一端に接続されている。スイッチ２０がオンである場合、電流は、バッテリ１０の正極から、導線Ａ１、スイッチ２０、導線Ａ２、第１抵抗Ｒ１及び負荷１２の順に流れる。従って、第１抵抗Ｒ１は、スイッチ２０を介して流れる電流の電流経路に設けられている。第１抵抗Ｒ１は、所謂シャント抵抗である。

第１抵抗Ｒ１の両端間に第３キャパシタＣ３が接続されている。第１抵抗Ｒ１の上流側の一端は、更に、導線Ａ４及び第３抵抗Ｒ３を介して差動増幅器４０のマイナス端子に接続されている。第１抵抗Ｒ１の下流側の一端は、更に、導線Ａ５及び第４抵抗Ｒ４を介して、差動増幅器４０のプラス端子に接続されている。差動増幅器４０の出力端子は、トランジスタ４１のゲートに接続されている。第３キャパシタＣ３は第４キャパシタとしても機能する。

差動増幅器４０のマイナス端子は、更に、トランジスタ４１のソースに接続されている。従って、トランジスタ４１のソースは、第３抵抗Ｒ３及び導線Ａ４を介して、第１抵抗Ｒ１の上流側の一端に接続されている。トランジスタ４１のドレインに、第２抵抗Ｒ２の一端が接続されている。第２抵抗Ｒ２の他端は接地されている。トランジスタ４１のドレインと第２抵抗Ｒ２の一端との間の接続ノードは、マイコン２３の入力部３１に接続されている。差動増幅器４０のマイナス端子は、更に、第１キャパシタＣ１の一端に接続されている。差動増幅器４０のプラス端子は、更に、第２キャパシタＣ２の一端に接続されている。従って、第１キャパシタＣ１の一端は、第３抵抗Ｒ３を介して、第１抵抗Ｒ１の上流側の一端に接続され、第２キャパシタＣ２の一端は、第４抵抗Ｒ４を介して、第１抵抗Ｒ１の下流側の一端に接続されている。第１キャパシタＣ１及び第２キャパシタＣ２の他端も接地されている。

差動増幅器４０の電力供給端子は、導線Ａ３を介してバッテリ１０の正極に接続されている。差動増幅器４０のＧＮＤ端子は接地されている。差動増幅器４０の電力供給端子は、更に、バイパスキャパシタＣ４の一端に接続され、バイパスキャパシタＣ４の他端は接地されている。
導線Ａ４，Ａ５夫々は、導線Ａ１，Ａ２，Ａ３と同様に、例えば、回路基板上に形成される導電パターンである。導線Ａ４，Ａ５夫々の等価回路は、インダクタＬ４，Ｌ５で表される。従って、第１キャパシタＣ１の一端は、インダクタＬ４を介して、第１抵抗Ｒ１の上流側の一端に接続され、第２キャパシタＣ２の一端は、インダクタＬ５を介して、第１抵抗Ｒ１の下流側の一端に接続されている。導線Ａ４，Ａ５を有することは、インダクタＬ４，Ｌ５を有することに相当する。インダクタＬ４は第１インダクタとして機能し、インダクタＬ５は第２インダクタとして機能する。

バッテリ１０は、導線Ａ３を介して、差動増幅器４０に電力を供給する。このとき、電流は、差動増幅器４０の電力供給端子に入力され、差動増幅器４０のＧＮＤ端子から出力される。従って、バイパスキャパシタＣ４の一端は、差動増幅器４０に供給する電力の供給経路の中途に接続されている。

第１キャパシタＣ１及び第２キャパシタＣ２の他端は、バイパスキャパシタＣ４を介して供給経路の中途に接続されている。従って、第１キャパシタＣ１は、差動増幅器４０に供給する電力の供給経路の中途と、第１抵抗Ｒ１の上流側の一端との間に接続されている。第２キャパシタＣ２は、差動増幅器４０に供給する電力の供給経路の中途と、第１抵抗Ｒ１の下流側の一端との間に接続されている。第１キャパシタＣ１及び第２キャパシタＣ２の他端は接地されているので、第１キャパシタＣ１の供給経路側の一端は、第２キャパシタＣ２の供給経路側の一端に接続されている。

差動増幅器４０は、第１抵抗Ｒ１の両端間の電圧値に応じた電圧をトランジスタ４１のゲートに出力する。差動増幅器４０において、マイナス端子の電位を基準としたプラス端子の電圧値は、第１抵抗Ｒ１の両端間の電圧値が高い程、低い。第１抵抗Ｒ１の両端間の電圧値がゼロＶである場合、マイナス端子の電位を基準としたプラス端子の電圧値は、ゼロＶであり、最も高い。差動増幅器４０がゲートに出力する電圧の電圧値は、マイナス端子の電位を基準としたプラス端子の電圧値が高い程、即ち、第１抵抗Ｒ１の両端間の電圧値が高い程、低い。

トランジスタ４１は可変抵抗器として機能する。トランジスタ４１において、ソースの電位を基準としたゲートの電圧値が低い程、ソース及びドレイン間の抵抗値は低い。ソース電位を基準としたゲートの電圧値が高い程、ソース及びドレイン間の抵抗値は高い。トランジスタ４１のソース、ドレイン及びゲート夫々は、第１端、第２端及び制御端として機能する。

差動増幅器４０がトランジスタ４１のゲートに出力した電圧の電圧値が低い程、即ち、第１抵抗Ｒ１の両端間の電圧値が高い程、ソース電位を基準としたゲートの電圧値が低く、トランジスタ４１のソース及びドレイン間の抵抗値は小さい。

第１抵抗Ｒ１の両端間の電圧値は、第１抵抗Ｒ１を流れる電流の電流値と、第１抵抗Ｒ１の抵抗値との積で表される。第３抵抗Ｒ３の抵抗値は、第１抵抗Ｒ１の抵抗値よりも十分に大きい。このため、スイッチ２０を介して流れた電流の略全てが第１抵抗Ｒ１を流れる。このため、第１抵抗Ｒ１を流れる電流の電流値は、スイッチ２０を介して流れる電流の電流値、即ち、スイッチ電流値と略一致する。

また、第１抵抗Ｒ１の抵抗値は一定である。このため、第１抵抗Ｒ１の両端間の電圧値は、スイッチ電流値が大きい程、高い。従って、スイッチ電流値が大きい程、トランジスタ４１のソース及びドレイン間の抵抗値は小さい。

なお、第４抵抗Ｒ４の抵抗値も、第３抵抗Ｒ３の抵抗値と同様に、第１抵抗Ｒ１の抵抗値よりも十分に大きい。このため、第１抵抗Ｒ１を介して流れる電流の略全て、即ち、スイッチ２０を介して流れる電流の略全てが負荷１２に流れる。

スイッチ２０がオンである場合、第３抵抗Ｒ３及びトランジスタ４１の合成抵抗と、第２抵抗Ｒ２とは、バッテリ１０の出力電圧を分圧する。第３抵抗Ｒ３及びトランジスタ４１の合成抵抗と、第２抵抗Ｒ２とが分圧した電圧は、トランジスタ４１及び第２抵抗Ｒ２間の接続ノードからマイコン２３の入力部３１に出力される。入力部３１には、第３抵抗Ｒ３及びトランジスタ４１の合成抵抗と、第２抵抗Ｒ２とが分圧した電圧の電圧値が、アナログのスイッチ電圧値として入力される。合成抵抗は、第３抵抗Ｒ３の抵抗値と、トランジスタ４１のソース及びドレイン間の抵抗値との和で表される。

スイッチ電流値が大きい場合、第１抵抗Ｒ１の両端間の電圧値が高く、トランジスタ４１のソース及びドレイン間の抵抗値が小さい。このため、スイッチ電圧値は高い。スイッチ電流値が小さい場合、第１抵抗Ｒ１の両端間の電圧値が低く、トランジスタ４１のソース及びドレイン間の抵抗値は大きい。このため、スイッチ電圧値は低い。

第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３夫々の抵抗値を、ｒ１、ｒ２及びｒ３と記載する。第１抵抗Ｒ１を流れる電流の電流値をＩｒと記載する。この場合、スイッチ電圧値Ｖｓは、下記の式で表され、電流値Ｉｒを示す。スイッチ電圧値Ｖｓは、接地電位を基準とした電圧値である。
Ｖｓ＝（Ｉｒ・ｒ１・ｒ２）／ｒ３

前述したように、スイッチ２０を介して流れる電流の略全てが第１抵抗Ｒ１に流れる。このため、電流値Ｉｒをスイッチ電流値Ｉｓに置き換えることができる。従って、下記の式が成り立つ。
Ｖｓ＝（Ｉｓ・ｒ１・ｒ２）／ｒ３
抵抗値ｒ１，ｒ２，ｒ３夫々は一定値である。このため、スイッチ電圧値Ｖｓは、スイッチ電流値Ｉｓに比例し、スイッチ電流値Ｉｓを示す。

以下では、接地電位を基準とした差動増幅器４０の電力供給端子の電圧値を電源電圧値と記載する。また、接地電位を基準とした差動増幅器４０のマイナス端子及びプラス端子夫々の電圧値を第１入力電圧値及び第２入力電圧値と記載する。電源電圧値、第１入力電圧値及び第２入力電圧値夫々をＶｐ、Ｖｉ１及びＶｉ２で表す。

バイパスキャパシタＣ４は電源電圧値Ｖｐの変動を抑制する。

第１キャパシタＣ１の作用を説明する。図４は、第１キャパシタＣ１が設けられていない場合における電源電圧値Ｖｐ、第１入力電圧値Ｖｉ１及び差分値の波形図である。図４に示す差分値は、電源電圧値Ｖｐから第１入力電圧値Ｖｉ１を減算することによって算出される値である。横軸は時間を示す。

電源システム１では、交流成分が含まれている外乱ノイズが混入する。外乱ノイズは、例えば、携帯電話機が出力する電磁波である。この電磁波は、例えば、２ＧＨｚ帯の周波数成分を有する。スイッチ２０がオンである状態で外乱ノイズが導線Ａ３に混入したと仮定する。この場合、外乱ノイズの一部は、差動増幅器４０の電力供給端子に入力される。これにより、差動増幅器４０の電力供給端子に入力される電圧に交流成分が含まれ、電源電圧値Ｖｐは図４に示すように変動する。

また、外乱ノイズの他の一部は、導線Ａ１、スイッチ２０、導線Ａ２，Ａ４及び第３抵抗Ｒ３の順に伝播し、差動増幅器４０のマイナス端子に入力する。これにより、差動増幅器４０のマイナス端子に入力された電圧に交流成分が含まれ、第１入力電圧値Ｖｉ１も図４に示すように変動する。

まず、差動増幅器４０の電力供給端子に入力される外乱ノイズと、差動増幅器４０のマイナス端子に入力される外乱ノイズとが伝播する距離が互いに異なる。このため、電源電圧値Ｖｐ及び第１入力電圧値Ｖｉ１が外乱ノイズによって変動するタイミングが互いに異なる。更に、差動増幅器４０の電力供給端子に入力される外乱ノイズが通過する素子のインピーダンスは、差動増幅器４０のマイナス端子に入力される外乱ノイズが通過する素子のインピーダンスと異なる。このため、差動増幅器４０の電力供給端子に入力される外乱ノイズが混入した部分における波形は、差動増幅器４０のマイナス端子に入力される外乱ノイズが混入した部分における波形と互いに異なる。

結果、電源電圧値Ｖｐ及び第１入力電圧値Ｖｉ１の差分値は、一定に保たれず、外乱ノイズによって図４に示すように変動する。従って、外乱ノイズが混入した場合、差動増幅器４０が出力している電圧の電圧値は、スイッチ電流値Ｉｓとは無関係に変動し、スイッチ電圧値Ｖｓも変動する。差動増幅器４０は、誤った電圧を出力する。

図５は、第１キャパシタＣ１が設けられている場合における電源電圧値Ｖｐ、第１入力電圧値Ｖｉ１及び差分値の波形図である。図５に示す差分値も、電源電圧値Ｖｐから第１入力電圧値Ｖｉ１を減算することによって算出される値である。横軸は時間を示す。

第１キャパシタＣ１が設けられている場合、図４において矢印で示すように、差動増幅器４０の電力供給端子及びマイナス端子間で、第１キャパシタＣ１及びバイパスキャパシタＣ４を介して、電圧の交流成分が双方向に移動する。結果、図５に示すように、電源電圧値Ｖｐ及び第１入力電圧値Ｖｉ１は、電力供給端子又はマイナス端子で外乱ノイズが混入している期間、同様に振動し、電源電圧値Ｖｐ及び第１入力電圧値Ｖｉ１の差分値が変動することは殆どない。差分値は略一定である。

次に、第２キャパシタＣ２の作用を説明する。第２キャパシタＣ２は、第１キャパシタＣ１と同様に作用する。スイッチ２０がオンである状態で外乱ノイズが導線Ａ３に混入したと仮定する。この場合、外乱ノイズの一部は、差動増幅器４０の電力供給端子に入力される。これにより、差動増幅器４０の電力供給端子に入力された電圧に交流成分が含まれ、電源電圧値Ｖｐは変動する。また、外乱ノイズの他の一部は、導線Ａ１、スイッチ２０、導線Ａ２、第１抵抗Ｒ１、導線Ａ５及び第４抵抗Ｒ４の順に伝播し、差動増幅器４０のプラス端子に入力する。これにより、差動増幅器４０のプラス端子に入力された電圧に交流成分が含まれ、第２入力電圧値Ｖｉ２は、第１入力電圧値Ｖｉ１と同様に変動する。

第２キャパシタＣ２が設けられていない場合、差動増幅器４０の電力供給端子に入力される外乱ノイズと、差動増幅器４０のプラス端子に入力される外乱ノイズとが伝播する伝播経路が互いに異なる。このため、電源電圧値Ｖｐ及び第２入力電圧値Ｖｉ２が外乱ノイズによって変動するタイミングが互いに異なる。更に、差動増幅器４０の電力供給端子に入力される外乱ノイズが混入した部分における波形は、差動増幅器４０のプラス端子に入力される外乱ノイズが混入した部分における波形と互いに異なる。結果、外乱ノイズが混入した場合、差動増幅器４０が出力している電圧の電圧値は、スイッチ電流値Ｉｓとは無関係に変動し、スイッチ電圧値Ｖｓも変動する。差動増幅器４０は、誤った電圧を出力する。

第２キャパシタＣ２が設けられている場合、差動増幅器４０の電力供給端子及びプラス端子間で、第２キャパシタＣ２及びバイパスキャパシタＣ４を介して、電圧の交流成分が双方向に移動する。結果、電源電圧値Ｖｐ及び第２入力電圧値Ｖｉ２は、電力供給端子又はプラス端子で外乱ノイズが混入している期間、同様に振動し、電源電圧値Ｖｐ及び第２入力電圧値Ｖｉ２の差分値が変動することは殆どない。差分値は略一定である。

以上のように、第１キャパシタＣ１及び第２キャパシタＣ２が設けられている場合においては、たとえ、外乱ノイズが混入したときであっても、電源電圧値Ｖｐ及び第１入力電圧値Ｖｉ１の差分値と、電源電圧値Ｖｐ及び第２入力電圧値Ｖｉ２の差分値とは略一定である。このため、差動増幅器４０は、第１抵抗Ｒ１の両端間の電圧に応じた適切な電圧を出力し、スイッチ電圧値Ｖｓは、第１抵抗Ｒ１の両端間の電圧値、即ち、スイッチ電流値Ｉｓを正確に示す。

次に、第３キャパシタＣ３の作用を説明する。図６は、第３キャパシタＣ３が設けられていない場合における第１入力電圧値Ｖｉ１、第２入力電圧値Ｖｉ２及び差分値の波形図である。図６に示す差分値は、第１入力電圧値Ｖｉ１から第２入力電圧値Ｖｉ２を減算することによって算出される値である。横軸は時間を示す。

スイッチ２０がオンである状態で外乱ノイズが導線Ａ２に混入したと仮定する。この場合、外乱ノイズの一部は、導線Ａ４及び第３抵抗Ｒ３を介して差動増幅器４０のマイナス端子に入力される。これにより、差動増幅器４０のマイナス端子に入力される電圧に交流成分が含まれ、第１入力電圧値Ｖｉ１は変動する。また、外乱ノイズの他の一部は、第１抵抗Ｒ１、導線Ａ５及び第４抵抗Ｒ４を介して差動増幅器４０のマイナス端子に入力される。これにより、差動増幅器４０のプラス端子に入力される電圧に交流成分が含まれ、第２入力電圧値Ｖｉ２も変動する。

まず、差動増幅器４０のマイナス端子に入力される外乱ノイズと、差動増幅器４０のプラス端子に入力される外乱ノイズとが伝播する距離が互いに異なる。このため、第１入力電圧値Ｖｉ１及び第２入力電圧値Ｖｉ２が外乱ノイズによって変動するタイミングが互いに異なる。更に、差動増幅器４０のマイナス端子に入力される外乱ノイズが通過する素子のインピーダンスは、差動増幅器４０のプラス端子に入力される外乱ノイズが通過する素子のインピーダンスと異なる。このため、差動増幅器４０のマイナス端子に入力される外乱ノイズが混入した部分における波形は、差動増幅器４０のプラス端子に入力される外乱ノイズが混入した部分における波形と互いに異なる。

結果、第１入力電圧値Ｖｉ１及び第２入力電圧値Ｖｉ２の差分値は、図６に示すように変動する。従って、外乱ノイズが混入した場合、差動増幅器４０が出力している電圧の電圧値は、スイッチ電流値Ｉｓとは無関係に変動し、スイッチ電圧値Ｖｓも変動する。差動増幅器４０は、誤った電圧を出力する。

図７は、第３キャパシタＣ３が設けられている場合における第１入力電圧値Ｖｉ１、第２入力電圧値Ｖｉ２及び差分値の波形図である。図７に示す差分値も、第１入力電圧値Ｖｉ１から第２入力電圧値Ｖｉ２を減算することによって算出される値である。横軸は時間を示す。

第３キャパシタＣ３が設けられている場合、図６において矢印で示すように、第１抵抗Ｒ１の両端間で、第３キャパシタＣ３を介して、電圧の交流成分が双方向に移動する。結果、図７に示すように、マイナス端子又はプラス端子で外乱ノイズが混入している期間、第１入力電圧値Ｖｉ１及び第２入力電圧値Ｖｉ２は同様に振動し、第１入力電圧値Ｖｉ１及び第２入力電圧値Ｖｉ２の差分値が変動することは殆どない。差分値は略一定である。

従って、第３キャパシタＣ３が設けられている場合においては、たとえ、外乱ノイズが混入したときであっても、第１入力電圧値Ｖｉ１及び第２入力電圧値Ｖｉ２の差分値は略一定である。このため、差動増幅器４０は、第１抵抗Ｒ１の両端間の電圧に応じたより適切な電圧を出力し、スイッチ電圧値Ｖｓは、第１抵抗Ｒ１の両端間の電圧値、即ち、スイッチ電流値Ｉｓをより正確に示す。

給電制御装置１１では、可変抵抗器としてトランジスタ４１が用いられている。このため、給電制御装置１１は、簡単な構成で実現される。
また、第１キャパシタＣ１の他端が第２キャパシタＣ２の他端に接続されている。このため、差動増幅器４０の電力供給端子及び第１入力端子間において、電圧の交流成分が第２キャパシタＣ２を介して移動することはない。更に、差動増幅器４０の電力供給端子及び第２入力端子間において、電圧の交流成分が第１キャパシタＣ１を介して移動することはない。

更に、第３抵抗Ｒ３及び第１キャパシタＣ１によって、ＲＣフィルタが形成され、第４抵抗Ｒ４及び第２キャパシタＣ２によって、もう１つのＲＣフィルタが形成されている。また、第１キャパシタＣ１及び第２キャパシタＣ２の他端は接地されている。このため、接地電位を基準とした第１入力電圧値Ｖｉ１及び第２入力電圧値Ｖｉ２夫々は安定する。

（実施形態２）
図８は、実施形態２における電流検出回路２１の回路図である。
以下では、実施形態２について、実施形態１と異なる点を説明する。後述する構成を除く他の構成は実施形態１と共通している。このため、実施形態１と共通する構成部には、実施形態１と同一の参照符号を付してその説明を省略する。

実施形態２を実施形態１と比較した場合、給電制御装置１１が有する電流検出回路２１の第１キャパシタＣ１の接続が異なる。実施形態２では、実施形態１と同様に、第１キャパシタＣ１の一端は、第３抵抗Ｒ３及び導線Ａ４を介して、第１抵抗Ｒ１の上流側の一端に接続されている。第１キャパシタＣ１の他端は、第２キャパシタＣ２の一端に接続されている。実施形態１で述べたように、バイパスキャパシタＣ４の一端は、差動増幅器４０に供給する電力の供給経路の中途に接続されている。第２キャパシタＣ２及びバイパスキャパシタＣ４の他端は接地されている。従って、第１キャパシタＣ１の他端は、第２キャパシタＣ２及びバイパスキャパシタＣ４を介して、供給経路の中途に接続されている。

以上のように構成された実施形態２における給電制御装置１１では、差動増幅器４０の電力供給端子及びマイナス端子間で、第１キャパシタＣ１、第２キャパシタＣ２及びバイパスキャパシタＣ４を介して、電圧の交流成分が双方向に移動する。結果、実施形態１と同様に、電源電圧値Ｖｐ及び第１入力電圧値Ｖｉ１は、外乱ノイズが混入している期間、同様に振動し、電源電圧値Ｖｐ及び第１入力電圧値Ｖｉ１の差分値が変動することは殆どない。

更に、第１キャパシタＣ１、第３キャパシタＣ３及びインダクタＬ４，Ｌ５によって、パイ型のＬＣフィルタが形成されている。このため、第１入力電圧値Ｖｉ１及び第２入力電圧値Ｖｉ２の差分値は、より安定する。

実施形態２における給電制御装置１１は、実施形態１における給電制御装置１１が奏する効果の中で、下記の効果を除く他の効果を同様に奏する。除かれる効果は、第１キャパシタＣ１の供給経路側の一端が第２キャパシタＣ２の供給経路側の一端に接続していることによって得られる効果、第３抵抗Ｒ３及び第１キャパシタＣ１によって、ＲＣフィルタが形成されることによって得られる効果、並びに、第４抵抗Ｒ４及び第２キャパシタＣ２によって、もう１つのＲＣフィルタが形成されることによって得られる効果である。
なお、実施形態２において、インダクタＬ４，Ｌ５夫々は、導線Ａ４，Ａ５に含まれるインダクタ成分に限定されず、素子であってもよい。

（実施形態３）
図９は、実施形態３における電流検出回路２１の回路図である。
以下では、実施形態３について、実施形態１と異なる点を説明する。後述する構成を除く他の構成は実施形態１と共通している。このため、実施形態１と共通する構成部には、実施形態１と同一の参照符号を付してその説明を省略する。

実施形態３を実施形態１と比較した場合、給電制御装置１１が有する電流検出回路２１の第１キャパシタＣ１及び第２キャパシタＣ２の接続が異なる。実施形態３では、実施形態１と同様に、第１キャパシタＣ１の一端は、第３抵抗Ｒ３及び導線Ａ４を介して、第１抵抗Ｒ１の上流側の一端に接続され、第２キャパシタＣ２の一端は、第４抵抗Ｒ４及び導線Ａ５を介して、第１抵抗Ｒ１の下流側の一端に接続されている。第１キャパシタＣ１及び第２キャパシタＣ２の他端は、バイパスキャパシタＣ４を介さずに、差動増幅器４０の電力供給端子に接続されている。第１キャパシタＣ１及び第２キャパシタＣ２の他端は接地されていない。

実施形態１で述べたように、バッテリ１０は、導線Ａ３を介して、差動増幅器４０に電力を供給する。このとき、電流は、差動増幅器４０の電力供給端子に入力され、差動増幅器４０のＧＮＤ端子から出力される。従って、第１キャパシタＣ１及び第２キャパシタＣ２の他端は、差動増幅器４０に供給される電力の供給経路の中途に接続されている。第１キャパシタＣ１の供給経路側の一端は、第２キャパシタＣ２の供給経路側の一端に接続されている。

以上のように構成された実施形態３における給電制御装置１１では、差動増幅器４０の電力供給端子及びマイナス端子間で、第１キャパシタＣ１を介して、電圧の交流成分が双方向に移動する。また、差動増幅器４０の電力供給端子及びプラス端子間で、第２キャパシタＣ２を介して、電圧の交流成分が双方向に移動する。

また、実施形態１と同様に、第３抵抗Ｒ３及び第１キャパシタＣ１によって、ＲＣフィルタが形成され、第４抵抗Ｒ４及び第２キャパシタＣ２によって、もう１つのＲＣフィルタが形成されている。更に、第１キャパシタＣ１及び第２キャパシタＣ２の他端は、接地されず、差動増幅器４０に供給される電力の供給経路の中途に接続されている。このため、電源電圧値Ｖｐ及び第１入力電圧値Ｖｉ１の差分値と、電源電圧値Ｖｐ及び第２入力電圧値Ｖｉ２の差分値とは、より安定する。

実施形態３における給電制御装置１１は、実施形態１における給電制御装置１１が奏する効果の中で、第３抵抗Ｒ３及び第１キャパシタＣ１によって、ＲＣフィルタが形成されることによって得られる効果と、第４抵抗Ｒ４及び第２キャパシタＣ２によって、もう１つのＲＣフィルタが形成されることによって得られる効果とを除く他の効果を同様に奏する。

（実施形態４）
図１０は、実施形態４における電流検出回路２１の回路図である。
以下では、実施形態４について、実施形態３と異なる点を説明する。後述する構成を除く他の構成は実施形態３と共通している。このため、実施形態３と共通する構成部には、実施形態３と同一の参照符号を付してその説明を省略する。

実施形態４を実施形態３と比較した場合、給電制御装置１１が有する電流検出回路２１の第２キャパシタＣ２の接続が異なる。実施形態４では、実施形態３と同様に、第２キャパシタＣ２の一端は、第４抵抗Ｒ４及び導線Ａ５を介して、第１抵抗Ｒ１の下流側の一端に接続されている。第２キャパシタＣ２の他端は、第１キャパシタＣ１の一端に接続されている。実施形態３で述べたように、第１キャパシタＣ１の他端は、差動増幅器４０に供給される電力の供給経路の中途に接続されている。従って、第２キャパシタＣ２の他端は、第１キャパシタＣ１を介して給電経路の中途に接続されている。

以上のように構成された実施形態４における給電制御装置１１では、差動増幅器４０の電力供給端子及びプラス端子間で、第１キャパシタＣ１及び第２キャパシタＣ２を介して、電圧の交流成分が双方向に移動する。結果、実施形態３と同様に、電源電圧値Ｖｐ及び第２入力電圧値Ｖｉ２は、外乱ノイズが混入している期間、同様に振動し、電源電圧値Ｖｐ及び第２入力電圧値Ｖｉ２の差分値が変動することは殆どない。

更に、第２キャパシタＣ２、第３キャパシタＣ３及びインダクタＬ４，Ｌ５によって、パイ型のＬＣフィルタが形成されている。このため、第１入力電圧値Ｖｉ１及び第２入力電圧値Ｖｉ２の差分値は、より安定する。

実施形態４における給電制御装置１１は、実施形態３における給電制御装置１１が奏する効果の中で、下記の効果を除く他の効果を同様に奏する。除かれる効果は、第２キャパシタＣ２の他端が第１キャパシタＣ１を介さずに供給経路の中途に接続することによって得られる効果、第３抵抗Ｒ３及び第１キャパシタＣ１によって、ＲＣフィルタが形成されることによって得られる効果、並びに、第４抵抗Ｒ４及び第２キャパシタＣ２によって、もう１つのＲＣフィルタが形成されることによって得られる効果である。
なお、実施形態４において、実施形態２と同様に、インダクタＬ４，Ｌ５夫々は、導線Ａ４，Ａ５に含まれるインダクタ成分に限定されず、素子であってもよい。

なお、実施形態１〜４において、トランジスタ４１は、Ｐチャネル型のＦＥＴに限定されず、例えば、ＰＮＰ型のバイポーラトランジスタであってもよい。この場合、ＰＮＰ型のバイポーラトランジスタのエミッタ、コレクタ及びベース夫々は、Ｐチャネル型のＦＥＴのソース、ドレイン及びゲートに対応する。

更に、トランジスタ４１は、Ｎチャネル型のＦＥＴであってもよい。この場合、差動増幅器４０のプラス端子が第３抵抗Ｒ３及び導線Ａ４を介して第１抵抗Ｒ１の上流側の一端に接続され、差動増幅器４０のマイナス端子が第４抵抗Ｒ４及び導線Ａ５を介して第１抵抗Ｒ１の下流側の一端に接続される。差動増幅器４０が出力する電圧の電圧値は、第１抵抗Ｒ１の両端間の電圧値が高い程、高い。トランジスタ４１のドレインは、差動増幅器４０のプラス端子に接続され、トランジスタ４１のソースは第２抵抗Ｒ２の一端に接続される。

トランジスタ４１のドレイン及びソース間の抵抗値は、ソースの電位を基準としたゲートの電圧値、即ち、差動増幅器４０が出力している電圧の電圧値が高い程、小さい。トランジスタ４１及び第２抵抗Ｒ２間の接続ノードからマイコン２３の入力部３１に電圧が出力される。トランジスタ４１のドレイン及びソース間の抵抗値が小さい程、スイッチ電圧値は大きい。このように構成された給電制御装置１１も、実施形態１〜４と同様の効果を奏する。

また、トランジスタ４１は、ＮＰＮ型のバイポーラトランジスタ又はＩＧＢＴ(Insulated Gate Bipolar Transistor)等であってもよい。ＮＰＮのバイポーラトランジスタのコレクタ、エミッタ及びベース夫々は、Ｎチャネル型のＦＥＴのドレイン、ソース及びゲートに対応する。ＩＧＢＴのコレクタ、エミッタ及びゲート夫々は、Ｎチャネル型のＦＥＴのドレイン、ソース及びゲートに対応する。

更に、第３キャパシタＣ３は、間接的に第１抵抗Ｒ１の両端間に接続されてもよい。一例として、第３キャパシタＣ３の一端が第３抵抗Ｒ３及び導線Ａ４を介して第１抵抗Ｒ１の一端に接続され、第３キャパシタＣ３の他端が第４抵抗Ｒ４及び導線Ａ５を介して第１抵抗Ｒ１の他端に接続されてもよい。他の一例として、第３キャパシタＣ３の一端が導線Ａ４を介して第１抵抗Ｒ１の一端に接続され、第３キャパシタＣ３の他端が導線Ａ５を介して第１抵抗Ｒ１の他端に接続されてもよい。前述した２つの例に関して、実施形態２，４夫々では、パイ型のＬＣフィルタを形成するために、第３キャパシタＣ３とは異なるキャパシタを直接的に第１抵抗Ｒ１の両端間に接続してもよい。このキャパシタは第４キャパシタとして機能する。

更に、実施形態１〜４において、スイッチ２０は、Ｎチャネル型のＦＥＴに限定されず、Ｐチャネル型のＦＥＴ、バイポーラトランジスタ又はリレー接点等であってもよい。
また、過電流が流れることを防止する構成は、マイコン２３を用いたソフトウェアの構成に限定されず、例えば、コンパレータを用いたハードウェアの構成であってもよい。この場合、コンパレータは、電流検出回路２１が出力した電圧の電圧値を一定電圧値と比較し、比較結果に応じてハイレベル電圧又はローレベル電圧を出力する。電流検出回路２１が出力した電圧の電圧値が一定電圧値以上であることを、コンパレータの出力電圧が示している場合、駆動回路２２はスイッチ２０をオフに切替える。

開示された実施形態１〜４はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

１ 電源システム
１０ バッテリ
１１ 給電制御装置
１２ 負荷
２０ スイッチ
２１ 電流検出回路
２２ 駆動回路
２３ マイコン
３０ 出力部
３１，３２ 入力部
３３ Ａ／Ｄ変換部
３４ 記憶部
３５ 制御部
３６ 内部バス
４０ 差動増幅器
４１ トランジスタ（可変抵抗器）
Ａ１，Ａ２，Ａ３，Ａ４ 導線
Ｃ１ 第１キャパシタ
Ｃ２ 第２キャパシタ
Ｃ３ 第３キャパシタ（第４キャパシタ）
Ｃ４ バイパスキャパシタ
Ｅ１ 記憶媒体
Ｌ１，Ｌ２，Ｌ３ インダクタ
Ｌ４ インダクタ（第１インダクタ）
Ｌ５ インダクタ（第２インダクタ）
Ｐ１ コンピュータプログラム
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ３ 第３抵抗
Ｒ４ 第４抵抗

Claims (9)

1. スイッチをオン又はオフに切替えることによって、前記スイッチを介した給電を制御する給電制御装置であって、
   前記スイッチを介して流れる電流の電流経路に設けられている抵抗と、
   前記抵抗の両端間の電圧値に応じた電圧を出力する差動増幅器と、
   前記差動増幅器に供給する電力の供給経路の中途、及び、前記抵抗の上流側の一端間に接続される第１キャパシタと、
   前記供給経路の中途、及び、前記抵抗の下流側の一端間に接続される第２キャパシタと
   を備える給電制御装置。
2. 前記抵抗の上流側の一端に第１端が接続され、前記差動増幅器が出力した電圧の電圧値に応じて、前記第１端及び第２端間の抵抗値が変化する可変抵抗器と、
   前記可変抵抗器の前記第２端に一端が接続される第２の抵抗と
   を備え、
   前記可変抵抗器及び前記第２の抵抗間の接続ノードから電圧が出力される
   請求項１に記載の給電制御装置。
3. 前記可変抵抗器はトランジスタであり、
   前記第１端及び第２端間の抵抗値は、前記可変抵抗器の制御端に入力される電圧の電圧値に応じて変化し、
   前記差動増幅器は前記制御端に電圧を出力する
   請求項２に記載の給電制御装置。
4. 前記第１キャパシタの前記供給経路側の一端は、前記第２キャパシタの前記供給経路側の一端に接続される
   請求項１から請求項３のいずれか１つに記載の給電制御装置。
5. 第３の抵抗と、
   第４の抵抗と
   を備え、
   前記第１キャパシタは、前記第３の抵抗を介して、前記抵抗の上流側の一端に接続され、
   前記第２キャパシタは、前記第４の抵抗を介して、前記抵抗の下流側の一端に接続される
   請求項４に記載の給電制御装置。
6. 前記第１キャパシタは、前記第２キャパシタを介して前記供給経路の中途に接続される
   請求項１から請求項３のいずれか１つに記載の給電制御装置。
7. 前記第２キャパシタは、前記第１キャパシタを介して前記供給経路の中途に接続される
   請求項１から請求項３のいずれか１つに記載の給電制御装置。
8. 第１インダクタと、
   第２インダクタと、
   前記抵抗の両端間に接続される第３キャパシタと
   を備え、
   前記第１キャパシタは、前記第１インダクタを介して、前記抵抗の上流側の一端に接続され、
   前記第２キャパシタは、前記第２インダクタを介して、前記抵抗の下流側の一端に接続される
   請求項６又は請求項７に記載の給電制御装置。
9. 前記抵抗の両端間に接続される第４キャパシタを備える
   請求項１から請求項７のいずれか１つに記載の給電制御装置。

Images