JP2019135830A - 高いコモンモード作動電圧と許容差に対処する絶縁型シグナリングおよび隠し絶縁型電力を利用したトランシーバ - Google Patents
高いコモンモード作動電圧と許容差に対処する絶縁型シグナリングおよび隠し絶縁型電力を利用したトランシーバ Download PDFInfo
- Publication number
- JP2019135830A JP2019135830A JP2019012971A JP2019012971A JP2019135830A JP 2019135830 A JP2019135830 A JP 2019135830A JP 2019012971 A JP2019012971 A JP 2019012971A JP 2019012971 A JP2019012971 A JP 2019012971A JP 2019135830 A JP2019135830 A JP 2019135830A
- Authority
- JP
- Japan
- Prior art keywords
- transceiver
- interface
- isolated
- transceiver system
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000011664 signaling Effects 0.000 title claims abstract description 7
- 238000002955 isolation Methods 0.000 claims abstract description 48
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 abstract description 33
- 230000008901 benefit Effects 0.000 abstract description 12
- 238000012360 testing method Methods 0.000 abstract description 5
- 238000011161 development Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 17
- 238000009413 insulation Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000013459 approach Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/50—Systems for transmission between fixed stations via two-conductor transmission lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0067—Devices for protecting against damage from electrostatic discharge
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
例えば、本発明は、以下の項目を提供する。
(項目1)
トランシーバシステムであって、
トランシーバ回路と、
前記トランシーバ回路に連結され、前記トランシーバシステムのトランシーバインターフェースと論理インターフェースとの間に絶縁を提供するように構成された絶縁インターフェース回路と、
隠し絶縁型電源電圧ノードおよび隠し絶縁型グランドノードを使用して、前記絶縁インターフェース回路のトランシーバインターフェース側に電力を供給するように構成された絶縁型電源回路と、を備える、トランシーバシステム。
(項目2)
前記トランシーバインターフェースと前記論理インターフェースとの間に絶縁障壁を含み、前記トランシーバシステムの任意の露出したグランドノードに対する前記トランシーバインターフェースにおけるコモンモード電圧が前記絶縁障壁を越えて取り込まれる、上記項目に記載のトランシーバシステム。
(項目3)
前記トランシーバシステムの任意の露出した電源電圧ノードに対する前記トランシーバインターフェースにおけるコモンモード電圧が、前記絶縁障壁を越えて取り込まれる、上記項目のいずれか一項に記載のトランシーバシステム。
(項目4)
前記絶縁型電源電圧ノードおよびグランドノードが、前記トランシーバインターフェースから隠されている、上記項目のいずれか一項に記載のトランシーバシステム。
(項目5)
前記トランシーバ回路が、前記絶縁型電源の隠し絶縁型グランドによって回路グランドに接続されている、上記項目のいずれか一項に記載のトランシーバシステム。
(項目6)
前記トランシーバシステムが、集積回路に含まれ、前記絶縁インターフェース回路の前記トランシーバ側の前記絶縁型電源電圧ノードおよびグランドノードが、集積回路入出力(I/O)コンタクトパッドへの電気的接続を除外する、上記項目のいずれか一項に記載のトランシーバシステム。
(項目7)
前記トランシーバシステムが、電子パッケージに含まれ、前記絶縁インターフェース回路の前記トランシーバ側の前記絶縁型電源電圧ノードおよびグランドノードは前記電子パッケージの外部接点への電気的接続を除外する、上記項目のいずれか一項に記載のトランシーバシステム。
(項目8)
前記トランシーバインターフェースに連結され、前記論理インターフェースを介して受信された制御信号を使用して前記トランシーバインターフェースの2つの端子間の終端インピーダンスを調整するように構成された選択可能な終端回路をさらに備える、上記項目のいずれか一項に記載のトランシーバシステム。
(項目9)
前記選択可能な終端回路が、前記絶縁型電源電圧ノードおよびグランドノードのうちの一方に対する信号電圧に基づいて前記終端インピーダンスを調整する、上記項目のいずれか一項に記載のトランシーバシステム。
(項目10)
前記トランシーバインターフェースが、バスインターフェースであり、前記トランシーバ回路が、一定方向のシグナリングを用いて前記バスへの受信機または送信機インターフェースとして動作可能である、上記項目のいずれか一項に記載のトランシーバシステム。
(項目11)
前記絶縁障壁が、ガルバニック絶縁障壁を含む、上記項目のいずれか一項に記載のトランシーバシステム。
(項目12)
前記絶縁障壁が、非ガルバニック絶縁障壁を含む、上記項目のいずれか一項に記載のトランシーバシステム。
(項目13)
前記絶縁障壁が、容量性絶縁障壁を含む、上記項目のいずれか一項に記載のトランシーバシステム。
(項目14)
前記絶縁型電源に関連づけられた絶縁型グランドノードが、前記論理インターフェースに関連づけられたグランドノードから絶縁されている、上記項目のいずれか一項に記載のトランシーバシステム。
(項目15)
前記トランシーバインターフェースの外部接続が、前記論理インターフェースに対する500ボルト以上の電圧差に対して定格が定められている、上記項目のいずれか一項に記載のトランシーバシステム。
(項目16)
差動バスインターフェースであって、
第1のバスラインおよび第2のバスラインと、
前記第1および第2のバスラインのそれぞれの第1の端部に動作可能に連結された第1のトランシーバシステム、ならびに前記第1および第2のバスラインの第2の端部に動作可能に連結された第2のトランシーバシステムと、を備え、前記第1および第2のトランシーバシステムはそれぞれ、
トランシーバ回路と、
前記トランシーバ回路に連結され、各トランシーバシステムのトランシーバインターフェースと論理インターフェースとの間に絶縁を提供するように構成された絶縁インターフェース回路と、
隠し絶縁型電源電圧ノードおよび隠し絶縁型グランドノードを使用して、前記絶縁インターフェース回路のトランシーバインターフェース側に電力を供給するように構成された絶縁型電源回路とを、含む、差動バスインターフェース。
(項目17)
前記トランシーバインターフェースと前記論理インターフェースとの間に絶縁障壁を含み、前記トランシーバシステムの任意の露出したグランドノードに対する前記トランシーバインターフェースにおけるコモンモード電圧が前記絶縁障壁を越えて取り込まれる、上記項目のいずれか一項に記載の差動バスインターフェース。
(項目18)
前記トランシーバシステムの任意の露出した電源電圧ノードに対する前記トランシーバインターフェースにおけるコモンモード電圧が、前記絶縁障壁を越えて取り込まれる、上記項目のいずれか一項に記載の差動バスインターフェース。
(項目19)
前記第1のバスラインおよび前記第2のバスラインが差動バスライン対であり、前記絶縁型電源電圧ノードおよびグランドノードが、前記トランシーバインターフェースから前記差動バスライン対へと隠されている、上記項目のいずれか一項に記載の差動バスインターフェース。
(項目20)
各トランシーバシステムが、集積回路に含まれ、前記絶縁インターフェース回路の前記トランシーバ側の前記絶縁型電源電圧ノードおよびグランドノードが、集積回路入出力(I/O)コンタクトパッドへの電気的接続を排除する、上記項目のいずれか一項に記載の差動バスインターフェース。
(摘要)
絶縁境界によって設定されたコモンモード作動範囲および出力電圧の許容差を可能とし、回路で使用されるデバイスの種類によって制限されないトランシーバ。本主題の技術は、絶縁されて生成された電源ノードおよびグランドノードが隠されているため、静電気放電(ESD)/過電流ストレス(EOS)または電圧許容差を重視する試験には関与しない、電力源付き絶縁型トランシーバである。本主題の技術のアーキテクチャは、極めて高いコモンモード性能、ならびに低電圧デバイスおよび単純化されたアーキテクチャを使用した堅牢な性能という利点を有し、その結果、容量性負荷が少なくなり、動作が速くなり、ダイ開発がより安価になり、電磁干渉(EMI)への利点があり、単純なアクティブ終端が可能になる。本主題の技術は、絶縁が使用される環境で使用できる絶縁アーキテクチャを含むが、絶縁を必要としないシステムでも有利である。
Claims (20)
- トランシーバシステムであって、
トランシーバ回路と、
前記トランシーバ回路に連結され、前記トランシーバシステムのトランシーバインターフェースと論理インターフェースとの間に絶縁を提供するように構成された絶縁インターフェース回路と、
隠し絶縁型電源電圧ノードおよび隠し絶縁型グランドノードを使用して、前記絶縁インターフェース回路のトランシーバインターフェース側に電力を供給するように構成された絶縁型電源回路と、を備える、トランシーバシステム。 - 前記トランシーバインターフェースと前記論理インターフェースとの間に絶縁障壁を含み、前記トランシーバシステムの任意の露出したグランドノードに対する前記トランシーバインターフェースにおけるコモンモード電圧が前記絶縁障壁を越えて取り込まれる、請求項1に記載のトランシーバシステム。
- 前記トランシーバシステムの任意の露出した電源電圧ノードに対する前記トランシーバインターフェースにおけるコモンモード電圧が、前記絶縁障壁を越えて取り込まれる、請求項2に記載のトランシーバシステム。
- 前記絶縁型電源電圧ノードおよびグランドノードが、前記トランシーバインターフェースから隠されている、請求項1に記載のトランシーバシステム。
- 前記トランシーバ回路が、前記絶縁型電源の隠し絶縁型グランドによって回路グランドに接続されている、請求項1に記載のトランシーバシステム。
- 前記トランシーバシステムが、集積回路に含まれ、前記絶縁インターフェース回路の前記トランシーバ側の前記絶縁型電源電圧ノードおよびグランドノードが、集積回路入出力(I/O)コンタクトパッドへの電気的接続を除外する、請求項1に記載のトランシーバシステム。
- 前記トランシーバシステムが、電子パッケージに含まれ、前記絶縁インターフェース回路の前記トランシーバ側の前記絶縁型電源電圧ノードおよびグランドノードは前記電子パッケージの外部接点への電気的接続を除外する、請求項1に記載のトランシーバシステム。
- 前記トランシーバインターフェースに連結され、前記論理インターフェースを介して受信された制御信号を使用して前記トランシーバインターフェースの2つの端子間の終端インピーダンスを調整するように構成された選択可能な終端回路をさらに備える、請求項1に記載のトランシーバシステム。
- 前記選択可能な終端回路が、前記絶縁型電源電圧ノードおよびグランドノードのうちの一方に対する信号電圧に基づいて前記終端インピーダンスを調整する、請求項8に記載のトランシーバシステム。
- 前記トランシーバインターフェースが、バスインターフェースであり、前記トランシーバ回路が、一定方向のシグナリングを用いて前記バスへの受信機または送信機インターフェースとして動作可能である、請求項1に記載のトランシーバシステム。
- 前記絶縁障壁が、ガルバニック絶縁障壁を含む、請求項2に記載のトランシーバシステム。
- 前記絶縁障壁が、非ガルバニック絶縁障壁を含む、請求項2に記載のトランシーバシステム。
- 前記絶縁障壁が、容量性絶縁障壁を含む、請求項2に記載のトランシーバシステム。
- 前記絶縁型電源に関連づけられた絶縁型グランドノードが、前記論理インターフェースに関連づけられたグランドノードから絶縁されている、請求項1に記載のトランシーバシステム。
- 前記トランシーバインターフェースの外部接続が、前記論理インターフェースに対する500ボルト以上の電圧差に対して定格が定められている、請求項1に記載のトランシーバシステム。
- 差動バスインターフェースであって、
第1のバスラインおよび第2のバスラインと、
前記第1および第2のバスラインのそれぞれの第1の端部に動作可能に連結された第1のトランシーバシステム、ならびに前記第1および第2のバスラインの第2の端部に動作可能に連結された第2のトランシーバシステムと、を備え、前記第1および第2のトランシーバシステムはそれぞれ、
トランシーバ回路と、
前記トランシーバ回路に連結され、各トランシーバシステムのトランシーバインターフェースと論理インターフェースとの間に絶縁を提供するように構成された絶縁インターフェース回路と、
隠し絶縁型電源電圧ノードおよび隠し絶縁型グランドノードを使用して、前記絶縁インターフェース回路のトランシーバインターフェース側に電力を供給するように構成された絶縁型電源回路とを、含む、差動バスインターフェース。 - 前記トランシーバインターフェースと前記論理インターフェースとの間に絶縁障壁を含み、前記トランシーバシステムの任意の露出したグランドノードに対する前記トランシーバインターフェースにおけるコモンモード電圧が前記絶縁障壁を越えて取り込まれる、請求項16に記載の差動バスインターフェース。
- 前記トランシーバシステムの任意の露出した電源電圧ノードに対する前記トランシーバインターフェースにおけるコモンモード電圧が、前記絶縁障壁を越えて取り込まれる、請求項17に記載の差動バスインターフェース。
- 前記第1のバスラインおよび前記第2のバスラインが差動バスライン対であり、前記絶縁型電源電圧ノードおよびグランドノードが、前記トランシーバインターフェースから前記差動バスライン対へと隠されている、請求項17に記載の差動バスインターフェース。
- 各トランシーバシステムが、集積回路に含まれ、前記絶縁インターフェース回路の前記トランシーバ側の前記絶縁型電源電圧ノードおよびグランドノードが、集積回路入出力(I/O)コンタクトパッドへの電気的接続を排除する、請求項17に記載の差動バスインターフェース。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862625279P | 2018-02-01 | 2018-02-01 | |
US62/625,279 | 2018-02-01 | ||
US16/249,692 US10651894B2 (en) | 2018-02-01 | 2019-01-16 | Transceiver utilizing isolated signaling and concealed isolated power to attain high common mode working voltage and tolerance |
US16/249,692 | 2019-01-16 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019135830A true JP2019135830A (ja) | 2019-08-15 |
JP2019135830A5 JP2019135830A5 (ja) | 2022-02-07 |
JP7302979B2 JP7302979B2 (ja) | 2023-07-04 |
Family
ID=67393782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019012971A Active JP7302979B2 (ja) | 2018-02-01 | 2019-01-29 | 高いコモンモード作動電圧と許容差に対処する絶縁型シグナリングおよび隠し絶縁型電力を利用したトランシーバ |
Country Status (3)
Country | Link |
---|---|
US (1) | US10651894B2 (ja) |
JP (1) | JP7302979B2 (ja) |
CN (1) | CN110109855A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10651894B2 (en) | 2018-02-01 | 2020-05-12 | Linear Technology Holding Llc | Transceiver utilizing isolated signaling and concealed isolated power to attain high common mode working voltage and tolerance |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11115244B2 (en) * | 2019-09-17 | 2021-09-07 | Allegro Microsystems, Llc | Signal isolator with three state data transmission |
DE102021203693B4 (de) * | 2021-04-14 | 2024-01-18 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren und Vorrichtung zum Betreiben einer Übertragungseinrichtung |
CN113419986A (zh) * | 2021-06-17 | 2021-09-21 | 深圳市车智杰车联网有限公司 | 一种提高总线抗干扰能力的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186562A (ja) * | 1994-12-29 | 1996-07-16 | Sony Corp | クロック発生回路、及び信号処理装置 |
US20050163247A1 (en) * | 2004-01-15 | 2005-07-28 | Conexant Systems, Inc. | Isolation barrier for interfacing a line side device to a system side device |
JP2007080288A (ja) * | 2006-11-14 | 2007-03-29 | Hitachi Ltd | インタフェース装置 |
JP2010088112A (ja) * | 2008-09-01 | 2010-04-15 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | 内蔵型低電圧差動信号インターフェース付の高速ディジタル・ガルヴァニック・アイソレータ |
CN202904571U (zh) * | 2012-11-16 | 2013-04-24 | 天津市泰华科技有限公司 | 一种具有电气隔离功能的can总线接口电路 |
US20140253227A1 (en) * | 2013-03-10 | 2014-09-11 | Microchip Technology Incorporated | Integrated High Voltage Isolation Using Low Value Capacitors |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7795827B2 (en) * | 2008-03-03 | 2010-09-14 | Young-Chun Jeung | Control system for controlling motors for heating, ventilation and air conditioning or pump |
US8374049B2 (en) * | 2010-04-08 | 2013-02-12 | Agiga Tech Inc. | DIMM memory module reference voltage switching circuit |
US9020601B2 (en) * | 2012-07-23 | 2015-04-28 | Cochlear Limited | Hearing prosthesis with a standard wire interface |
CN107591995A (zh) * | 2017-09-20 | 2018-01-16 | 广州金升阳科技有限公司 | 一种带rs485隔离总线接口的ac‑dc电源模块 |
US10651894B2 (en) | 2018-02-01 | 2020-05-12 | Linear Technology Holding Llc | Transceiver utilizing isolated signaling and concealed isolated power to attain high common mode working voltage and tolerance |
-
2019
- 2019-01-16 US US16/249,692 patent/US10651894B2/en active Active
- 2019-01-29 JP JP2019012971A patent/JP7302979B2/ja active Active
- 2019-01-29 CN CN201910087235.1A patent/CN110109855A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186562A (ja) * | 1994-12-29 | 1996-07-16 | Sony Corp | クロック発生回路、及び信号処理装置 |
US20050163247A1 (en) * | 2004-01-15 | 2005-07-28 | Conexant Systems, Inc. | Isolation barrier for interfacing a line side device to a system side device |
JP2007080288A (ja) * | 2006-11-14 | 2007-03-29 | Hitachi Ltd | インタフェース装置 |
JP2010088112A (ja) * | 2008-09-01 | 2010-04-15 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | 内蔵型低電圧差動信号インターフェース付の高速ディジタル・ガルヴァニック・アイソレータ |
CN202904571U (zh) * | 2012-11-16 | 2013-04-24 | 天津市泰华科技有限公司 | 一种具有电气隔离功能的can总线接口电路 |
US20140253227A1 (en) * | 2013-03-10 | 2014-09-11 | Microchip Technology Incorporated | Integrated High Voltage Isolation Using Low Value Capacitors |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10651894B2 (en) | 2018-02-01 | 2020-05-12 | Linear Technology Holding Llc | Transceiver utilizing isolated signaling and concealed isolated power to attain high common mode working voltage and tolerance |
Also Published As
Publication number | Publication date |
---|---|
CN110109855A (zh) | 2019-08-09 |
US10651894B2 (en) | 2020-05-12 |
US20190238181A1 (en) | 2019-08-01 |
JP7302979B2 (ja) | 2023-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019135830A (ja) | 高いコモンモード作動電圧と許容差に対処する絶縁型シグナリングおよび隠し絶縁型電力を利用したトランシーバ | |
US10790794B1 (en) | Methods and apparatus for an interface | |
CN106961272B (zh) | 用于光隔离器仿真的共模瞬态抗扰性电路 | |
CN109714234B (zh) | 用于经由差分总线传输数据的收发器单元 | |
US7664012B2 (en) | Solid-state ethernet by-pass switch circuitry | |
EP2805214B1 (en) | Device and method for powering ethernet midspan device and endspan device | |
CN107768369B (zh) | 跨域esd保护 | |
US9887697B2 (en) | Gate drive circuit to reduce parasitic coupling | |
CN108605018B (zh) | 用于串行总线的可切换的线路终端的电路装置 | |
TWI550296B (zh) | 通用序列匯流排(usb)纜線種類檢測裝置及方法 | |
US9473116B1 (en) | Low-cost, capacitive-coupled level shifter scalable for high-voltage applications | |
WO2012113216A1 (zh) | 一种防雷保护电路 | |
CN109387716A (zh) | 基于数字隔离器的共模瞬态抗扰度测试 | |
CN106027012B (zh) | 一种下拉电阻开关电路 | |
US6310410B1 (en) | Method and apparatus for reducing source voltage deviation in hot plug applications | |
US20150234415A1 (en) | Method and apparatus for providing electrical isolation | |
US10636477B2 (en) | Digital-unit interface | |
CN115580375B (zh) | 一种信号传输电路以及控制方法 | |
CN216929587U (zh) | 一种反向电压保护电路及总线收发器 | |
CN107579832B (zh) | 无网络变压器的以太网口通信电路 | |
CN108270210A (zh) | 电源开关装置 | |
CN112204884A (zh) | 上电复位电路及隔离式半桥驱动器 | |
CN114614460A (zh) | 一种反向电压保护电路及总线收发器 | |
CN112865496B (zh) | 一种控制电路、控制方法和电压变换电路 | |
CN210348479U (zh) | 一种电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190304 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7302979 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |