JP2019129338A - 固体撮像素子、撮像装置及び撮像方法 - Google Patents

固体撮像素子、撮像装置及び撮像方法 Download PDF

Info

Publication number
JP2019129338A
JP2019129338A JP2018008096A JP2018008096A JP2019129338A JP 2019129338 A JP2019129338 A JP 2019129338A JP 2018008096 A JP2018008096 A JP 2018008096A JP 2018008096 A JP2018008096 A JP 2018008096A JP 2019129338 A JP2019129338 A JP 2019129338A
Authority
JP
Japan
Prior art keywords
signal
counter
unit
count value
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018008096A
Other languages
English (en)
Other versions
JP7022598B2 (ja
Inventor
聡史 鈴木
Satoshi Suzuki
聡史 鈴木
小林　寛和
Hirokazu Kobayashi
寛和 小林
伸弘 竹田
Nobuhiro Takeda
伸弘 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018008096A priority Critical patent/JP7022598B2/ja
Priority to PCT/JP2018/044168 priority patent/WO2019142510A1/ja
Publication of JP2019129338A publication Critical patent/JP2019129338A/ja
Priority to US16/930,972 priority patent/US11190717B2/en
Application granted granted Critical
Publication of JP7022598B2 publication Critical patent/JP7022598B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】信号量の増加を抑制しつつ広いダイナミックレンジを実現し得る固体撮像素子、撮像装置及び撮像方法を提供する。【解決手段】光子の受光頻度に応じた頻度でパルスを発するセンサ部と、センサ部から発せられるパルスを、センサ部から発せられるパルスの数に応じた間引き度合いで間引いてカウントする計数部とを有している。【選択図】図３

Description

本発明は、固体撮像素子、撮像装置及び撮像方法に関する。
半導体を用いたイメージセンサとして、ＣＣＤイメージセンサ及びＣＭＯＳイメージセンサが広く知られている。ＣＣＤイメージセンサ及びＣＭＯＳイメージセンサは、露光期間中に画素に入射される光をフォトダイオードによって電荷に変換し、電荷に応じた信号を出力する。
近年では、露光期間中にフォトダイオードに入射する光子（フォトン）の数をカウントし、フォトンのカウント値を信号値として出力するフォトンカウンティング方式のイメージセンサが提案されている。例えば、特許文献１には、アバランシェフォトダイオードと、カウンタとが用いられた固体撮像装置が開示されている。アバランシェフォトダイオードに、降伏電圧より大きい逆バイアス電圧を印加すると、単一フォトンの入射によって生成されるキャリアがアバランシェ増倍を生じさせ、大きな電流が当該アバランシェフォトダイオードに流れる。単一フォトンの入射に応じたパルス信号を、カウンタによってカウントすることによって、単一フォトンの数に応じた信号を得ることができる。フォトンカウンティング方式のイメージセンサは、フォトダイオードに入射したフォトンの数をそのまま信号値として用いるため、ＣＣＤイメージセンサ及びＣＭＯＳイメージセンサと比較して、ノイズの影響を受けにくい。このため、フォトンカウンティング方式のイメージセンサは、微弱な光環境においても良好な画像を得ることが可能である。
特開昭６１−１５２１７６号公報
しかしながら、広いダイナミックレンジの画像を単に得ようとした場合には、カウンタのビット幅が大きくなる。カウンタのビット数の増大は、信号量の増大を招くとともに、高画素化の阻害要因となる。
本発明の目的は、信号量の増加を抑制しつつ広いダイナミックレンジを実現し得る固体撮像素子、撮像装置及び撮像方法を提供することにある。
実施形態の一観点によれば、光子の受光頻度に応じた頻度でパルスを発するセンサ部と、前記センサ部から発せられるパルスを、前記センサ部から発せられるパルスの数に応じた間引き度合いで間引いてカウントする計数部とを有することを特徴とする固体撮像素子が提供される。
本発明によれば、信号量の増加を抑制しつつ広いダイナミックレンジを実現し得る固体撮像素子、撮像装置及び撮像方法を提供することができる。
第１実施形態による撮像装置を示すブロック図である。 第１実施形態による固体撮像素子を示すブロック図である。 第１実施形態による固体撮像素子に備えられた単位画素を示す図である。 第１実施形態による固体撮像素子の単位画素に備えられた分周器を示す図である。 第１実施形態による固体撮像素子の単位画素に備えられたカウンタを示す図である。 第１実施形態による固体撮像素子のレイアウトを示す斜視図である。 第１実施形態による固体撮像素子の動作を示すタイミングチャートである。 第１実施形態による固体撮像素子の単位画素に備えられたカウンタの動作の例を示す図である。 第１実施形態による固体撮像素子の単位画素に備えられたカウンタの動作の他の別を示す図である。 第２実施形態による固体撮像素子に備えられた単位画素を示す図である。 第２実施形態による固体撮像素子の単位画素に備えられたイネーブル信号生成部を示す図である。 第２実施形態による固体撮像素子の単位画素に備えられたカウンタを示す図である。 第３実施形態による固体撮像素子に備えられた単位画素を示す図である。 第３実施形態による固体撮像素子の単位画素に備えられたカウント値処理部を示す図である。 第３実施形態による固体撮像素子の単位画素に備えられたカウンタを示す図である。 第３実施形態による固体撮像素子の単位画素に備えられた計数部の動作を示すタイミングチャートである。
本発明の実施の形態について図面を用いて以下に説明する。なお、本発明は以下の実施形態に限定されるものではなく、適宜変更可能である。また、以下に示す実施形態を適宜組み合わせるようにしてもよい。
［第１実施形態］
第１実施形態による固体撮像素子、撮像装置及び撮像方法について図１乃至図９を用いて説明する。
本実施形態による固体撮像素子は、センサ部３００から発せられるパルスを、センサ部３００から発せられるパルスの数に応じた間引き度合いで間引いてカウントするものである。
図１は、本実施形態による撮像装置１００を示すブロック図である。図１に示すように、撮像装置１００は、固体撮像素子１０２と、信号処理部（デジタル信号処理部、画像処理部）１０３と、メモリ部１０４と、記録部１０５と、制御部１０６と、操作部１０７と、表示部１０８とを有する。撮像装置１００には、撮影レンズ１０１が備えられる。撮影レンズ１０１は、撮像装置１００のボディから着脱可能であってもよいし着脱不能であってもよい。
固体撮像素子１０２の撮像面には、撮影レンズ（撮像光学系）１０１によって生成された光学像が結像される。固体撮像素子１０２には、アバランシェフォトダイオードが備えられている。このため、固体撮像素子１０２は、単一フォトンの検出を行い得る。
信号処理部１０３は、固体撮像素子１０２から出力される画像信号に対して、所定の信号処理（デジタル信号処理、画像処理）を行う。かかる信号処理としては、例えば、信号増幅、基準レベル調整、欠陥補正等が挙げられる。信号処理部１０３は、復元部１０９を備えている。
固体撮像素子１０２から出力される不図示の圧縮パターン情報が、制御部１０６に供給される。制御部１０６は、当該圧縮パターン情報を復元部１０９に供給する。復元部１０９は、制御部１０６から供給される圧縮パターン情報に基づいて、固体撮像素子１０２によって圧縮された画像信号が入射フォトン数に応じたリニアな信号となるように復元処理を行う。
制御部１０６は、撮像装置１００の全体の制御を司る。制御部１０６は、固体撮像素子１０２に対する制御を行う。また、制御部１０６は、固体撮像素子１０２から出力される画像信号に対して所定の処理を行う。
メモリ部１０４には、信号処理部１０３から出力される画像データが一時的に保持される。表示部１０８は、撮影された画像、ライブビュー画像、各種設定画面等を表示する。操作部１０７は、ユーザが撮像装置１００を操作するための各種のインターフェースである。制御部１０６は、操作部１０７を介して行われるユーザによる操作指示に基づいて、各機能ブロックを制御する。記録部１０５には、不図示の記録媒体が備えられる。記録媒体は、記録部１０５から着脱可能であってもよいし着脱不能であってもよい。記録媒体には、画像データ等が記録される。記録媒体としては、例えば不揮発性メモリ、メモリカード等が用いられる。
図２は、本実施形態による固体撮像素子１０２を示すブロック図である。図２に示すように、固体撮像素子１０２は、画素アレイ（画素領域）２００、垂直選択回路２０２、水平選択回路２０３、タイミング発生部（ＴＧ：Ｔｉｍｉｎｇ Ｇｅｎｅｒａｔｏｒ）２０４、出力部２０５、カウント圧縮制御部２０６を有する。
画素アレイ２００には、複数の単位画素２０１が行列状に配置されている。ここでは、説明を簡単にするために、３行×３列の単位画素２０１のみを示しているが、実際には多数の単位画素２０１が画素アレイ２００に配置されている。
垂直選択回路２０２は、画素アレイ２００に備えられた単位画素２０１をスイッチ２０７によって１行単位で選択する。水平選択回路２０３は、画素アレイ２００に備えられた単位画素２０１をスイッチ２０８によって１列単位で選択する。垂直選択回路２０２と水平選択回路２０３とによって選択される単位画素２０１から出力される信号は、出力部２０５を介して固体撮像素子１０２の外部に出力される。
カウント圧縮制御部２０６は、入射するフォトンの数をカウントする際の間引き度合いを定めるためのカウント圧縮制御信号ＣＣＳを、画素アレイ２００に備えられた複数の単位画素２０１の各々に供給する。
タイミング発生部２０４は、垂直選択回路２０２、水平選択回路２０３、カウント圧縮制御部２０６に制御信号を供給する。また、タイミング発生部２０４は、画素アレイ２００に備えられた複数の単位画素２０１の各々に対しても、不図示の配線によって制御信号を供給する。
図３は、本実施形態による固体撮像素子１０２に備えられた単位画素２０１を示す図である。
単位画素２０１は、センサ部３００と計数部３０１とを備える。センサ部３００は、フォトダイオード３０２と、クエンチ抵抗３０３と、反転バッファ３０４とを有し、光子の受光頻度に応じた頻度でパルスを発する。フォトダイオード３０２は、アバランシェフォトダイオードである。フォトダイオード３０２には、クエンチ抵抗３０３を介して降伏電圧以上のバイアス電圧Ｖｂｉａｓが印加される。このため、フォトダイオード３０２は、ガイガーモードで動作する。即ち、フォトダイオード３０２にフォトンが入射すると、アバランシェ増倍現象が引き起こされる。これにより、アバランシェ電流が生じ、クエンチ抵抗３０３において電圧降下が生じる。クエンチ抵抗３０３は、フォトダイオード３０２のアバランシェ増倍現象を停止されるための抵抗素子である。クエンチ抵抗３０３としては、例えばトランジスタの抵抗成分を利用し得る。アバランシェ増倍現象によるアバランシェ電流がフォトダイオード３０２に流れると、クエンチ抵抗３０３において電圧降下が発生し、フォトダイオード３０２に印加されるバイアス電圧が低下する。フォトダイオード３０２に印加されるバイアス電圧が降伏電圧以下になると、アバランシェ増倍現象が停止する。その結果、フォトダイオード３０２にアバランシェ電流が流れなくなり、フォトダイオード３０２には、再びバイアス電圧Ｖｂｉａｓが印加される。反転バッファ３０４は、クエンチ抵抗３０３において生じた電圧変化に基づいてパルス信号を出力する。即ち、フォトダイオード３０２にフォトンが入射すると、反転バッファ３０４からパルス信号ＰＬＳが出力される。
計数部３０１は、分周器３０５と、カウンタ３０６と、制御部３０７と、スイッチ３０８と、読み出しメモリ３０９とを有する。計数部３０１は、センサ部３００から発せられるパルスを、センサ部３００から発せられるパルスの数に応じた間引き度合いで間引いてカウントする。
フォトンの入射によってセンサ部３００から出力されるパルス信号ＰＬＳは、分周器３０５に入力される。分周器３０５は、制御部３０７から供給される制御信号ＰＳＥＬに応じて分周処理を行う。分周器３０５の構成及び動作については、図４を用いて後述する。
分周器３０５から出力される信号は、カウンタ３０６に入力される。カウンタ３０６は、分周器３０５から供給される信号のパルス数をカウントする。即ち、カウンタ３０６は、センサ部３００から発せられるパルスに応じた信号をカウントする。カウンタ３０６におけるカウント動作によって得られたカウント値は、画素信号となる。また、カウンタ３０６におけるカウント動作を制御するためのイネーブル信号ＰＥＮが、タイミング発生部２０４からカウンタ３０６に供給される。分周器３０５は、センサ部３００から発せられるパルス信号ＰＬＳに対して間引き処理を行う間引き処理部として機能し得る。カウンタ３０６の構成及び駆動については、図５を用いて後述する。
制御部３０７は、カウント圧縮制御部２０６から供給されるカウント圧縮制御信号ＣＣＳと、カウンタ３０６から供給されるカウント値とに応じて、制御信号ＰＳＥＬを分周器３０５に供給する。制御部３０７は、カウンタ３０６におけるカウント値に応じて、パルス信号ＰＬＳをカウントする際の間引き度合いを切り替える。制御部３０７は、カウンタ３０６におけるカウント値が大きくなるに伴って、間引き度合いを大きくする。また、制御部３０７は、カウンタ３０６におけるカウント値と、カウント圧縮制御信号ＣＣＳとに応じて間引き度合いを切り替え得る。カウント圧縮制御信号ＣＣＳは、撮像感度に応じて設定され得る。このため、制御部３０７は、カウンタ３０６におけるカウント値と、撮像感度に応じた信号とに応じて間引き度合いを切り替え得る。制御部３０７によって行われる制御については、図８及び図９を用いて後述する。
読み出しメモリ３０９は、カウンタ３０６によって得られたカウント値、即ち、画素信号を、一時的に保持する。スイッチ３０８は、カウンタ３０６によって得られたカウント値を読み出しメモリ３０９に供給するか否かを切り替える。スイッチ３０８は、タイミング発生部２０４から供給される制御信号ＭＴＸによって制御される。垂直選択回路２０２と水平選択回路２０３とによって選択された単位画素２０１からは、読み出しメモリ３０９に保持されたカウント値が出力される。単位画素２０１からこうして出力される画素信号は、出力部２０５を介して固体撮像素子１０２の外部に出力される。
図４は、本実施形態による固体撮像素子１０２の単位画素２０１に備えられた分周器３０５を示す図である。図４は、３つのＤ型フリップフロップ４０１〜４０３が備えられた分周器３０５の例を示している。
分周器３０５は、３つのＤ型フリップフロップ４０１〜４０３と、セレクタ４０４とを有する。分周器３０５には、パルス信号ＰＬＳをカウントする際の間引き度合いを制御するための制御信号ＰＳＥＬ信号が、制御部３０７から供給される。また、分周器３０５には、リセット信号ＲＥＳがタイミング発生部２０４から供給される。
Ｄ型フリップフロップ４０１のクロック端子には、センサ部３００から出力されるパルス信号ＰＬＳ（ＰＬＳ１）が供給される。Ｄ型フリップフロップ４０１の入力端子Ｄ及びＤ型フリップフロップ４０２のクロック端子には、Ｄ型フリップフロップ４０１の反転出力端子／Ｑから出力される信号ＰＬＳ２が供給される。Ｄ型フリップフロップ４０２の入力端子Ｄ及びＤ型フリップフロップ４０３のクロック端子には、Ｄ型フリップフロップ４０２の反転出力端子／Ｑから出力される信号ＰＬＳ３が供給される。Ｄ型フリップフロップ４０３の入力端子Ｄには、Ｄ型フリップフロップ４０３の反転出力端子／Ｑから出力される信号ＰＬＳ４が供給される。
Ｄ型フリップフロップ４０１、４０２、４０３のリセット端子Ｒｅｓｅｔにはタイミング発生部２０４から出力されるリセット信号ＲＥＳが供給される。リセット信号ＲＥＳがＨレベルの際、Ｄ型フリップフロップ４０１、４０２、４０３の出力端子Ｑは、Ｌレベルにリセットされる。
セレクタ４０４には、制御部３０７から出力される２ビットの制御信号ＰＳＥＬが供給される。セレクタ４０４には、信号ＰＬＳ１〜ＰＬＳ４が入力される。信号ＰＬＳ１は、センサ部３００から出力されるパルス信号ＰＬＳをそのまま用いたものである。信号ＰＬＳ２は、Ｄ型フリップフロップ４０１の反転出力端子／Ｑから出力される信号であり、パルス信号ＰＬＳを２分周することにより得られる信号である。信号ＰＬＳ３は、Ｄ型フリップフロップ４０２の反転出力端子／Ｑから出力される信号であり、パルス信号ＰＬＳを４分周することにより得られる信号である。信号ＰＬＳ４は、Ｄ型フリップフロップ４０３の反転出力端子／Ｑから出力される信号であり、パルス信号ＰＬＳを８分周することにより得られる信号である。セレクタ４０４は、制御部３０７から供給される制御信号ＰＳＥＬに応じて、４つの信号ＰＬＳ１〜ＰＬＳ４のうちから選択される信号を出力する。
なお、分周器３０５の構成はこれに限定されるものではない。信号ＰＬＳｘがＨレベルとなる頻度を、制御部３０７から供給される制御信号ＰＳＥＬに応じて変更し得る分周器３０５を適宜用い得る。
図５は、本実施形態による固体撮像素子１０２の単位画素２０１に備えられたカウンタ３０６を示す図である。図５は、ｎ個のＤ型フリップフロップ５００−１〜５００−ｎが備えられたｎビットカウンタの例を示している。カウンタ３０６は、分周器３０５から出力される信号ＰＬＳｘの立ち上がりエッジに同期してカウント動作を行う。
図５に示すように、カウンタ３０６は、ｎ個のＤ型フリップフロップ５００−１〜５００−ｎを有している。個々のＤ型フリップフロップについて説明する際には、符号５００−１〜５００−ｎを用い、Ｄ型フリップフロップ一般について説明する際には、符号５００を用いる。
Ｄ型フリップフロップ５００−１のクロック端子には、分周器３０５から出力される信号ＰＬＳｘが供給される。Ｄ型フリップフロップ５００−２のクロック端子には、Ｄ型フリップフロップ５００−１の反転出力端子／Ｑから出力される信号が供給される。Ｄ型フリップフロップ５００−３のクロック端子には、Ｄ型フリップフロップ５００−２の反転出力端子／Ｑから出力される信号が供給される。Ｄ型フリップフロップ５００−ｎのクロック端子には、Ｄ型フリップフロップ５００−ｎ−１の反転出力端子／Ｑから出力される信号が供給される。即ち、各々のＤ型フリップフロップ５００のクロック端子には、前段に位置するＤ型フリップフロップ５００の反転出力端子／Ｑから出力される信号が供給される。
各々のＤ型フリップフロップ５００のリセット端子Ｒｅｓｅｔには、タイミング発生部２０４から出力されるリセットＲＥＳ信号が供給される。リセット信号ＲＥＳがＨレベルの際、各々のＤ型フリップフロップ５００の出力端子ＱはＬレベルにリセットされる。リセット信号ＲＥＳがＬレベルの際、各々のＤ型フリップフロップ５００の出力端子Ｑからは、カウント値の各ビットの値（ＣＯＵＮＴ［１］、ＣＯＵＮＴ［２］、・・・、ＣＯＵＮＴ［ｎ］）が出力される。カウンタ３０６がこのような構成になっているため、分周器３０５から供給される信号ＰＬＳｘの立ち上がりエッジに同期して、カウント値ＣＯＵＮＴが１つずつ増加する。
なお、カウンタ３０６に入力されるイネーブル信号ＰＥＮ（図３参照）がＬレベルの際には、カウンタ３０６のカウント値ＣＯＵＮＴは、信号ＰＬＳｘの立ち上がりが生じても更新されることなく維持される。イネーブル信号ＰＥＮがＨレベルの際には、信号ＰＬＳｘの立ち上がりエッジに同期してカウント値ＣＯＵＮＴが増加する。
図６は、本実施形態による固体撮像素子１０２のレイアウトを示す斜視図である。
図６に示すように、固体撮像素子１０２は、２つの基板（半導体チップ）６０１，６０２を積層することによって構成されている。図６に示すように、固体撮像素子１０２は、撮影レンズ１０１によって形成される光学像を受光する基板（上部基板、受光部基板）６０１と、主としてデジタル系の回路を備える基板（下部基板、計数部基板）６０２とから構成されている。単位画素２０１は、上述したように、センサ部３００と計数部３０１とを備えている。単位画素２０１のうちのセンサ部３００は、基板６０１に形成されている。単位画素２０１のうちの計数部３０１は、基板６０２に形成されている。複数のセンサ部３００が、基板６０１に行列状に配列されている。複数の計数部３０１が、基板６０２に行列状に配列されている。複数のセンサ部３００の各々と、これらのセンサ部３００に対応する複数の計数部３０１の各々とが、基板６０１に形成された不図示の複数の貫通電極をそれぞれ介して、互いに電気的に接続されている。こうして、複数の単位画素２０１がマトリクス状に配されている。上述したように、センサ部３００には、フォトダイオード３０２と、クエンチ抵抗３０３と、反転バッファ３０４とが備えられている。センサ部３００から計数部３０１に伝送される信号はパルス信号であるため、センサ部３００から計数部３０１への伝送は比較的ロバストである。計数部３０１には、上述したように、分周器３０５と、カウンタ３０６と、制御部３０７と、スイッチ３０８と、読み出しメモリ３０９とが備えられている。垂直選択回路２０２と、水平選択回路２０３と、タイミング発生部２０４と、出力部２０５とは、基板６０２に備えられている。なお、ここでは、垂直選択回路２０２と、水平選択回路２０３と、タイミング発生部２０４と、出力部２０５と、カウント圧縮制御部２０６とが、基板６０２に備えられている場合を例に説明するが、これに限定されるものではない。例えば、これらの構成要素が適宜基板６０１に備えられていてもよい。
このように、本実施形態では、センサ部３００が基板６０１に形成されており、計数部３０１が基板６０２に形成されている。回路規模が大きい計数部３０１が、センサ部３００が備えられている基板６０１とは別個の基板６０２に備えられているため、センサ部３００の面積を十分に確保することができる。このため、センサ部３００の開口面積を十分に確保することができる。
次に、本実施形態による固体撮像素子の動作について図７を用いて説明する。図７は、本実施形態による固体撮像素子の動作を示すタイミングチャートである。
タイミングｔ７０１において、撮影開始信号ＳＴＡＲＴがＨレベルになると、センサ部３００にバイアス電圧Ｖｂｉａｓが供給される。フォトダイオード３０２の降伏電圧以上のバイアス電圧Ｖｂｉａｓがフォトダイオード３０２に印加され、フォトダイオード３０２はガイガーモードで動作する。そして、フォトダイオード３０２に入射するフォトンに応じて、パルス信号ＰＬＳがセンサ部３００から出力される。タイミングｔ７０１においては、リセット信号ＲＥＳがＨレベルとなっているため、分周器３０５とカウンタ３０６とはリセット状態となっている。また、タイミングｔ７０１においては、イネーブル信号ＰＥＮがＨレベルとなるため、カウンタ３０６はディセーブル状態からイネーブル状態に変化する。
タイミングｔ７０２において、フレーム同期信号ＶＤがＨレベルになる。これにより、第１番目のフレームの露光期間が開始される。そして、リセット信号ＲＥＳがＬレベルとなり、分周器３０５及びカウンタ３０６のリセットが解除される。分周器３０５及びカウンタ３０６のリセットが解除されるため、計数部３０１に入力されるパルス信号ＰＬＳに応じてカウンタ３０６のカウント値が増加する。
タイミングｔ７０３において、第１番目のフレームの露光期間が終了する。タイミングｔ７０３において、イネーブル信号ＰＥＮ信号がＬレベルとなり、カウンタ３０６がディセーブル状態となる。これにより、カウンタ３０６のカウント値が増加しなくなる。
タイミングｔ７０４において、制御信号ＭＴＸがＨレベルとなり、各々の単位画素２０１の計数部３０１内のスイッチ３０８が一斉にオン状態になる。これにより、各々の単位画素２０１のカウンタ３０６のカウント値が一斉に読み出しメモリ３０９に出力され、読み出しメモリ３０９は当該カウント値を保持する。
タイミングｔ７０５において、リセット信号ＲＥＳがＨレベルとなり、分周器３０５及びカウンタ３０６がリセットされる。また、タイミングｔ７０５において、垂直選択回路２０２への制御信号ＶＣＬＫの供給が開始される。垂直選択回路２０２は、制御信号ＶＣＬＫがＨレベルになる毎に、画素アレイ２００に備えられた単位画素２０１を１行ずつ順番に選択していく。垂直選択回路２０２によって、任意の１つの行が選択されると、当該行に位置する単位画素２０１に備えられたスイッチ２０７がオン状態となる。その後、制御信号ＨＣＬＫが水平選択回路２０３に供給される。制御信号ＨＣＬＫが水平選択回路２０３に供給されると、各々の列に位置する単位画素２０１に備えられたスイッチ２０８が順番にオン状態となる。これにより、垂直選択回路２０２によって選択された行に位置する単位画素２０１に備えられた読み出しメモリ３０９に保持されていたカウント値が、出力部２０５に順次供給される。カウント値は、画像信号として、固体撮像素子１０２の外部に順次出力される。
タイミングｔ７０６において、フレーム同期信号ＶＤが再びＨレベルとなり、第２番目のフレームの露光期間が開始される。
このような動作が画素アレイ２００の最終行まで繰り返され、全ての単位画素２０１によって取得された画像信号の出力が完了する。第ｎ−１番目のフレームの画像信号が固体撮像素子１０２の外部に出力されるのと並行して、第ｎ番目のフレームの撮影が行われる。
図８は、本実施形態による固体撮像素子１０２の単位画素２０１に備えられたカウンタ３０６の動作の例を示す図である。図８における点線のプロットは、比較例による固体撮像素子の動作を示している。図８における実線のプロットは、本実施形態による固体撮像素子の動作を示している。
比較例による固体撮像素子においては、図８において点線で示すように、単位画素に入射するフォトンの数に比例してカウンタのカウント値が増加する。
これに対し、本実施形態では、カウンタ３０６のカウント値に応じてカウンタ３０６におけるカウント頻度を以下のように変化させる。ここでは、カウンタ３０６のビット幅が１４ビットである場合を例に説明する。
カウンタ３０６のカウント値ＣＯＵＮＴが０から１５の範囲内である場合、当該カウント値ＣＯＵＮＴはステージ１に属する。カウンタ３０６のカウント値ＣＯＵＮＴがステージ１に属する場合においては、制御部３０７は、分周器３０５のセレクタ４０４が信号ＰＬＳ１を出力するように、セレクタ４０４に制御信号ＰＳＥＬ信号を供給する。信号ＰＬＳ１は、上述したように、センサ部３００から出力されるパルス信号ＰＬＳをそのまま用いたものである。このため、カウンタ３０６のカウント値ＣＯＵＮＴがステージ１に属する場合には、１つのフォトンが単位画素２０１に入射する毎に、カウンタ３０６はカウント値ＣＯＵＮＴを１つずつ増加させる。
カウンタ３０６のカウント値ＣＯＵＮＴが１６から２５５の範囲内である場合、当該カウント値ＣＯＵＮＴはステージ２に属する。カウンタ３０６のカウント値ＣＯＵＮＴがステージ２に属する場合においては、制御部３０７は、分周器３０５のセレクタ４０４が信号ＰＬＳ２を出力するように、セレクタ４０４に制御信号ＰＳＥＬ信号を供給する。信号ＰＬＳ２は、上述したように、Ｄ型フリップフロップ４０１の反転出力端子／Ｑから出力される信号であり、パルス信号ＰＬＳを２分周することにより得られる信号である。このため、カウンタ３０６のカウント値ＣＯＵＮＴがステージ２に属する場合には、２つのフォトンが単位画素２０１に入射する毎に、カウンタ３０６はカウント値ＣＯＵＮＴを１つずつ増加させる。
カウンタ３０６のカウント値ＣＯＵＮＴが２５６から４０９５の範囲内である場合、当該カウント値ＣＯＵＮＴはステージ３に属する。カウンタ３０６のカウント値ＣＯＵＮＴがステージ３に属する場合においては、制御部３０７は、分周器３０５のセレクタ４０４が信号ＰＬＳ３を出力するように、セレクタ４０４に制御信号ＰＳＥＬ信号を供給する。信号ＰＬＳ３は、上述したように、Ｄ型フリップフロップ４０２の反転出力端子／Ｑから出力される信号であり、パルス信号ＰＬＳを４分周することにより得られる信号である。このため、カウンタ３０６のカウント値ＣＯＵＮＴがステージ３に属する場合には、４つのフォトンが単位画素２０１に入射する毎に、カウンタ３０６はカウント値ＣＯＵＮＴを１つずつ増加させる。
カウンタ３０６のカウント値ＣＯＵＮＴが４０９６から１６３８３の範囲内である場合、当該カウント値ＣＯＵＮＴはステージ４に属する。カウンタ３０６のカウント値ＣＯＵＮＴがステージ４に属する場合においては、制御部３０７は、分周器３０５のセレクタ４０４が信号ＰＬＳ４を出力するように、セレクタ４０４に制御信号ＰＳＥＬ信号を供給する。信号ＰＬＳ４は、上述したように、Ｄ型フリップフロップ４０３の反転出力端子／Ｑから出力される信号であり、パルス信号ＰＬＳを８分周することにより得られる信号である。このため、カウンタ３０６のカウント値ＣＯＵＮＴがステージ４に属する場合には、８つのフォトンが単位画素２０１に入射する毎に、カウンタ３０６はカウント値ＣＯＵＮＴを１つずつ増加させる。
このように、本実施形態では、カウンタ３０６におけるカウント値に応じてカウンタ３０６におけるカウント頻度が変化する。
図９は、本実施形態による固体撮像素子１０２の単位画素２０１に備えられたカウンタ３０６の動作の他の例を示す図である。
図９に示す例においては、被写体の輝度が比較的高い場合、即ち、撮像感度（ＩＳＯ感度）が比較的低く設定される場合には、図８を用いて上述した例と同様に、制御が行われる。
また、図９に示す例においては、被写体の輝度が比較的低い場合、即ち、撮像感度が比較的高く設定される場合には、以下のような制御が行われる。ここでは、カウンタ３０６のビット幅が１４ビットである場合を例に説明する。
カウンタ３０６のカウント値ＣＯＵＮＴが０から２５５の範囲内である場合、当該カウント値ＣＯＵＮＴはステージ１′に属する。カウンタ３０６のカウント値ＣＯＵＮＴがステージ１′に属する場合においては、制御部３０７は、分周器３０５のセレクタ４０４が信号ＰＬＳ１を出力するように、セレクタ４０４に制御信号ＰＳＥＬ信号を供給する。信号ＰＬＳ１は、上述したように、センサ部３００から出力されるパルス信号ＰＬＳをそのまま用いたものである。このため、カウンタ３０６のカウント値ＣＯＵＮＴがステージ１′に属する場合には、１つのフォトンが単位画素２０１に入射する毎に、カウンタ３０６はカウント値ＣＯＵＮＴを１つずつ増加させる。
カウンタ３０６のカウント値ＣＯＵＮＴが２５６から１６３８３の範囲内である場合、当該カウント値ＣＯＵＮＴはステージ２′に属する。カウンタ３０６のカウント値ＣＯＵＮＴがステージ２′に属する場合においては、制御部３０７は、分周器３０５のセレクタ４０４が信号ＰＬＳ２を出力するように、セレクタ４０４に制御信号ＰＳＥＬ信号を供給する。信号ＰＬＳ２は、上述したように、Ｄ型フリップフロップ４０１の反転出力端子／Ｑから出力される信号であり、パルス信号ＰＬＳを２分周することにより得られる信号である。このため、カウンタ３０６のカウント値ＣＯＵＮＴがステージ２′に属する場合には、２つのフォトンが単位画素２０１に入射する毎に、カウンタ３０６はカウント値ＣＯＵＮＴを１つずつ増加させる。
センサ部３００から出力されるパルス信号ＰＬＳの数が１６３８３を超える場合には、当該カウント値ＣＯＵＮＴはステージ３′に属し、カウンタ３０６のカウント値は１６３８３に固定される。カウンタ３０６のカウント値ＣＯＵＮＴがステージ３′に属する場合においては、制御部３０７は、分周器３０５のセレクタ４０４が信号ＰＬＳｘを出力しないように、セレクタ４０４に制御信号ＰＳＥＬ信号を供給する。このため、カウンタ３０６のカウント値ＣＯＵＮＴがステージ３′に属する際においては、フォトンが単位画素２０１に入射しても、カウンタ３０６はカウント値ＣＯＵＮＴを増加させない。
なお、各々の単位画素２０１に備えられた制御部３０７に対して、カウント圧縮制御部２０６からカウント圧縮制御信号ＣＣＳが供給され、制御部３０７は、カウント圧縮制御信号ＣＣＳに基づいて上記のような制御を行う。
また、制御部１０６は、図８（ｂ）や図９（ｂ）に示すような圧縮パターン情報（テーブル）を、復元部１０９に供給する。復元部１０９は、制御部１０６から供給される圧縮パターン情報に基づいて、固体撮像素子１０２によって取得された画像信号が入射フォトン数に応じたリニアな信号となるように復元処理を行う。
このように、本実施形態では、カウンタ３０６におけるカウント値に応じてカウンタ３０６におけるカウント頻度が変化する。このため、本実施形態では、ダイナミックレンジを十分に確保しつつ、画像データのビット幅を小さくすることができる。画像データのビット幅を小さくすることができるため、カウンタ３０６及び読み出しメモリ３０９の規模を小さくすることができ、高画素化に寄与することができる。また、画像データのビット幅を小さくすることができるため、固体撮像素子１０２の外部に備えられる不図示のフレームメモリ等の容量を小さくすることができ、ひいては、低コスト化に寄与することもできる。
［第２実施形態］
第２実施形態による固体撮像素子及び撮像装置について図１０乃至図１３を用いて説明する。図１乃至図９に示す第１実施形態による固体撮像素子等と同一の構成要素には、同一の符号を付して説明を省略又は簡潔にする。
本実施形態による固体撮像素子は、単位画素２０１に備えられたイネーブル信号生成部１００１によって生成されるイネーブル信号ＰＥＮ２を用いて、カウンタ１００２におけるカウント頻度を変化させるものである。
図１０は、本実施形態による固体撮像素子に備えられた単位画素２０１を示す図である。図１０に示すように、本実施形態による固体撮像素子に備えられた単位画素２０１は、センサ部３００と、計数部１０００とを有する。計数部１０００は、イネーブル信号生成部１００１と、カウンタ１００２と、制御部１００３と、スイッチ３０８と、読み出しメモリ３０９とを有する。
イネーブル信号生成部１００１には、センサ部３００から出力されるパルス信号ＰＬＳが供給される。イネーブル信号生成部１００１には、制御部１００３から出力される制御信号ＰＳＥＬが供給される。イネーブル信号生成部１００１は、カウンタ１００２をイネーブル状態にするためのイネーブル信号ＰＥＮ２をカウンタ１００２に供給する。イネーブル信号生成部１００１は、カウンタ１００２におけるカウント値に基づいて、カウンタ１００２を第１の状態にする期間とカウンタ１００２を第２の状態にする期間とを調整する。第１の状態は、センサ部３００から発せられるパルス信号ＰＬＳをカウンタ１００２がカウントする状態である。第２の状態は、センサ部３００から発せられるパルス信号ＰＬＳをカウンタ１００２がカウントしない状態である。なお、イネーブル信号生成部１００１の構成及び動作については、図１１を用いて後述する。
カウンタ１００２には、センサ部３００から出力されるパルス信号ＰＬＳが供給される。カウンタ１００２は、パルス信号ＰＬＳの数をカウントする。カウンタ１００２によって得られたカウント値は画素信号となる。カウンタ１００２におけるカウント動作を制御するためのイネーブル信号ＰＥＮが、タイミング発生部２０４からカウンタ１００２に供給される。カウンタ１００２におけるカウント動作を制御するためのイネーブル信号ＰＥＮ２が、イネーブル信号生成部１００１からカウンタ１００２に供給される。カウンタ１００２は、センサ部３００から発せられるパルス信号ＰＬＳをカウントする状態である第１の状態と、センサ部３００から発せられるパルス信号ＰＬＳをカウントしない状態である第２の状態とに切り替え可能である。カウンタ１００２の構成及び動作については、図１２を用いて後述する。
制御部１００３は、カウント圧縮制御部２０６から供給されるカウント圧縮制御信号ＣＣＳと、カウンタ１００２から出力されるカウント値とに基づいて、カウント頻度を制御するための制御信号ＰＳＥＬをイネーブル信号生成部１００１に供給する。
各々の単位画素２０１に備えられた制御部１００３に対して、カウント圧縮制御部２０６からカウント圧縮制御信号ＣＣＳが供給される。制御部１００３は、カウント圧縮制御信号ＣＣＳに基づいて、図８及び図９を用いて上述した第１実施形態による固体撮像素子における制御と同様の制御を行う。
図１１は、本実施形態による固体撮像素子の単位画素２０１に備えられたイネーブル信号生成部１００１を示す図である。
図１１は、３つのＤ型フリップフロップ１１０１〜１１０３が備えられたイネーブル信号生成部１００１の例を示している。
イネーブル信号生成部１００１は、３つのＤ型フリップフロップ１１０１〜１１０３と、セレクタ１１０４と、ＯＲゲート１１０５、１１０６、インバータ１１０７とを有する。イネーブル信号生成部１００１には、カウント頻度を制御するための制御信号ＰＳＥＬ信号が、制御部１００３から供給される。また、イネーブル信号生成部１００１には、リセット信号ＲＥＳがタイミング発生部２０４から供給される。
Ｄ型フリップフロップ１１０１のクロック端子には、センサ部３００から出力されるパルス信号ＰＬＳが供給される。Ｄ型フリップフロップ１１０１の入力端子Ｄには、Ｄ型フリップフロップ１１０１の反転出力端子／Ｑから出力される信号が供給される。
Ｄ型フリップフロップ１１０２のクロック端子には、Ｄ型フリップフロップ１１０１の出力端子Ｑから出力される信号Ｄ１が供給される。また、Ｄ型フリップフロップ１１０２の入力端子Ｄには、Ｄ型フリップフロップ１１０２の反転出力端子／Ｑから出力される信号が供給される。
Ｄ型フリップフロップ１１０３のクロック端子には、Ｄ型フリップフロップ１１０２の出力端子Ｑから出力される信号Ｄ２が供給される。また、Ｄ型フリップフロップ１１０３の入力端子Ｄには、Ｄ型フリップフロップ１１０３の反転出力端子／Ｑから出力される信号が供給される。
Ｄ型フリップフロップ１１０１、１１０２、１１０３のリセット端子Ｒｅｓｅｔにはタイミング発生部２０４から出力されるリセット信号ＲＥＳが供給される。リセット信号ＲＥＳがＨレベルの際、Ｄ型フリップフロップ１１０１、１１０２、１１０３の出力端子Ｑは、Ｌレベルにリセットされる。
セレクタ１１０４には、制御部１００３から出力される２ビットの制御信号ＰＳＥＬが供給される。セレクタ１１０４には、以下のような４つの信号が入力される。セレクタ１１０４には、Ｌレベルに固定された信号と、Ｄ型フリップフロップ４０１の出力端子Ｑから出力される信号Ｄ１がそのまま用いられた信号／ＥＮ１と、ＯＲゲート１１０５から出力される信号／ＥＮ２とが供給される。セレクタ１１０４には、ＯＲゲート１１０６から出力される信号／ＥＮ３が更に供給される。
ＯＲゲート１１０５には、Ｄ型フリップフロップ１１０１の出力端子Ｑから出力される信号Ｄ１と、Ｄ型フリップフロップ１１０２の出力端子Ｑから出力される信号Ｄ２とが供給される。ＯＲゲート１１０６には、Ｄ型フリップフロップ１１０１の出力端子Ｑから出力される信号Ｄ１と、Ｄ型フリップフロップ１１０２の出力端子Ｑから出力される信号Ｄ２と、Ｄ型フリップフロップ１１０３の出力端子Ｑから出力される信号Ｄ３とが供給される。
信号／ＥＮ１は、Ｄ型フリップフロップ１１０１の出力端子Ｑから出力される信号Ｄ１であり、パルス信号ＰＬＳを２分周することにより得られる信号である。２つのパルス信号ＰＬＳに対して１つのアクティブローの信号／ＥＮ１が発せられる。
ＯＲゲート１１０５から出力される信号／ＥＮ２は、Ｄ型フリップフロップ１１０１の出力端子Ｑから出力される信号Ｄ１と、Ｄ型フリップフロップ１１０２の出力端子Ｑから出力される信号Ｄ２との論理和の信号である。４つのパルス信号ＰＬＳに対して１つのアクティブローの信号／ＥＮ２が発せられる。
ＯＲゲート１１０５から出力される信号／ＥＮ３は、信号Ｄ１と信号Ｄ２と信号Ｄ３との論理和である。信号Ｄ１は、上述したように、Ｄ型フリップフロップ１１０１の出力端子Ｑから出力される信号である。信号Ｄ２は、上述したように、Ｄ型フリップフロップ１１０２の出力端子Ｑから出力される信号である、信号Ｄ３は、Ｄ型フリップフロップ１１０３の出力端子Ｑから出力される信号Ｄ３である。８つのパルス信号ＰＬＳに対して１つのアクティブローの信号／ＥＮ３が発せられる。
セレクタ１１０４は、制御部３０７から供給される制御信号ＰＳＥＬに応じて、４つの信号のうちから選択される信号を出力する。セレクタ１１０４から出力される信号を、インバータ１１０７によって反転することにより、イネーブル信号ＰＥＮ２が生成される。
なお、イネーブル信号生成部１００１の構成はこれに限定されるものではない。イネーブル信号ＰＥＮ２がＨレベルとなる期間を、制御部１００３から供給される制御信号ＰＳＥＬに応じて変更し得るイネーブル信号生成部１００１を適宜用い得る。
図１２は、本実施形態による固体撮像素子の単位画素２０１に備えられたカウンタ１００２を示す図である。図１２は、ｎ個のＤ型フリップフロップ１２００−１〜１２００−ｎが備えられたｎビットカウンタの例を示している。カウンタ１００２は、センサ部３００から出力されるパルス信号ＰＬＳの立ち上がりエッジに同期してカウント動作を行う。
図１２に示すように、カウンタ１００２は、ｎ個のＤ型フリップフロップ１２００−１〜１２００−ｎと、ＡＮＤゲート１２０１とを有している。個々のＤ型フリップフロップについて説明する際には、符号１２００−１〜１２００−ｎを用い、Ｄ型フリップフロップ一般について説明する際には、符号１２００を用いる。
Ｄ型フリップフロップ１２００−１のクロック端子には、センサ部３００から出力されるパルス信号ＰＬＳが供給される。Ｄ型フリップフロップ１２００−２のクロック端子には、Ｄ型フリップフロップ１２００−１の反転出力端子／Ｑから出力される信号が供給される。Ｄ型フリップフロップ１２００−３のクロック端子には、Ｄ型フリップフロップ１２００−２の反転出力端子／Ｑから出力される信号が供給される。Ｄ型フリップフロップ１２００−ｎのクロック端子には、Ｄ型フリップフロップ１２００−ｎ−１の反転出力端子／Ｑから出力される信号が供給される。即ち、各々のＤ型フリップフロップ１２００のクロック端子には、前段に位置するＤ型フリップフロップ１２００の反転出力端子／Ｑから出力される信号が供給される。
各々のＤ型フリップフロップ１２００のリセット端子Ｒｅｓｅｔには、タイミング発生部２０４から出力されるリセット信号ＲＥＳが供給される。リセット信号ＲＥＳがＨレベルの際、各々のＤ型フリップフロップ１２００の出力端子ＱはＬレベルにリセットされる。リセット信号ＲＥＳがＬレベルの際、各々のＤ型フリップフロップ１２００の出力端子Ｑからは、カウント値の各ビットの値（ＣＯＵＮＴ［１］、ＣＯＵＮＴ［２］、・・・、ＣＯＵＮＴ［ｎ］）が出力される。カウンタ１００２がこのような構成になっているため、センサ部３００から供給されるパルス信号ＰＬＳの立ち上がりエッジに同期して、カウント値ＣＯＵＮＴが１つずつ増加する。
ＡＮＤゲート１２０１には、イネーブル信号ＰＥＮとイネーブル信号ＰＥＮ２とが供給される。イネーブル信号ＰＥＮとイネーブル信号ＰＥＮ２のいずれもがＨレベルである際には、ＡＮＤゲート１２０１から出力されるＨレベルの信号がＤ型フリップフロップ１２００のイネーブル端子ＥＮに供給される。Ｈレベルの信号がＤ型フリップフロップ１２００のイネーブル端子ＥＮに供給されている際、パルス信号ＰＬＳの立ち上がりエッジに同期してカウンタ１００２のカウント値ＣＯＵＮＴが増加する。イネーブル信号ＰＥＮとイネーブル信号ＰＥＮ２とのうちの少なくともいずれかがＬレベルになると、ＡＮＤゲート１２０１からＤ型フリップフロップ１２００のイネーブル端子ＥＮに供給される信号はＬレベルになる。Ｄ型フリップフロップ１２００のイネーブル端子ＥＮがＬレベルの際には、パルス信号ＰＬＳの立ち上がりが生じても、カウンタ１００２のカウント値ＣＯＵＮＴは更新されることなく維持される。
本実施形態による固体撮像素子は、図８を用いて上述した第１実施形態による固体撮像素子と同様に動作し得る。本実施形態による固体撮像素子の動作の例について図８を用いて説明する。
カウンタ１００２のカウント値ＣＯＵＮＴが０から１５の範囲内である場合、当該カウント値ＣＯＵＮＴはステージ１に属する。カウンタ１００２のカウント値ＣＯＵＮＴがステージ１に属する場合においては、制御部１００３は、イネーブル信号生成部１００１のセレクタ１１０４がＬレベルの信号を出力するように、セレクタ１１０４に制御信号ＰＳＥＬ信号を供給する。イネーブル信号生成部１００１のセレクタ１１０４から出力されるＬレベルの信号は、インバータ１１０７によって反転される。このため、Ｈレベルのイネーブル信号ＰＥＮ２が、イネーブル信号生成部１００１からカウンタ１００２に供給される。露光期間中においては、イネーブル信号ＰＥＮは常にＨレベルとなっている。イネーブル信号ＰＥＮとイネーブル信号ＰＥＮ２のいずれもがＨレベルであるため、Ｈレベルの信号がＡＮＤゲート１２０１からＤ型フリップフロップ１２００のイネーブル端子ＥＮに供給される。このため、カウンタ１００２のカウント値ＣＯＵＮＴがステージ１に属する場合には、１つのフォトンが単位画素２０１に入射する毎に、カウンタ１００２はカウント値ＣＯＵＮＴを１つずつ増加させる。
カウンタ１００２のカウント値ＣＯＵＮＴが１６から２５５の範囲内である場合、当該カウント値ＣＯＵＮＴはステージ２に属する。カウンタ１００２のカウント値ＣＯＵＮＴがステージ２に属する場合においては、制御部１００３は、イネーブル信号生成部１００１のセレクタ１１０４が信号／ＥＮ１を出力するように、セレクタ１１０４に制御信号ＰＳＥＬ信号を供給する。信号／ＥＮ１は、上述したように、Ｄ型フリップフロップ１１０１の出力端子Ｑから出力される信号Ｄ１であり、パルス信号ＰＬＳを２分周することにより得られる信号である。上述したように、２つのパルス信号ＰＬＳに対して１つのアクティブローの信号／ＥＮ１が発せられる。イネーブル信号生成部１００１のセレクタ１１０４から出力される信号／ＥＮ１は、インバータ１１０７によって反転される。このため、２つのパルス信号ＰＬＳに対して１つのアクティブハイのイネーブル信号ＰＥＮ２が、イネーブル信号生成部１００１から発せられる。上述したように、露光期間中においては、イネーブル信号ＰＥＮは常にＨレベルとなっている。このため、２つのパルス信号ＰＬＳに対して１つのアクティブハイの信号が、ＡＮＤゲート１２０１からＤ型フリップフロップ１２００のイネーブル端子ＥＮに供給される。このため、カウンタ１００２のカウント値ＣＯＵＮＴがステージ２に属する場合には、２つのフォトンが単位画素２０１に入射する毎に、カウンタ１００２はカウント値ＣＯＵＮＴを１つずつ増加させる。
カウンタ１００２のカウント値ＣＯＵＮＴが２５６から４０９５の範囲内である場合、当該カウント値ＣＯＵＮＴはステージ３に属する。カウンタ１００２のカウント値ＣＯＵＮＴがステージ３に属する場合においては、制御部１００３は、イネーブル信号生成部１００１のセレクタ１１０４が信号／ＥＮ２を出力するように、セレクタ１１０４に制御信号ＰＳＥＬ信号を供給する。信号／ＥＮ２は、上述したように、Ｄ型フリップフロップ１１０１の出力端子Ｑから出力される信号Ｄ１と、Ｄ型フリップフロップ１１０２の出力端子Ｑから出力される信号Ｄ２との論理和の信号である。上述したように、４つのパルス信号ＰＬＳに対して１つのアクティブローの信号／ＥＮ２が発せられる。イネーブル信号生成部１００１のセレクタ１１０４から出力される信号／ＥＮ２は、インバータ１１０７によって反転される。このため、４つのパルス信号ＰＬＳに対して１つのアクティブハイのイネーブル信号ＰＥＮ２が、イネーブル信号生成部１００１から発せられる。上述したように、露光期間中においては、イネーブル信号ＰＥＮは常にＨレベルとなっている。このため、４つのパルス信号ＰＬＳに対して１つのアクティブハイの信号が、ＡＮＤゲート１２０１からＤ型フリップフロップ１２００のイネーブル端子ＥＮに供給される。このため、カウンタ１００２のカウント値ＣＯＵＮＴがステージ３に属する場合には、４つのフォトンが単位画素２０１に入射する毎に、カウンタ１００２はカウント値ＣＯＵＮＴを１つずつ増加させる。
カウンタ１００２のカウント値ＣＯＵＮＴが４０９６から１６３８３の範囲内である場合、当該カウント値ＣＯＵＮＴはステージ４に属する。カウンタ１００２のカウント値ＣＯＵＮＴがステージ４に属する場合においては、制御部１００３は、イネーブル信号生成部１００１のセレクタ１１０４が信号／ＥＮ３を出力するように、セレクタ４０４に制御信号ＰＳＥＬ信号を供給する。信号／ＥＮ３は、Ｄ型フリップフロップ１１０１の出力端子Ｑから出力される信号Ｄ１と、Ｄ型フリップフロップ１１０２の出力端子Ｑから出力される信号Ｄ２と、Ｄ型フリップフロップ１１０３の出力端子Ｑから出力される信号Ｄ３との論理和の信号である。上述したように、８つのパルス信号ＰＬＳに対して１つのアクティブローの信号／ＥＮ３が発せられる。イネーブル信号生成部１００１のセレクタ１１０４から出力される信号／ＥＮ３は、インバータ１１０７によって反転される。このため、８つのパルス信号ＰＬＳに対して１つのアクティブハイのイネーブル信号ＰＥＮ２が、イネーブル信号生成部１００１から発せられる。上述したように、露光期間中においては、イネーブル信号ＰＥＮは常にＨレベルとなっている。このため、８つのパルス信号ＰＬＳに対して１つのアクティブハイの信号が、ＡＮＤゲート１２０１からＤ型フリップフロップ１２００のイネーブル端子ＥＮに供給される。このため、カウンタ１００２のカウント値ＣＯＵＮＴがステージ４に属する場合には、８つのフォトンが単位画素２０１に入射する毎に、カウンタ１００２はカウント値ＣＯＵＮＴを１つずつ増加させる。
このように、本実施形態においても、カウンタ１００２におけるカウント値に応じてカウンタ１００２におけるカウント頻度が変化する。
本実施形態による固体撮像素子は、図９を用いて上述した第１実施形態による固体撮像素子と同様に動作することも可能である。本実施形態による固体撮像素子の動作の他の例について図９を用いて説明する。
図９に示す例においては、被写体の輝度が比較的高い場合、即ち、撮像感度が比較的低く設定される場合には、図８を用いて上述した例と同様に、制御が行われる。
また、図９に示す例においては、被写体の輝度が比較的低い場合、即ち、撮像感度が比較的高く設定される場合には、以下のような制御が行われる。ここでは、カウンタ１００２のビット幅が１４ビットである場合を例に説明する。
カウンタ１００２のカウント値ＣＯＵＮＴが０から２５５の範囲内である場合、当該カウント値ＣＯＵＮＴはステージ１′に属する。カウンタ１００２のカウント値ＣＯＵＮＴがステージ１′に属する場合においては、制御部１００３は、イネーブル信号生成部１００１のセレクタ１１０４がＬレベルの信号を出力するように、セレクタ１１０４に制御信号ＰＳＥＬ信号を供給する。イネーブル信号生成部１００１のセレクタ１１０４から出力されるＬレベルの信号は、インバータ１１０７によって反転される。このため、Ｈレベルのイネーブル信号ＰＥＮ２がイネーブル信号生成部１００１からカウンタ１００２に供給される。このため、カウンタ１００２のカウント値ＣＯＵＮＴがステージ１′に属する場合には、Ｈレベルの信号がＡＮＤゲート１２０１からＤ型フリップフロップ１２００のイネーブル端子ＥＮに供給される。このため、カウンタ１００２のカウント値ＣＯＵＮＴがステージ１′に属する場合には、１つのフォトンが単位画素２０１に入射する毎に、カウンタ１００２はカウント値ＣＯＵＮＴを１つずつ増加させる。
カウンタ１００２のカウント値ＣＯＵＮＴが２５６から１６３８３の範囲内である場合、当該カウント値ＣＯＵＮＴはステージ２′に属する。カウンタ１００２のカウント値ＣＯＵＮＴがステージ２′に属する場合においては、制御部１００３は、イネーブル信号生成部１００１のセレクタ１１０４が信号／ＥＮ１を出力するように、セレクタ１１０４に制御信号ＰＳＥＬ信号を供給する。信号／ＥＮ１は、上述したように、Ｄ型フリップフロップ１１０１の出力端子Ｑから出力される信号Ｄ１であり、パルス信号ＰＬＳを２分周することにより得られる信号である。上述したように、２つのパルス信号ＰＬＳに対して１つのアクティブローの信号／ＥＮ１が発せられる。イネーブル信号生成部１００１のセレクタ１１０４から出力される信号／ＥＮ１は、インバータ１１０７によって反転される。このため、２つのパルス信号ＰＬＳに対して１つのアクティブハイのイネーブル信号ＰＥＮ２が、イネーブル信号生成部１００１から発せられる。上述したように、露光期間中においては、イネーブル信号ＰＥＮは常にＨレベルとなっている。このため、２つのパルス信号ＰＬＳに対して１つのアクティブハイの信号が、ＡＮＤゲート１２０１からＤ型フリップフロップ１２００のイネーブル端子ＥＮに供給される。このため、カウンタ１００２のカウント値ＣＯＵＮＴがステージ２′に属する場合には、２つのフォトンが単位画素２０１に入射する毎に、カウンタ１００２はカウント値ＣＯＵＮＴを１つずつ増加させる。
センサ部３００から出力されるパルス信号ＰＬＳの数が１６３８３を超える場合には、当該カウント値ＣＯＵＮＴはステージ３′に属し、カウンタ１００２のカウント値は１６３８３に固定される。カウンタ１００２のカウント値ＣＯＵＮＴがステージ３′に属する場合においては、制御部１００３は、イネーブル信号生成部１００１のセレクタ１１０４が信号を選択しないように、セレクタ１１０４に制御信号ＰＳＥＬ信号を供給する。このため、セレクタ１１０４の出力はＨレベルとなる。セレクタ１１０４の出力はインバータ１１０７によって反転されるため、セレクタ１１０４の出力がＨレベルの際には、イネーブル信号生成部１００１からカウンタ１００２のＡＮＤゲート１２０１に供給される信号はＬレベルとなる。このため、ＡＮＤゲート１２０１からＤ型フリップフロップ１２００のイネーブル端子ＥＮに供給される信号はＬレベルとなる。このため、カウンタ１００２のカウント値ＣＯＵＮＴがステージ３′に属する場合には、フォトンが単位画素２０１に入射しても、カウンタ１００２はカウント値ＣＯＵＮＴを増加させない。
なお、各々の単位画素２０１に備えられた制御部１００３に対して、カウント圧縮制御部２０６からカウント圧縮制御信号ＣＣＳが供給され、制御部１００３は、カウント圧縮制御信号ＣＣＳに基づいて上記のような制御を行う。
また、制御部１００３は、図８（ｂ）や図９（ｂ）に示すような圧縮パターン情報を、復元部１０９に供給する。復元部１０９は、制御部１００３から供給される圧縮パターン情報を用い、固体撮像素子１０２によって取得された画像信号が入射フォトン数に応じたリニアな信号となるように復元処理を行う。
このように、本実施形態においても、カウンタ１００２におけるカウント値に応じてカウンタ１００２におけるカウント頻度が変化する。このため、本実施形態においても、ダイナミックレンジを十分に確保しつつ、画像データのビット幅を小さくすることができる。
［第３実施形態］
第３実施形態による固体撮像素子及び撮像装置について図１３乃至図１６を用いて説明する。図１乃至図１２に示す第１又は第２実施形態による固体撮像素子等と同一の構成要素には、同一の符号を付して説明を省略又は簡潔にする。
図１３は、本実施形態による固体撮像素子に備えられた単位画素２０１を示す図である。図１３に示すように、本実施形態による固体撮像素子に備えられた単位画素２０１は、センサ部３００と、計数部１３００とを有する。計数部１３００は、カウンタ１３０１と、カウント値処理部１３０２と、カウンタ１３０３と、制御部１３０４と、スイッチ３０８と、読み出しメモリ３０９とを有する。
カウンタ１３０１には、センサ部３００から出力されるパルス信号ＰＬＳが供給される。カウンタ１３０１は、パルス信号ＰＬＳの数をカウントする。カウンタ１３０１におけるカウント動作を制御するためのイネーブル信号ＰＥＮが、タイミング発生部２０４からカウンタ１３０１に供給される。カウンタ１３０１は、パルス信号ＰＬＳの立ち上がりエッジに同期してカウント動作を行う。カウンタ１３０１の構成は、例えば図５を用いて上述したカウンタ３０６と同様である。
カウント値処理部１３０２には、カウンタ１３０１から出力されるカウント値ＤＯＵＴが供給される。カウント値処理部１３０２は、カウンタ１３０３に対して信号ＤＩＮを供給する。カウント値処理部１３０２は、カウント値ＤＯＵＴに対してビットシフト等の処理を施すことにより複数の信号を生成する。カウント値処理部１３０２は、生成した複数の信号のうちのいずれかを、制御部１３０４から供給される制御信号ＰＳＥＬに応じて選択する。カウント値処理部１３０２は、こうして選択した信号を信号ＤＩＮとしてカウンタ１３０３に供給する。カウント値処理部１３０２の構成及び動作については、図１４を用いて後述する。
カウンタ１３０３には、センサ部３００から出力されるパルス信号ＰＬＳが供給される。カウンタ１３０３は、パルス信号ＰＬＳの数をカウントする。カウンタ１３０３によって得られたカウント値は画素信号となる。カウンタ１３０３には、カウント値処理部１３０２から信号ＤＩＮが供給される。カウンタ１３０３の構成及び動作については、図１５を用いて後述する。
各々の単位画素２０１に備えられた制御部１３０４に対して、カウント圧縮制御部２０６からカウント圧縮制御信号ＣＣＳが供給される。制御部１３０４は、カウント圧縮制御部２０６から供給されるカウント圧縮制御信号ＣＣＳと、カウンタ１３０３から供給されるカウント値とに応じて、カウント頻度を制御するための制御信号ＰＳＥＬを出力する。制御部１３０４から出力される制御信号ＰＳＥＬは、カウント値処理部１３０２に供給される。制御部１３０４からカウント値処理部１３０２に適切な制御信号ＰＳＥＬが供給されることにより、図８及び図９を用いて上述した第１及び第２実施形態による固体撮像素子における制御と同様の制御が行われる。
図１４は、本実施形態による固体撮像素子の単位画素２０１に備えられたカウント値処理部１３０２を示す図である。
カウント値処理部１３０２は、加算器１４０１と、ビットシフト部１４０２と、セレクタ１４０３とを有する。カウント値処理部１３０２には、カウント頻度を制御するための制御信号ＰＳＥＬが制御部１３０４から供給される。
加算器１４０１には、カウンタ１３０１から出力されるカウント値ＤＯＵＴが供給される。加算器１４０１は、カウンタ１３０１から供給されるカウント値ＤＯＵＴに対して１を加算することにより得られる値を、ビットシフト部１４０２に供給する。
ビットシフト部１４０２は、加算器１４０１から供給される値がそのまま用いられた値Ｓ０を、セレクタ１４０３に供給する。また、ビットシフト部１４０２は、加算器１４０１から供給される値を下位に１ビットシフトさせることにより得られる値Ｓ１を、セレクタ１４０３に供給する。また、ビットシフト部１４０２は、加算器１４０１から供給される値を下位に２ビットシフトさせることにより得られる値Ｓ２を、セレクタ１４０３に供給する。また、ビットシフト部１４０２は、加算器１４０１から供給される値を下位に３ビットシフトさせることにより得られる値Ｓ３を、セレクタ１４０４に供給する。
セレクタ１４０３は、制御部１３０４から供給される２ビットの制御信号ＰＳＥＬによって制御される。セレクタ１４０３は、ビットシフト部１４０２から出力される４つの値Ｓ０〜Ｓ３のうちのいずれかを、制御部１３０４から供給される制御信号ＰＳＥＬに応じて選択し、選択した信号を信号ＤＩＮとして出力する。
なお、カウント値処理部１３０２の構成はこれに限定されるものではない。制御部１３０４から供給される制御信号ＰＳＥＬに応じて信号ＤＩＮを所定の値に切り替え得るカウント値処理部１３０２を適宜用い得る。
図１５は、本実施形態による固体撮像素子の単位画素２０１に備えられたカウンタ１３０３を示す図である。図１５は、ｎ個のＤ型フリップフロップ１５００−１〜１５００−ｎが備えられたｎビットカウンタの例を示している。カウンタ１３０３は、センサ部３００から出力されるパルス信号ＰＬＳの立ち上がりエッジに同期してカウント動作を行う。
図１５に示すように、カウンタ１３０３は、ｎ個のＤ型フリップフロップ１５００−１〜１５００−ｎを有している。個々のＤ型フリップフロップについて説明する際には、符号１５００−１〜１５００−ｎを用い、Ｄ型フリップフロップ一般について説明する際には、符号１５００を用いる。
Ｄ型フリップフロップ１５００の各々のクロック端子には、センサ部３００から出力されるパルス信号ＰＬＳが供給される。Ｄ型フリップフロップ１５００の各々のリセット端子Ｒｅｓｅｔには、タイミング発生部２０４から出力されるリセット信号ＲＥＳが供給される。リセット信号ＲＥＳがＨレベルの際、各々のＤ型フリップフロップ１５００の出力端子ＱはＬレベルにリセットされる。リセット信号ＲＥＳがＬレベルの際、各々のＤ型フリップフロップ１５００の出力端子Ｑからは、カウント値の各ビットの値（ＣＯＵＮＴ［１］、ＣＯＵＮＴ［２］、・・・、ＣＯＵＮＴ［ｎ］）が出力される。カウンタ１３０３がこのような構成になっているため、センサ部３００から出力されるパルス信号ＰＬＳの立ち上がりエッジに同期して、カウンタ１３０３のカウント値ＣＯＵＮＴが１つずつ増加する。
Ｄ型フリップフロップ１５００の各々の入力端子Ｄには、カウント値処理部１３０２から出力される信号ＤＩＮの各ビットの値が入力される。カウント値処理部１３０２から出力される信号ＤＩＮの最下位ビットの値ＤＩ［１］は、Ｄ型フリップフロップ１５００−１の入力端子Ｄに供給される。カウント値処理部１３０２から出力される信号ＤＩＮの最上位ビットの値ＤＩ［ｎ］は、Ｄ型フリップフロップ１５００−ｎの入力端子Ｄに供給される。カウンタ１３０３に入力される信号ＤＩＮによって、カウンタ１３０３から出力されるカウント値ＣＯＵＮＴが変化する。カウント値ＤＯＵＴに対する処理をカウント値処理部１３０２によって適切に行うことにより、カウント値の圧縮を行うことが可能である。
図１６は、本実施形態による固体撮像素子の単位画素２０１に備えられた計数部１３００の動作を示すタイミングチャートである。図１６には、図８を用いて上述したステージ１〜４のそれぞれにおける動作が示されている。
ステージ１においては、カウンタ１３０１から出力されるカウント値ＤＯＵＴに対して、加算器１４０１によって１が加えられる。カウント値ＤＯＵＴに対して１を加えることにより得られる値が、信号ＤＩＮとしてカウンタ１３０３に供給される。カウンタ１３０３から出力されるカウント値ＣＯＵＮＴは、パルス信号ＰＬＳの立ち上がりエッジに同期して、カウント値処理部１３０２から供給される信号ＤＩＮによって更新される。このため、カウンタ１３０３のカウント値は、ステージ１においては、パルス信号ＰＬＳに同期して１つずつ増加する。即ち、カウンタ１３０３のカウント値は、１つのフォトンが単位画素２０１に入射する毎に１つずつ増加する。
ステージ２においては、カウンタ１３０１から出力されるカウント値ＤＯＵＴに対して、加算器１４０１によって１が加えられる。カウント値ＤＯＵＴに１を加えることにより得られる値が、ビットシフト部１４０２によって、下位に１ビットシフトされる。こうして得られる値が、信号ＤＩＮとしてカウンタ１３０３に供給される。カウンタ１３０３から出力されるカウント値ＣＯＵＮＴは、パルス信号ＰＬＳの立ち上がりエッジに同期して、カウント値処理部１３０２から供給される信号ＤＩＮによって更新される。このため、カウンタ１３０３のカウント値は、ステージ２においては、２つのパルス信号ＰＬＳが入力される毎に１つずつ増加する。即ち、カウンタ１３０３のカウント値は、２つのフォトンが単位画素２０１に入射する毎に１つずつ増加する。
ステージ３においては、カウンタ１３０１から出力されるカウント値ＤＯＵＴに対して、加算器１４０１によって１が加えられる。カウント値ＤＯＵＴに１を加えることにより得られる値が、ビットシフト部１４０２によって、下位に２ビットシフトされる。こうして得られる値が、信号ＤＩＮとしてカウンタ１３０３に供給される。カウンタ１３０３から出力されるカウント値ＣＯＵＮＴは、パルス信号ＰＬＳの立ち上がりエッジに同期して、カウント値処理部１３０２から供給される信号ＤＩＮによって更新される。このため、カウンタ１３０３のカウント値は、ステージ３においては、４つのパルス信号ＰＬＳが入力される毎に１つずつ増加する。即ち、カウンタ１３０３のカウント値は、４つのフォトンが単位画素２０１に入射する毎に１つずつ増加する。
ステージ４においては、カウンタ１３０１から出力されるカウント値ＤＯＵＴに対して、加算器１４０１によって１が加えられる。カウント値ＤＯＵＴに１を加えることにより得られる値が、ビットシフト部１４０２によって、下位に３ビットシフトされる。こうして得られる値が、信号ＤＩＮとしてカウンタ１３０３に供給される。カウンタ１３０３から出力されるカウント値ＣＯＵＮＴは、パルス信号ＰＬＳの立ち上がりエッジに同期して、カウント値処理部１３０２から供給される信号ＤＩＮによって更新される。このため、カウンタ１３０３のカウント値は、ステージ４においては、８つのパルス信号ＰＬＳが入力される毎に１つずつ増加する。即ち、カウンタ１３０３のカウント値は、８つのフォトンが単位画素２０１に入射する毎に１つずつ増加する。
このように、本実施形態においても、カウンタのカウント値に応じてカウント頻度が変化する。
［変形実施形態］
以上、本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
例えば、上記実施形態では、パルス信号ＰＬＳに同期してカウント値が増加するインクリメント型のカウンタを用いる場合を例に説明したが、これに限定されるものではない。例えば、パルス信号ＰＬＳに同期してカウント値が減少するデクリメント型のカウンタを用いるようにしてもよい。
また、上記実施形態では、パルス信号ＰＬＳの数に対して線形にカウント値が増加する場合を説明したが、これに限定されるものではない。例えば、パルス信号ＰＬＳの数に対して非線形にカウント値が増加するようにしてもよい。
１０１：撮影レンズ
１０２：固体撮像素子
１０３：信号処理部
１０４：メモリ部
１０５：記録部
１０６：制御部
１０７：操作部
１０８：表示部
１０９：復元部
２００：画素アレイ
２０１：単位画素
２０２：垂直選択回路
２０３：水平選択回路
２０４：タイミング発生部
２０５：出力部
２０６：カウント圧縮制御部
２０７，２０８：スイッチ

Claims (9)

  1. 光子の受光頻度に応じた頻度でパルスを発するセンサ部と、
    前記センサ部から発せられるパルスを、前記センサ部から発せられるパルスの数に応じた間引き度合いで間引いてカウントする計数部と
    を有することを特徴とする固体撮像素子。
  2. 前記計数部は、前記センサ部から発せられるパルスをカウントするカウンタと、前記カウンタにおけるカウント値に応じて前記間引き度合いを切り替える制御部とを有することを特徴とする請求項１に記載の固体撮像素子。
  3. 前記制御部は、前記カウンタにおけるカウント値が大きくなるに伴って、前記間引き度合いを大きくすることを特徴とする請求項２に記載の固体撮像素子。
  4. 前記計数部は、前記センサ部から発せられるパルスに対して間引き処理を行う間引き処理部を更に備え、
    前記カウンタは、前記間引き処理部によって間引き処理を施すことにより得られる信号をカウントすることを特徴とする請求項２又は３に記載の固体撮像素子。
  5. 前記カウンタは、前記センサ部から発せられるパルスをカウントする状態である第１の状態と、前記センサ部から発せられるパルスをカウントしない状態である第２の状態とに切り替え可能であり、
    前記制御部は、前記カウンタにおけるカウント値に基づいて、前記カウンタを前記第１の状態にする期間と前記カウンタを前記第２の状態にする期間とを調整することを特徴とする請求項２又は３に記載の固体撮像素子。
  6. 前記制御部は、前記カウンタにおけるカウント値と撮像感度に応じた信号とに応じて前記間引き度合いを切り替えることを特徴とする請求項２から５のいずれか１項に記載の固体撮像素子。
  7. 前記センサ部は、アバランシェフォトダイオードとクエンチ抵抗とを備えることを特徴とする請求項１から６のいずれか１項に記載の固体撮像素子。
  8. 光子の受光頻度に応じた頻度でパルスを発するセンサ部と、前記センサ部から発せられるパルスを、前記センサ部から発せられるパルスの数に応じた間引き度合いで間引いてカウントする計数部とを有する固体撮像素子と、
    前記固体撮像素子から出力される信号に対して所定の処理を行う処理部と
    を有することを特徴とする撮像装置。
  9. 光子の受光頻度に応じた頻度でセンサ部から発せられるパルスを、前記センサ部から発せられるパルスの数に応じた第１の間引き度合いで間引いてカウントするステップと、
    前記センサ部から発せられるパルスを、前記センサ部から発せられるパルスの数に応じて、前記第１の間引き度合いよりも大きい第２の間引き度合いで間引いてカウントするステップと
    を有することを特徴とする撮像方法。
JP2018008096A 2018-01-22 2018-01-22 固体撮像素子、撮像装置及び撮像方法 Active JP7022598B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018008096A JP7022598B2 (ja) 2018-01-22 2018-01-22 固体撮像素子、撮像装置及び撮像方法
PCT/JP2018/044168 WO2019142510A1 (ja) 2018-01-22 2018-11-30 固体撮像素子、撮像装置及び撮像方法
US16/930,972 US11190717B2 (en) 2018-01-22 2020-07-16 Solid state image sensor, image capturing apparatus, and image capturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018008096A JP7022598B2 (ja) 2018-01-22 2018-01-22 固体撮像素子、撮像装置及び撮像方法

Publications (2)

Publication Number Publication Date
JP2019129338A true JP2019129338A (ja) 2019-08-01
JP7022598B2 JP7022598B2 (ja) 2022-02-18

Family

ID=67302210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018008096A Active JP7022598B2 (ja) 2018-01-22 2018-01-22 固体撮像素子、撮像装置及び撮像方法

Country Status (3)

Country Link
US (1) US11190717B2 (ja)
JP (1) JP7022598B2 (ja)
WO (1) WO2019142510A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024185281A1 (ja) * 2023-03-03 2024-09-12 ソニーセミコンダクタソリューションズ株式会社 光検出装置およびカウンタ回路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11622086B2 (en) * 2018-02-02 2023-04-04 Sony Semiconductor Solutions Corporation Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
US11137607B2 (en) * 2019-06-28 2021-10-05 Canon Kabushiki Kaisha Image capturing and display apparatus and wearable device
JP2022096472A (ja) 2020-12-17 2022-06-29 キヤノン株式会社 光電変換装置及びその駆動方法
JP2024067906A (ja) * 2022-11-07 2024-05-17 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000253320A (ja) * 1999-02-25 2000-09-14 Nippon Hoso Kyokai <Nhk> 固体撮像装置
JP2004193675A (ja) * 2002-12-06 2004-07-08 Victor Co Of Japan Ltd イメージセンサ
JP2013090139A (ja) * 2011-10-18 2013-05-13 Sony Corp 撮像素子およびカメラシステム
WO2014097519A1 (ja) * 2012-12-18 2014-06-26 パナソニック株式会社 半導体光検出器
JP2016029753A (ja) * 2014-07-25 2016-03-03 キヤノン株式会社 撮像装置
WO2016042734A1 (ja) * 2014-09-19 2016-03-24 パナソニックＩｐマネジメント株式会社 固体撮像装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799868B2 (ja) * 1984-12-26 1995-10-25 日本放送協会 固体撮像装置
US8426797B2 (en) * 2010-03-23 2013-04-23 Massachusetts Institute Of Technology CMOS readout architecture and method for photon-counting arrays

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000253320A (ja) * 1999-02-25 2000-09-14 Nippon Hoso Kyokai <Nhk> 固体撮像装置
JP2004193675A (ja) * 2002-12-06 2004-07-08 Victor Co Of Japan Ltd イメージセンサ
JP2013090139A (ja) * 2011-10-18 2013-05-13 Sony Corp 撮像素子およびカメラシステム
WO2014097519A1 (ja) * 2012-12-18 2014-06-26 パナソニック株式会社 半導体光検出器
JP2016029753A (ja) * 2014-07-25 2016-03-03 キヤノン株式会社 撮像装置
WO2016042734A1 (ja) * 2014-09-19 2016-03-24 パナソニックＩｐマネジメント株式会社 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024185281A1 (ja) * 2023-03-03 2024-09-12 ソニーセミコンダクタソリューションズ株式会社 光検出装置およびカウンタ回路

Also Published As

Publication number Publication date
WO2019142510A1 (ja) 2019-07-25
JP7022598B2 (ja) 2022-02-18
US20200358972A1 (en) 2020-11-12
US11190717B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
JP7022598B2 (ja) 固体撮像素子、撮像装置及び撮像方法
JP6961392B2 (ja) 固体撮像素子、撮像装置及び撮像方法
US10389956B2 (en) Image sensor
JP4449565B2 (ja) 物理量分布検知の半導体装置
US9374097B2 (en) Data processor, solid-state imaging device, imaging device, and electronic apparatus
US7522082B2 (en) Digital-to-analog converter, analog-to-digital converter, and semiconductor device
US7227570B2 (en) Solid-state image pickup device and signal processing method therefor
JP4193768B2 (ja) データ処理方法並びに物理量分布検知の半導体装置および電子機器
US7859447B2 (en) Image processing method, semiconductor device for detecting physical quantity distribution, and electronic apparatus
US20060013485A1 (en) Data processing method, data processing apparatus, semiconductor device, and electronic apparatus
KR20080067963A (ko) 고체 상태 촬상 장치 및 촬상 장치
US10834349B2 (en) Solid-state image sensor, image capturing apparatus and image capturing method
JPWO2017169724A1 (ja) 信号処理装置および方法、撮像素子、並びに電子機器
KR20160145217A (ko) 카운팅 회로, 그 카운팅 회로를 포함하는 이미지 센싱 장치 및 그 이미지 센싱 장치의 리드아웃 방법
JP7108471B2 (ja) 固体撮像素子、撮像装置及び撮像方法
JP6112871B2 (ja) 撮像素子及び撮像装置
JP6230365B2 (ja) 撮像装置及びその制御方法
CN118574030A (zh) 光电转换装置、光电转换装置的控制方法和存储介质
JP2021164041A (ja) 半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210121

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210507

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20210526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220207

R151 Written notification of patent or utility model registration

Ref document number: 7022598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151