JP2019118198A - 制御装置、制御方法及びプログラム - Google Patents
制御装置、制御方法及びプログラム Download PDFInfo
- Publication number
- JP2019118198A JP2019118198A JP2017251104A JP2017251104A JP2019118198A JP 2019118198 A JP2019118198 A JP 2019118198A JP 2017251104 A JP2017251104 A JP 2017251104A JP 2017251104 A JP2017251104 A JP 2017251104A JP 2019118198 A JP2019118198 A JP 2019118198A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- amplitude
- unit
- input current
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Rectifiers (AREA)
Abstract
Description
以下、図面を参照しながら実施形態について詳しく説明する。
本発明の一実施形態によるモータ駆動装置について説明する。
図1は、本発明の一実施形態によるモータ駆動装置1の構成を示す図である。モータ駆動装置1は、交流電源4からの交流電力を直流電力に変換し、その直流電力を三相交流電力に変換して圧縮機モータ20に出力する装置である。モータ駆動装置1は、図1に示すように、コンバータ装置2(リアクトルの両端の差電圧に応じた電流が流れる回路の一例、コンバータ回路の一例)と、インバータ装置3と、を備える。
整流回路5は、入力端子と、入力側の基準端子と、出力端子と、出力側の基準端子と、を備える。入力側の基準端子の電位は、入力端子における電位の基準となる電位である。出力側の基準端子の電位は、出力端子における電位の基準となる電位である。整流回路5は、交流電源4より入力された交流電力を直流電力に変換し、スイッチング回路10aと、スイッチング回路10bとに出力する。
ダイオード7aは、アノード端子と、カソード端子と、を備える。
スイッチング素子8aは、第1端子と、第2端子と、第3端子と、を備える。スイッチング素子8aは、第1端子が受ける信号に応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、第2端子から第3端子に流れる電流を制御し、スイッチング回路10aに流れる電流の値を変化させる。スイッチング素子8aとしては、電界効果トランジスタ(FET:Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)等が挙げられる。スイッチング素子8aが例えばnMOSトランジスタである場合、スイッチング素子8aの第1端子はゲート端子であり、第2端子はソース端子であり、第3端子はドレイン端子である。
ダイオード7bは、アノード端子と、カソード端子と、を備える。
スイッチング素子8bは、スイッチング素子8aと同様に、第1端子と、第2端子と、第3端子と、を備える。スイッチング素子8bは、第1端子が受ける信号に応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、第2端子から第3端子に流れる電流を制御し、スイッチング回路10bに流れる電流の値を変化させる。スイッチング素子8bとしては、電界効果トランジスタ、IGBT等が挙げられる。スイッチング素子8bが例えばnMOSトランジスタである場合、スイッチング素子8bの第1端子はゲート端子であり、第2端子はソース端子であり、第3端子はドレイン端子である。
コンバータ制御部15は、第1入力端子と、第2入力端子と、第1出力端子と、第2出力端子と、を備える。コンバータ制御部15は、第1入力端子を介して、入力電流検出部30から入力電流の情報を受け、入力電流波形を観測する。コンバータ制御部15は、第1出力端子を介してスイッチング回路10aを制御する。また、コンバータ制御部15は、第2出力端子を介して10bを制御する。コンバータ制御部15は、スイッチング回路10aの制御信号Sg1、スイッチング回路10bの制御信号Sg2を変化させたときの入力電流波形から、入力電流波形の歪みが小さい制御信号を特定する。
ブリッジ回路18は、図1に示すように、入力端子と、第1出力端子と、第2出力端子と、第3出力端子と、基準端子と、を備える。基準端子の電位は、入力端子、第1出力端子、第2出力端子及び第3出力端子のそれぞれにおける電位の基準となる電位である。ブリッジ回路18は、スイッチング素子181、182、183、184、185、186を備える。ブリッジ回路18は、スイッチング素子181と182、スイッチング素子183と184、スイッチング素子185と186のそれぞれが対を成して構成される。スイッチング素子181〜186のそれぞれは、第1端子と、第2端子と、第3端子と、を備える。スイッチング素子181〜186のそれぞれは、第1端子が受ける信号に応じて、オン状態となる期間とオフ状態となる期間とが切り替わることにより、第2端子から第3端子に流れる電流を制御し、圧縮機モータ20を駆動する三相交流電力を生成し、生成した三相交流電力を圧縮機モータ20に出力する。スイッチング素子181、182、183、184、185、186としては、パワー電界効果トランジスタ、IGBT等が挙げられる。
リアクトル6aの第2端子は、ダイオード7aのアノード端子と、スイッチング素子8aの第2端子とに接続される。リアクトル6bの第2端子は、ダイオード7bのアノード端子と、スイッチング素子8bの第2端子とに接続される。
ダイオード7aのカソード端子は、ダイオード7bのカソード端子と、平滑コンデンサ12の第1端子と、インバータ装置3の入力端子(スイッチング素子181、183、185それぞれの第2端子)とに接続される。
スイッチング素子8aの第1端子は、コンバータ制御部15の第1出力端子に接続される。スイッチング素子8bの第1端子は、コンバータ制御部15の第2出力端子に接続される。
コンバータ制御部15の第1端子は、入力電流検出部30の出力端子に接続される。コンバータ制御部15の第2端子は、ゼロクロス検出部17の出力端子に接続される。
スイッチング素子181の第1端子は、インバータ制御部19の第1出力端子に接続される。スイッチング素子182の第1端子は、インバータ制御部19の第2出力端子に接続される。スイッチング素子183の第1端子は、インバータ制御部19の第3出力端子に接続される。スイッチング素子184の第1端子は、インバータ制御部19の第4出力端子に接続される。スイッチング素子185の第1端子は、インバータ制御部19の第5出力端子に接続される。スイッチング素子186の第1端子は、インバータ制御部19の第6出力端子に接続される。
スイッチング素子181の第3端子は、スイッチング素子182の第2端子と、圧縮機モータ20の第1端子とに接続される。スイッチング素子183の第3端子は、スイッチング素子184の第2端子と、圧縮機モータ20の第2端子とに接続される。スイッチング素子185の第3端子は、スイッチング素子186の第2端子と、圧縮機モータ20の第1端子とに接続される。
直流電圧検出部は、ブリッジ回路18の入力直流電圧Vdcを検出する検出部である。
モータ電流検出部は、圧縮機モータ20に流れる各相電流iu、iv、iwを検出する検出部である。モータ電流検出部は、これらの検出値Vdc、iu、iv、iwをインバータ制御部19に入力する。なお、モータ電流検出部は、ブリッジ回路18と平滑コンデンサ12の間の負極側電力線に流れる電流を検出し、この検出信号から各相電流iu、iv、iwを取得するものであってもよい。
コンバータ制御部15は、図2に示すように、波形観測部21、制御信号生成部22(制御部の一例)、歪み測定部23、記憶部24を備える。
具体的には、制御信号生成部22は、図3(a)、(c)に示すように、所定の三角波と電圧指令とを生成する。所定の三角波は、電圧指令から制御信号である第1スイッチング信号Sg1、及び、第2スイッチング信号Sg2を生成する際の基準となる波形の信号である。電圧指令は、正弦波と正弦波を基本波とする高調波成分とを重畳させた信号である。そして、制御信号生成部22は、三角波と電圧指令とを比較し、その比較結果に基づいて、図3(b)、(d)に示すようなスイッチング素子8aを制御する第1スイッチング信号Sg1及びスイッチング素子8bを制御する第2スイッチング信号Sg2を生成する。
なお、制御信号生成部22は、例えば、図4(a)に示す基本波と3次高調波を重畳させることによって得られる信号について、図4(b)に示すように絶対値をとり、その絶対値を電圧指令とする。ここで、制御信号生成部22は、高調波成分の振幅を基本波の振幅によって正規化している。
この場合の電圧指令Dは、次の式(1)のように表すことができる。
なお、制御信号生成部22は、3次高調波の場合と同様に、5次高調波のサイン成分の振幅f5s、5次高調波のコサイン成分の振幅f5c、7次高調波のサイン成分の振幅f7s、7次高調波のコサイン成分の振幅f7c、9次高調波のサイン成分の振幅f9s、9次高調波のコサイン成分の振幅f9c、11次高調波のサイン成分の振幅f11s、11次高調波のコサイン成分の振幅f11cも基本波に重畳させる。
制御信号生成部22は、3次〜11次高調波を基本波に重畳する場合、「第1モード」と「第2モード」の2つのモードに応じて、3次〜11次高調波を基本波に重畳させる順序を変更する。
また、系統電圧の歪みは、通常、奇数次の高調波成分の振幅のみを含む歪みであるため、奇数次の高調波成分の振幅が調整されているが、本発明の別の実施形態では、偶数次の高調波の振幅が調整されるものであってよい。例えば、外部からの干渉によって偶数次の高調波が重畳されることがわかっている場合などには、偶数次の高調波成分の振幅が調整されるものであってもよい。この場合、コンバータ制御部15は、例えば、奇数次の高調波の振幅をすべて調整した後に偶数次の高調波の振幅を調整するものであってもよい。
ここでの歪みは、次の式(2)によって示される歪み率μである。
そして、制御信号生成部22は、歪み測定部23が測定した入力電流の歪みが最も小さいときのパラメータを用いて電圧指令を生成することにより、入力電流における歪みを打ち消すことができる。
ここでは、図5A、B〜図8に示すコンバータ制御部15の処理フローについて説明する。
なお、図5A、B〜図8に示すコンバータ制御部15の処理は、入力電流が流れているときに行う処理である。図5A、B及び図6は、「第1モード」に対応するコンバータ制御部15の処理である。図7及び図8は、「第2モード」に対応するコンバータ制御部15の処理である。
まず、「第1モード」に対応するコンバータ制御部15の処理について説明する。
コンバータ制御部15は、図5Aに示すように、パラメータである位相差f1tを設定するステップS1の処理を行う。このステップS1の処理は、図6に示す処理フローのように行われる。具体的には、位相差f1tを設定するステップS1の処理は、以下に示すステップS111a〜S130aの処理である。
歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値以下であると判定した場合(ステップS115aにおいてYES)、後述する「第2モード」に対応するコンバータ制御部15の処理に進める。
また、歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値を超えていると判定した場合(ステップS115aにおいてNO)、制御信号生成部22に測定の完了を通知する。
歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値以下であると判定した場合(ステップS120aにおいてYES)、後述する「第2モード」に対応するコンバータ制御部15の処理に進める。
また、歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値を超えていると判定した場合(ステップS120aにおいてNO)、制御信号生成部22に測定の完了を通知する。
歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値以下であると判定した場合(ステップS125aにおいてYES)、後述する「第2モード」に対応するコンバータ制御部15の処理に進める。
また、歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値を超えていると判定した場合(ステップS125aにおいてNO)、制御信号生成部22に測定の完了を通知する。
制御信号生成部22は、第1の入力電流の歪みが最小であると判定した場合(ステップS126aにおいてYES)、つまり、3つの異なる位相差f1t1、f1t1−Δf1t、f1t1+Δf1tのうち中間の値(この場合、位相差f1t1)を用いたときに歪みが極小値をとると判定した場合、固定値として設定するパラメータとして第1の入力電流の歪みが得られるパラメータ(この場合、パラメータParam1)を設定し(ステップS127a)、パラメータである振幅f3sを設定する図5Aに示すステップS2の処理へ進める。
制御信号生成部22は、第2の入力電流の歪みが最小であると判定した場合(ステップS128aにおいてYES)、固定値として設定するパラメータとして第2の入力電流の歪みが得られるパラメータ(この場合、パラメータParam2)を、例えば、記憶部24に書き込むことにより設定し(ステップS129a)、パラメータである振幅f3sを設定する図5Aに示すステップS2の処理へ進める。
歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値以下であると判定した場合(ステップS115bにおいてYES)、後述する「第2モード」に対応するコンバータ制御部15の処理に進める。
また、歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値を超えていると判定した場合(ステップS115bにおいてNO)、制御信号生成部22に測定の完了を通知する。
歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値以下であると判定した場合(ステップS120bにおいてYES)、後述する「第2モード」に対応するコンバータ制御部15の処理に進める。
また、歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値を超えていると判定した場合(ステップS120bにおいてNO)、制御信号生成部22に測定の完了を通知する。
歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値以下であると判定した場合(ステップS125bにおいてYES)、後述する「第2モード」に対応するコンバータ制御部15の処理に進める。
また、歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値を超えていると判定した場合(ステップS125bにおいてNO)、制御信号生成部22に測定の完了を通知する。
制御信号生成部22は、第1の入力電流の歪みが最小であると判定した場合(ステップS126bにおいてYES)、つまり、3つの異なる振幅f3s1、f3s1−Δf3s、f3s1+Δf3sのうち中間の値(この場合、振幅f3s1)を用いたときに歪みが極小値をとると判定した場合、固定値として設定するパラメータとして第1の入力電流の歪みが得られるパラメータ(この場合、パラメータParam1)を、例えば、記憶部24に書き込むことにより設定し(ステップS127b)、図5Aに示すステップS3の処理へ進める。
制御信号生成部22は、第2の入力電流の歪みが最小であると判定した場合(ステップS128bにおいてYES)、固定値として設定するパラメータとして第2の入力電流の歪みが得られるパラメータ(この場合、パラメータParam2)を設定し(ステップS129b)、図5Aに示すステップS3の処理へ進める。
また、図5Aに示すステップS4の処理は、ステップS3の処理において設定されたパラメータについて、上述のステップS111b〜S130bと同様の処理を行うものである。
歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値以下であると判定した場合(ステップS115cにおいてYES)、後述する「第2モード」に対応するコンバータ制御部15の処理に進める。
また、歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値を超えていると判定した場合(ステップS115cにおいてNO)、制御信号生成部22に測定の完了を通知する。
歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値以下であると判定した場合(ステップS120cにおいてYES)、後述する「第2モード」に対応するコンバータ制御部15の処理に進める。
また、歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値を超えていると判定した場合(ステップS120cにおいてNO)、制御信号生成部22に測定の完了を通知する。
歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値以下であると判定した場合(ステップS125cにおいてYES)、後述する「第2モード」に対応するコンバータ制御部15の処理に進める。
また、歪み測定部23は、入力電流の歪みの測定結果がモード切替しきい値を超えていると判定した場合(ステップS125cにおいてNO)、制御信号生成部22に測定の完了を通知する。
制御信号生成部22は、第1の入力電流の歪みが最小であると判定した場合(ステップS126cにおいてYES)、つまり、3つの異なる振幅f3c1、f3c1−Δf3c、f3c1+Δf3cのうち中間の値(この場合、振幅f3c1)を用いたときに歪みが極小値をとると判定した場合、固定値として設定するパラメータとして第1の入力電流の歪みが得られるパラメータ(この場合、パラメータParam1)を、例えば、記憶部24に書き込むことにより設定し(ステップS127c)、図5Aに示すステップS6の処理へ進める。
制御信号生成部22は、第2の入力電流の歪みが最小であると判定した場合(ステップS128cにおいてYES)、固定値として設定するパラメータとして第2の入力電流の歪みが得られるパラメータ(この場合、パラメータParam2)を設定し(ステップS129c)、図5Aに示すステップS6の処理へ進める。
なお、ステップS66の振幅f11cの処理において行われる、ステップS5の振幅f3cの処理のステップS127c、S129c、S130cのそれぞれに相当する処理の後には、ステップS1〜S66のすべてのステップでパラメータParam1が設定されたか否かを制御信号生成部22が判定するステップS67の処理が行われる。
また、制御信号生成部22は、ステップS67の処理において、ステップS1〜S66のすべてのステップでパラメータParam1が設定されたと判定した場合、処理を完了する。
制御信号生成部22は、設定した位相差f1t、振幅f3s、振幅f3c、・・・、振幅f11s、振幅f11cをパラメータとして電圧指令を生成する。
次に、「第2モード」に対応するコンバータ制御部15の処理について説明する。
コンバータ制御部15は、図7に示すように、パラメータである位相差f1tを設定するステップS71の処理を行う。このステップS71の処理は、図8に示す処理フローのように行われる。具体的には、位相差f1tを設定するステップS71の処理は、以下に示すステップS211a〜S227aの処理である。
制御信号生成部22は、第1の入力電流の歪みが最小であると判定した場合(ステップS223aにおいてYES)、つまり、3つの異なる位相差f1t1、f1t1−Δf1t、f1t1+Δf1tのうち中間の値(この場合、位相差f1t1)を用いたときに歪みが極小値をとると判定した場合、固定値として設定するパラメータとして第1の入力電流の歪みが得られるパラメータ(この場合、パラメータParam1)を設定し(ステップS224a)、パラメータである振幅f3sを設定する図7に示すステップS72の処理へ進める。
制御信号生成部22は、第2の入力電流の歪みが最小であると判定した場合(ステップS225aにおいてYES)、固定値として設定するパラメータとして第2の入力電流の歪みが得られるパラメータ(この場合、パラメータParam2)を、例えば、記憶部24に書き込むことにより設定し(ステップS226a)、パラメータである振幅f3sを設定する図7に示すステップS72の処理へ進める。
制御信号生成部22は、第1の入力電流の歪みが最小であると判定した場合(ステップS223bにおいてYES)、つまり、3つの異なる振幅f3s1、f3s1−Δf3s、f3s1+Δf3sのうち中間の値(この場合、振幅f3s1)を用いたときに歪みが極小値をとると判定した場合、固定値として設定するパラメータとして第1の入力電流の歪みが得られるパラメータ(この場合、パラメータParam1)を、例えば、記憶部24に書き込むことにより設定し(ステップS224b)、図7に示すステップS73の処理へ進める。
制御信号生成部22は、第2の入力電流の歪みが最小であると判定した場合(ステップS225bにおいてYES)、固定値として設定するパラメータとして第2の入力電流の歪みが得られるパラメータ(この場合、パラメータParam2)を設定し(ステップS226b)、図7に示すステップS73の処理へ進める。
以下、同様に図7に示すステップS74〜S81の処理では、1つ前のステップの処理において設定された振幅を初期パラメータとして処理対象のパラメータを設定する。そして、コンバータ制御部15は、ステップS81の処理が完了すると、ステップS71の処理に戻す。
本発明の一実施形態によるモータ駆動装置1において、制御信号生成部22(制御部)は、リアクトル6a、6bの両端の差電圧に応じた電流が流れるコンバータ回路において流れる当該電流を制御する第1スイッチング信号Sg1、及び、第2スイッチング信号Sg2(制御信号)を生成する。制御信号生成部22は、歪みの調整の開始時に、第1スイッチング信号Sg1、及び、第2スイッチング信号Sg2を生成する場合、低次の高調波成分についての歪み補正を優先度を高くして歪み補正を行い、歪み率がモード切替しきい値以下になった場合に、高次の高調波成分についての歪み補正の優先度を高くして歪み補正を行う。なお、ここでの優先度とは、歪みの補正を行う順序を早くすることである。例えば、振幅f3s、振幅f3c、振幅f5sの順に調整が行われた場合、振幅f3s、振幅f3c、振幅f5sの順に優先度が高いことになる。
入力電流の歪みの多くは、3次高調波成分についての補正により解消される。そのため、歪みの調整の開始時に、制御信号生成部22が低次の高調波成分についての歪み補正を高次の高調波成分についての歪み補正に対して優先度を高くして歪み補正を行うことにより、早急に所定の歪み率以下に収束させることができ、その後、高次の高調波成分についての歪み補正を低次の高調波成分についての歪み補正に対して優先度を高くすることにより、歪み率をさらに低下させることができる。
また、本発明の一実施形態においてコンバータ制御部15が歪みの極小値を特定する方法は、上記の方法に限定するものではない。本発明の一実施形態においてコンバータ制御部15が歪みの極小値を特定する方法は、ニュートン法など別の方法を用いるものであってもよい。
図9は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ50は、図9に示すように、CPU60、メインメモリ70、ストレージ80、インターフェース90を備える。
例えば、上述のコンバータ制御部15、インバータ制御部19、その他の制御装置のそれぞれは、コンピュータ50に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ80に記憶されている。CPU60は、プログラムをストレージ80から読み出してメインメモリ70に展開し、当該プログラムに従って上記処理を実行する。また、CPU60は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ70に確保する。
2・・・コンバータ装置
3・・・インバータ装置
4・・・交流電源
5・・・整流回路
6a、6b・・・リアクトル
7a、7b・・・ダイオード
8a、8b・・・スイッチング素子
10a、10b・・・スイッチング回路
12・・・平滑コンデンサ
15・・・コンバータ制御部
17・・・ゼロクロス検出部
21・・・波形観測部
22・・・制御信号生成部
23・・・歪み測定部
24・・・記憶部
30・・・入力電流検出部
50・・・コンピュータ
60・・・CPU
70・・・メインメモリ
80・・・ストレージ
90・・・インターフェース
Lp・・・正極母線
Claims (6)
- リアクトルの両端の差電圧に応じた電流を流す回路に流れる当該電流の歪みを測定する歪み測定部と、
制御装置が前記歪みの補正を開始する第1モードにおいて、前記歪みにおける相対的に低次の高調波歪みの低減を相対的に高次の高調波歪みの低減よりも早期に実行して、前記電流を制御する複数の制御信号を生成し、前記歪みが予め定めた所定のしきい値以下になった第2モードにおいて、前記高次の高調波歪みの低減を、前記歪みが予め定めた所定のしきい値を超えていた場合に比べて早期に実行して、前記電流を制御する複数の制御信号を生成する制御部と、
を備える制御装置。 - 前記制御部は、
前記第1モードにおいて、位相差の調整を行った後に、前記高調波歪みを低減する新たな振幅調整の処理を1つ追加する度に前記位相差の調整を行う、
請求項1に記載の制御装置。 - 前記制御部は、
前記第2モードにおいて、位相差の調整を行った後に、前記高調波歪みを低減する振幅調整の処置がすべて終了した場合に前記位相差の調整を再度行う、
請求項1または請求項2に記載の制御装置。 - 前記制御部は、
奇数次の高調波歪みの低減がすべて完了した後に偶数次の高調波歪みの低減を実行して、前記電流を制御する複数の制御信号を生成する、
請求項1から請求項3の何れか一項に記載の制御装置。 - リアクトルの両端の差電圧に応じた電流を流す回路に流れる当該電流の歪みを測定することと、
制御装置が前記歪みの補正を開始する第1モードにおいて、前記歪みにおける相対的に低次の高調波歪みの低減を相対的に高次の高調波歪みの低減よりも早期に実行して、前記電流を制御する複数の制御信号を生成することと、
前記歪みが予め定めた所定のしきい値以下になった第2モードにおいて、前記高次の高調波歪みの低減を、前記歪みが予め定めた所定のしきい値を超えていた場合に比べて早期に実行し、前記電流を制御する複数の制御信号を生成することと、
を含む制御方法。 - コンピュータに、
リアクトルの両端の差電圧に応じた電流を流す回路に流れる当該電流の歪みを測定することと、
制御装置が前記歪みの補正を開始する第1モードにおいて、前記歪みにおける相対的に低次の高調波歪みの低減を相対的に高次の高調波歪みの低減よりも早期に実行して、前記電流を制御する複数の制御信号を生成することと、
前記歪みが予め定めた所定のしきい値以下になった第2モードにおいて、前記高次の高調波歪みの低減を、前記歪みが予め定めた所定のしきい値を超えていた場合に比べて早期に実行し、前記電流を制御する複数の制御信号を生成することと、
を実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017251104A JP6974161B2 (ja) | 2017-12-27 | 2017-12-27 | 制御装置、制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017251104A JP6974161B2 (ja) | 2017-12-27 | 2017-12-27 | 制御装置、制御方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019118198A true JP2019118198A (ja) | 2019-07-18 |
JP6974161B2 JP6974161B2 (ja) | 2021-12-01 |
Family
ID=67304729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017251104A Active JP6974161B2 (ja) | 2017-12-27 | 2017-12-27 | 制御装置、制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6974161B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060244426A1 (en) * | 2005-04-29 | 2006-11-02 | Uis Abler Electronics Co., Ltd. | Control method of AC/DC power converter for input current harmonic suppression |
WO2012098875A1 (ja) * | 2011-01-18 | 2012-07-26 | ダイキン工業株式会社 | 電力変換装置 |
JP2013215041A (ja) * | 2012-04-02 | 2013-10-17 | Mitsubishi Electric Corp | 電力変換器制御装置 |
JP2014150622A (ja) * | 2013-01-31 | 2014-08-21 | Mitsubishi Heavy Ind Ltd | コンバータ装置及び空気調和機 |
WO2017138097A1 (ja) * | 2016-02-09 | 2017-08-17 | 株式会社島津製作所 | X線撮影装置 |
-
2017
- 2017-12-27 JP JP2017251104A patent/JP6974161B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060244426A1 (en) * | 2005-04-29 | 2006-11-02 | Uis Abler Electronics Co., Ltd. | Control method of AC/DC power converter for input current harmonic suppression |
WO2012098875A1 (ja) * | 2011-01-18 | 2012-07-26 | ダイキン工業株式会社 | 電力変換装置 |
JP2013215041A (ja) * | 2012-04-02 | 2013-10-17 | Mitsubishi Electric Corp | 電力変換器制御装置 |
JP2014150622A (ja) * | 2013-01-31 | 2014-08-21 | Mitsubishi Heavy Ind Ltd | コンバータ装置及び空気調和機 |
WO2017138097A1 (ja) * | 2016-02-09 | 2017-08-17 | 株式会社島津製作所 | X線撮影装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6974161B2 (ja) | 2021-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Singh et al. | Back-propagation control algorithm for power quality improvement using DSTATCOM | |
Chaturvedi et al. | Carrier-based neutral point potential regulator with reduced switching losses for three-level diode-clamped inverter | |
Zhang et al. | A PWM for minimum current harmonic distortion in metro traction PMSM with saliency ratio and load angle constrains | |
JP6610804B2 (ja) | インバータの制御方法、制御装置及びインバータ | |
Mohapatra et al. | Model predictive control for flexible reduction of active power oscillation in grid-tied multilevel inverters under unbalanced and distorted microgrid conditions | |
Xiao et al. | Virtual flux direct power control for PWM rectifiers based on an adaptive sliding mode observer | |
Nathenas et al. | A new approach for SVPWM of a three-level inverter-induction motor fed-neutral point balancing algorithm | |
WO2015133317A1 (ja) | インバータ制御装置及びインバータ装置 | |
JP6131360B1 (ja) | 電力変換装置 | |
CN112740526A (zh) | 多电平逆变器 | |
WO2019065005A1 (ja) | 制御装置、制御方法及びプログラム | |
WO2019049713A1 (ja) | 電力変換装置およびその制御方法 | |
WO2019208325A1 (ja) | 制御装置、空気調和機、制御方法及びプログラム | |
JP6368456B2 (ja) | 電力動揺成分出力抑制装置 | |
JP2013215061A (ja) | 電力変換装置 | |
JP6437807B2 (ja) | インバータ回路を制御する制御回路、および、当該制御回路を備えたインバータ装置 | |
JP5964568B2 (ja) | 信号処理装置およびインバータ回路の制御回路 | |
JP2019118198A (ja) | 制御装置、制御方法及びプログラム | |
Zhang et al. | Robust predictive control of 3L-NPC converter fed pmsm drives for electrical car applications | |
JP7265838B2 (ja) | コンバータ装置、制御方法及びプログラム | |
JP2009195059A (ja) | 電力変換方法および電力変換装置 | |
JP7235531B2 (ja) | コンバータ装置、処理方法及びプログラム | |
JP2015126607A (ja) | モータ制御システム | |
JP2019118199A (ja) | 制御装置、補正方法及びプログラム | |
JP7328834B2 (ja) | コンバータ装置、制御方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20201223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6974161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |