JP2019118077A - 負性インピーダンス変換回路、及びそれを用いた点灯装置、照明器具 - Google Patents

Abstract

【課題】入力信号の周波数が高くなることによる負性インピーダンスの変化を低減すること。【解決手段】負性インピーダンス変換回路１は、変換素子Ｚ１と、２つのトランジスタＴｒ１，Ｔｒ２と、を備える。変換素子Ｚ１は、入力信号が入力される入力端Ｐ１１と、負荷Ｚ２が電気的に接続される出力端Ｐ２１との間に電気的に接続される。２つのトランジスタＴｒ１，Ｔｒ２は、それぞれ変換素子Ｚ１に電気的に接続される。負性インピーダンス変換回路１は、２つのトランジスタＴｒ１，Ｔｒ２のうち少なくとも一方のトランジスタの寄生容量に対して直列に電気的に接続されるインピーダンス素子１１を更に備える。【選択図】図１

Description

本開示は、一般に負性インピーダンス変換回路、及びそれを用いた点灯装置、照明器具に関し、より詳細には、トランジスタの動作により負性インピーダンスを実現する負性インピーダンス変換回路、及びそれを用いた点灯装置、照明器具に関する。

従来、負性インピーダンスを実現するための負性インピーダンス変換回路が知られており、例えば非特許文献１に開示されている。非特許文献１に記載の負性インピーダンス変換回路は、トランジスタを含む回路である。

J. G. Linvill, "Transistor Negative Impedance Converters," Proc.IRE, vol. 41, June 1953

非特許文献１に記載されているような負性インピーダンス変換回路では、入力信号の周波数が高くなるにつれて負性インピーダンスが変化する、という問題があった。

本開示は、上記の点に鑑みてなされており、入力信号の周波数が高くなることによる負性インピーダンスの変化を低減することのできる負性インピーダンス変換回路、及びそれを用いた点灯装置、照明器具を提供することを目的とする。

本開示の一態様に係る負性インピーダンス変換回路は、変換素子と、２つのトランジスタと、を備える。前記変換素子は、入力信号が入力される一対の入力端のうちの一方の入力端と、負荷が電気的に接続される一対の出力端のうちの一方の出力端との間に電気的に接続される。前記２つのトランジスタは、それぞれ前記変換素子に電気的に接続される。前記負性インピーダンス変換回路は、前記２つのトランジスタの増幅作用により、前記一対の入力端から見たインピーダンスが前記変換素子のインピーダンスの正負を反転した負性インピーダンスとなるように構成される。前記負性インピーダンス変換回路は、前記２つのトランジスタのうち少なくとも一方のトランジスタの寄生容量に対して直列に電気的に接続されるインピーダンス素子を更に備える。

本開示の一態様に係る点灯装置は、上記の負性インピーダンス変換回路と、点灯回路と、を備える。前記点灯回路は、前記負性インピーダンス変換回路に電気的に接続され、光源部に電力を供給する。

本開示の一態様に係る照明器具は、上記の点灯装置と、本体と、を備える。前記本体は、前記光源部を保持可能である。

本開示は、入力信号の周波数が高くなることによる負性インピーダンスの変化を低減することができる、という利点がある。

図１は、本開示の一実施形態に係る負性インピーダンス変換回路の回路図である。 図２は、比較例の負性インピーダンス変換回路の概略構成図である。 図３Ａは、比較例の負性インピーダンス変換回路における、入力インピーダンスの周波数特性を示す図である。図３Ｂは、本開示の一実施形態に係る負性インピーダンス変換回路における、入力インピーダンスの周波数特性を示す図である。 図４Ａ〜図４Ｃは、それぞれ比較例の負性インピーダンス変換回路における、入力インピーダンスの周波数特性を示す図である。 図５Ａ〜図５Ｄは、それぞれ本開示の一実施形態に係る負性インピーダンス変換回路において、インピーダンス素子の配置を変更した場合の入力インピーダンスの周波数特性を示す図である。 図６Ａ〜図６Ｃは、それぞれ同上の負性インピーダンス変換回路において、インピーダンス素子の配置を変更した場合の入力インピーダンスの周波数特性を示す図である。 図７Ａは、同上の負性インピーダンス変換回路を用いた点灯装置のブロック図である。図７Ｂは、同上の負性インピーダンス変換回路を用いた点灯装置を備える照明器具の斜視図である。 図８Ａは、本開示の一実施形態の変形例に係る負性インピーダンス変換回路の回路図である。図８Ｂは、同上の負性インピーダンス変換回路における、入力インピーダンスの周波数特性を示す図である。

（１）概要
以下、実施形態に係る負性インピーダンス変換回路（以下、単に「変換回路」ともいう）１について図１を用いて説明する。本実施形態の変換回路１は、能動素子としての２つのトランジスタＴｒ１，Ｔｒ２を含む、いわゆるＬｉｎｖｉｌｌ型のＮＩＣ（Negative Impedance Converter）回路である。変換回路１は、変換素子Ｚ１と、２つのトランジスタＴｒ１，Ｔｒ２と、を備えている。変換回路１の一対の入力端Ｐ１１，Ｐ１２（図２参照）には、入力信号が入力される。変換回路１の一対の出力端Ｐ２１，Ｐ２２（図２参照）には、負荷Ｚ２が電気的に接続される。つまり、入力信号は、変換回路１を通して負荷Ｚ２に入力される信号である。

変換素子Ｚ１は、一対の入力端Ｐ１１，Ｐ１２のうちの一方の入力端（第１入力端）Ｐ１１と、一対の出力端Ｐ２１，Ｐ２２のうちの一方の出力端（第１出力端）Ｐ２１との間に電気的に接続されている。一対の入力端Ｐ１１，Ｐ１２のうちの他方の入力端（第２入力端）Ｐ１２、及び一対の出力端Ｐ２１，Ｐ２２のうちの他方の出力端（第２出力端）Ｐ２２は、いずれも基準電位に電気的に接続されている。変換素子Ｚ１は、負荷Ｚ２と同じ種類の素子であるのが好ましい。例えば、負荷Ｚ２がインダクタであれば、変換素子Ｚ１はインダクタであるのが好ましい。また、例えば、負荷Ｚ２が抵抗であれば、変換素子Ｚ１は抵抗であるのが好ましい。

２つのトランジスタＴｒ１，Ｔｒ２の各々は、汎用のトランジスタであって、ｎｐｎ型のバイポーラトランジスタである。本実施形態では、２つのトランジスタＴｒ１，Ｔｒ２は、いずれもルネサスエレクトロニクス株式会社製の“２ＳＣ３５８３”である。２つのトランジスタＴｒ１，Ｔｒ２は、それぞれ変換素子Ｚ１に電気的に接続されている。すなわち、２つのトランジスタＴｒ１，Ｔｒ２のうちの一方のトランジスタ（第１トランジスタ）Ｔｒ１は、変換素子Ｚ１の両端に電気的に接続されている。また、２つのトランジスタＴｒ１，Ｔｒ２のうちの他方のトランジスタ（第２トランジスタ）Ｔｒ２は、変換素子Ｚ１の両端に電気的に接続されている。

本実施形態の変換回路１は、２つのトランジスタＴｒ１，Ｔｒ２の増幅作用により、一対の入力端Ｐ１１，Ｐ１２から見たインピーダンスが変換素子Ｚ１のインピーダンスの正負を反転した負性インピーダンスとなるように構成されている。すなわち、変換素子Ｚ１のインピーダンスは正であるが、変換回路１の一対の入力端Ｐ１１，Ｐ１２から見たインピーダンスは、見かけ上、変換素子Ｚ１のインピーダンスの正負を反転した負のインピーダンスとなる。

本実施形態の変換回路１は、インピーダンス素子１１を更に備えている。インピーダンス素子１１は、２つのトランジスタＴｒ１，Ｔｒ２のうち少なくとも一方のトランジスタの寄生容量に対して、直列に電気的に接続されている。図１に示す例では、インピーダンス素子１１は、第１トランジスタＴｒ１のコレクタに電気的に接続されていることから、ベース−コレクタ間の寄生容量に対して直列に電気的に接続されている。

上述のように、本実施形態では、インピーダンス素子１１を備えることで、入力信号の周波数の変化に伴う変換回路１の負性インピーダンスの変化を低減している。このため、本実施形態では、入力信号の周波数が高くなることによる負性インピーダンスの変化を低減することができる、という利点がある。

（２）詳細
以下、本実施形態の負性インピーダンス変換回路１について図１を用いて詳細に説明する。変換回路１は、２つのトランジスタＴｒ１，Ｔｒ２と、変換素子Ｚ１と、インピーダンス素子１１と、を備えている。また、変換回路１は、複数（ここでは、８つ）の抵抗Ｒ１〜Ｒ８と、複数（ここでは、４つ）のキャパシタＣ１〜Ｃ４と、を更に備えている。変換回路１の第１入力端Ｐ１１には、終端抵抗ＲＴ１が電気的に接続されている。また、変換回路１の第１出力端Ｐ２１には、負荷Ｚ２と、終端抵抗ＲＴ２とが電気的に接続されている。本実施形態では、変換素子Ｚ１及び負荷Ｚ２は、いずれも抵抗素子である。また、本実施形態では、変換素子Ｚ１のインピーダンスと、負荷Ｚ２のインピーダンスとは、同じ値である。

第１トランジスタＴｒ１のエミッタと基準電位との間には、抵抗Ｒ１が電気的に接続されている。第１トランジスタＴｒ１のエミッタと第１入力端Ｐ１１との間には、キャパシタＣ１が電気的に接続されている。第１トランジスタＴｒ１のベースには、キャパシタＣ２が電気的に接続されている。キャパシタＣ２及び第２トランジスタＴｒ２のコレクタの接続点は、抵抗Ｒ２を介して制御電源ＶＣ１に電気的に接続されている。制御電源ＶＣ１は、２つのトランジスタＴｒ１，Ｔｒ２の各々に動作電力を供給する電源である。第１トランジスタＴｒ１のコレクタと基準電位との間には、インピーダンス素子１１を介して抵抗Ｒ３，Ｒ４の直列回路が電気的に接続されている。抵抗Ｒ３及び抵抗Ｒ４の接続点は、第１トランジスタＴｒ１のベースに電気的に接続されている。抵抗Ｒ１〜Ｒ４は、第１トランジスタＴｒ１のバイアス抵抗として機能する。キャパシタＣ１，Ｃ２は、直流成分を遮断するフィルタとして機能する。また、本実施形態では、第１トランジスタＴｒ１は、Ａ級増幅で動作する。

第２トランジスタＴｒ２のエミッタと基準電位との間には、抵抗Ｒ５が電気的に接続されている。第２トランジスタＴｒ２のエミッタと第１出力端Ｐ２１との間には、キャパシタＣ３が電気的に接続されている。第２トランジスタＴｒ２のベースには、キャパシタＣ４が電気的に接続されている。キャパシタＣ４及び第１トランジスタＴｒ１のコレクタ（又はインピーダンス素子１１）の接続点は、抵抗Ｒ６を介して制御電源ＶＣ１に電気的に接続されている。第２トランジスタＴｒ２のコレクタと基準電位との間には、抵抗Ｒ７，Ｒ８の直列回路が電気的に接続されている。抵抗Ｒ７及び抵抗Ｒ８の接続点は、第２トランジスタＴｒ２のベースに電気的に接続されている。抵抗Ｒ５〜Ｒ８は、第２トランジスタＴｒ２のバイアス抵抗として機能する。キャパシタＣ３，Ｃ４は、直流成分を遮断するフィルタとして機能する。また、本実施形態では、第２トランジスタＴｒ２は、Ａ級増幅で動作する。

変換素子Ｚ１は、第１トランジスタＴｒ１のコレクタと、第２トランジスタＴｒ２のコレクタとの間に電気的に接続されている。具体的には、変換素子Ｚ１の第１端は、インピーダンス素子１１を介して第１トランジスタＴｒ１のコレクタに電気的に接続されている。また、変換素子Ｚ１の第２端は、第２トランジスタＴｒ２のコレクタに電気的に接続されている。

インピーダンス素子１１は、第１トランジスタＴｒ１のコレクタに電気的に接続されている。つまり、インピーダンス素子１１は、２つのトランジスタＴｒ１，Ｔｒ２のうち少なくとも一方のトランジスタである第１トランジスタＴｒ１のベース−コレクタ間の寄生容量に対して直列に電気的に接続されている。本実施形態では、特に、インピーダンス素子１１は、トランジスタＴｒ１，Ｔｒ２のうちの少なくとも一方のトランジスタの寄生容量との間に他のインピーダンス成分がないのが好ましい。本実施形態では、インピーダンス素子１１は、インダクタである。つまり、本実施形態では、インピーダンス素子１１は、インダクタンス成分を含んでいる。

インピーダンス素子１１は、トランジスタの寄生容量による、入力信号の周波数の変化に対する変換回路１の負性インピーダンスの変化を小さくする機能を有している。ここでいう「トランジスタ」は、第１トランジスタＴｒ１及び／又は第２トランジスタＴｒ２である。また、ここでいう「寄生容量」は、ベース−コレクタ間の寄生容量、又はベース−エミッタ間の寄生容量である。本実施形態では、インピーダンス素子１１は、トランジスタの寄生容量（例えば、数〜数十〔ｐＦ〕）に応じて、例えば数〜数十〔ｎＨ〕程度のインダクタンスを有することにより、上記の機能を実現している。なお、本実施形態では、インピーダンス素子１１は、高周波成分を遮断する目的で用いられてないので、比較的小さなインダクタンスを有していればよい。

（３）利点
以下、本実施形態の負性インピーダンス変換回路１の利点について、比較例の負性インピーダンス変換回路（以下、単に「比較例の変換回路」ともいう）１００との比較を交えながら説明する。比較例の変換回路１００は、インピーダンス素子１１を備えていない点で、本実施形態の変換回路１と相違する。

まず、比較例の変換回路１００について図２を用いて説明する。図２に示す比較例の変換回路１００では、説明を簡単にするために、抵抗Ｒ１〜Ｒ８、キャパシタＣ１〜Ｃ４、終端抵抗ＲＴ１，ＲＴ２、及び制御電源ＶＣ１を省いている。

図２において、第１入力端Ｐ１１に入力される電流である第１電流を“ｉ１”、第１出力端Ｐ２１から出力される電流である第２電流を“ｉ２”とする。また、図２において、トランジスタＴｒ１のコレクタから変換素子Ｚ１に流れる電流である第３電流を“ｉ３”、変換素子Ｚ１からトランジスタＴｒ２のコレクタに流れる電流である第４電流を“ｉ４”とする。また、図２において、第２入力端Ｐ１２及び第２出力端Ｐ２２の電位を基準電位として、第１入力端Ｐ１１の電位である第１電位を“ｖ１”、第１出力端Ｐ２１の電位である第２電位を“ｖ２”とする。また、図２において、第２入力端Ｐ１２及び第２出力端Ｐ２２の電位を基準電位として、変換素子Ｚ１の第１端の電位である第３電位を“ｖ３”、変換素子Ｚ１の第２端の電位である第４電位を“ｖ４”とする。

２つのトランジスタＴｒ１，Ｔｒ２の各々において、ベース−エミッタ間電圧を無視すると、第１電位〜第４電位の関係は、以下の式（１）で表される。

また、２つのトランジスタＴｒ１，Ｔｒ２の各々において、コレクタ電流及びエミッタ電流と比較して十分に小さいベース電流を無視すると、第１電流〜第４電流の関係は、以下の式（２）で表される。

また、変換素子Ｚ１のインピーダンスを“ｚ１”、負荷Ｚ２のインピーダンスを“ｚ２”とすると、これらはそれぞれ以下の式（３）、（４）で表される。

ここで、負荷Ｚ２が接続された比較例の変換回路１００の一対の入力端Ｐ１１，Ｐ１２から見た入力インピーダンスを“Ｚ_ｉｎ”とする。負荷Ｚ２が接続された比較例の変換回路１００の入力インピーダンスは、上記の式（１）〜（４）を連立させて解くことにより、以下の式（５）で表される。

つまり、負荷Ｚ２が接続された比較例の変換回路１００の入力インピーダンスは、正負が反転した変換素子Ｚ１のインピーダンスと、負荷Ｚ２のインピーダンスとの和で表される。言い換えれば、比較例の変換回路１００の一対の入力端Ｐ１１，Ｐ１２から見たインピーダンスは、絶対値が変換素子Ｚ１のインピーダンスであって、変換素子Ｚ１のインピーダンスの正負を反転した負性インピーダンスとなっている。このため、例えば変換素子Ｚ１のインピーダンスと、負荷Ｚ２のインピーダンスとを等しくすることにより、負荷Ｚ２が接続された比較例の変換回路１００の入力インピーダンスを零に近付けることが可能である。

ここで、比較例の変換回路１００を用いてシミュレーションを行った結果を図３Ａに示す。図３Ａにおいて、縦軸は、負荷Ｚ２が接続された比較例の変換回路１００の入力インピーダンス、横軸は、比較例の変換回路１００に入力される入力信号の周波数を表している。また、図３Ａでは、入力信号の周波数は、常用対数にて表示されている。以下、図４Ａ〜図４Ｃにおいても同様である。

図３Ａに示すように、負荷Ｚ２が接続された比較例の変換回路１００の入力インピーダンスは、入力信号の周波数が１０〔ｋＨｚ〕〜１００〔ＭＨｚ〕の範囲では略零となっている。一方、負荷Ｚ２が接続された比較例の変換回路１００の入力インピーダンスは、入力信号の周波数が１００〔ＭＨｚ〕を上回ると、周波数が高くなるにつれて大きくなっている。つまり、比較例の変換回路１００では、入力信号の周波数が高くなるにつれて、負性インピーダンスが変化している。

そこで、本願の発明者は、上記の原因を探るべく、比較例の変換回路１００において、２つのトランジスタＴｒ１，Ｔｒ２の条件を変えてシミュレーションを行った。

第１に、比較例の変換回路１００において、２つのトランジスタＴｒ１，Ｔｒ２の各々を寄生容量の存在しない理想的なトランジスタに置き換えた場合のシミュレーションの結果を図４Ａに示す。図４Ａに示すように、２つのトランジスタＴｒ１，Ｔｒ２の各々が理想的なトランジスタである場合、負荷Ｚ２が接続された比較例の変換回路１００の入力インピーダンスは、入力信号の周波数が１０〔ｋＨｚ〕〜１〔ＧＨｚ〕の範囲において略零である。つまり、２つのトランジスタＴｒ１，Ｔｒ２の各々に寄生容量が存在しない場合、比較例の変換回路１００の一対の入力端Ｐ１１，Ｐ１２から見たインピーダンスは、入力信号の周波数に依らず、概ね一定値の負性インピーダンスとなる。

第２に、比較例の変換回路１００において、２つのトランジスタＴｒ１，Ｔｒ２の各々をベース−コレクタ間に寄生容量が存在するトランジスタに置き換えた場合のシミュレーションの結果を図４Ｂに示す。図４Ｂに示すように、この場合、負荷Ｚ２が接続された比較例の変換回路１００の入力インピーダンスは、入力信号の周波数が１０〔ｋＨｚ〕〜１００〔ＭＨｚ〕の範囲においては略零である。一方、この場合、負荷Ｚ２が接続された比較例の変換回路１００の入力インピーダンスは、入力信号の周波数が１００〔ＭＨｚ〕を上回ると、周波数が高くなるにつれて大きくなっている。

ここで、シミュレーションにおいては、負荷Ｚ２は、寄生インダクタンス及び寄生容量の存在しない純粋な抵抗である。したがって、負荷Ｚ２のインピーダンスは周波数に依存しない。このため、負荷Ｚ２が接続された比較例の変換回路１００の入力インピーダンスの変化は、比較例の変換回路１００の負性インピーダンスの変化に依ると考えられる。つまり、２つのトランジスタＴｒ１，Ｔｒ２の各々のベース−コレクタ間の寄生容量は、比較例の変換回路１００の負性インピーダンスに影響を与えていると考えられる。

第３に、比較例の変換回路１００において、２つのトランジスタＴｒ１，Ｔｒ２の各々をベース−エミッタ間に寄生容量が存在するトランジスタに置き換えた場合のシミュレーションの結果を図４Ｃに示す。図４Ｃに示すように、この場合も、負荷Ｚ２が接続された比較例の変換回路１００の入力インピーダンスは、入力信号の周波数が１００〔ＭＨｚ〕を上回ると、周波数が高くなるにつれて大きくなっている。この結果から、上記と同様に、２つのトランジスタＴｒ１，Ｔｒ２の各々のベース−エミッタ間の寄生容量は、比較例の変換回路１００の負性インピーダンスに影響を与えていると考えられる。

上記のシミュレーション結果を踏まえて、本願の発明者は、以下の知見を得た。すなわち、２つのトランジスタＴｒ１，Ｔｒ２の各々に存在するベース−コレクタ間（又はベース−エミッタ間）の寄生容量により、入力信号の周波数が高くなるにつれて比較例の変換回路１００の負性インピーダンスが小さくなる。そして、例えば入力信号の周波数が１００〔ＭＨｚ〕を超える高周波域では、寄生容量による比較例の変換回路１００の負性インピーダンスの低下が顕著に表れている。

そこで、本願の発明者は、２つのトランジスタＴｒ１，Ｔｒ２のうちの少なくとも一方のトランジスタの寄生容量に対して、インピーダンス素子１１を直列に電気的に接続する構成を見出した。そして、本願の発明者は、この構成により、トランジスタの寄生容量による変換回路１の負性インピーダンスの低下を打ち消し、入力信号の周波数の変化に対する変換回路１の負性インピーダンスの変化を低減することが可能なことを見出した。

ここで、本実施形態の変換回路１を用いてシミュレーションを行った結果を図３Ｂに示す。図３Ｂにおいて、縦軸は、負荷Ｚ２が接続された変換回路１の入力インピーダンス、横軸は、変換回路１に入力される入力信号の周波数を表している。また、図３Ｂでは、入力信号の周波数は、常用対数にて表示されている。以下、図５Ａ〜図６Ｃ、及び図８Ｂにおいても同様である。

図３Ｂに示すように、負荷Ｚ２が接続された変換回路１の入力インピーダンスは、入力信号の周波数が１０〔ｋＨｚ〕〜１〔ＧＨｚ〕の範囲において略零である。つまり、変換回路１の一対の入力端Ｐ１１，Ｐ１２から見たインピーダンスは、入力信号の周波数が１０〔ｋＨｚ〕〜１〔ＧＨｚ〕の範囲においては、入力信号の周波数に依らず、概ね一定値の負性インピーダンスとなっている。このように、変換回路１では、比較例の変換回路１００と比較して、入力信号の周波数の変化に対する負性インピーダンスの変化が低減されている。したがって、本実施形態の変換回路１では、入力信号の周波数が高くなることによる負性インピーダンスの変化を低減することができる、という利点がある。

ところで、本実施形態の変換回路１は、インピーダンス素子１１を図１における領域Ａ１〜Ａ７のいずれに配置した場合でも、上記の利点を得ることが可能である。領域Ａ１は、第１トランジスタＴｒ１のベースと、抵抗Ｒ３及び抵抗Ｒ４の接続点との間に位置する。領域Ａ２は、抵抗Ｒ３及び抵抗Ｒ４の接続点と、キャパシタＣ２との間に位置する。領域Ａ３は、第２トランジスタＴｒ２のコレクタ及び抵抗Ｒ２の接続点と、キャパシタＣ２との間に位置する。領域Ａ４は、第２トランジスタＴｒ２のエミッタと、抵抗Ｒ５との間に位置する。領域Ａ５は、抵抗Ｒ３及び変換素子Ｚ１の接続点と、変換素子Ｚ１との間に位置する。領域Ａ６は、抵抗Ｒ３及び変換素子Ｚ１の接続点と、第１トランジスタＴｒ１のコレクタ及び抵抗Ｒ６の接続点との間に位置する。領域Ａ７は、第１トランジスタＴｒ１のコレクタ及び抵抗Ｒ６の接続点と、キャパシタＣ４との間に位置する。領域Ａ１〜Ａ７のいずれに配置されても、インピーダンス素子１１は、第１トランジスタＴｒ１の寄生容量、又は第２トランジスタＴｒ２の寄生容量に直列に電気的に接続される。

本実施形態の変換回路１において、インピーダンス素子１１を領域Ａ１〜Ａ７に配置した場合のシミュレーションの結果を図５Ａ〜図６Ｃに示す。図５Ａ、図５Ｂ、図５Ｃ、図５Ｄ、図６Ａ、図６Ｂ、及び図６Ｃは、それぞれインピーダンス素子１１を領域Ａ１〜Ａ７に配置した場合のシミュレーションの結果を示している。

図５Ａ〜図５Ｄに示すように、負荷Ｚ２が接続された変換回路１の入力インピーダンスは、インピーダンス素子１１を領域Ａ１〜Ａ４のいずれに配置した場合でも、入力信号の周波数が１０〔ｋＨｚ〕〜１〔ＧＨｚ〕の範囲において略零である。つまり、インピーダンス素子１１を領域Ａ１〜Ａ４のいずれに配置した場合でも、変換回路１の一対の入力端Ｐ１１，Ｐ１２から見たインピーダンスは、入力信号の周波数が１０〔ｋＨｚ〕〜１〔ＧＨｚ〕の範囲においては、概ね一定値となっている。

図６Ａ〜図６Ｃに示すように、負荷Ｚ２が接続された変換回路１の入力インピーダンスは、インピーダンス素子１１を領域Ａ５〜Ａ７のいずれに配置した場合でも、入力信号の周波数が１０〔ｋＨｚ〕〜６００〔ＭＨｚ〕の範囲において略零である。つまり、インピーダンス素子１１を領域Ａ５〜Ａ７のいずれに配置した場合でも、変換回路１の一対の入力端Ｐ１１，Ｐ１２から見たインピーダンスは、入力信号の周波数が１０〔ｋＨｚ〕〜６００〔ＭＨｚ〕の範囲においては、概ね一定値となっている。

上述のように、本実施形態の変換回路１は、インピーダンス素子１１を領域Ａ１〜Ａ７のいずれに配置した場合でも、比較例の変換回路１００と比較して、入力信号の周波数が高くなることによる負性インピーダンスの変化を低減することが可能である。

（４）点灯装置及び照明器具
以下、本実施形態の負性インピーダンス変換回路１を備えた点灯装置２、及び点灯装置２を備えた照明器具４の一例について図７Ａ及び図７Ｂを用いて説明する。照明器具４は、天井材６に直付けされるように構成されている。本実施形態では、照明器具４は、ベースライトである。照明器具４は、点灯装置２と、光源部３と、本体４１とを備えている。

点灯装置２は、ダイオードブリッジ２０と、点灯回路２１と、を備えている。点灯装置２は、負性インピーダンス変換回路１に電気的に接続され、光源部３に電力を供給する。本実施形態では、負性インピーダンス変換回路１は、点灯回路２１と光源部３との間に電気的に接続されている。つまり、負性インピーダンス変換回路１は、光源部３を負荷Ｚ２とするように配置されている。

光源部３は、直管型のＬＥＤランプである。本実施形態では、照明器具４は、光源部３を２つ備えている。光源部３は、複数の固体発光素子３１を備えている。本実施形態では、複数の固体発光素子３１の各々は、ＬＥＤ（Light Emitting Diode）である。複数の固体発光素子３１の電気的な接続関係は、直列接続である。複数の固体発光素子３１の各々の発光色は、例えば白色である。

ダイオードブリッジ２０の一対の入力端は、交流電源５と電気的に接続される。交流電源５は、所定範囲内（例えば、９０〜２７０Ｖ）の交流電圧を出力するように構成されている。言い換えれば、ダイオードブリッジ２０の一対の入力端間には、所定範囲内の交流電圧が印加されるように構成されている。ダイオードブリッジ２０は、交流電源５からの交流電圧を全波整流し、整流後の脈流電圧を点灯回路２１に出力する。

点灯回路２１は、例えば力率改善機能を有する昇圧コンバータと、降圧コンバータと、を有している。昇圧コンバータは、ダイオードブリッジ２０からの脈流電圧を所定の大きさの直流電圧に昇圧し、昇圧した直流電圧を降圧コンバータに出力する。降圧コンバータは、昇圧コンバータからの直流電圧を所定の大きさの直流電圧に降圧し、降圧した直流電圧を光源部３に供給する。つまり、点灯回路２１は、交流電源５からの交流電圧を所定の大きさの直流電圧に変換し、変換した直流電圧を光源部３に供給する。これにより、光源部３の複数の固体発光素子３１に所定の大きさの電流が流れ、複数の固体発光素子３１が発光することにより、光源部３が点灯する。

本体４１は、点灯装置２を収納するように構成されている。また、本体４１は、光源部３を保持可能に構成されている。具体的には、本体４１は、光源部３を保持する一対の保持具４２Ａ，４２Ｂを備えている。本実施形態では、本体４１は、一対の保持具４２Ａ，４２Ｂを２組備えている。

本実施形態では、負性インピーダンス変換回路１は、光源部３を負荷Ｚ２とするように配置されているが、これに限定する趣旨ではない。例えば、負性インピーダンス変換回路１は、点灯回路２１を構成する部品を負荷Ｚ２とするように配置されてもよい。

その他、負性インピーダンス変換回路１は、コモンモードノイズの伝搬経路となる寄生容量を打ち消すために用いられてもよい。例えば、本体４１をグランドとしている場合、点灯回路２１と本体４１との間の寄生容量を打ち消すために、点灯回路２１と本体４１との間に負性インピーダンス変換回路１を電気的に接続すればよい。この場合、負性インピーダンス変換回路１では、変換素子Ｚ１としてキャパシタを用いればよい。

本実施形態では、光源部３の複数の固体発光素子３１の電気的な接続関係を直列接続としているが、この接続に限らず、例えば、並列接続であってもよいし、直列接続と並列接続とを組み合わせた接続であってもよい。また、上述の実施形態では、固体発光素子３１の数を複数としているが、１つであってもよい。さらに、上述の実施形態では、固体発光素子３１としてＬＥＤを用いているが、これに限らず、例えば、半導体レーザ素子、有機エレクトロルミネッセンス素子等を用いてもよい。また、上述の実施形態では、複数の固体発光素子３１の各々の発光色を白色としているが、白色以外の色であってもよい。

本実施形態では、照明器具４は、天井材６に直付けされるように構成されているが、この構成に限らない。照明器具４は、例えば、天井材６に埋め込み配置するように構成されていてもよい。また、本実施形態では、照明器具４はベースライトであるが、これに限らず、例えば、ダウンライト等であってもよい。

（５）変形例
上述の実施形態は、本開示の様々な実施形態の一つに過ぎない。上述の実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。以下、上述の実施形態の変形例を列挙する。以下に説明する変形例は、適宜組み合わせて適用可能である。

上述の実施形態では、負性インピーダンス変換回路１が備えるインピーダンス素子１１は１つであるが、これに限定する趣旨ではない。すなわち、変換回路１は、例えば図８Ａに示すように、複数（ここでは、２つ）のインピーダンス素子１１を備えていてもよい。図８Ａに示す例では、２つのインピーダンス素子１１のうち一方のインピーダンス素子１１は、上述の実施形態と同様に、第１トランジスタＴｒ１のコレクタに電気的に接続されている。また、２つのインピーダンス素子１１のうち他方のインピーダンス素子１１は、第１トランジスタＴｒ１のベースと、抵抗Ｒ３及び抵抗Ｒ４の接続点との間に電気的に接続されている。つまり、他方のインピーダンス素子１１は、図１でいう領域Ａ１に配置されている。

図８Ａに示す変換回路１にてシミュレーションを行った結果を図８Ｂに示す。図８Ｂに示すように、負荷Ｚ２が接続された変換回路１の入力インピーダンスは、入力信号の周波数が１０〔ｋＨｚ〕〜１〔ＧＨｚ〕の範囲において略零である。つまり、インピーダンス素子１１を複数備える場合でも、変換回路１の一対の入力端Ｐ１１，Ｐ１２から見たインピーダンスは、入力信号の周波数が１０〔ｋＨｚ〕〜１〔ＧＨｚ〕の範囲においては、概ね一定値となっている。

上述のように、変換回路１は、インピーダンス素子１１を複数備える場合でも、比較例の変換回路１００と比較して、入力信号の周波数が高くなることによる負性インピーダンスの変化を低減することが可能である。また、インピーダンス素子１１を複数備える態様では、１つのインピーダンス素子１１のみを備える態様と比較して、個々のインピーダンス素子１１を小型化することができる、という利点がある。この場合、例えばインピーダンス素子１１を実装する基板のスペースが比較的狭い場合でも、インピーダンス素子１１を実装しやすい、という利点がある。例えば、１つの大型のインピーダンス素子１１を実装可能な程度の纏まったスペースが基板に存在しない場合でも、小型の複数のインピーダンス素子１１であれば基板に実装可能な場合がある。

上述の実施形態では、変換素子Ｚ１のインピーダンスと、負荷Ｚ２のインピーダンスとは、同じ値であるが、これに限定する趣旨ではない。つまり、負荷Ｚ２が接続された変換回路１の必要とする入力インピーダンスに応じて、変換素子Ｚ１のインピーダンスと、負荷Ｚ２のインピーダンスとを、それぞれ独立して適宜設定してもよい。

上述の実施形態において、変換素子Ｚ１は、負荷Ｚ２と同じ種類の素子でなくてもよい。例えば、変換回路１の一対の入力端Ｐ１１，Ｐ１２から見たインピーダンスとして、見かけ上、変換素子Ｚ１のキャパシタンスの正負を反転した負のキャパシタンスを必要とする場合、変換素子Ｚ１をキャパシタ、負荷Ｚ２を抵抗としてもよい。

上述の実施形態では、インピーダンス素子１１はインダクタであるが、これに限定する趣旨ではない。つまり、インピーダンス素子１１は、入力信号の周波数の変化に対する負性インピーダンスの変化を低減することが可能であれば、インダクタ以外の素子であってもよい。例えば、２つのトランジスタＴｒ１，Ｔｒ２のインダクタンス成分が負性インピーダンスに影響を与える場合には、インピーダンス素子１１としてキャパシタを用いてもよい。

上述の実施形態において、インピーダンス素子１１は、基板に実装するディスクリート部品であってもよいし、基板に形成される配線としての導体、又は基板に形成される配線としてのジャンパで構成されていてもよい。

上述の実施形態において、変換回路１に接続される負荷Ｚ２は、光源部３又は点灯回路２１を構成する部品に限らず、アンテナ等であってもよい。例えば、負荷Ｚ２がアンテナである場合、変換回路１を用いることで、アンテナを小型化することにより発生を免れえないリアクタンス成分を、変換回路１の発生する負性インピーダンス（負性リアクタンス）で打ち消すことが可能である。この場合、変換回路１を用いることにより、アンテナの小型化を図りやすくなる、という利点がある。

（まとめ）
以上述べたように、第１の態様に係る負性インピーダンス変換回路（１）は、変換素子（Ｚ１）と、２つのトランジスタ（Ｔｒ１，Ｔｒ２）と、を備える。変換素子（Ｚ１）は、入力信号が入力される一対の入力端（Ｐ１１，Ｐ１２）のうちの一方の入力端（Ｐ１１）と、負荷（Ｚ２）が電気的に接続される一対の出力端（Ｐ２１，Ｐ２２）のうちの一方の出力端（Ｐ２１）との間に電気的に接続される。２つのトランジスタ（Ｔｒ１，Ｔｒ２）は、それぞれ変換素子（Ｚ１）に電気的に接続される。負性インピーダンス変換回路（１）は、２つのトランジスタ（Ｔｒ１，Ｔｒ２）の増幅作用により、一対の入力端（Ｐ１１，Ｐ１２）から見たインピーダンスが変換素子（Ｚ１）のインピーダンスの正負を反転した負性インピーダンスとなるように構成される。負性インピーダンス変換回路（１）は、２つのトランジスタ（Ｔｒ１，Ｔｒ２）のうち少なくとも一方のトランジスタの寄生容量に対して直列に電気的に接続されるインピーダンス素子（１１）を更に備える。

この態様によれば、入力信号の周波数が高くなることによる負性インピーダンスの変化を低減することができる、という利点がある。

第２の態様に係る負性インピーダンス変換回路（１）では、第１の態様において、インピーダンス素子（１１）は、入力信号の周波数の変化に対する負性インピーダンスの変化を小さくする。

この態様によれば、入力信号の周波数の変化に依らず、負性インピーダンスが一定値になりやすい、という利点がある。

第３の態様に係る負性インピーダンス変換回路（１）では、第１又は第２の態様において、インピーダンス素子（１１）は、インダクタンス成分を含む。

この態様によれば、入力信号の周波数が高くなるにつれてトランジスタの寄生容量のインピーダンスが小さくなるのに対して、インダクタンス成分は、入力信号の周波数が高くなるにつれてインピーダンスが大きくなる。このため、この態様によれば、インダクタンス成分により、トランジスタの寄生容量によるインピーダンスの低下分を補いやすい、という利点がある。

第４の態様に係る負性インピーダンス変換回路（１）は、第１〜第３のいずれかの態様において、２つのトランジスタ（Ｔｒ１，Ｔｒ２）は、いずれもバイポーラトランジスタである。インピーダンス素子（１１）は、２つのトランジスタ（Ｔｒ１，Ｔｒ２）のうち少なくとも一方のトランジスタのベース−コレクタ間の寄生容量に対して直列に電気的に接続される。

この態様によれば、入力信号の周波数が高くなることによる負性インピーダンスの変化を低減しやすい、という利点がある。

第５の態様に係る負性インピーダンス変換回路（１）は、第１〜第４のいずれかの態様において、インピーダンス素子（１１）を複数備える。

この態様によれば、１つのインピーダンス素子（１１）のみを備える態様と比較して、個々のインピーダンス素子（１１）を小型化することができる、という利点がある。

第６の態様に係る点灯装置（２）は、第１〜第５のいずれかの態様の負性インピーダンス変換回路（１）と、点灯回路（２１）と、を備える。点灯回路（２１）は、負性インピーダンス変換回路（１）に電気的に接続され、光源部（３）に電力を供給する。

この態様によれば、入力信号の周波数が高くなることによる負性インピーダンスの変化を低減することができる、という利点がある。

第７の態様に係る照明器具（４）は、第６の態様の点灯装置（２）と、本体（４１）と、を備える。本体（４１）は、光源部（３）を保持可能である。

この態様によれば、入力信号の周波数が高くなることによる負性インピーダンスの変化を低減することができる、という利点がある。

第２〜第５の態様に係る構成については、負性インピーダンス変換回路（１）に必須の構成ではなく、適宜省略可能である。

１ 負性インピーダンス変換回路
１１ インピーダンス素子
２ 点灯装置
２１ 点灯回路
３ 光源部
４ 照明器具
４１ 本体
Ｐ１１，Ｐ１２ 一対の入力端
Ｐ２１，Ｐ２２ 一対の出力端
Ｔｒ１，Ｔｒ２ トランジスタ
Ｚ１ 変換素子
Ｚ２ 負荷

Claims (7)

1. 入力信号が入力される一対の入力端のうちの一方の入力端と、負荷が電気的に接続される一対の出力端のうちの一方の出力端との間に電気的に接続される変換素子と、
   それぞれ前記変換素子に電気的に接続される２つのトランジスタと、を備え、
   前記２つのトランジスタの増幅作用により、前記一対の入力端から見たインピーダンスが前記変換素子のインピーダンスの正負を反転した負性インピーダンスとなるように構成される負性インピーダンス変換回路であって、
   前記２つのトランジスタのうち少なくとも一方のトランジスタの寄生容量に対して直列に電気的に接続されるインピーダンス素子を更に備える
   負性インピーダンス変換回路。
2. 前記インピーダンス素子は、前記入力信号の周波数の変化に対する前記負性インピーダンスの変化を小さくする
   請求項１記載の負性インピーダンス変換回路。
3. 前記インピーダンス素子は、インダクタンス成分を含む
   請求項１又は２に記載の負性インピーダンス変換回路。
4. 前記２つのトランジスタは、いずれもバイポーラトランジスタであって、
   前記インピーダンス素子は、前記２つのトランジスタのうち少なくとも一方のトランジスタのベース−コレクタ間の寄生容量に対して直列に電気的に接続される
   請求項１〜３のいずれか１項に記載の負性インピーダンス変換回路。
5. 前記インピーダンス素子を複数備える
   請求項１〜４のいずれか１項に記載の負性インピーダンス変換回路。
6. 請求項１〜５のいずれか１項に記載の負性インピーダンス変換回路と、
   前記負性インピーダンス変換回路に電気的に接続され、光源部に電力を供給する点灯回路と、を備える
   点灯装置。
7. 請求項６記載の点灯装置と、
   前記光源部を保持可能な本体と、を備える
   照明器具。

Images