JP2019115098A

JP2019115098A - フィードバック回路

Info

Publication number: JP2019115098A
Application number: JP2017244827A
Authority: JP
Inventors: 祥平東谷; Shohei Higashiya
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2017-12-21
Filing date: 2017-12-21
Publication date: 2019-07-11
Anticipated expiration: 2037-12-21
Also published as: JP7012527B2

Abstract

【課題】出力電圧の変動に応じて適切にフィードバック制御を行うための技術を提供する。【解決手段】フィードバック回路は、トランス（３）の入力側に接続される入力側回路と、トランスの出力側に接続される出力側回路とを備え、出力側回路は、入力側回路からの入力に基づいて第１の電圧を出力し、入力側回路は、トランスを介して出力側回路へ入力を行う入力部（４）と、入力部の動作を、第１の電圧に応じて生成されるフィードバック信号に基づいて制御する制御部（９）とを備え、フィードバック回路は、制御部に入力されるフィードバック信号が、第１の電圧の変動に対する線形性を保つように、フィードバック信号を補正する補正部（２２）をさらに備える。【選択図】図４

Description

本願明細書に開示される技術は、トランスを有するフィードバック回路に関するものである。

従来から、絶縁電源（すなわち、トランス）を用いる回路において、出力電圧Ｖ_ｏｕｔの変動に応じたフィードバック信号を、受光素子と発光素子とを組み合わせたフォトカプラなどを用いて制御用ＩＣへ絶縁伝送し、出力電圧Ｖ_ｏｕｔの安定化を図るフィードバック制御が用いられている。

特開２００３−２８９６６８号公報

しかしながら、出力電圧Ｖ_ｏｕｔの変動に対し生成されるフィードバック信号が歪む、すなわち、クローズドループゲインの線形性（すなわち、リニアリティ）が保てなくなる場合があった。それを防ぐためには、出力側回路における出力部のコンデンサ容量を大きくしなければならないという設計上の制約などがあった。

本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、出力電圧の変動に応じて適切にフィードバック制御を行うための技術を提供することを目的とするものである。

本願明細書に開示される技術の第１の態様は、トランスを備えるフィードバック回路であり、前記トランスの入力側に接続される入力側回路と、前記トランスの出力側に接続される出力側回路とを備え、前記出力側回路は、前記入力側回路からの入力に基づいて第１の電圧を出力し、前記入力側回路は、前記トランスを介して前記出力側回路へ入力を行う入力部と、前記入力部の動作を、前記第１の電圧に応じて生成されるフィードバック信号に基づいて制御する制御部とを備え、前記フィードバック回路は、前記制御部に入力される前記フィードバック信号が、前記第１の電圧の変動に対する線形性を保つように、前記フィードバック信号を補正する補正部をさらに備え、前記補正部は、前記出力側回路と電気的に接続され、前記補正部によって補正された前記フィードバック信号を、前記出力側回路から前記入力側回路へ絶縁伝送する一対の伝送部をさらに備える。

本願明細書に開示される技術の第２の態様は、トランスを備えるフィードバック回路であり、前記トランスの入力側に接続される入力側回路と、前記トランスの出力側に接続される出力側回路とを備え、前記出力側回路は、前記入力側回路からの入力に基づいて第１の電圧を出力し、前記入力側回路は、前記トランスを介して前記出力側回路へ入力を行う入力部と、前記入力部の動作を、前記第１の電圧に応じて生成されるフィードバック信号に基づいて制御する制御部とを備え、前記フィードバック回路は、前記制御部に入力される前記フィードバック信号が、前記第１の電圧の変動に対する線形性を保つように、前記フィードバック信号を補正する補正部をさらに備え、前記トランスの出力側に接続され、かつ、前記入力側回路と電気的に接続されるバイアス回路をさらに備え、前記補正部は、前記入力側回路および前記バイアス回路と電気的に接続され、前記フィードバック信号は、前記第１の電圧に応じて前記バイアス回路から出力される第２の電圧に基づいて生成される。

本願明細書に開示される技術の第１の態様は、トランスを備えるフィードバック回路であり、前記トランスの入力側に接続される入力側回路と、前記トランスの出力側に接続される出力側回路とを備え、前記出力側回路は、前記入力側回路からの入力に基づいて第１の電圧を出力し、前記入力側回路は、前記トランスを介して前記出力側回路へ入力を行う入力部と、前記入力部の動作を、前記第１の電圧に応じて生成されるフィードバック信号に基づいて制御する制御部とを備え、前記フィードバック回路は、前記制御部に入力される前記フィードバック信号が、前記第１の電圧の変動に対する線形性を保つように、前記フィードバック信号を補正する補正部をさらに備え、前記補正部は、前記出力側回路と電気的に接続され、前記補正部によって補正された前記フィードバック信号を、前記出力側回路から前記入力側回路へ絶縁伝送する一対の伝送部をさらに備えるものである。このような構成によれば、制御部に入力されるフィードバック信号の、第１の電圧の変動に対する線形性が保たれるため、制御部が、入力されるフィードバック信号に基づいて入力部を制御することによって、出力側回路の第１の電圧を適切に制御することができる。

本願明細書に開示される技術の第２の態様は、トランスを備えるフィードバック回路であり、前記トランスの入力側に接続される入力側回路と、前記トランスの出力側に接続される出力側回路とを備え、前記出力側回路は、前記入力側回路からの入力に基づいて第１の電圧を出力し、前記入力側回路は、前記トランスを介して前記出力側回路へ入力を行う入力部と、前記入力部の動作を、前記第１の電圧に応じて生成されるフィードバック信号に基づいて制御する制御部とを備え、前記フィードバック回路は、前記制御部に入力される前記フィードバック信号が、前記第１の電圧の変動に対する線形性を保つように、前記フィードバック信号を補正する補正部をさらに備え、前記トランスの出力側に接続され、かつ、前記入力側回路と電気的に接続されるバイアス回路をさらに備え、前記補正部は、前記入力側回路および前記バイアス回路と電気的に接続され、前記フィードバック信号は、前記第１の電圧に応じて前記バイアス回路から出力される第２の電圧に基づいて生成されるものである。このような構成によれば、制御部に入力されるフィードバック信号の、第１の電圧の変動に対する線形性が保たれるため、制御部が、入力されるフィードバック信号に基づいて入力部を制御することによって、出力側回路の第１の電圧を適切に制御することができる。

本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。

実施の形態に関する、絶縁電源のフィードバック回路を例示する図である。シャントレギュレータの具体的な構成を例示する図である。シャントレギュレータにおける入力電圧とフィードバック信号との関係を例示する図である。実施の形態に関する、絶縁電源のフィードバック回路を例示する図である。図４に例示された絶縁電源のフィードバック回路の一部を例示する図である。実施の形態に関する、絶縁電源のフィードバック回路を例示する図である。制御用ＩＣのＤＥＴ端子およびＦ／Ｂ端子における内部接続構成を例示する図である。トランスにおける二次巻線の出力電圧とバイアス巻線の出力電圧との関係を例示する図である。実施の形態に関する、絶縁電源のフィードバック回路を例示する図である。図９に例示された絶縁電源のフィードバック回路の一部を例示する図である。

以下、添付される図面を参照しながら実施の形態について説明する。

なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。

また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。

また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。

また、以下に記載される説明において、「第１の」、または、「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。

＜第１の実施の形態＞
以下、本実施の形態に関するフィードバック回路について説明する。

＜フィードバック回路の構成について＞
図１は、本実施の形態に関する、絶縁電源のフィードバック回路を例示する図である。

入力端子１および入力端子２は、直流入力電圧Ｖ_ｉｎを供給する入力電源（ここでは、図示しない）を接続する端子である。入力端子１と入力端子２との間には、一次側の回路と二次側の回路とを絶縁するトランス３の一次巻線３Ａと、ＭＯＳ型ＦＥＴからなるスイッチング素子４との直列回路が接続される。

さらに、一次巻線３Ａの両端には、ダイオード１００と、コンデンサ１０１および抵抗１０２の並列回路との直列回路が接続される。また、一次巻線３Ａの両端には、出力コンデンサ１０３と抵抗１０４との直列回路が接続される。

また、トランス３のバイアス巻線３Ｃには、ダイオード１９および出力コンデンサ２３などで構成される整流平滑回路が接続される。

トランス３のバイアス巻線３Ｃの一方の端部にはダイオード１９が接続され、ダイオード１９は、さらに制御用ＩＣ９のＶ_ｃｃ端子に接続される。トランス３のバイアス巻線３Ｃの他方の端部には、フォトカプラ１０の受光素子であるフォトトランジスタ１０Ｂが接続され、フォトトランジスタ１０Ｂは、さらに制御用ＩＣ９のＦ／Ｂ端子と接地ラインとの間に接続される。フォトトランジスタ１０Ｂを介して、制御用ＩＣ９にフィードバック信号が供給される。また、バイアス巻線３Ｃの両端には、出力コンデンサ２３が接続される。

また、一次巻線３Ａの一方の端部に接続される抵抗１０５は、ダイオード１９とともに制御用ＩＣのＶ_ｃｃ端子に接続される。

また、スイッチング素子４は、抵抗１０６および抵抗１０７の直列回路とも接続される。抵抗１０６と抵抗１０７との間の接続点は、制御用ＩＣ９のＣＬＭ端子に接続される。また、制御用ＩＣ９のＣＬＭ端子と制御用ＩＣ９のＧＮＤ端子との間には、コンデンサ１０８が接続される。

一方、トランス３の二次巻線３Ｂには、ダイオード５および出力コンデンサ６などで構成される整流平滑回路が接続される。

トランス３の二次巻線３Ｂの一方の端部にはダイオード５が接続される。トランス３の二次巻線３Ｂの両端には、出力コンデンサ６と、分圧抵抗１２および分圧抵抗１３の直列回路とが並列に接続される。分圧抵抗１２および分圧抵抗１３は、出力電圧Ｖ_ｏｕｔを分圧する。

二次巻線３Ｂの一方の端部と分圧抵抗１２との間の接続点には、抵抗１５が接続され、さらに抵抗１５と直列に、フォトカプラ１０の発光素子であるフォトダイオード１０Ａと抵抗１６との並列回路が接続される。すなわち、抵抗１５と、フォトダイオード１０Ａおよび抵抗１６の並列回路との直列回路が、出力電圧Ｖ_ｏｕｔとシャントレギュレータ１１のＫ端子との間に接続される。

なお、抵抗１５および抵抗１６は、シャントレギュレータ１１内部のオペアンプの増幅率を設定するものである。

フォトダイオード１０Ａおよび抵抗１６の並列回路と、分圧抵抗１３とは、シャントレギュレータ１１および位相補償回路１４を介して接続される。

シャントレギュレータ１１のＲＥＦ端子は、分圧抵抗１２と分圧抵抗１３との間の接続点に接続される。また、位相補償回路１４も、分圧抵抗１２と分圧抵抗１３との間の接続点に接続される。

シャントレギュレータ１１は、分圧抵抗１２と分圧抵抗１３との間の接続点から得られる出力電圧Ｖ_ｏｕｔの検出信号を、内部の基準電源と比較して増幅するコンパレータとして機能する。

フォトカプラ１０は、シャントレギュレータ１１で得られた出力電圧Ｖ_ｏｕｔの変動に応じた二次側のフィードバック信号を、電気的に絶縁しつつトランス３の一次側に絶縁伝送する。

位相補償回路１４は、シャントレギュレータ１１内部のオペアンプの異常発振を防止するための回路である。位相補償回路１４は、抵抗１４Ａとコンデンサ１４Ｂとの直列回路、および、コンデンサ１４Ｃが、シャントレギュレータ１１のＲＥＦ端子とＫ端子との間に並列に接続される。

ここで、分圧抵抗１２と、分圧抵抗１３と、シャントレギュレータ１１と、フォトカプラ１０と、制御用ＩＣ９とを備える回路を、フィードバック回路２４とする。フィードバック回路２４は、主なコンバータ回路からの直流電圧Ｖ_ｏｕｔを安定化させる回路である。

上記の回路において、制御用ＩＣ９がスイッチング素子４のスイッチング動作を制御することによって、トランス３の一次巻線３Ａに直流入力電圧Ｖ_ｉｎが断続的に印加される。具体的には、制御用ＩＣ９は、フォトカプラ１０によって一次側に絶縁伝送されたフィードバック信号に基づいて、Ｖ_ｏｕｔ端子から抵抗１０９を介してスイッチング素子４へ入力されるパルス駆動信号の導通幅を制御する。これによって、トランス３の二次巻線３Ｂとバイアス巻線３Ｃとに電圧が誘起される。

誘起された当該電圧を整流平滑回路で整流平滑することによって、出力端子７と出力端子８との間に所望の直流出力電圧Ｖ_ｏｕｔを得ることができる。

そして、スイッチング素子４のスイッチング動作中に、たとえば、出力電圧Ｖ_ｏｕｔが上昇すると、分圧抵抗１２と分圧抵抗１３との間の接続点から得られる検出信号の電圧レベルも上昇し、シャントレギュレータ１１内部の基準電源１１Ｂの電圧との比較結果であるシャントレギュレータ１１のＫ端子電圧が低下する。

これによって、フォトダイオード１０Ａに流れる二次側のフィードバック信号の電流Ｉ_ＫＡ、さらには、フォトダイオード１０Ａの発光量が増加する。それに伴って、フォトトランジスタ１０Ｂを流れる一次側のフィードバック信号の電流も増加する。

制御用ＩＣ９は出力電圧Ｖ_ｏｕｔを低下させるために、スイッチング素子４へのパルス駆動信号の導通幅を狭める制御を行う。

これに対して、出力電圧Ｖ_ｏｕｔが低下した場合は、分圧抵抗１２と分圧抵抗１３との間の接続点から得られる検出信号の電圧レベルが低下し、シャントレギュレータ１１内部の基準電源１１Ｂの電圧との比較結果であるシャントレギュレータ１１のＫ端子電圧が上昇する。

これによって、フォトダイオード１０Ａに流れる二次側のフィードバック信号の電流Ｉ_ＫＡ、さらには、フォトダイオード１０Ａの発光量が減少する。それに伴って、フォトトランジスタ１０Ｂを流れる一次側のフィードバック信号の電流も減少する。

制御用ＩＣ９は出力電圧Ｖ_ｏｕｔを上昇させるために、スイッチング素子４へのパルス駆動信号の導通幅を広げる制御を行う。

図２は、シャントレギュレータの具体的な構成を例示する図である。図２に例示されるように、シャントレギュレータ１１は、オペアンプ１１Ａと、オペアンプ１１Ａに入力される基準電源１１Ｂと、オペアンプ１１Ａに並列に接続されるトランジスタ１１Ｃおよびダイオード１１Ｄとを備える。

また、図３は、シャントレギュレータにおける入力電圧とフィードバック信号との関係を例示する図である。図３に例示されるように、シャントレギュレータ１１において、出力電圧Ｖ_ｏｕｔの変動に応じた二次側の電圧信号を、フォトカプラ１０さらにはシャントレギュレータ１１内部のトランジスタ１１Ｃを流れる電流Ｉ_ＫＡに変換する際に、シャントレギュレータ１１の入力電圧（すなわち、ＲＥＦ電圧）と出力電流（すなわち、Ｋ−Ａ間に流れるフィードバック信号である電流Ｉ_ＫＡ）との間の関係は、非線形的な特性（理想的には、指数関数的特性）となる。

その結果、出力電圧Ｖ_ｏｕｔが低下した場合に比べ、出力電圧Ｖ_ｏｕｔが上昇した場合のフィードバック信号の感度が鈍くなる。したがって、フィードバック回路２４のクローズドループゲインのリニアリティが保てなくなる。

上記の場合、たとえば、６Ｖ／４Ａ出力の絶縁電源で出力電圧を安定化させるためには、出力コンデンサ６として数１００ｕＦ以上、かつ、数１０００ｕＦ以下の静電容量を有するアルミ液体電解コンデンサを使用しなければならない、というような制約が生じる。このような制約は、出力コンデンサ６がプリント基板上において占める実装面積を大きくしてしまう。

図４は、本実施の形態に関する、絶縁電源のフィードバック回路を例示する図である。図４に例示される構成では、図１に例示された構成に対し、さらに、信号歪み補正回路２２が接続されている。

信号歪み補正回路２２は、分圧抵抗１２と分圧抵抗１３との間の接続点に接続される。シャントレギュレータ１１のＲＥＦ端子および位相補償回路１４は、信号歪み補正回路２２に接続される。信号歪み補正回路２２は、二次巻線３Ｂと電気的に接続される。信号歪み補正回路２２には、二次巻線３Ｂの出力電圧に基づくフィードバック信号が入力される。

信号歪み補正回路２２は、シャントレギュレータ１１で生じる入力電圧と出力電流との間の非線形的な変換を補正する回路である。

図５は、図４に例示された絶縁電源のフィードバック回路の一部を例示する図である。図５に例示されるように、信号歪み補正回路２２は、出力電圧Ｖ_ｏｕｔを分圧抵抗１２と分圧抵抗１３とで分圧した後段に接続される。

図５における信号歪み補正回路２２は、オペアンプ２２Ａとトランジスタ２２Ｂと抵抗２２Ｃとで構成される対数変換回路と、正負反転インバータ２２Ｄとの直列回路である。トランジスタ２２Ｂは、たとえば、ＭＯＳ型ＦＥＴからなるスイッチング素子である。

対数変換回路は、オペアンプ２２Ａとトランジスタ２２Ｂとが並列に接続される並列回路と、並列回路と直列に接続される抵抗２２Ｃとを備える。

このように構成された信号歪み補正回路２２を備えることによって、シャントレギュレータ１１で生じる入力電圧と出力電流との間の非線形的な変換（理想的には指数関数的変換）を、たとえば、図３において点線で示されるように補正することができる。

したがって、フィードバック回路２４のクローズドループゲインのリニアリティを改善することができる。そのため、従来は非線形的な特性によってクローズドループゲインがほとんどなかった領域でのフィードバック制御を行うことができる。よって、より大きなダイナミックレンジで、高速な制御が可能となる。

また、出力部（たとえば、出力コンデンサ６）のコンデンサ容量を大きくしなければならないという設計上の制約が緩和される。そのため、たとえば、出力コンデンサ６として、アルミ液体電解コンデンサではなく、導電性高分子アルミ固体電解コンデンサ、または、セラミックコンデンサを採用することができる。したがって、絶縁電源の小型化または長寿命化が実現する。

上記の、シャントレギュレータ１１で生じる入力電圧Ｖ_ＲＥＦ’と出力電流Ｉ_ＫＡとの間の非線形的な変換に対する補正は、たとえば、以下の簡易的な式（１）で示すことができる。

なお、Ｉ_ＫＡ０およびＶ_Ｔ’は、それぞれ回路構成で決まる定数とする。

ここで、シャントレギュレータ１１前段の対数変換回路によって、以下の式（２）のように変換することができる。

そうすると、以下の式（３）を導くことができる。

式（３）によれば、入力電圧Ｖ_ＲＥＦ’と出力電流Ｉ_ＫＡとの間で線形性が保たれることが分かる。

さらに、本実施の形態においては、絶縁電源の回路トポロジーとしてフライバックコンバータが例示されたが、フォワードコンバータなどのその他の絶縁電源に変更した場合であっても、同様にフィードバック回路のクローズドループゲインのリニアリティを改善する効果がある。

＜第２の実施の形態＞
本実施の形態に関するフィードバック回路について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。

＜フィードバック回路の構成について＞
図６は、本実施の形態に関する、絶縁電源のフィードバック回路を例示する図である。

また、トランス３のバイアス巻線３Ｃには、ダイオード１９および出力コンデンサ２５などで構成される整流平滑回路が接続される。

トランス３のバイアス巻線３Ｃの一方の端部にはダイオード１９が接続され、ダイオード１９は、さらにダイオード２１を介して制御用ＩＣ９ＡのＶ_ｃｃ端子に接続される。トランス３のバイアス巻線３Ｃの他方の端部は、分圧抵抗１２および分圧抵抗１３の直列回路を介して、制御用ＩＣ９Ａの接地ラインに接続される。また、バイアス巻線３Ｃの両端には、出力コンデンサ２３および出力コンデンサ２５が並列に接続される。

分圧抵抗１２と分圧抵抗１３との間の接続点の１つは、直接、制御用ＩＣ９ＡのＤＥＴ端子に接続される。分圧抵抗１２と分圧抵抗１３との間の接続点の他の１つは、位相補償回路１４を介して、制御用ＩＣ９ＡのＦ／Ｂ端子に接続される。

ここで、図７は、制御用ＩＣのＤＥＴ端子およびＦ／Ｂ端子における内部接続構成を例示する図である。図７に例示されるように、当該構成においては、オペアンプ９Ｃに対し、ＤＥＴ端子および基準電源９Ｂがそれぞれが接続されている。

位相補償回路１４は、制御用ＩＣ９Ａ内部のオペアンプ９Ｃ（図７を参照）の異常発振を防止するための回路である。位相補償回路１４は、抵抗１４Ａとコンデンサ１４Ｂとの直列回路、および、コンデンサ１４Ｃから構成される。位相補償回路１４を介して、制御用ＩＣ９Ａにフィードバック信号が供給される。

ここで、分圧抵抗１２と、分圧抵抗１３と、制御用ＩＣ９Ａとを備える回路を、フィードバック回路２４Ａとする。フィードバック回路２４Ａは、主なコンバータ回路からの直流電圧Ｖ_ｏｕｔを安定化させる回路である。

制御用ＩＣ９ＡのＤＥＴ端子は、分圧抵抗１２と分圧抵抗１３との間の接続点から得られる出力電圧Ｖ_ｏｕｔの検出信号を、制御用ＩＣ９Ａ内部の基準電源９Ｂ（図７を参照）の電圧と比較して増幅するコンパレータとして機能する。

制御用ＩＣ９Ａは、トランス３のバイアス巻線３Ｃのバイアス巻線電圧を整流することによって得られる出力電圧Ｖ_ｏｕｔの変動に応じた一次側のフィードバック信号に基づき、スイッチング素子４へのパルス駆動信号の導通幅を制御する。

また、一次巻線３Ａの一方の端部に接続される抵抗１０５は、ダイオード１９およびダイオード２１とともに制御用ＩＣのＶ_ｃｃ端子に接続される。

また、スイッチング素子４は、抵抗１０６および抵抗１０７の直列回路とも接続される。抵抗１０６と抵抗１０７との間の接続点は、制御用ＩＣ９ＡのＣＬＭ端子に接続される。また、制御用ＩＣ９ＡのＣＬＭ端子と制御用ＩＣ９ＡのＧＮＤ端子との間には、コンデンサ１０８が接続される。

上記の回路において、制御用ＩＣ９Ａがスイッチング素子４のスイッチング動作を制御することによって、トランス３の一次巻線３Ａに直流入力電圧Ｖ_ｉｎが断続的に印加される。具体的には、制御用ＩＣ９Ａは、フィードバック信号に基づいて、Ｖ_ｏｕｔ端子から抵抗１０９を介してスイッチング素子４へ入力されるパルス駆動信号の導通幅を制御する。これによって、トランス３の二次巻線３Ｂとバイアス巻線３Ｃとに電圧が誘起される。

そして、スイッチング素子４のスイッチング動作中に、たとえば、出力電圧Ｖ_ｏｕｔが上昇すると、分圧抵抗１２と分圧抵抗１３との間の接続点から得られる検出信号の電圧レベルも上昇し、制御用ＩＣ９Ａ内部の基準電源９Ｂ（図７を参照）の電圧との比較結果であるオペアンプ９Ｃの誤差信号出力電圧が低下する。

これによって、制御用ＩＣ９ＡのＦ／Ｂ端子から出力される一次側のフィードバック信号の電流が増加する。

制御用ＩＣ９Ａは出力電圧Ｖ_ｏｕｔを低下させるために、スイッチング素子４へのパルス駆動信号の導通幅を狭める制御を行う。

これに対して、出力電圧Ｖ_ｏｕｔが低下した場合は、分圧抵抗１２と分圧抵抗１３との間の接続点から得られる検出信号の電圧レベルが低下し、制御用ＩＣ９Ａ内部の基準電源９Ｂ（図７を参照）の電圧との比較結果であるオペアンプ９Ｃの誤差信号出力電圧が上昇する。

これによって、制御用ＩＣ９ＡのＦ／Ｂ端子から出力される一次側のフィードバック信号の電流が減少する。

制御用ＩＣ９Ａは出力電圧Ｖ_ｏｕｔを上昇させるために、スイッチング素子４へのパルス駆動信号の導通幅を広げる制御を行う。

ここで、図８は、トランスにおける二次巻線の出力電圧とバイアス巻線の出力電圧との関係を例示する図である。図８に例示されるように、トランス３において、二次巻線３Ｂの出力電圧Ｖ_ｏｕｔの変動に応じた二次側のフィードバック信号を、バイアス巻線３Ｃで平滑された一次側のフィードバック信号に変換する際に、二次巻線３Ｂの出力電圧とバイアス巻線３Ｃの出力電圧（すなわち、フィードバック信号）との間の関係は、非線形的な特性（理想的には、指数関数的特性）となる。

その結果、出力電圧Ｖ_ｏｕｔが上昇した場合に比べ、出力電圧Ｖ_ｏｕｔが低下した場合のフィードバック信号の感度が高くなる。したがって、フィードバック回路２４Ａのクローズドループゲインのリニアリティが保てなくなる。

図９は、本実施の形態に関する、絶縁電源のフィードバック回路を例示する図である。図９に例示される構成では、図６に例示された構成に対し、さらに、信号歪み補正回路２２が接続されている。

信号歪み補正回路２２は、分圧抵抗１２と分圧抵抗１３との間の接続点に接続される。位相補償回路１４および制御用ＩＣ９ＡのＤＥＴ端子は、信号歪み補正回路２２に接続される。信号歪み補正回路２２は、バイアス巻線３Ｃおよび制御用ＩＣ９Ａと電気的に接続される。信号歪み補正回路２２には、バイアス巻線３Ｃの出力電圧に基づくフィードバック信号が入力される。

信号歪み補正回路２２は、トランス３で生じる二次巻線３Ｂの出力電圧とバイアス巻線３Ｃの出力電圧との間の非線形的な変換を補正する回路である。

図１０は、図９に例示された絶縁電源のフィードバック回路の一部を例示する図である。図１０に例示されるように、信号歪み補正回路２２は、出力電圧Ｖ_ｏｕｔを分圧抵抗１２と分圧抵抗１３とで分圧した後段に接続される。

図１０における信号歪み補正回路２２は、オペアンプ２２Ａとトランジスタ２２Ｂと抵抗２２Ｃとで構成される対数変換回路と、正負反転インバータ２２Ｄとの直列回路である。

このように構成された信号歪み補正回路２２を備えることによって、トランス３で生じる二次巻線３Ｂの出力電圧とバイアス巻線３Ｃの出力電圧との間の非線形的な変換（理想的には指数関数的変換）を、たとえば、図８において点線で示されるように補正することができる。

したがって、フィードバック回路２４Ａのクローズドループゲインのリニアリティを改善することができる。そのため、従来は非線形的な特性によってクローズドループゲインがほとんどなかった領域でのフィードバック制御を行うことができる。よって、より大きなダイナミックレンジで、高速な制御が可能となる。

トランス３で生じる、電源出力電圧Ｖ_ｏｕｔと、分圧抵抗１２と分圧抵抗１３とで分圧された後の電圧Ｖ_ＲＥＦ’との間の非線形的な変換の補正は、たとえば、以下の簡易的な式（４）で示すことができる。

なお、Ｖ_ＲＥＦ’_０およびＶ_Ｔ’は、それぞれ回路構成で決まる定数とする。

ここで、「分圧抵抗１２および分圧抵抗１３」の後段の対数変換回路によって、以下の式（５）のように自然対数変換することができる。

式（５）によれば、「Ｖ_ｏｕｔに比例した線形的なフィードバック信号」を制御用ＩＣ９のＦ／Ｂ端子に供給することができる。

＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果を例示する。なお、以下の説明においては、以上に記載された実施の形態に例示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。

また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。

以上に記載された実施の形態によれば、フィードバック回路は、一次側の回路と二次側の回路とを絶縁するトランス３と、トランス３の入力側に接続される入力側回路と、トランス３の出力側に接続される出力側回路と、補正部とを備える。ここで、補正部は、たとえば、信号歪み補正回路２２に対応するものである。出力側回路は、入力側回路からの入力に基づいて第１の電圧を出力する。ここで、第１の電圧は、たとえば、出力電圧Ｖ_ｏｕｔに対応するものである。入力側回路は、入力部と、制御部とを備える。ここで、入力部は、たとえば、スイッチング素子４に対応するものである。また、制御部は、たとえば、制御用ＩＣ９に対応するものである。スイッチング素子４のスイッチング動作によって、トランス３を介して出力側回路へ入力がなされる。制御用ＩＣ９は、スイッチング素子４の動作を、出力電圧Ｖ_ｏｕｔに応じて生成されるフィードバック信号に基づいて制御する。信号歪み補正回路２２は、制御用ＩＣ９に入力されるフィードバック信号が、出力電圧Ｖ_ｏｕｔの変動に対する線形性を保つように、フィードバック信号を補正する。

このような構成によれば、制御用ＩＣ９に入力されるフィードバック信号の、出力電圧Ｖ_ｏｕｔの変動に対する線形性が保たれるため、制御用ＩＣ９が、入力されるフィードバック信号に基づいてスイッチング素子４を制御することによって、出力側回路の出力電圧Ｖ_ｏｕｔを適切に制御することができる。

また、クローズドループゲインのリニアリティをほぼ一定に保つことができるため、従来は非線形的な特性によってクローズドループゲインがほとんどなかった領域でのフィードバック制御を行うことによって、入力電圧または出力電流が広範囲に変化する場合であっても、より大きなダイナミックレンジで、拘束な制御が可能となる。

なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。

しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。

また、以上に記載された実施の形態によれば、信号歪み補正回路２２は、出力側回路と電気的に接続される。そして、フィードバック回路は、信号歪み補正回路２２によって補正されたフィードバック信号を、出力側回路から入力側回路へ絶縁伝送する一対の伝送部を備える。ここで、伝送部は、たとえば、フォトカプラ１０に対応するものである。このような構成によれば、フォトカプラ１０を流れる電流Ｉ_ＫＡに変換する際の非線形な特性は信号歪み補正回路２２によってあらかじめ補正されることとなるため、出力側回路の出力電圧の変動に対して線形性を保つフィードバック信号を、出力側回路から入力側回路へ絶縁伝送することができる。

また、以上に記載された実施の形態によれば、伝送部が、受光素子と発光素子とを備えるフォトカプラ１０である。このような構成によれば、二次側のフィードバック信号を、電気的に絶縁しつつトランス３の一次側へ絶縁伝送することができる。

また、以上に記載された実施の形態によれば、トランス３の出力側に接続され、かつ、入力側回路と電気的に接続されるバイアス回路を備える。ここで、バイアス回路は、たとえば、バイアス巻線３Ｃに電気的に接続される回路に対応するものである。そして、信号歪み補正回路２２は、入力側回路およびバイアス回路と電気的に接続される。そして、フィードバック信号は、出力電圧Ｖ_ｏｕｔに応じてバイアス回路から出力される第２の電圧に基づいて生成される。このような構成によれば、二次巻線３Ｂの出力電圧Ｖ_ｏｕｔの変動に応じた二次側のフィードバック信号を、バイアス巻線３Ｃで平滑された一次側のフィードバック信号に変換する際の非線形な特性は信号歪み補正回路２２によって補正されるため、出力側回路の出力電圧の変動に対して線形性を保つフィードバック信号を、出力側回路から入力側回路へ伝送することができる。

また、以上に記載された実施の形態によれば、直列に接続される第１の抵抗および第２の抵抗と、位相補償回路１４とを備える。ここで、第１の抵抗は、たとえば、分圧抵抗１２に対応するものである。また、第２の抵抗は、たとえば、分圧抵抗１３に対応するものである。位相補償回路１４は、分圧抵抗１２と分圧抵抗１３との間の接続点に、信号歪み補正回路２２を介して接続される。このような構成によれば、制御用ＩＣ９に入力されるフィードバック信号の、出力電圧Ｖ_ｏｕｔの変動に対する線形性が保たれるため、制御用ＩＣ９が、入力されるフィードバック信号に基づいてスイッチング素子４を制御することによって、出力側回路の出力電圧Ｖ_ｏｕｔを適切に制御することができる。

また、以上に記載された実施の形態によれば、信号歪み補正回路２２は、対数変換回路と、対数変換回路に直列に接続される正負反転インバータ２２Ｄとを備える。また、対数変換回路は、オペアンプ２２Ａとトランジスタ２２Ｂとが並列に接続される並列回路と、並列回路と直列に接続される抵抗２２Ｃとを備える。このような構成によれば、制御用ＩＣ９に入力されるフィードバック信号の、出力電圧Ｖ_ｏｕｔの変動に対する線形性が保たれるように、フィードバック信号を補正することができる。

また、以上に記載された実施の形態によれば、対数変換回路におけるトランジスタ２２Ｂが、ＭＯＳ型ＦＥＴからなるスイッチング素子である。このような構成によれば、制御用ＩＣ９に入力されるフィードバック信号の、出力電圧Ｖ_ｏｕｔの変動に対する線形性が保たれるように、フィードバック信号を補正することができる。

＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。

したがって、例示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。

さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。

また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。

また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。

１，２入力端子、３トランス、３Ａ一次巻線、３Ｂ二次巻線、３Ｃバイアス巻線、４スイッチング素子、５，１００，１１Ｄ，１９，２１ダイオード、６，２３，２５，１０３出力コンデンサ、７，８出力端子、９，９Ａ制御用ＩＣ、９Ｃ，１１Ａ，２２Ａオペアンプ、９Ｂ，１１Ｂ基準電源、１０フォトカプラ、１０Ａフォトダイオード、１０Ｂフォトトランジスタ、１１シャントレギュレータ、１１Ｃ，２２Ｂトランジスタ、１２，１３分圧抵抗、１４位相補償回路、１４Ｂ，１４Ｃ，１０１，１０８コンデンサ、１４Ａ，１５，１６，２２Ｃ，１０２，１０４，１０５，１０６，１０７，１０９抵抗、２２信号歪み補正回路、２２Ｄ正負反転インバータ、２４，２４Ａフィードバック回路。

Claims

トランスを備えるフィードバック回路であり、
前記トランスの入力側に接続される入力側回路と、
前記トランスの出力側に接続される出力側回路とを備え、
前記出力側回路は、前記入力側回路からの入力に基づいて第１の電圧を出力し、
前記入力側回路は、
前記トランスを介して前記出力側回路へ入力を行う入力部と、
前記入力部の動作を、前記第１の電圧に応じて生成されるフィードバック信号に基づいて制御する制御部とを備え、
前記フィードバック回路は、前記制御部に入力される前記フィードバック信号が、前記第１の電圧の変動に対する線形性を保つように、前記フィードバック信号を補正する補正部をさらに備え、
前記補正部は、前記出力側回路と電気的に接続され、
前記補正部によって補正された前記フィードバック信号を、前記出力側回路から前記入力側回路へ絶縁伝送する一対の伝送部をさらに備える、
フィードバック回路。
前記伝送部が、受光素子と発光素子とを備えるフォトカプラである、
請求項１に記載のフィードバック回路。
トランスを備えるフィードバック回路であり、
前記トランスの入力側に接続される入力側回路と、
前記トランスの出力側に接続される出力側回路とを備え、
前記出力側回路は、前記入力側回路からの入力に基づいて第１の電圧を出力し、
前記入力側回路は、
前記トランスを介して前記出力側回路へ入力を行う入力部と、
前記入力部の動作を、前記第１の電圧に応じて生成されるフィードバック信号に基づいて制御する制御部とを備え、
前記フィードバック回路は、前記制御部に入力される前記フィードバック信号が、前記第１の電圧の変動に対する線形性を保つように、前記フィードバック信号を補正する補正部をさらに備え、
前記トランスの出力側に接続され、かつ、前記入力側回路と電気的に接続されるバイアス回路をさらに備え、
前記補正部は、前記入力側回路および前記バイアス回路と電気的に接続され、
前記フィードバック信号は、前記第１の電圧に応じて前記バイアス回路から出力される第２の電圧に基づいて生成される、
フィードバック回路。
直列に接続される第１の抵抗および第２の抵抗と、
前記第１の抵抗と前記第２の抵抗との間の接続点に、前記補正部を介して接続される位相補償回路とをさらに備える、
請求項１から請求項３のうちのいずれか１項に記載のフィードバック回路。
前記補正部は、
対数変換回路と、前記対数変換回路に直列に接続される正負反転インバータとを備え、
前記対数変換回路は、
オペアンプとトランジスタとが並列に接続される並列回路と、
前記並列回路と直列に接続される抵抗とを備える、
請求項１から請求項４のうちのいずれか１項に記載のフィードバック回路。
前記対数変換回路における前記トランジスタが、ＭＯＳ型ＦＥＴからなるスイッチング素子である、
請求項５に記載のフィードバック回路。