JP2019114067A - 画像処理装置、画像処理方法及びプログラム - Google Patents

Abstract

【課題】コストを抑えることができる画像処理装置、画像処理方法及びプログラムを提供する。【解決手段】デジタルカメラ１は、所定の画像処理を行う際に、所望の画像の全部又は１部の画像データを記憶している記録媒体１７ａから所望の画像の画像データを、バッファリング単位で分割して読み出して、読み出された画像データを一時記憶する内部メモリ１３と、内部メモリ１３に一時記憶された画像データを、メモリ上においてピクセル単位で並び替え、ピクセル単位で並び替えられた画像データを画像処理部１６に出力する内部メモリ制御部１２と、を備え、内部メモリ１３は、バッファリング単位の１倍以上２倍未満のメモリ領域を有する。【選択図】図１

Description

本発明は、画像処理装置、画像処理方法及びプログラムに関する。

従来、画像処理結果を一時記憶するバッファメモリを用いる画像処理装置が知られている（例えば、特許文献１参照）。

特開２００７−１５８８８４号公報

しかしながら、従来の画像処理装置では、バッファリング用のメモリ領域を画像データの書き込み用と読み出し用とで２面必要とするため、バッファメモリの面積が大きくなってしまい、コストが高くなってしまうという問題がある。

本発明は、このような問題に鑑みてなされたものであり、コストを抑えることができる画像処理装置、画像処理方法及びプログラムを提供することを目的とする。

前記課題を解決するため、本発明に係る画像処理装置の一態様は、
画像に所定の画像処理を施す画像処理手段を備える画像処理装置であって、
前記所定の画像処理を行う際に、所望の画像の全部又は１部の画像データを記憶している記憶手段から前記所望の画像の画像データを、バッファリング単位で分割して読み出して、読み出された画像データを一時記憶する一時記憶手段と、
前記一時記憶手段に一時記憶された画像データを、メモリ上においてピクセル単位で並び替え、前記ピクセル単位で並び替えられた画像データを前記画像処理手段に出力する制御手段と、
を備え、
前記一時記憶手段は、前記バッファリング単位の１倍以上２倍未満のメモリ領域を有する、
ことを特徴とする。

また、前記課題を解決するため、本発明に係る画像処理方法の一態様は、
画像に所定の画像処理を施す画像処理手段を備える画像処理装置による画像処理方法であって、
前記所定の画像処理を行う際に、所望の画像の全部又は１部の画像データを記憶している記憶手段から前記所望の画像の画像データを、バッファリング単位で分割して読み出して、読み出された画像データを一時記憶手段に一時記憶する工程と、
前記一時記憶手段に一時記憶された画像データを、メモリ上においてピクセル単位で並び替え、前記ピクセル単位で並び替えられた画像データを前記画像処理手段に出力する工程と、
を含み、
前記一時記憶手段は、前記バッファリング単位の１倍以上２倍未満のメモリ領域を有する、
ことを特徴とする。

また、前記課題を解決するため、本発明に係るプログラムの一態様は、
画像に所定の画像処理を施す画像処理手段を備えるとともに、画像の画像データをバッファリングするバッファリング単位の１倍以上２倍未満のメモリ領域を有し、前記所定の画像処理を行う際に、所望の画像の全部又は１部の画像データを記憶している記憶手段から前記所望の画像の画像データを、前記バッファリング単位で分割して読み出して、読み出された画像データを一時記憶する一時記憶手段を備える画像処理装置のコンピュータを、
前記一時記憶手段に一時記憶された画像データを、メモリ上においてピクセル単位で並び替え、前記ピクセル単位で並び替えられた画像データを前記画像処理手段に出力する制御手段、
として機能させる、
ことを特徴とする。

本発明によれば、コストを抑えることができる画像処理装置、画像処理方法及びプログラムを提供することが可能となる。

実施形態１におけるデジタルカメラの機能的構成を示すブロック図である。 実施形態１のデジタルカメラにより実行されるアクセス処理を示すフローチャートである。 図２のアクセス処理の続きを示すフローチャートである。 １ブロック目の画像データを内部メモリへ格納する手順を説明する図である。 内部メモリに格納された１ブロック目の画像データを出力する手順を説明する図である。 ２ブロック目の画像データを内部メモリへ格納する手順を説明する図である。 実施形態２におけるデジタルカメラの機能的構成を示すブロック図である。 実施形態２のデジタルカメラにより実行されるアクセス処理を示すフローチャートである。 図８のアクセス処理の続きを示すフローチャートである。 図９のアクセス処理の続きを示すフローチャートである。 １ブロック目の画像データを内部メモリへ格納する手順を説明する図である。 内部メモリに格納された１ブロック目の画像データを出力する手順を説明する図である。 ２ブロック目の画像データを内部メモリへ格納する手順を説明する図である。

以下に、本発明について、図面を用いて具体的な態様を説明する。ただし、発明の範囲は、図示例に限定されない。

［実施形態１］
［デジタルカメラ１の構成］
図１は、本発明の実施形態１におけるデジタルカメラ（画像処理装置）１の機能的構成を示すブロック図である。
図１に示すように、デジタルカメラ１は、中央制御部１１、内部メモリ制御部（制御手段）１２、内部メモリ（一時記憶手段）１３、撮像部１４、撮像制御部１５、画像処理部（画像処理手段）１６、記録媒体制御部１７、操作入力部１８、外部表示装置制御部１９等を備えて構成されている。また、中央制御部１１、内部メモリ制御部１２、撮像部１４、撮像制御部１５、画像処理部１６、記録媒体制御部１７及び外部表示装置制御部１９は、バスライン２０を介して接続されている。

中央制御部１１は、デジタルカメラ１の各部を制御するものである。具体的には、中央制御部１１は、図示は省略するが、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）を備え、デジタルカメラ１用の各種処理プログラム（図示略）に従って各種の制御動作を行う。

内部メモリ制御部１２は、内部メモリ１３を制御するものであり、内部メモリ１３に対するデータの書き込みや読み出しを行う。

内部メモリ１３は、例えば、Ｄｕａｌ Ｐｏｒｔ ＳＲＡＭ等により構成され、中央制御部１１や撮像制御部１５や画像処理部１６等の各部によって処理されるデータ等を一時的に記憶するものである。

撮像部１４は、被写体を撮像する。具体的には、撮像部１４は、レンズ部１４ａと、電子撮像部１４ｂと、を備えている。

レンズ部１４ａは、例えば、ズームレンズやフォーカスレンズ等の複数のレンズから構成されている。
電子撮像部１４ｂは、例えば、ＣＭＯＳ（Complementary Metal-oxide Semiconductor）やＣＣＤ（Charge Coupled Device）等のイメージセンサから構成され、レンズ部１４ａの各種レンズを通過した光学像を二次元の画像信号に変換する。

撮像制御部１５は、撮像部１４による被写体の撮像を制御する。
すなわち、撮像制御部１５は、図示は省略するが、タイミング発生器、ドライバなどを備えている。そして、撮像制御部１５は、タイミング発生器、ドライバにより電子撮像部１４ｂを走査駆動して、所定周期毎に光学像を電子撮像部１４ｂにより二次元の画像信号に変換させる。

画像処理部１６は、撮像部１４で撮像された画像の画像データを生成する撮影処理を実行する。また、画像処理部１６は、各種の画像データの加工処理なども実行する。

記録媒体制御部１７は、記録媒体（記憶手段）１７ａが着脱自在に構成され、装着された記録媒体１７ａからのデータの読み出しや記録媒体１７ａに対するデータの書き込みを制御する。
なお、記録媒体１７ａは、例えば、不揮発性メモリ（フラッシュメモリ）等により構成されている。

操作入力部１８は、デジタルカメラ１の所定操作を行うためのものである。
具体的には、操作入力部１８は、例えば、装置本体の電源のＯＮ／ＯＦＦに係る電源ボタン、被写体の撮像指示に係るシャッタボタン、撮像モードや機能等の選択指示に係る選択決定ボタン（何れも図示略）等を備えている。
そして、ユーザにより各種ボタンが操作されると、操作入力部１８は、操作されたボタンに応じた操作指示を中央制御部１１に出力する。中央制御部１１は、操作入力部１８から出力され入力された操作指示に従って所定の動作を各部に実行させる。

外部表示装置制御部１９は、外部表示装置（図示省略）への画像データの出力を制御する。

［デジタルカメラ１の動作］
次に、本実施形態におけるデジタルカメラ１の動作について、図２〜図６を参照して説明する。

＜アクセス処理＞
図２は、内部メモリ１３へのデータのアクセス処理を示すフローチャートである。具体的には、図２に示すアクセス処理は、記録媒体１７ａに記録されているＲＧＢ形式の画像データ（例えば、960×640ピクセルのモノクロデータ）を画像処理部１６による加工処理によって時計回りで９０度回転させて外部表示装置（図示省略）へ出力する際に行われるアクセス処理である。

図２に示すように、まず、中央制御部１１は、960×640ピクセルのモノクロデータ（画像データ）のうちの１ブロックあたりのメモリ領域のピクセル数（8×640ピクセル）を、１ブロックあたりのメモリ領域のピクセル数を超えない最大の２の累乗（２^１２）で減算した値Ｓ（＝１０２４）をＲＡＭ（図示省略）に記憶する（ステップＳ１）。

次いで、中央制御部１１は、第１の設定処理を実行する（ステップＳ２）。具体的には、中央制御部１１は、書き込み右ローテートビット数ＮＷの値を０に、読み出し右ローテートビット数ＮＲの値を０に設定する。また、中央制御部１１は、記録媒体１７ａ（外部メモリ）に記録されている画像データを読み込む際の外部メモリ読み込み座標（ｘ，ｙ）を（０，６３９）に設定する。また、中央制御部１１は、奇数ブロック判別フラグｏｄｄの値を０に設定する。ここで、外部メモリ読み込み座標（ｘ，ｙ）を（０，６３９）に設定するのは、図４に示すように、外部メモリに対して左下から順にアクセス（バーストアクセス）するためである。

次いで、中央制御部１１は、第２の設定処理を実行する（ステップＳ３）。具体的には、中央制御部１１は、書き込みカウンタｗｃｎｔ、読み出しカウンタｒｃｎｔ及びブロックカウンタｂｃｎｔの値をそれぞれ０に設定し、外部メモリ読み込み座標ｙの値を６３９に設定する。

次いで、中央制御部１１は、ブロックカウンタｂｃｎｔの値が０よりも大きいか否かを判定する（ステップＳ４）。

ステップＳ４において、ブロックカウンタｂｃｎｔの値が０よりも大きくないと判定された場合（ステップＳ４；ＮＯ）、中央制御部１１は、処理をステップＳ１４へ移し、外部メモリ読み込み座標（ｘ，ｙ）を基準としてデータを８ピクセル読み込む（ステップＳ１４）。具体的には、例えば、ブロックカウンタｂｃｎｔの値が０の場合、すなわち、図４に示すように、１ブロック目の画像データを外部メモリから読み込む場合、外部メモリ読み込み座標は（０，６３９）であるので、中央制御部１１は、外部メモリ読み込み座標（０，６３９）を基準としてｘ方向（右方向）へデータを８ピクセル読み込む。

次いで、中央制御部１１は、書き込みカウンタｗｃｎｔの値がステップＳ１で記憶されＳ（＝１０２４）の値よりも小さいか否かを判定する（ステップＳ１５）。

ステップＳ１５において、書き込みカウンタｗｃｎｔの値がステップＳ１で記憶されたＳ（＝１０２４）の値よりも小さいと判定された場合（ステップＳ１５；ＹＥＳ）、中央制御部１１は、奇数ブロック判別フラグｏｄｄの値が０であるか否かを判定する（ステップＳ１６）。

ステップＳ１６において、奇数ブロック判別フラグｏｄｄの値が０であると判定された場合（ステップＳ１６；ＹＥＳ）、内部メモリ制御部１２の制御下において、ステップＳ１４で読み込んだデータを内部メモリ１３の所定のアドレス（ｗｃｎｔ〜ｗｃｎｔ＋７）に格納する（書き込む）（ステップＳ１７）。具体的には、図４に示すように、例えば、書き込みカウンタｗｃｎｔの値「０」に対応するデータ（０，６３９）は、書き込みアドレス（メモリアドレス）「０」に格納する。また、書き込みカウンタｗｃｎｔの値「１」に対応するデータ（１，６３９）は、書き込みアドレス（メモリアドレス）「１」に、・・・、書き込みカウンタｗｃｎｔの値「７」に対応するデータ（７，６３９）は、書き込みアドレス（メモリアドレス）「７」に格納する。

また、ステップＳ１６において、奇数ブロック判別フラグｏｄｄの値が０でないと判定された場合（ステップＳ１６；ＮＯ）、内部メモリ制御部１２の制御下において、ステップＳ１４で読み込んだデータを内部メモリ１３の所定のアドレス（１０２４＋ｗｃｎｔ〜１０２４＋ｗｃｎｔ＋７）に格納する（書き込む）（ステップＳ１８）。具体的には、図６に示すように、例えば、書き込みカウンタｗｃｎｔの値「０」に対応するデータ（８，６３９）は、書き込みアドレス（メモリアドレス）「１０２４」に格納する。また、書き込みカウンタｗｃｎｔの値「１」に対応するデータ（９，６３９）は、書き込みアドレス（メモリアドレス）「１０２５」に、・・・、書き込みカウンタｗｃｎｔの値「７」に対応するデータ（１５，６３９）は、書き込みアドレス（メモリアドレス）「１０３１」に格納する。

また、ステップＳ１５において、書き込みカウンタｗｃｎｔの値がステップＳ１で記憶されたＳ（＝１０２４）の値よりも小さくないと判定された場合（ステップＳ１５；ＮＯ）、内部メモリ制御部１２の制御下において、ステップＳ１４で読み込んだデータを内部メモリ１３の所定のアドレス（2048+”(wcnt-S)をNWbit右ローテート”〜2048+”(wcnt-S)をNWbit右ローテート”+7）に格納する（書き込む）（ステップＳ１９）。具体的には、図４に示すように、例えば、書き込みカウンタｗｃｎｔの値「１０２４」に対応するデータ（０，５１１）は、書き込みアドレス（メモリアドレス）「２０４８」に格納する。また、書き込みカウンタｗｃｎｔの値「５１１２」に対応するデータ（０，０）は、書き込みアドレス（メモリアドレス）「５１１２」に、書き込みカウンタｗｃｎｔの値「５１１３」に対応するデータ（１，０）は、書き込みアドレス（メモリアドレス）「５１１３」に、・・・、書き込みカウンタｗｃｎｔの値「５１１９」に対応するデータ（７，０）は、書き込みアドレス（メモリアドレス）「６１４３」に格納する。

つまり、内部メモリ１３は、図４〜図６に示すように、バッファリング単位である５１２０ピクセル（６４０×８ピクセル）を超えない最大の２の累乗である４０９６ピクセル（２^１２ピクセル）の第１のメモリ領域Ｒ１と、５１２０ピクセルから４０９６ピクセルを減算した１０２４ピクセルの第２のメモリ領域Ｒ２及び第３のメモリ領域Ｒ３と、を有していることとなる。すなわち、内部メモリ１３は、画像データをバッファリングするバッファリング単位の１倍以上２倍未満のメモリ領域を有していることとなる。なお、内部メモリ１３は、バッファリング単位である所定のピクセル数を超えない最大の２の累乗のピクセル数と、この所定のピクセル数と、が等しい場合、この所定のピクセル数のメモリ領域のみを有することになる。

次いで、中央制御部１１は、現在の書き込みカウンタｗｃｎｔの値に８を加算する（ステップＳ２０）。そして、中央制御部１１は、現在の外部メモリ読み込み座標（ｘ，ｙ）のｙ座標の値をデクリメントする（ステップＳ２１）。

次いで、中央制御部１１は、現在の外部メモリ読み込み座標（ｘ，ｙ）のｙ座標の値が０よりも小さいか否かを判定する（ステップＳ２２）。

ステップＳ２２において、現在の外部メモリ読み込み座標（ｘ，ｙ）のｙ座標の値が０よりも小さくないと判定された場合（ステップＳ２２；ＮＯ）、中央制御部１１は、処理をステップＳ４へ戻し、ブロックカウンタｂｃｎｔの値が０よりも大きいか否かを判定する（ステップＳ４）。

ステップＳ４において、ブロックカウンタｂｃｎｔの値が０よりも大きいと判定された場合（ステップＳ４；ＹＥＳ）、中央制御部１１は、内部メモリ１３からのデータの読み出し処理に係るループ回数ｒｌｏｏｐの値を０に設定する（ステップＳ５）。

次いで、中央制御部１１は、読み出しカウンタｒｃｎｔの値を６４０で除したときの余りの値が１２８よりも小さいか否かを判定する（ステップＳ６）。

ステップＳ６において、読み出しカウンタｒｃｎｔの値を６４０で除したときの余りの値が１２８よりも小さいと判定された場合（ステップＳ６；ＹＥＳ）、中央制御部１１は、奇数ブロック判別フラグｏｄｄの値が０であるか否かを判定する（ステップＳ７）。

ステップＳ７において、奇数ブロック判別フラグｏｄｄの値が０であると判定された場合（ステップＳ７；ＹＥＳ）、内部メモリ制御部１２の制御下において、例えば、図５に示すように、内部メモリ１３の第２のメモリ領域Ｒ２のデータを読み出しアドレス「(rcnt/640)の整数部+((rcnt/640)の余り)×8」に読み出す（ステップＳ８）。

また、ステップＳ７において、奇数ブロック判別フラグｏｄｄの値が０でないと判定された場合（ステップＳ７；ＮＯ）、内部メモリ制御部１２の制御下において、内部メモリ１３の第３のメモリ領域Ｒ３のデータを読み出しアドレス「(rcnt/640)の整数部+((rcnt/640)の余り)×8+1024」に読み出す（ステップＳ９）。

また、ステップＳ６において、読み出しカウンタｒｃｎｔの値を６４０で除したときの余りの値が１２８よりも小さくないと判定された場合（ステップＳ６；ＮＯ）、内部メモリ制御部１２の制御下において、例えば、図５に示すように、内部メモリ１３の第１のメモリ領域Ｒ１のデータを読み出しアドレス「2048+”{((rcnt/640)の整数部)×512+((rcnt/640)の余り)-128}をNRbit右ローテート”」に読み出す（ステップＳ１０）。

次いで、中央制御部１１は、ステップＳ８、ステップＳ９、又は、ステップＳ１０で読み出されたデータを画像処理部１６へ出力する（ステップＳ１１）。具体的には、図５に示すように、先ず、外部メモリ読み込み座標（ｘ，ｙ）のｘ座標の値が０である６４０ピクセル分の画像データ（０，６３９）、（０，６３８）、・・・、（０，５１２）、（０，５１１）、（０，５１０）、・・・（０，０）が画像処理部１６へ出力され、時計回りで９０度回転させる処理が施されることによって、外部表示装置へ画像データの画像が表示される際に、図中の右方向へ走査されるようになっている。同様にして、ｘ座標の値の昇順に、６４０ピクセル分の各画像データが順次出力され、時計回りで９０度回転させる処理が施された後、上から順番に各６４０ピクセル分の画像が図中の右方向へ走査されるようになっている。

次いで、中央制御部１１は、読み出しカウンタｒｃｎｔの値をインクリメントし（ステップＳ１２）、ループ回数ｒｌｏｏｐの値が８であるか否かを判定する（ステップＳ１３）。

ステップＳ１３において、ループ回数ｒｌｏｏｐの値が８でないと判定された場合（ステップＳ１３；ＮＯ）、処理をステップＳ６へ戻し、内部メモリ制御部１２の制御下において、内部メモリ１３に格納されている画像データの読み出し処理を行う。
一方、ステップＳ１３において、ループ回数ｒｌｏｏｐの値が８であると判定された場合（ステップＳ１３；ＹＥＳ）、処理をステップＳ１４へ移し、内部メモリ制御部１２の制御下において、再度、記録媒体１７ａ（外部メモリ）から内部メモリ１３への画像データの書き込み処理を行う。なお、ステップＳ１４〜ステップＳ２１の処理については前述したため、その説明は省略する。

次いで、ステップＳ２２において、現在の外部メモリ読み込み座標（ｘ，ｙ）のｙ座標の値が０よりも小さいと判定された場合（ステップＳ２２；ＹＥＳ）、中央制御部１１は、現在の外部メモリ読み込み座標（ｘ，ｙ）のｘ座標の値に８を加算する。また、中央制御部１１は、現在の奇数ブロック判別フラグの値が０であれば１に変更し、そうでなければ０に変更する。また、中央制御部１１は、現在の書き込み右ローテートビット数ＮＷ及び読み出し右ローテートビット数ＮＲの値に３を加算する。また、中央制御部１１は、ブロックカウンタｂｃｎｔの値をインクリメントする（ステップＳ２３）。

次いで、中央制御部１１は、現在の書き込み右ローテートビット数ＮＷの値が１２以上であれば、現在の書き込み右ローテートビット数ＮＷの値から１２を減算する。また、中央制御部１１は、現在の読み出し右ローテートビット数ＮＲの値が１２以上であれば、現在の読み出し右ローテートビット数ＮＲの値から１２を減算する（ステップＳ２４）。

次いで、中央制御部１１は、現在の外部メモリ読み込み座標（ｘ，ｙ）のｘ座標の値が９６０よりも大きいか否かを判定する（ステップＳ２５）。

ステップＳ２５において、現在の外部メモリ読み込み座標（ｘ，ｙ）のｘ座標の値が９６０よりも大きくないと判定された場合（ステップＳ２５；ＮＯ）、中央制御部１１は、処理をステップＳ３へ戻し、それ以降の処理を行う。
一方、ステップＳ２５において、現在の外部メモリ読み込み座標（ｘ，ｙ）のｘ座標の値が９６０よりも大きいと判定された場合（ステップＳ２５；ＹＥＳ）、中央制御部１１は、処理をステップＳ２へ戻し、それ以降の処理を行う。

以上説明したように、本実施形態のデジタルカメラ１によれば、所定の画像処理を行う際に、記録媒体１７ａから所望の画像の画像データを読み出して、所望の画像の画像データを一時記憶する内部メモリ１３と、内部メモリ１３に一時記憶された画像データを並び替え、並び替えられた画像データを画像処理部１６に出力する内部メモリ制御部１２と、を備え、内部メモリ１３は、画像データをバッファリングするバッファリング単位の１倍以上２倍未満のメモリ領域を有したこととなる。
したがって、バッファリング用のメモリ領域を画像データの書き込み用と読み出し用とで２面必要とする従来の内部メモリに比べて、内部メモリのメモリ領域を低減することができるので、コストを抑えることができる。

また、本実施形態のデジタルカメラ１によれば、内部メモリ１３は、バッファリング単位である所定のピクセル数（５１２０）を超えない最大の２の累乗のピクセル数（４０９６）の第１のメモリ領域Ｒ１と、所定のピクセル数から所定のピクセル数を超えない最大の２の累乗のピクセル数を減算したピクセル数（１０２４）の第２のメモリ領域Ｒ２及び第３のメモリ領域Ｒ３と、を有したこととなる。
したがって、従来の書き込み用及び読み出し用のメモリ領域に相当する第２のメモリ領域Ｒ２及び第３のメモリ領域Ｒ３を低減するとともに、バッファリング単位である所定のピクセル数（５１２０）を超えない第１のメモリ領域Ｒ１では、ビット・ローテーションによって、画像データの書き込み及び読み出しを効率良く行うことができるので、内部メモリ１３のコストを抑えることができる。

また、本実施形態のデジタルカメラ１によれば、内部メモリ制御部１２によって画像データを内部メモリ１３に書き込む際の画像データの書き込み単位を８ピクセル（２^３ピクセル）としたので、画像データを効率良く転送することができる。

［実施形態２］
次に、実施形態２のデジタルカメラ（画像処理装置）１００について、図７〜図１３を用いて説明する。なお、実施形態１と同様の構成要素には同一の符号を付し、その説明を省略する。

実施形態２のデジタルカメラ１００は、図７に示すように、内部メモリ（第１の一時記憶手段）１３Ａと、内部メモリ１３Ａを制御する内部メモリ制御部（制御手段）１２Ａと、内部メモリ（第２の一時記憶手段）１３Ｂと、内部メモリ１３Ｂを制御する内部メモリ制御部（制御手段）１２Ｂと、を備える点で、実施形態１のデジタルカメラ１と異なる。

内部メモリ制御部１２Ａ及び内部メモリ１３Ａは、実施形態１のデジタルカメラ１を構成する内部メモリ制御部１２及び内部メモリ１３に相当するものである。

内部メモリ制御部１２Ｂは、内部メモリ１３Ｂを制御するものであり、内部メモリ１３Ｂに対するデータの書き込みや読み出しを行う。

内部メモリ１３Ｂは、例えば、Ｄｕａｌ Ｐｏｒｔ ＳＲＡＭ等により構成され、走査線１本分のデータ（画像データ）を一時記憶するラインバッファとしての機能を果たすものである。

［デジタルカメラ１００の動作］
次に、本実施形態におけるデジタルカメラ１００の動作について説明する。

＜アクセス処理＞
図８は、内部メモリ１３Ａへのデータのアクセス処理を示すフローチャートである。具体的には、図８に示すアクセス処理は、記録媒体１７ａに記録されているＹＵＶ形式の画像データ（例えば、960×640ピクセルのモノクロデータ）を画像処理部１６による加工処理によって時計まわりで９０度回転させて外部表示装置（図示省略）へ出力する際に行われるアクセス処理である。

図８に示すように、まず、中央制御部１１は、960×640ピクセルのモノクロデータ（画像データ）のうちの１ブロックあたりのメモリ領域のピクセル数（8×640ピクセル）を、１ブロックあたりのメモリ領域のピクセル数を超えない最大の２の累乗（２^１２）で減算した値Ｓ（＝１０２４）をＲＡＭ（図示省略）に記憶する（ステップＳ１０１）。

次いで、中央制御部１１は、第１の設定処理を実行する（ステップＳ１０２）。具体的には、中央制御部１１は、書き込み右ローテートビット数ＮＷの値を０に、読み出し右ローテートビット数ＮＲの値を０に設定する。また、中央制御部１１は、記録媒体１７ａ（外部メモリ）に記録されている画像データを読み込む際の外部メモリ読み込み座標（ｘ，ｙ）を（０，６３９）に設定する。また、中央制御部１１は、奇数ブロック判別フラグｏｄｄの値を０に設定する。

次いで、中央制御部１１は、第２の設定処理を実行する（ステップＳ１０３）。具体的には、中央制御部１１は、ラインバッファアクセスカウンタｌｃｎｔ、書き込みカウンタｗｃｎｔ、読み出しカウンタｒｃｎｔ及びブロックカウンタｂｃｎｔの値をそれぞれ０に設定し、外部メモリ読み込み座標ｙの値を６３９に設定する。

次いで、中央制御部１１は、ブロックカウンタｂｃｎｔの値が１よりも大きいか否かを判定する（ステップＳ１０４）。

ステップＳ１０４において、ブロックカウンタｂｃｎｔの値が１よりも大きくないと判定された場合（ステップＳ１０４；ＮＯ）、中央制御部１１は、処理をステップＳ１１４へ移し、ブロックカウンタｂｃｎｔの値が０よりも大きいか否かを判定する（ステップＳ１１４）。

ステップＳ１１４において、ブロックカウンタｂｃｎｔの値が０よりも大きくないと判定された場合（ステップＳ１１４；ＮＯ）、中央制御部１１は、処理をステップＳ１２２へ移し、外部メモリ読み込み座標（ｘ，ｙ）を基準としてデータを１６ピクセル読み込む（ステップＳ１２２）。具体的には、例えば、ブロックカウンタｂｃｎｔの値が０の場合、すなわち、図１１に示すように、１ブロック目の画像データを外部メモリから読み込む場合、外部メモリ読み込み座標は（０，６３９）であるので、中央制御部１１は、外部メモリ読み込み座標（０，６３９）を基準としてｘ方向（右方向）へデータを８ピクセル読み込む。

次いで、内部メモリ制御部１２Ｂの制御下において、ステップＳ１２２で読み込んだデータをラインバッファ（内部メモリ１３Ｂ）の所定のアドレス（ｌｃｎｔ〜ｌｃｎｔ＋７）に格納する（ステップＳ１２３）。

次いで、中央制御部１１は、現在のラインバッファアクセスカウンタｌｃｎｔの値に８を加算する（ステップＳ１２４）。そして、中央制御部１１は、現在のラインバッファアクセスカウンタｌｃｎｔの値が３２０以上であれば、現在のラインバッファアクセスカウンタｌｃｎｔの値を０にする（ステップＳ１２５）。

次いで、中央制御部１１は、現在の外部メモリ読み込み座標（ｘ，ｙ）のｙ座標の値をデクリメントする（ステップＳ１２６）。そして、中央制御部１１は、現在の外部メモリ読み込み座標（ｘ，ｙ）のｙ座標の値が０よりも小さいか否かを判定する（ステップＳ１２７）。

ステップＳ１２７において、現在の外部メモリ読み込み座標（ｘ，ｙ）のｙ座標の値が０よりも小さくないと判定された場合（ステップＳ１２７；ＮＯ）、中央制御部１１は、処理をステップＳ１０４へ戻し、ブロックカウンタｂｃｎｔの値が１よりも大きいか否かを判定する（ステップＳ１０４）。

ステップＳ１０４において、１ライン目の画像データをラインバッファ（内部メモリ１３Ｂ）へ格納した直後はブロックカウンタｂｃｎｔの値が１であるので、ブロックカウンタｂｃｎｔの値が１よりも大きくないと判定され（ステップＳ１０４；ＮＯ）、中央制御部１１は、処理をステップＳ１１４へ移し、ブロックカウンタｂｃｎｔの値が０よりも大きいか否かを判定する（ステップＳ１１４）。

ステップＳ１１４において、１ライン目の画像データをラインバッファ（内部メモリ１３Ｂ）へ格納した直後はブロックカウンタｂｃｎｔの値が１であるので、ブロックカウンタｂｃｎｔの値が０よりも大きいと判定され（ステップＳ１１４；ＹＥＳ）、中央制御部１１は、ラインバッファ（内部メモリ１３Ｂ）の所定のアドレス（ｌｃｎｔ〜ｌｃｎｔ＋７）に格納されている画像データを読み込む（ステップＳ１１５）。

次いで、中央制御部１１は、書き込みカウンタｗｃｎｔの値がステップＳ１０１で記憶されたＳ（＝１０２４）の値よりも小さいか否かを判定する（ステップＳ１１６）。

ステップＳ１１６において、書き込みカウンタｗｃｎｔの値がステップＳ１で記憶されたＳ（＝１０２４）の値よりも小さいと判定された場合（ステップＳ１１６；ＹＥＳ）、中央制御部１１は、奇数ブロック判別フラグｏｄｄの値が０であるか否かを判定する（ステップＳ１１７）。

ステップＳ１１７において、奇数ブロック判別フラグｏｄｄの値が０であると判定された場合（ステップＳ１１７；ＹＥＳ）、内部メモリ制御部１２Ａの制御下において、ステップＳ１１５で読み込んだデータを内部メモリ１３Ａの所定のアドレス（ｗｃｎｔ〜ｗｃｎｔ＋７）に格納する（書き込む）（ステップＳ１１８）。具体的には、図１１に示すように、例えば、書き込みカウンタｗｃｎｔの値「０」に対応するデータ（０，６３９）は、書き込みアドレス（メモリアドレス）「０」に格納する。また、書き込みカウンタｗｃｎｔの値「１」に対応するデータ（２，６３９）は、書き込みアドレス（メモリアドレス）「１」に、・・・、書き込みカウンタｗｃｎｔの値「７」に対応するデータ（１４，６３９）は、書き込みアドレス（メモリアドレス）「７」に格納する。

また、ステップＳ１１７において、奇数ブロック判別フラグｏｄｄの値が０でないと判定された場合（ステップＳ１１７；ＮＯ）、内部メモリ制御部１２Ａの制御下において、ステップＳ１１５で読み込んだデータを内部メモリ１３Ａの所定のアドレス（１０２４＋ｗｃｎｔ〜１０２４＋ｗｃｎｔ＋７）に格納する（書き込む）（ステップＳ１１９）。具体的には、例えば、図１３に示すように、書き込みカウンタｗｃｎｔの値「０」に対応するデータ（１６，６３９）は、書き込みアドレス（メモリアドレス）「１０２４」に格納する。また、書き込みカウンタｗｃｎｔの値「１」に対応するデータ（１８，６３９）は、書き込みアドレス（メモリアドレス）「１０２５」に、・・・、書き込みカウンタｗｃｎｔの値「７」に対応するデータ（３０，６３９）は、書き込みアドレス（メモリアドレス）「１０３１」に格納する。

また、ステップＳ１１６において、書き込みカウンタｗｃｎｔの値がステップＳ１０１で記憶されたＳ（＝１０２４）の値よりも小さくないと判定された場合（ステップＳ１１６；ＮＯ）、内部メモリ制御部１２Ａの制御下において、ステップＳ１１５で読み込んだデータを内部メモリ１３Ａの所定のアドレス（2048+”(wcnt-S)をNWbit右ローテート”〜2048+”(wcnt-S)をNWbit右ローテート”+7）に格納する（書き込む）（ステップＳ１２０）。具体的には、図１１に示すように、例えば、書き込みカウンタｗｃｎｔの値「１０２４」に対応するデータ（０，５１１）は、書き込みアドレス（メモリアドレス）「２０４８」に格納する。また、書き込みカウンタｗｃｎｔの値「５１１２」に対応するデータ（０，０）は、書き込みアドレス（メモリアドレス）「５１１２」に、書き込みカウンタｗｃｎｔの値「５１１３」に対応するデータ（２，０）は、書き込みアドレス（メモリアドレス）「５１１３」に、・・・、書き込みカウンタｗｃｎｔの値「５１１９」に対応するデータ（１４，０）は、書き込みアドレス（メモリアドレス）「６１４３」に格納する。

つまり、内部メモリ１３Ａは、図１１〜図１３に示すように、バッファリング単位である５１２０ピクセル（６４０×８ピクセル）を超えない最大の２の累乗である４０９６ピクセル（２^１２ピクセル）の第１のメモリ領域Ｒ１と、５１２０ピクセルから４０９６ピクセルを減算した１０２４ピクセルの第２のメモリ領域Ｒ２及び第３のメモリ領域Ｒ３と、を有していることとなる。すなわち、内部メモリ１３Ａは、画像データをバッファリングするバッファリング単位の１倍以上２倍未満のメモリ領域を有していることとなる。なお、内部メモリ１３Ａは、バッファリング単位である所定のピクセル数を超えない最大の２の累乗のピクセル数と、所定のピクセル数と、が等しい場合、所定のピクセル数のメモリ領域のみを有することになる。

次いで、中央制御部１１は、現在の書き込みカウンタｗｃｎｔの値に８を加算する（ステップＳ１２１）。そして、中央制御部１１は、再度、ステップＳ１２２〜ステップＳ１２６の処理、すなわち、外部メモリ（記録媒体１７ａ）からラインバッファ（内部メモリ１３Ｂ）へ画像データを読み込む処理を行う。

次いで、中央制御部１１は、再度、現在の外部メモリ読み込み座標（ｘ，ｙ）のｙ座標の値が０よりも小さいか否かを判定する（ステップＳ１２７）。

ステップＳ１２７において、現在の外部メモリ読み込み座標（ｘ，ｙ）のｙ座標の値が０よりも小さくないと判定された場合（ステップＳ１２７；ＮＯ）、中央制御部１１は、処理をステップＳ１０４へ戻し、ブロックカウンタｂｃｎｔの値が１よりも大きいか否かを判定する（ステップＳ１０４）。

ステップＳ１０４において、２ライン目の画像データをラインバッファ（内部メモリ１３Ｂ）へ格納した直後はブロックカウンタｂｃｎｔの値が２であるので、ブロックカウンタｂｃｎｔの値が１よりも大きいと判定され（ステップＳ１０４；ＹＥＳ）、中央制御部１１は、内部メモリ１３Ａからのデータの読み出し処理に係るループ回数ｒｌｏｏｐの値を０に設定する（ステップＳ１０５）。

次いで、中央制御部１１は、読み出しカウンタｒｃｎｔの値を６４０で除したときの余りの値が１２８よりも小さいか否かを判定する（ステップＳ１０６）。

ステップＳ１０６において、読み出しカウンタｒｃｎｔの値を６４０で除したときの余りの値が１２８よりも小さいと判定された場合（ステップＳ１０６；ＹＥＳ）、中央制御部１１は、奇数ブロック判別フラグｏｄｄの値が０であるか否かを判定する（ステップＳ１０７）。

ステップＳ１０７において、奇数ブロック判別フラグｏｄｄの値が０であると判定された場合（ステップＳ１０７；ＹＥＳ）、内部メモリ制御部１２Ａの制御下において、例えば、図１２に示すように、内部メモリ１３Ａの第２のメモリ領域Ｒ２のデータを読み出しアドレス「(rcnt/640/2)の整数部+((rcnt/640)の余り)×8」に読み出す（ステップＳ１０８）。

また、ステップＳ１０７において、奇数ブロック判別フラグｏｄｄの値が０でないと判定された場合（ステップＳ１０７；ＮＯ）、内部メモリ制御部１２Ａの制御下において、内部メモリ１３Ａの第３のメモリ領域Ｒ３のデータを読み出しアドレス「(rcnt/640/2)の整数部+((rcnt/640)の余り)×8+1024」に読み出す（ステップＳ１０９）。

また、ステップＳ１０６において、読み出しカウンタｒｃｎｔの値を６４０で除したときの余りの値が１２８よりも小さくないと判定された場合（ステップＳ１０６；ＮＯ）、内部メモリ制御部１２Ａの制御下において、例えば、図１２に示すように、内部メモリ１３Ａの第１のメモリ領域Ｒ１のデータを読み出しアドレス「2048+”{((rcnt/640/2)の整数部)×512+((rcnt/640)の余り)-128}をNRbit右ローテート”」に読み出す。

次いで、中央制御部１１は、ステップＳ１０８、ステップＳ１０９、又は、ステップＳ１１０で読み出されたデータを画像処理部１６へ出力する（ステップＳ１１１）。具体的には、図１２に示すように、先ず、外部メモリ読み込み座標（ｘ，ｙ）のｘ座標の値が０である６４０ピクセル分の画像データ（０，６３９）、（０，６３８）、・・・、（０，５１２）、（０，５１１）、（０，５１０）、・・・（０，０）が画像処理部１６へ出力され、時計回りで９０度回転させる処理が施されることによって、外部表示装置へ画像データの画像が表示される際に、図中の右方向へ走査されるようになっている。同様にして、ｘ座標の値の昇順に、６４０ピクセル分の各画像データが順次出力され、時計回りで９０度回転させる処理が施された後、上から順番に各６４０ピクセル分の画像が図中の右方向へ走査されるようになっている。

次いで、中央制御部１１は、読み出しカウンタｒｃｎｔの値をインクリメントし（ステップＳ１１２）、ループ回数ｒｌｏｏｐの値が８であるか否かを判定する（ステップＳ１１３）。

ステップＳ１１３において、ループ回数ｒｌｏｏｐの値が８でないと判定された場合（ステップＳ１１３；ＮＯ）、処理をステップＳ１０６へ戻し、内部メモリ制御部１２Ａの制御下において、内部メモリ１３Ａに格納されている画像データの読み出し処理を行う。
一方、ステップＳ１１３において、ループ回数ｒｌｏｏｐの値が８であると判定された場合（ステップＳ１１３；ＹＥＳ）、処理をステップＳ１１４へ移し、それ以降の処理を繰り返し行う。なお、ステップＳ１１４〜ステップＳ１２６の処理については前述したため、その説明は省略する。

次いで、ステップＳ１２７において、現在の外部メモリ読み込み座標（ｘ，ｙ）のｙ座標の値が０よりも小さいと判定された場合（ステップＳ１２７；ＹＥＳ）、中央制御部１１は、現在の外部メモリ読み込み座標（ｘ，ｙ）のｘ座標の値に８を加算する。また、中央制御部１１は、現在の奇数ブロック判別フラグの値が０であれば１に変更し、そうでなければ０に変更する。また、中央制御部１１は、現在の書き込み右ローテートビット数ＮＷ及び読み出し右ローテートビット数ＮＲの値に３を加算する。また、中央制御部１１は、ブロックカウンタｂｃｎｔの値をインクリメントする（ステップＳ１２８）。

次いで、中央制御部１１は、現在の書き込み右ローテートビット数ＮＷの値が１２以上であれば、現在の書き込み右ローテートビット数ＮＷの値から１２を減算する。また、中央制御部１１は、現在の読み出し右ローテートビット数ＮＲの値が１２以上であれば、現在の読み出し右ローテートビット数ＮＲの値から１２を減算する（ステップＳ１２９）。

次いで、中央制御部１１は、現在の外部メモリ読み込み座標（ｘ，ｙ）のｘ座標の値が９６０よりも大きいか否かを判定する（ステップＳ１３０）。

ステップＳ１３０において、現在の外部メモリ読み込み座標（ｘ，ｙ）のｘ座標の値が９６０よりも大きくないと判定された場合（ステップＳ１３０；ＮＯ）、中央制御部１１は、処理をステップＳ１０３へ戻し、それ以降の処理を行う。
一方、ステップＳ１３０において、現在の外部メモリ読み込み座標（ｘ，ｙ）のｘ座標の値が９６０よりも大きいと判定された場合（ステップＳ１３０；ＹＥＳ）、中央制御部１１は、処理をステップＳ１０２へ戻し、それ以降の処理を行う。

以上説明したように、本実施形態のデジタルカメラ１００によれば、所定の画像処理を行う際に、記録媒体１７ａから所望の画像の画像データを読み出して、所望の画像の画像データを一時記憶する内部メモリ１３Ａと、内部メモリ１３Ａに一時記憶された画像データを並び替え、並び替えられた画像データを画像処理部１６に出力する内部メモリ制御部１２Ａと、を備え、内部メモリ１３Ａは、画像データをバッファリングするバッファリング単位の１倍以上２倍未満のメモリ領域を有したこととなる。
したがって、バッファリング用のメモリ領域を画像データの書き込み用と読み出し用とで２面必要とする従来の内部メモリに比べて、内部メモリ１３Ａのメモリ領域を低減することができるので、コストを抑えることができる。

また、本実施形態のデジタルカメラ１００によれば、内部メモリ１３Ａは、バッファリング単位である所定のピクセル数（５１２０）を超えない最大の２の累乗のピクセル数（４０９６）の第１のメモリ領域Ｒ１と、所定のピクセル数から所定のピクセル数を超えない最大の２の累乗のピクセル数を減算したピクセル数（１０２４）の第２のメモリ領域Ｒ２及び第３のメモリ領域Ｒ３と、を有したこととなる。
したがって、従来の書き込み用及び読み出し用のメモリ領域に相当する第２のメモリ領域Ｒ２及び第３のメモリ領域Ｒ３を低減するとともに、バッファリング単位である所定のピクセル数（５１２０）を超えない第１のメモリ領域Ｒ１では、ビット・ローテーションによって、画像データの書き込み及び読み出しを効率良く行うことができるので、内部メモリ１３Ａのコストを抑えることができる。

また、本実施形態のデジタルカメラ１００によれば、内部メモリ制御部１２Ａによって画像データを内部メモリ１３Ａに書き込む際の画像データの書き込み単位をＲＧＢ形式の画像データの書き込み単位の２倍、すなわち１６ピクセル（２^４ピクセル）としたので、ＹＵＶ形式の画像データであっても、画像データを効率良く転送することができる。

なお、前記実施形態における記述内容は、本発明に係る画像処理装置の好適な一例であり、これに限定されるものではない。

本発明の実施形態を説明したが、本発明の範囲は、前述の実施の形態に限定するものではなく、特許請求の範囲に記載された発明の範囲とその均等の範囲とを含む。
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した番号は、この出願の願書に最初に添付した特許請求の範囲の通りである。
〔付記〕
＜付記１＞
画像に所定の画像処理を施す画像処理手段を備える画像処理装置であって、
前記所定の画像処理を行う際に、所望の画像の全部又は１部の画像データを記憶している記憶手段から前記所望の画像の画像データを、バッファリング単位で分割して読み出して、読み出された画像データを一時記憶する一時記憶手段と、
前記一時記憶手段に一時記憶された画像データを、メモリ上においてピクセル単位で並び替え、前記ピクセル単位で並び替えられた画像データを前記画像処理手段に出力する制御手段と、
を備え、
前記一時記憶手段は、前記バッファリング単位の１倍以上２倍未満のメモリ領域を有する、
ことを特徴とする画像処理装置。
＜付記２＞
前記一時記憶手段は、第１のメモリ領域と第２のメモリ領域と第３のメモリ領域とを有し、
前記制御手段は、前記第１のメモリ領域と前記第２のメモリ領域と前記第３のメモリ領域とに対して、前記第１のメモリ領域には各タイミングでアクセスして、前記第２のメモリ領域と前記第３のメモリ領域とには各タイミングごとに交互にアクセスする、
ことを特徴とする付記１に記載の画像処理装置。
＜付記３＞
前記一時記憶手段は、前記バッファリング単位である所定のピクセル数を超えない最大の２の累乗のピクセル数の前記第１のメモリ領域と、前記所定のピクセル数から前記所定のピクセル数を超えない最大の２の累乗のピクセル数を減算したピクセル数の前記第２のメモリ領域及び前記第３のメモリ領域と、を有する、
ことを特徴とする付記２に記載の画像処理装置。
＜付記４＞
前記一時記憶手段は、前記バッファリング単位である所定のピクセル数を超えない最大の２の累乗のピクセル数と、前記所定のピクセル数と、が等しい場合、前記所定のピクセル数のメモリ領域のみを有する、
ことを特徴とする付記２に記載の画像処理装置。
＜付記５＞
前記制御手段は、前記一時記憶手段に一時記憶された画像データの画像を回転させるように並び替える、
ことを特徴とする付記１乃至４の何れか１つに記載の画像処理装置。
＜付記６＞
前記制御手段は、前記一時記憶手段に一時記憶された画像データの画像を９０度回転させるように並び替える、
ことを特徴とする付記５に記載の画像処理装置。
＜付記７＞
前記一時記憶手段に一時記憶する際の画像データと、前記一時記憶手段から出力する際の画像データと、で各画像データの走査方向が異なる、
ことを特徴とする付記１に記載の画像処理装置。
＜付記８＞
前記バッファリング単位は、画像の整数分の１の画像データに対応する単位である、
ことを特徴とする付記１乃至７の何れか１つに記載の画像処理装置。
＜付記９＞
前記画像データは、ＲＧＢ形式であり、
前記バッファリング単位の幅は、所定の２の累乗ピクセル数である、
ことを特徴とする付記１乃至８の何れか１つに記載の画像処理装置。
＜付記１０＞
前記画像データは、ＹＵＶ形式であり、
前記バッファリング単位の幅は、ＲＧＢ形式の場合の所定の２の累乗ピクセル数の２倍である、
ことを特徴とする付記１乃至８の何れか１つに記載の画像処理装置。
＜付記１１＞
前記一時記憶手段としての第１の一時記憶手段とは異なる第２の一時記憶手段を更に備え、
前記第１の一時記憶手段に画像データを一時記憶させる場合、前記制御手段は、前記記憶手段から読み出された画像データのうちの所定のライン数分の画像データを前記第２の一時記憶手段に書き込ませ、前記第２の一時記憶手段から読み出された前記所定のライン数分の画像データを前記第１の一時記憶手段に書き込ませる、
ことを特徴とする付記１０に記載の画像処理装置。
＜付記１２＞
画像に所定の画像処理を施す画像処理手段を備える画像処理装置による画像処理方法であって、
前記所定の画像処理を行う際に、所望の画像の全部又は１部の画像データを記憶している記憶手段から前記所望の画像の画像データを、バッファリング単位で分割して読み出して、読み出された画像データを一時記憶手段に一時記憶する工程と、
前記一時記憶手段に一時記憶された画像データを、メモリ上においてピクセル単位で並び替え、前記ピクセル単位で並び替えられた画像データを前記画像処理手段に出力する工程と、
を含み、
前記一時記憶手段は、前記バッファリング単位の１倍以上２倍未満のメモリ領域を有する、
ことを特徴とする画像処理方法。
＜付記１３＞
画像に所定の画像処理を施す画像処理手段を備えるとともに、画像の画像データをバッファリングするバッファリング単位の１倍以上２倍未満のメモリ領域を有し、前記所定の画像処理を行う際に、所望の画像の全部又は１部の画像データを記憶している記憶手段から前記所望の画像の画像データを、前記バッファリング単位で分割して読み出して、読み出された画像データを一時記憶する一時記憶手段を備える画像処理装置のコンピュータを、
前記一時記憶手段に一時記憶された画像データを、メモリ上においてピクセル単位で並び替え、前記ピクセル単位で並び替えられた画像データを前記画像処理手段に出力する制御手段、
として機能させる、
ことを特徴とするプログラム。

１，１００ デジタルカメラ
１１ 中央制御部
１２、１２Ａ、１２Ｂ 内部メモリ制御部
１３、１３Ａ、１３Ｂ 内部メモリ
１４ 撮像部
１４ａ レンズ部
１４ｂ 電子撮像部
１５ 撮像制御部
１６ 画像処理部
１７ 記録媒体制御部
１７ａ 記録媒体
１８ 操作入力部
１９ 外部表示装置制御部

Claims (13)

1. 画像に所定の画像処理を施す画像処理手段を備える画像処理装置であって、
   前記所定の画像処理を行う際に、所望の画像の全部又は１部の画像データを記憶している記憶手段から前記所望の画像の画像データを、バッファリング単位で分割して読み出して、読み出された画像データを一時記憶する一時記憶手段と、
   前記一時記憶手段に一時記憶された画像データを、メモリ上においてピクセル単位で並び替え、前記ピクセル単位で並び替えられた画像データを前記画像処理手段に出力する制御手段と、
   を備え、
   前記一時記憶手段は、前記バッファリング単位の１倍以上２倍未満のメモリ領域を有する、
   ことを特徴とする画像処理装置。
2. 前記一時記憶手段は、第１のメモリ領域と第２のメモリ領域と第３のメモリ領域とを有し、
   前記制御手段は、前記第１のメモリ領域と前記第２のメモリ領域と前記第３のメモリ領域とに対して、前記第１のメモリ領域には各タイミングでアクセスして、前記第２のメモリ領域と前記第３のメモリ領域とには各タイミングごとに交互にアクセスする、
   ことを特徴とする請求項１に記載の画像処理装置。
3. 前記一時記憶手段は、前記バッファリング単位である所定のピクセル数を超えない最大の２の累乗のピクセル数の前記第１のメモリ領域と、前記所定のピクセル数から前記所定のピクセル数を超えない最大の２の累乗のピクセル数を減算したピクセル数の前記第２のメモリ領域及び前記第３のメモリ領域と、を有する、
   ことを特徴とする請求項２に記載の画像処理装置。
4. 前記一時記憶手段は、前記バッファリング単位である所定のピクセル数を超えない最大の２の累乗のピクセル数と、前記所定のピクセル数と、が等しい場合、前記所定のピクセル数のメモリ領域のみを有する、
   ことを特徴とする請求項２に記載の画像処理装置。
5. 前記制御手段は、前記一時記憶手段に一時記憶された画像データの画像を回転させるように並び替える、
   ことを特徴とする請求項１乃至４の何れか１項に記載の画像処理装置。
6. 前記制御手段は、前記一時記憶手段に一時記憶された画像データの画像を９０度回転させるように並び替える、
   ことを特徴とする請求項５に記載の画像処理装置。
7. 前記一時記憶手段に一時記憶する際の画像データと、前記一時記憶手段から出力する際の画像データと、で各画像データの走査方向が異なる、
   ことを特徴とする請求項１に記載の画像処理装置。
8. 前記バッファリング単位は、画像の整数分の１の画像データに対応する単位である、
   ことを特徴とする請求項１乃至７の何れか１項に記載の画像処理装置。
9. 前記画像データは、ＲＧＢ形式であり、
   前記バッファリング単位の幅は、所定の２の累乗ピクセル数である、
   ことを特徴とする請求項１乃至８の何れか１項に記載の画像処理装置。
10. 前記画像データは、ＹＵＶ形式であり、
    前記バッファリング単位の幅は、ＲＧＢ形式の場合の所定の２の累乗ピクセル数の２倍である、
    ことを特徴とする請求項１乃至８の何れか１項に記載の画像処理装置。
11. 前記一時記憶手段としての第１の一時記憶手段とは異なる第２の一時記憶手段を更に備え、
    前記第１の一時記憶手段に画像データを一時記憶させる場合、前記制御手段は、前記記憶手段から読み出された画像データのうちの所定のライン数分の画像データを前記第２の一時記憶手段に書き込ませ、前記第２の一時記憶手段から読み出された前記所定のライン数分の画像データを前記第１の一時記憶手段に書き込ませる、
    ことを特徴とする請求項１０に記載の画像処理装置。
12. 画像に所定の画像処理を施す画像処理手段を備える画像処理装置による画像処理方法であって、
    前記所定の画像処理を行う際に、所望の画像の全部又は１部の画像データを記憶している記憶手段から前記所望の画像の画像データを、バッファリング単位で分割して読み出して、読み出された画像データを一時記憶手段に一時記憶する工程と、
    前記一時記憶手段に一時記憶された画像データを、メモリ上においてピクセル単位で並び替え、前記ピクセル単位で並び替えられた画像データを前記画像処理手段に出力する工程と、
    を含み、
    前記一時記憶手段は、前記バッファリング単位の１倍以上２倍未満のメモリ領域を有する、
    ことを特徴とする画像処理方法。
13. 画像に所定の画像処理を施す画像処理手段を備えるとともに、画像の画像データをバッファリングするバッファリング単位の１倍以上２倍未満のメモリ領域を有し、前記所定の画像処理を行う際に、所望の画像の全部又は１部の画像データを記憶している記憶手段から前記所望の画像の画像データを、前記バッファリング単位で分割して読み出して、読み出された画像データを一時記憶する一時記憶手段を備える画像処理装置のコンピュータを、
    前記一時記憶手段に一時記憶された画像データを、メモリ上においてピクセル単位で並び替え、前記ピクセル単位で並び替えられた画像データを前記画像処理手段に出力する制御手段、
    として機能させる、
    ことを特徴とするプログラム。

Images