JP2019108233A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2019108233A
JP2019108233A JP2017240731A JP2017240731A JP2019108233A JP 2019108233 A JP2019108233 A JP 2019108233A JP 2017240731 A JP2017240731 A JP 2017240731A JP 2017240731 A JP2017240731 A JP 2017240731A JP 2019108233 A JP2019108233 A JP 2019108233A
Authority
JP
Japan
Prior art keywords
silicon substrate
carbon
semiconductor device
silicon
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017240731A
Other languages
English (en)
Other versions
JP6980511B2 (ja
JP2019108233A5 (ja
Inventor
清孝 宮野
Kiyotaka Miyano
清孝 宮野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2017240731A priority Critical patent/JP6980511B2/ja
Priority to US16/216,151 priority patent/US20190189450A1/en
Publication of JP2019108233A publication Critical patent/JP2019108233A/ja
Publication of JP2019108233A5 publication Critical patent/JP2019108233A5/ja
Priority to US17/539,579 priority patent/US20220093401A1/en
Application granted granted Critical
Publication of JP6980511B2 publication Critical patent/JP6980511B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

【課題】簡便に均一で大面積のＳｉＣ薄膜を形成することができる半導体装置の製造方法を提供する。【解決手段】シリコン基板の所定領域に炭素をイオン注入し、炭素がイオン注入されたシリコン基板を熱処理してシリコン基板に炭化シリコン層を形成し、シリコン基板の少なくとも一部を除去し、炭化シリコン層を露出させる。【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。
炭化シリコン（ＳｉＣ）はワイドギャップ半導体である。そのため、ＳｉＣは、紫外線から赤外線までの幅広い波長を有する光の透過性に優れている。また、ＳｉＣは機械的強度及び熱的強度が高いという長所を有する。
これまでは、例えば焼結体を形成し、焼結体の表面を平滑に研磨する等の複雑な工程を経なければ、均一で大面積のＳｉＣ薄膜を形成することは困難であった。
特開２００８−２７０５０７号公報
本発明が解決しようとする課題は、簡便に均一で大面積のＳｉＣ薄膜を形成することができる半導体装置の製造方法を提供することである。
本発明の一態様の半導体装置の製造方法は、シリコン基板の所定領域に炭素をイオン注入し、炭素がイオン注入されたシリコン基板を熱処理してシリコン基板に炭化シリコン層を形成し、シリコン基板の少なくとも一部を除去し、炭化シリコン層を露出させる。
本発明の一態様の半導体装置の製造方法は、さらに、シリコン基板の所定領域に第１のプロジェクテッドレンジで酸素をイオン注入し、所定領域に、第１のプロジェクテッドレンジよりも浅い第２のプロジェクテッドレンジで炭素をイオン注入し、酸素がイオン注入されたシリコン基板に第１の熱処理をしてシリコン基板中に酸化シリコン層を形成し、炭素がイオン注入されたシリコン基板に第２の熱処理をしてシリコン基板に炭化シリコン層を形成し、シリコン基板の少なくとも一部を除去し、酸化シリコン層を露出させた後に、酸化シリコン層を除去して炭化シリコン層を露出させる。
上記態様の半導体装置の製造方法において、酸素をイオン注入した後、炭素をイオン注入することが好ましい。
上記態様の半導体装置の製造方法において、第１の熱処理と第２の熱処理は同時に行われることが好ましい。
上記態様の半導体装置の製造方法において、炭素のイオン注入のドーズ量は１×１０２２ｃｍ−２以上であることが好ましい。
本発明の一態様によれば、簡便に均一で大面積のＳｉＣ薄膜を形成することができる半導体装置の製造方法を提供することが可能になる。
実施形態の半導体装置の製造方法の模式断面図である。 実施形態の半導体装置の製造方法のフローチャートである。
以下、本発明の実施形態について図面を参照しつつ説明する。
（実施形態）
図１は、実施形態の半導体装置１００の製造方法の模式断面図である。図２は、実施形態の半導体装置の製造方法のフローチャートである。
まず、シリコン基板２の表面４の所定領域に、所定のプロジェクテッドレンジ（以下、Ｒｐと記す）で酸素（Ｏ）のイオン注入を行い、酸素イオン注入領域１０を形成する（図１（ａ）、図２の（Ｓ１０））。
イオン注入を行う領域は、例えば図示しないフォトレジストを用いて形成したマスクの開口により決定することができる。
また、酸素イオン注入のプロジェクテッドレンジは、１００ｎｍ以上５００ｎｍ以下が好ましい。
酸素イオン注入のＲｐは、加速電圧により制御することができる。
シリコン基板２の面方位は、｛１００｝面、｛１１０｝面、｛１１１｝面等のいずれの面方位であっても良い。
酸素のイオン注入を、Ｒｐを変化させながら複数回に分けて行うことにより、イオン注入される領域における深さ方向の酸素濃度をより厳密に制御することができる。
次に、シリコン基板２の表面４の所定領域に、所定のＲｐで炭素（Ｃ）のイオン注入を行い、炭素イオン注入領域１２を形成する（図１（ｂ）、図２の（Ｓ１２））。
炭素イオン注入のＲｐは、例えば２０ｎｍ以上１００ｎｍ以下である。炭素イオン注入のＲｐは、酸素イオン注入のＲｐより浅くする必要がある。
炭素のイオン注入のドーズ量は、１×１０２２ｃｍ−２以上であることが好ましい。
炭素のイオン注入のＲｐは、例えば加速電圧により制御することができる。
炭素のイオン注入を、Ｒｐ等を変化させながら複数回に分けて行うことにより、イオン注入される領域における深さ方向の炭素濃度をより厳密に制御することができる。
次に、熱処理を行う（図１（ｃ）、図２の（Ｓ１４））。
熱処理により、酸素イオン注入領域１０では、注入された酸素とシリコン基板２中のシリコンが反応して酸化シリコン層２０が形成される。また炭素イオン注入領域１２では、注入された炭素とシリコン基板２中のシリコンが反応して炭化シリコン層２２が形成される。
このとき、酸化シリコン層２０の膜厚は、１００ｎｍ以上５００ｎｍ以下である。
また、炭化シリコン層２２の膜厚は、２０ｎｍ以上１００ｎｍ以下である。
熱処理は、良質な炭化シリコン層２２の形成のため、窒素ガス等の不活性ガス雰囲気で行われることが好ましい。また、熱処理の温度は、良質な炭化シリコン層２２の形成のため、８００℃以上１２００℃以下であることが好ましい。なお、炭素イオンを注入する前に、熱処理により酸化シリコン層２０を形成してもよい。
なお、形成される炭化シリコン層２２は単結晶であっても、アモルファス、多結晶であってもよい。
次に、裏面６よりシリコン基板２の少なくとも一部を除去する（図１（ｄ）、図２の（Ｓ１６））。例えば、裏面６側からフッ硝酸（フッ酸と硝酸の混合液）を用いてシリコン基板２の一部をエッチングによって除去し、酸化シリコン層２０を露出させる。酸化シリコン層２０と炭化シリコン層２２の周囲には、エッチングによって除去されなかったシリコン基板２の一部がシリコン基板残部８となる。
次に、酸化シリコン層２０を、例えばフッ酸によるエッチング等により除去し、炭化シリコン層２２を露出させる（図１（ｅ）、図２の（Ｓ１８））。これにより、実施形態の半導体装置１００を得る。
実施形態の半導体装置１００は、膜厚が２０ｎｍ以上１００ｎｍ以下の炭化シリコン薄膜である炭化シリコン層２２と、炭化シリコン層２２の周囲に設けられたシリコン基板残部８と、を備える。
なお、酸素のイオン注入を行わず、炭素のみをイオン注入し、熱処理後、シリコン基板２をエッチングして炭化シリコン層２２を露出させてもよい。
次に、実施形態の半導体装置の製造方法の作用効果について記載する。
炭素をシリコン基板２にイオン注入して熱処理を行うことにより、簡便に大面積の炭化シリコン層２２を形成することができる。
シリコン基板２は、エッチングにより容易に除去できる。そのため、実施形態の半導体装置の製造方法により、容易に炭化シリコンの薄膜を形成することができる。
また、炭素のイオン注入を行う前に、酸素のイオン注入を行い、熱処理により酸化シリコン層２０を形成することにより、炭化シリコン層２２の下層に酸化シリコン層２０を形成することができる。
酸化シリコンとシリコンの選択比は、炭化シリコンとシリコンのエッチングの選択比よりも高い。そのため、酸化シリコン層２０を設けることにより、ストッパ層として機能し、より容易にシリコン基板２を除去することができる。
なお、酸化シリコン層２０の除去にはフッ酸によるエッチングが好ましく用いられる。炭化シリコンはフッ酸に侵されにくいため、炭化シリコン層２２に対して選択的に酸化シリコン層２０を除去することは容易である。
また、酸素のイオン注入は、炭素のイオン注入の前に行われることが好ましい。酸素のイオン注入を炭素のイオン注入の後に実施すると、炭素イオン注入領域１２中の炭素が酸素によって反跳（ノックオン）され、炭素が本来の炭素イオン注入領域よりも裏面６に近い領域に分布することになる。また、炭素イオン注入領域１２と酸素イオン注入領域１０の間に、炭素と酸素が混合した領域が形成されることになる。
炭化シリコン層２２を形成する上でＳｉ原子の数と同等の炭素原子を供給することが望ましい。このため、炭素のイオン注入のドーズ量は、１×１０２２ｃｍ−２以上であることが好ましい。
本実施形態の半導体装置の製造方法によって得られた半導体装置は、光学レンズ、高圧放電灯管球、リソグラフィマスク用保護膜、各種のフィルター等に好ましく用いることができる。
以上、具体例を参照しつつ本発明の実施形態について説明した。上記の実施形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、各実施形態の構成要素を適宜組み合わせてもかまわない。
実施形態では、半導体装置の構成やその製造方法等、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置の構成やその製造方法等を適宜選択して用いることができる。その他、本発明の要素を具備し、当業者が適宜設計変更しうる全て半導体装置の製造方法は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲及びその均等物の範囲によって定義されるものである。
２ シリコン基板
４ 表面
６ 裏面
８ シリコン基板残部
１０ 酸素イオン注入領域
１２ 炭素イオン注入領域
２０ 酸化シリコン層
２２ 炭化シリコン層
１００ 半導体装置

Claims (5)

  1. シリコン基板の所定領域に炭素をイオン注入し、
    前記炭素がイオン注入された前記シリコン基板を熱処理して前記シリコン基板に炭化シリコン層を形成し、
    前記シリコン基板の少なくとも一部を除去し、前記炭化シリコン層を露出させる、
    半導体装置の製造方法。
  2. シリコン基板の所定領域に第１のプロジェクテッドレンジで酸素をイオン注入し、
    前記所定領域に、前記第１のプロジェクテッドレンジよりも浅い第２のプロジェクテッドレンジで炭素をイオン注入し、
    前記酸素がイオン注入された前記シリコン基板に第１の熱処理をして前記シリコン基板中に酸化シリコン層を形成し、
    前記炭素がイオン注入された前記シリコン基板に第２の熱処理をして前記シリコン基板に炭化シリコン層を形成し、
    前記シリコン基板の少なくとも一部を除去し、前記酸化シリコン層を露出させた後に、前記酸化シリコン層を除去して前記炭化シリコン層を露出させる、
    半導体装置の製造方法。
  3. 前記酸素をイオン注入した後、前記炭素をイオン注入する、請求項２記載の半導体装置の製造方法。
  4. 前記第１の熱処理と前記第２の熱処理は同時に行われる、
    請求項２又は請求項３記載の半導体装置の製造方法。
  5. 前記炭素のイオン注入のドーズ量は１×１０２２ｃｍ−２以上である、
    請求項１ないし請求項４いずれか一項記載の半導体装置の製造方法。
JP2017240731A 2017-12-15 2017-12-15 半導体装置の製造方法 Active JP6980511B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017240731A JP6980511B2 (ja) 2017-12-15 2017-12-15 半導体装置の製造方法
US16/216,151 US20190189450A1 (en) 2017-12-15 2018-12-11 Method of manufacturing semiconductor device
US17/539,579 US20220093401A1 (en) 2017-12-15 2021-12-01 Manufacturing method of silicon carbide device and silicon carbide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017240731A JP6980511B2 (ja) 2017-12-15 2017-12-15 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2019108233A true JP2019108233A (ja) 2019-07-04
JP2019108233A5 JP2019108233A5 (ja) 2020-12-17
JP6980511B2 JP6980511B2 (ja) 2021-12-15

Family

ID=66816288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017240731A Active JP6980511B2 (ja) 2017-12-15 2017-12-15 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US20190189450A1 (ja)
JP (1) JP6980511B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003506841A (ja) * 1999-06-24 2003-02-18 アイビス・テクノロジー・インコーポレーテツド シリコンウェーハに酸素イオンを注入する方法及び装置
JP2006327931A (ja) * 2005-05-25 2006-12-07 Siltronic Ag 半導体層構造並びに半導体層構造の製造方法
JP2009149481A (ja) * 2007-12-21 2009-07-09 Siltronic Ag 半導体基板の製造方法
US20100006858A1 (en) * 2007-05-31 2010-01-14 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US20100032717A1 (en) * 2007-04-12 2010-02-11 Tomas Palacios Devices based on si/nitride structures
JP2010062219A (ja) * 2008-08-04 2010-03-18 Siltronic Ag 炭化シリコンの製造方法
US20110064370A1 (en) * 2009-09-14 2011-03-17 The Aerospace Corporation Systems and methods for preparing films using sequential ion implantation, and films formed using same
JP2017150064A (ja) * 2016-02-19 2017-08-31 エア・ウォーター株式会社 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003506841A (ja) * 1999-06-24 2003-02-18 アイビス・テクノロジー・インコーポレーテツド シリコンウェーハに酸素イオンを注入する方法及び装置
JP2006327931A (ja) * 2005-05-25 2006-12-07 Siltronic Ag 半導体層構造並びに半導体層構造の製造方法
US20100032717A1 (en) * 2007-04-12 2010-02-11 Tomas Palacios Devices based on si/nitride structures
US20100006858A1 (en) * 2007-05-31 2010-01-14 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
JP2009149481A (ja) * 2007-12-21 2009-07-09 Siltronic Ag 半導体基板の製造方法
JP2010062219A (ja) * 2008-08-04 2010-03-18 Siltronic Ag 炭化シリコンの製造方法
US20110064370A1 (en) * 2009-09-14 2011-03-17 The Aerospace Corporation Systems and methods for preparing films using sequential ion implantation, and films formed using same
JP2017150064A (ja) * 2016-02-19 2017-08-31 エア・ウォーター株式会社 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法

Also Published As

Publication number Publication date
JP6980511B2 (ja) 2021-12-15
US20220093401A1 (en) 2022-03-24
US20190189450A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
KR20070039384A (ko) 듀얼 스트레스 라이너를 갖는 반도체 장치의 제조 방법
JPS59208743A (ja) 半導体装置の製造方法
KR950034481A (ko) 건식 마이크로리소그래피 처리
JPWO2005112088A1 (ja) 半導体装置の製造方法および製造装置
JP2019108233A (ja) 半導体装置の製造方法
KR970003671A (ko) 실리콘 웨이퍼 가공방법
JP4790211B2 (ja) Ｓｏｉ基板と半導体基板及びその製造方法
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
US6300228B1 (en) Multiple precipitation doping process
US20210125830A1 (en) Method of forming an ashable hard mask and patterning method
JPH03163821A (ja) 半導体装置の製造方法
JPS63133629A (ja) 集積回路装置の製造方法
JP6196589B2 (ja) 半導体装置の製造方法および半導体製造装置
CN106206284B (zh) 改进型蚀刻工艺
WO2018109996A1 (ja) 酸化物半導体装置の製造方法
JPS60216549A (ja) 半導体装置の製造方法
JP2000100747A (ja) 半導体装置及び半導体装置の製造方法
JP2000348996A (ja) ステンシルマスク、その製造方法、及びそれを用いた縮小投影露光方法
JP7384106B2 (ja) 半導体装置の製造方法
US8470519B2 (en) Method for removing photoresist pattern
JP2009071049A (ja) 半導体基板への不純物注入方法
JPS6127900B2 (ja)
JP2023012755A (ja) 半導体装置の製造方法
JPH01111320A (ja) 不純物の拡散方法
JP2007274007A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211117

R150 Certificate of patent or registration of utility model

Ref document number: 6980511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150