JP2009071049A

JP2009071049A - 半導体基板への不純物注入方法

Info

Publication number: JP2009071049A
Application number: JP2007238132A
Authority: JP
Inventors: Seiji Kai; 誠二甲斐; Koichi Yamanouchi; 浩一山之内
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2007-09-13
Filing date: 2007-09-13
Publication date: 2009-04-02

Abstract

【課題】多段階の不純物注入処理におけるアライメントを高い精度で行うことを可能とする。
【解決手段】第１注入領域に開口を有するレジスト層を形成する第１のステップＳ１０と、レジスト層をマスクとして第１注入領域に不純物イオンを注入して第１不純物注入領域を形成する第２のステップＳ１４と、レジスト層をエッチングして第１領域よりも広い第２注入領域に開口を設ける第３のステップＳ１６と、レジスト層をマスクとして第２注入領域に不純物イオンを注入して第２不純物注入領域を形成する第４のステップＳ１８と、を含む不純物注入方法により上記課題を解決することができる。
【選択図】図１

Description

本発明は、半導体基板への不純物注入方法に関する。

半導体集積素子を製造する際に、不純物導入パターンや配線パターンを形成するためにレジストが用いられる。通常、半導体基板上にレジストを塗布し、マスクを透過した光をレジスト層に照射して露光し、現像液によりレジスト層を除去することによってレジスト層をパターンニングする。このパターンニングされたレジスト層をマスクとして用いて、不純物のイオン注入等の処理が行われる。

また、半導体集積素子ではＬＤＤ(Lightly Doped Drain)構造等を形成するために多段階のイオン注入処理が行われる。ＬＤＤ構造とは、チャンネル領域での熱拡散を抑えてリーク電流の増加や特性変動を抑制するため等の目的で採られる構造であり、例えば、ドレイン領域に深い高濃度不純物領域と浅い低濃度不純物領域とを形成することで実現される。

図５に、不純物イオンを多段階注入してＬＤＤ構造を形成する従来の不純物注入方法の例を示す。まず、深い高濃度不純物領域５０を形成するために高濃度不純物領域５０の注入領域が開口されるようにレジスト層５２をパターンニングし、そのレジスト層５２をマスクとして比較的高いエネルギーで不純物をイオン注入する。これにより、高濃度不純物領域５０を形成する（図５（ａ））。その後、レジスト層５２を除去する。続いて、浅い低濃度不純物領域５４を形成するために、高濃度不純物領域５０よりも僅かに広い低濃度不純物領域５４の注入領域が開口されるようにレジスト層５６をパターンニングし、そのレジスト層５６をマスクとして比較的低いエネルギーで不純物をイオン注入する。これにより、低濃度不純物領域５４を形成する（図５（ｂ））。

ＬＤＤ構造等の多段階イオン注入処理を行う場合、低濃度不純物領域５４の領域は高濃度不純物領域５０の領域よりも０．１μｍ以下の狭い幅だけ広げられた領域とする必要がある。したがって、低濃度不純物領域５４を形成するためのレジスト層５６は、高濃度不純物領域５０が形成された領域に対してサブミクロンの精度でアライメントする必要がある。しかしながら、このような高い精度でレジストをパターンニングすることは困難である。

本発明の１つの態様は、第１注入領域に開口を有するレジスト層を形成する第１のステップと、前記レジスト層をマスクとして前記第１注入領域に不純物イオンを注入して第１不純物注入領域を形成する第２のステップと、前記レジスト層をエッチングして前記第１領域よりも広い第２注入領域に開口を設ける第３のステップと、前記レジスト層をマスクとして前記第２注入領域に不純物イオンを注入して第２不純物注入領域を形成する第４のステップと、を含むことを特徴とする。

これにより、半導体素子におけるＬＤＤ構造等のように多段階の不純物注入処理を行う場合に、第１の不純物注入処理と第２の不純物注入処理との注入領域のアライメントをサブミクロンの精度で行うことが可能となる。すなわち、本発明における不純物注入方法は、例えば、前記第１不純物注入領域及び前記第２不純物注入領域をオーバーフロードレインとする電荷転送型固体撮像素子（ＣＣＤ）のオーバーフロードレインの形成に適している。

ここで、前記第３のステップは、酸素を含むエッチングガスを用いた反応性イオンエッチング（ＲＩＥ）であることが好適である。例えば、酸素と窒素との混合ガスをプラズマ化して用いることが好適である。エッチングの際の圧力、パワー、時間を制御することによって、前記レジスト層のエッチングを等方性に近づけ、前記レジスト層を厚さ方向と同様に横方向にも高い精度でエッチングすることができる。

また、前記第３のステップは、前記第２注入領域の周辺を前記第１領域の周辺よりも０．０５μｍ以下広げるように前記レジスト層をエッチングすることを特徴とする。例えば、電荷転送型固体撮像素子（ＣＣＤ）のオーバーフロードレインにＬＤＤ構造において、前記第２注入領域の周辺を前記第１注入領域の周辺よりも０．０５μｍ以上０．１μｍ以下程度に制御する。

また、前記第４のステップは、前記第２のステップよりも低い注入エネルギーで不純物を注入するものとしてもよい。また、前記第４のステップは、前記第２不純物注入領域の不純物濃度が前記第１不純物注入領域の不純物濃度よりも低くなるように不純物イオンを注入するものとしてもよい。これにより、半導体素子におけるＬＤＤ構造を形成することができる。

本発明によれば、多段階の不純物注入処理におけるアライメントを高い精度で行うことが可能となる。

本発明の実施の形態における不純物注入処理は、図１に示すフローチャートに沿って実行される。以下、図２（ａ）〜図２（ｆ）に各ステップにおける被処理基板の概念図を示し、本実施の形態における不純物注入処理について説明する。

ステップＳ１０では、図２（ａ）に示すように、被処理基板１０の表面上にレジスト層１２を塗布形成し、マスクを用いて露光する。被処理基板１０としては、例えば、シリコン基板が挙げられる。使用するレジストは、ポジ型又はネガ型のいずれでもよい。

レジスト層１２は、ステップＳ１４での一回目のイオン注入処理においてイオンストッパとして機能する程度の膜厚とする。さらに、レジスト層１２は、ステップＳ１６におけるレジスト層１２のエッチング処理後に、ステップＳ１８での二回目のイオン注入処理においてイオンストッパとして機能する程度の膜厚とする。

被処理基板１０の表面上にレジスト層１２を塗布形成した後、フォトマスクを介してレジスト層１２を露光する。露光には、例えば、ｉ線（３６５ｎｍ）を用いることができる。このとき、レジスト層１２にはステップＳ１４においてイオン注入を行う第１注入領域１４が開口されるように露光を行う。

ステップＳ１２では、レジスト層１２の現像処理を行う。ポストベーキング等の処理を行った後、現像液によりレジスト層１２をパターンニングする。これにより、図２（ｂ）に示すように、第１注入領域１４が開口されたレジスト層１２が形成される。

なお、さらにレジスト層１２の底部の隅にスカムが残っている場合にはスカム除去のためのアッシング処理等を行ってもよい。

ステップＳ１４では、一回目の不純物注入処理を行う。ステップＳ１２においてパターンニングされたレジスト層１２をマスクとして、ＩＩＩ族（ボロンＢ，アルミニウムＡｌ）又はＶ族（燐Ｐ，ヒ素Ａｓ，アンチモンＳｂ）の元素を第１注入領域１４に注入して第１不純物注入領域１６を形成する。

不純物の注入処理には、一般的なイオン注入装置を用いることができる。例えば、ＦＥＴ等のドレイン領域や固体撮像素子等のオーバーフロードレイン領域を形成するためには、１５０ｋｅＶ以上１６０ｋｅＶ以下程度の注入エネルギーで１０¹⁵〜１０¹⁶／ｃｍ²のドーズ量の不純物（ドーパント）をイオン注入する。ここでは、基板１０の表面の法線方向から不純物を注入する。レジスト層１２で覆われている領域では不純物の行程長はレジスト層１２の膜厚以下であるので基板１２に不純物は注入されず、レジスト層１２で覆われてない第１注入領域１４では基板１２に不純物が注入される。これにより、図２（ｃ）に示すように、ドレイン領域となる深い高濃度不純物領域である第１不純物注入領域１６を形成することができる。

ステップＳ１６では、レジスト層１２のエッチング処理が行われる。エッチング処理には反応性イオンエッチング(RIE:Reactive Ion Etching)を適用する。このエッチング処理によって第１注入領域１４を広げた第２注入領域１８を形成する。

エッチング処理には、例えば、図３に示すようなダウンフロー型の反応性イオンエッチング装置（ＲＩＥ装置）１００を用いることができる。ＲＩＥ装置１００は、チャンバ３０、基板ステージ３２、対向電極３４、電源３６、整合器３８、ガス供給手段４０及び排気ポンプ４２を含んで構成される。

チャンバ３０は、ステンレス等の真空槽であり、排気ポンプ４２によって内部を真空排気できるように構成されている。チャンバ３０内には、基板ステージ３２及び対向電極３４が設けられる。基板ステージ３２は、基板チャック手段や基板温度調節手段を備え、基板１０を載置するために用いられる。対向電極３４は、基板ステージ３２の基板載置面と対向するように配置される。対向電極３４には整合器３８を介して電源３６が接続され、基板ステージ３２は接地される。

エッチング時には、ガス供給手段４０によりエッチングガスをチャンバ３０に導入する。エッチングガスの流量はガス供給手段４０に含まれる流量調整器により調整する。また、エッチングガスの圧力は排気ポンプ４２に付設されている圧力調整器により調整する。エッチングガスがチャンバ３０内に導入された状態で、電源３６からラジオ波（ＲＦ）又はマイクロ波の高周波を対向電極３４に印加することによってチャンバ３０内にエッチングガスのプラズマを発生させる。このとき、整合器３８を用いて対向電極３４と基板ステージ３２との間の空間に電源３６からの電力が導入されるようにインピーダンスの整合を行う。このようにして発生させたエッチングガスプラズマからイオンが基板１０の表面に供給されレジスト層１２がエッチングされる。

エッチング処理では、少なくともレジスト層１２を横方向（基板１０の表面に平行な方向）にもエッチングする。また、レジスト層１２を完全に除去するための一般的なエッチングレートは１０００ｎｍ／分〜５０００ｎｍ／分ぐらいであるので、本実施の形態では高い精度でレジスト層をエッチングするためにエッチング条件を調整してエッチングレートを下げてエッチングを行う。

本実施の形態では、エッチングガスとして酸素（Ｏ₂）を含むガスを用いた。酸素単独のみならず、酸素を窒素や希ガス等で希釈したガスを用いてもよい。また、酸素と共に、又は、酸素の代りに四フッ化炭素（ＣＦ₄），オゾン（Ｏ₃），塩素（Ｃｌ₂）等を用いてもよい。

反応性イオンエッチングの条件は、できるだけレジスト層１２の横方向へエッチングが進行する条件とする。一般的には、反応性イオンエッチングは異方性エッチングであるので、できるだけ等方性エッチングとなる条件とすることが好ましい。酸素の流量が５ｓｃｃｍ以上１００ｓｃｃｍ以下、圧力は１０ｍＴｏｒｒ以上５００ｍＴｏｒｒ以下、導入パワーは５０Ｗ以上２００Ｗ以下、基板温度は０℃以上５０℃以下とすることが好適である。このとき、エッチングレートは１５ｎｍ／分以上４００ｎｍ／分以下に制御することが好適である。

このようなエッチング処理により、図２（ｄ）に示すように、レジスト層１２を膜厚方向及び横方向にエッチングすることができる。このとき、エッチングレートを低く抑えた等方性エッチングとすることによって、横方向へのエッチング幅Ｄを０．０５μｍ以上０．１μｍ以下として精度よく除去することができる。例えば、ＣＣＤのオーバーフロードレインにＬＤＤ構造を設ける場合、第１注入領域１４の周辺から０．０５μｍ以上０．１μｍ以下程度広がった第２注入領域１８を形成することが好適である。

ステップＳ１８では、二回目の不純物注入処理を行う。ステップＳ１６においてエッチングされたレジスト層１２をマスクとして、ＩＩＩ族（ボロンＢ，アルミニウムＡｌ）又はＶ族（燐Ｐ，ヒ素Ａｓ，アンチモンＳｂ）の元素を第２注入領域１８に注入して第２不純物注入領域２０を形成する。

不純物の注入処理には、ステップＳ１８と同様に、一般的なイオン注入装置を用いることができる。このとき、ＦＥＴ等のドレイン領域や固体撮像素子等のオーバーフロードレイン領域のＬＤＤ構造を形成するためには、第１不純物注入領域１６よりも浅い注入深さとするために、注入エネルギーはステップＳ１４における注入エネルギーよりも低く設定する。また、不純物のドーズ量もステップＳ１４におけるドーズ量よりも少なく設定する。ここでは、基板１０の表面の法線方向から不純物を注入する。レジスト層１２で覆われている領域では不純物の行程長はレジスト層１２の膜厚以下であるので基板１２に不純物は注入されず、レジスト層１２で覆われてない第２注入領域１８では基板１２に不純物が注入される。

例えば、１２０ｋｅＶ以上１５０ｋｅＶ以下程度の注入エネルギーで１０¹⁴〜１０¹⁵／ｃｍ²のドーズ量の不純物（ドーパント）をイオン注入する。これにより、図２（ｅ）及び図４の平面図に示すように、ドレイン領域となる深い高濃度不純物領域である第２不純物注入領域２０を形成することができる。

ステップＳ２０では、レジスト層１２の除去処理が行われる。レジスト層１２の除去処理には一般的なアッシング処理を適用することができる。レジスト層１２を除去することによって、図２（ｆ）に示すように、基板１０の表面領域に比較的深い高濃度不純物注入領域である第１不純物注入領域１６と、その第１不純物注入領域より広く浅い低濃度不純物注入領域である第２不純物注入領域２０を形成することができる。これによって、ＦＥＴ等のドレイン領域や固体撮像素子等のオーバーフロードレイン領域のＬＤＤ構造を形成することができる。

本発明の実施の形態における不純物注入処理を示すフローチャートである。本発明の実施の形態における不純物注入処理の各工程における処理を説明する図である。本発明の実施の形態におけるエッチング処理装置の構成を示す図である。本発明の実施の形態における不純物注入領域を示す平面図である。従来の不純物注入処理を示す図である。

符号の説明

１０基板、１２レジスト層、１４第１注入領域、１６第１不純物注入領域、１８第２注入領域、２０第２不純物注入領域、３０チャンバ、３２基板ステージ、３４対向電極、３６電源、３８整合器、４０ガス供給手段、４２排気ポンプ、５０高濃度不純物領域、５２レジスト層、５４低濃度不純物領域、５６レジスト層、１００反応性イオンエッチング装置。

Claims

第１注入領域に開口を有するレジスト層を形成する第１のステップと、
前記レジスト層をマスクとして前記第１注入領域に不純物イオンを注入して第１不純物注入領域を形成する第２のステップと、
前記レジスト層をエッチングして前記第１領域よりも広い第２注入領域に開口を設ける第３のステップと、
前記レジスト層をマスクとして前記第２注入領域に不純物イオンを注入して第２不純物注入領域を形成する第４のステップと、
を含むことを特徴とする不純物注入方法。
請求項１に記載の不純物注入方法であって、
前記第３のステップは、酸素を含むエッチングガスを用いた反応性イオンエッチングであることを特徴とする不純物注入方法。
請求項１又は２に記載の不純物注入方法であって、
前記第３のステップは、前記第２注入領域の周辺を前記第１領域の周辺よりも０．１μｍ以下広げるように前記レジスト層をエッチングすることを特徴とする不純物注入方法。
請求項１〜３のいずれか１つに記載の不純物注入方法であって、
前記第４のステップは、前記第２のステップよりも低い注入エネルギーで不純物を注入することを特徴とする不純物注入方法。
請求項１〜４のいずれか１つに記載の不純物注入方法であって、
前記第４のステップは、前記第２不純物注入領域の不純物濃度が前記第１不純物注入領域の不純物濃度よりも低くなるように不純物イオンを注入することを特徴とする不純物注入方法。
請求項１〜５のいずれか１つに記載の不純物注入方法であって、
前記第１不純物注入領域及び前記第２不純物注入領域は固体撮像素子のオーバーフロードレインを形成することを特徴とする不純物注入方法。