JP2019102109A - Suspension substrate assembly with circuit - Google Patents
Suspension substrate assembly with circuit Download PDFInfo
- Publication number
- JP2019102109A JP2019102109A JP2017229356A JP2017229356A JP2019102109A JP 2019102109 A JP2019102109 A JP 2019102109A JP 2017229356 A JP2017229356 A JP 2017229356A JP 2017229356 A JP2017229356 A JP 2017229356A JP 2019102109 A JP2019102109 A JP 2019102109A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- thickness
- circuit
- gold plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Supporting Of Heads In Record-Carrier Devices (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
Abstract
Description
本発明は、回路付サスペンション基板アセンブリ、詳しくは、回路付サスペンション基板および圧電素子を備える回路付サスペンション基板アセンブリに関する。 The present invention relates to a suspension board assembly with circuit, and more particularly, to a suspension board assembly with circuit including a suspension board with circuit and a piezoelectric element.
ヘッドスライダが実装される回路付サスペンション基板と、ヘッドスライダを変位させるために伸縮可能な圧電素子とを備える回路付サスペンション基板アセンブリが知られている。圧電素子は、回路付サスペンション基板が備える端子に、はんだにより接続される。 There is known a suspension board assembly with circuit that includes a suspension board with circuit on which a head slider is mounted and a piezoelectric element that can be expanded and contracted to displace the head slider. The piezoelectric element is connected by solder to a terminal provided in the suspension board with circuit.
例えば、サスペンション用基板の素子接続端子に金めっき層が設けられ、SnBi系はんだ材料が、金めっき層に接続されるとともに、圧電素子の電極に接続されるサスペンションが提案されている(例えば、特許文献1参照)。 For example, a suspension has been proposed in which a gold plating layer is provided on the element connection terminal of the suspension substrate, and the SnBi solder material is connected to the gold plating layer and connected to the electrode of the piezoelectric element (for example, patented) Reference 1).
そのようなサスペンションは、SnBi系はんだ材料を、素子接続端子の金めっき層上にソルダージェット法により配置した後、圧電素子をはんだ材料と接触するように配置し、次いで、リフローしてはんだ材料を溶融させ、圧電素子と素子接続端子とを接続することにより製造される。 In such a suspension, after the SnBi solder material is disposed on the gold plated layer of the element connection terminal by the solder jet method, the piezoelectric element is disposed to be in contact with the solder material and then reflowed to form the solder material. It fuses and manufactures by connecting a piezoelectric element and an element connection terminal.
しかるに、特許文献1に記載されるサスペンション用基板に対する圧電素子の実装において、圧電素子が所定位置からずれて配置され、その後のリフローにより、圧電素子が所定位置からずれた状態で、サスペンション用基板に接着される場合がある。
However, in the mounting of the piezoelectric element on the suspension substrate described in
そのような場合を考慮して、リフロー時に溶融したはんだ材料の表面張力を利用して、圧電素子をセルフアライメントさせ、圧電素子の位置精度の向上を図ることが検討される。 In consideration of such a case, it is considered to improve the positional accuracy of the piezoelectric element by causing the piezoelectric element to self-align using the surface tension of the melted solder material at the time of reflow.
はんだ材料の表面張力は、溶融するはんだ材料の体積に比例する。そのため、圧電素子を精度よくセルフアライメントさせるには、溶融するはんだ材料の体積を十分に確保する必要がある。 The surface tension of the solder material is proportional to the volume of the solder material to be melted. Therefore, in order to self-align the piezoelectric element accurately, it is necessary to secure a sufficient volume of the solder material to be melted.
しかし、特許文献1に記載される圧電素子の実装工程では、リフロー時において、はんだ材料に含まれるSnと、金めっき層に含まれるAuとが、SnAu合金を形成する場合がある。このようなSnAu合金は、SnBi系はんだ材料と比較して融点が高く、リフロー時に十分に溶融されない。
However, in the mounting process of the piezoelectric element described in
そのため、溶融するはんだ材料の体積が低下し、はんだ材料の表面張力を十分に確保できない。その結果、圧電素子を精度よくセルフアライメントさせることが困難であり、圧電素子の位置精度の向上を図るには限度がある。 Therefore, the volume of the solder material to be melted is reduced, and the surface tension of the solder material can not be sufficiently secured. As a result, it is difficult to self-align the piezoelectric element with high accuracy, and there is a limit to improving the positional accuracy of the piezoelectric element.
そこで、本発明は、圧電素子が位置精度よく実装される回路付サスペンション基板アセンブリを提供する。 Therefore, the present invention provides a suspension board assembly with circuit in which piezoelectric elements are mounted with high position accuracy.
本発明[1]は、端子と、前記端子に設けられる金めっき層とを備える回路付サスペンション基板と、前記端子と電気的に接続される素子端子を備える圧電素子と、前記金めっき層と前記素子端子との間に配置されるはんだ層と、を備え、前記はんだ層は、少なくともSnを含有するはんだ組成物を含み、前記はんだ層の厚みは、下記式(1)を満たす回路付サスペンション基板アセンブリを含む。 The present invention [1] includes a suspension board with circuit including a terminal and a gold plating layer provided on the terminal, a piezoelectric element including an element terminal electrically connected to the terminal, the gold plating layer, and the gold plating layer And a solder layer disposed between the element terminal and the solder layer, wherein the solder layer includes a solder composition containing at least Sn, and the thickness of the solder layer satisfies the following formula (1): Contains the assembly.
式(1)
Y≧10X+1.5
(式(1)中、Yは、前記はんだ層の厚みを示し、Xは、前記金めっき層の厚みを示す。)
このような構成によれば、はんだ層の厚みが上記式(1)を満たすので、はんだ組成物を溶融させたときに、はんだ組成物に含まれるSnと、金めっき層に含まれるAuとが、SnAu合金を形成することを抑制できる。
Formula (1)
Y 10 10X + 1.5
(In formula (1), Y shows the thickness of the said solder layer, X shows the thickness of the said gold plating layer.)
According to such a configuration, since the thickness of the solder layer satisfies the above formula (1), Sn contained in the solder composition and Au contained in the gold plating layer when the solder composition is melted And forming the SnAu alloy can be suppressed.
そのため、リフロー時において溶融するはんだ組成物の体積が低下することを抑制でき、ひいては、はんだ組成物の表面張力が低下することを抑制することができる。 Therefore, it can suppress that the volume of the solder composition fuse | melted at the time of reflow falls, and it can suppress that the surface tension of a solder composition falls by extension.
その結果、圧電素子を精度よくセルフアライメントさせることができ、圧電素子の位置精度の向上を図ることができる。 As a result, the piezoelectric element can be accurately self-aligned, and the positional accuracy of the piezoelectric element can be improved.
本発明[2]は、前記はんだ層は、前記はんだ組成物と、SnAu合金とを含み、前記はんだ層における前記はんだ組成物の含有割合は、15体積%以上である、上記[1]に記載の回路付サスペンション基板アセンブリを含む。 In the present invention [2], the solder layer contains the solder composition and an SnAu alloy, and the content ratio of the solder composition in the solder layer is 15% by volume or more. And a suspension board assembly with a circuit.
このような構成によれば、はんだ層におけるはんだ組成物の含有割合が上記下限以上であるので、リフロー時において溶融するはんだ組成物の体積を十分に確保することができる。そのため、圧電素子をより精度よくセルフアライメントさせることができ、圧電素子の位置精度の向上を確実に図ることができる。 According to such a configuration, since the content ratio of the solder composition in the solder layer is equal to or more than the above-described lower limit, the volume of the solder composition melted at the time of reflow can be sufficiently secured. Therefore, the piezoelectric element can be self-aligned more accurately, and the positional accuracy of the piezoelectric element can be reliably improved.
本発明[3]は、前記はんだ組成物は、Snと、Agと、Cuとを含む、上記[1]または[2]に記載の回路付サスペンション基板アセンブリを含む。 The present invention [3] includes the suspension board assembly with circuit according to the above [1] or [2], wherein the solder composition contains Sn, Ag and Cu.
このような構成によれば、はんだ組成物が、SnとAgとCuとを含むので、Sn−Bi系はんだ組成物と比較して、表面張力の向上を図ることができる。そのため、比較的少量のはんだ組成物によって、圧電素子を十分にセルフアライメントさせることができる。 According to such a configuration, since the solder composition contains Sn, Ag and Cu, the surface tension can be improved as compared to the Sn-Bi solder composition. Therefore, the piezoelectric element can be sufficiently self-aligned by a relatively small amount of the solder composition.
その結果、圧電素子の位置精度の向上を図ることができながら、はんだ層の厚みを低減でき、ひいては、圧電素子が実装される部分の厚みの低減を図ることができる。 As a result, while the positional accuracy of the piezoelectric element can be improved, the thickness of the solder layer can be reduced, and consequently, the thickness of the portion on which the piezoelectric element is mounted can be reduced.
本発明[4]は、前記金めっき層の厚みは、0.5μm以下である、上記[1]〜[3]のいずれか一項に記載の回路付サスペンション基板アセンブリを含む。 The present invention [4] includes the suspension board assembly with circuit according to any one of the above [1] to [3], wherein the thickness of the gold plating layer is 0.5 μm or less.
このような構成によれば、金めっき層の厚みが上記上限以下であるので、はんだ組成物を溶融させたときに、はんだ組成物のSnと金めっき層のAuとが、SnAu合金を形成することを確実に抑制できる。 According to such a configuration, since the thickness of the gold plating layer is not more than the above upper limit, when the solder composition is melted, Sn of the solder composition and Au of the gold plating layer form a SnAu alloy. Can be reliably suppressed.
本発明の回路付サスペンション基板アセンブリでは、圧電素子を位置精度よく実装できる。 In the suspension board assembly with circuit of the present invention, the piezoelectric element can be mounted with high position accuracy.
<第1実施形態>
本発明の回路付サスペンション基板アセンブリの一実施形態である回路付サスペンション基板アセンブリ1を、図1〜図3を参照して説明する。
First Embodiment
A suspension board assembly with
図1に示すように、回路付サスペンション基板アセンブリ1は、回路付サスペンション基板2と、圧電素子3と、回路付サスペンション基板2および圧電素子3を接続するはんだ層9(図3参照)とを備える。なお、図1では、便宜上、圧電素子3を仮想線にて示す。
As shown in FIG. 1, the suspension board assembly with
1.回路付サスペンション基板
回路付サスペンション基板2は、所定方向に延びる略平帯状を有している。
1. Suspension board with circuit The suspension board with
図1において、紙面上下方向は、回路付サスペンション基板2の長手方向(第1方向)であり、紙面上側が長手方向一方側(第1方向一方側)、紙面下側が長手方向他方側(第1方向他方側)である。
In FIG. 1, the vertical direction in the drawing is the longitudinal direction (first direction) of the suspension board with
図1において、紙面左右方向は、回路付サスペンション基板2の幅方向(第1方向に直交する第2方向)であり、紙面右側が幅方向一方側(第2方向一方側)、紙面左側が幅方向他方側(第2方向他方側)である。 In FIG. 1, the left-right direction in the drawing is the width direction of the suspension board with circuit 2 (second direction orthogonal to the first direction), the right side in the drawing is one side in the width direction (one side in the second direction) It is the direction other side (the second direction other side).
図1において、紙面厚み方向は、回路付サスペンション基板2の厚み方向(第1方向および第2方向の両方向と直交する第3方向)であり、紙面手前側が厚み方向一方側(第3方向一方側)、紙面奥側が厚み方向他方側(第3方向他方側)である。具体的には、方向は、各図に記載の方向矢印従う。 In FIG. 1, the thickness direction in the drawing is the thickness direction of the suspension board with circuit 2 (third direction orthogonal to both the first direction and the second direction), and the front side in the drawing is one side in the thickness direction (third direction one side) The back side in the drawing is the other side in the thickness direction (the other side in the third direction). Specifically, the direction follows the direction arrow described in each figure.
図3に示すように、回路付サスペンション基板2は、積層構造を有しており、金属支持層4と、ベース絶縁層5と、導体パターン6と、カバー絶縁層7とを、厚み方向他方側から一方側に向かって順に備えている。なお、図1では、便宜上、カバー絶縁層7を省略している。
As shown in FIG. 3, the suspension board with
図2に示すように、金属支持層4は、導体パターン6(図1参照)を支持する金属支持体であって、長手方向に延びている。金属支持層4は、ステージ40と、本体部41と、連結部42とを備える。
As shown in FIG. 2, the
ステージ40は、スライダ11(図1参照)を支持する部分であって、金属支持層4の長手方向一端部に位置する。ステージ40は、底面視略矩形状を有する。
The
本体部41は、ロードビーム15(後述)に支持される部分であって、ステージ40に対して長手方向他方側に位置する。本体部41は、長手方向に延びる。本体部41は、開口部43を有する。開口部43は、本体部41における長手方向一端部に位置する。開口部43は、長手方向一方側に向かって開放される凹形状を有する。本体部41の長手方向一端縁は、開口部43に沿って長手方向他方側に凹む凹部44を形成する。
The
連結部42は、長手方向に延びて、ステージ40の長手方向他端と本体部41の長手方向一端とを連結する。
The connecting
金属支持層4の材料として、例えば、ステンレスなどの金属材料が挙げられる。金属支持層4の厚みは、例えば、10μm以上、好ましくは、15μm以上、例えば、35μm以下、好ましくは、25μm以下である。
Examples of the material of the
図3に示すように、ベース絶縁層5は、金属支持層4の厚み方向一方側、具体的には、金属支持層4の厚み方向一方面に配置される。図1に示すように、ベース絶縁層5は、導体パターン6に対応する所定のパターンを有する。ベース絶縁層5は、ステージベース50と、本体ベース51とを備える。
As shown in FIG. 3, the insulating
ステージベース50は、ステージ40上に配置される。ステージベース50は、平面視略矩形状を有する。
The
本体ベース51は、本体部41上に配置される。本体ベース51は、厚み方向から見て凹部44(図2参照)と重なる位置に複数の端子開口部52を有する。複数の端子開口部52は、複数の第1素子接続端子65(後述)に対応して、幅方向に間隔を空けて配置される。端子開口部52は、幅方向に延びる平面視矩形状を有する。
The
ベース絶縁層5の材料として、例えば、ポリイミド樹脂などの合成樹脂が挙げられる。ベース絶縁層5の厚みは、例えば、1μm以上、好ましくは、3μm以上、例えば、25μm以下、好ましくは、15μm以下である。
Examples of the material of the
導体パターン6は、複数(4つ)の磁気ヘッド接続端子60と、複数(6つ)の外部接続端子62と、端子の一例としての複数(4つ)の素子接続端子61と、複数(4つ)の磁気ヘッド配線63と、複数(4つ)の素子配線64とを備える。
The conductor pattern 6 includes a plurality of (four) magnetic
複数(4つ)の磁気ヘッド接続端子60は、スライダ11が回路付サスペンション基板2に実装されたときに、スライダ11が備える磁気ヘッド(図示せず)と導電材料(例えば、はんだなど)を介して電気的に接続される。複数の磁気ヘッド接続端子60は、ステージベース50上において、幅方向に互いに間隔を空けて配置される。
When the
複数(6つ)の外部接続端子62は、本体ベース51の長手方向他端部上に配置される。複数の外部接続端子62は、幅方向に互いに間隔を空けて配置される。
A plurality of (six)
複数(4つ)の素子接続端子61は、圧電素子3が回路付サスペンション基板2に実装されたときに、圧電素子3とはんだ層9(後述)を介して電気的に接続される。複数の素子接続端子61は、複数(2つ)の第1素子接続端子65と、複数(2つ)の第2素子接続端子66とを含む。
The plurality of (four)
第1素子接続端子65は、対応する端子開口部52内に配置される。第1素子接続端子65は、平面視略矩形状を有する。第1素子接続端子65は、端子開口部52の長手方向他端縁に対して長手方向一方側に隣接する。第1素子接続端子65は、厚み方向他方側から見て、金属支持層4およびベース絶縁層5から露出している。
The first
複数の第2素子接続端子66は、ステージベース50の長手方向他端縁に対して長手方向他方側に隣接する。複数の第2素子接続端子66は、幅方向に互いに間隔を空けて配置される。第2素子接続端子66は、平面視略矩形状を有する。第2素子接続端子66は、第1素子接続端子65に対して長手方向一方側に間隔を空けて位置する。第2素子接続端子66は、厚み方向他方側から見て、金属支持層4およびベース絶縁層5から露出している。
The plurality of second
素子接続端子61(第1素子接続端子65および第2素子接続端子66のそれぞれ)の長手方向の寸法は、例えば、30μm以上、好ましくは、50μm以上、例えば、100μm以下、好ましくは、90μm以下である。
The dimension in the longitudinal direction of the element connection terminal 61 (each of the first
素子接続端子61(第1素子接続端子65および第2素子接続端子66のそれぞれ)の幅方向の寸法は、例えば、120μm以上、好ましくは、210μm以上、例えば、250μm以下、好ましくは、230μm以下である。
The dimension in the width direction of the element connection terminal 61 (each of the first
複数(4つ)の磁気ヘッド配線63は、複数の磁気ヘッド接続端子60と、複数の磁気ヘッド接続端子60と同数の外部接続端子62とを電気的に接続する。
The plurality of (four)
複数(4つ)の素子配線64は、複数の素子接続端子61に接続される。詳しくは、複数の素子配線64は、複数の第1素子接続端子65に接続される複数の電源配線67と、複数の第2素子接続端子66に接続される複数のグランド配線68とを含む。
The plurality of (four)
複数の電源配線67は、複数の第1素子接続端子65と、複数の外部接続端子62のうち磁気ヘッド配線63に接続されていない外部接続端子62とを電気的に接続する。
The plurality of
複数のグランド配線68は、複数の第2素子接続端子66に接続され、ステージベース50を貫通してステージ40に接触(接地)している。
The plurality of ground wirings 68 are connected to the plurality of second
カバー絶縁層7は、複数の磁気ヘッド配線63および複数の素子配線64を被覆するように、ベース絶縁層5の厚み方向一方側、具体的には、ベース絶縁層5の厚み方向一方面に配置される。また、カバー絶縁層7は、厚み方向一方側から見て、磁気ヘッド接続端子60および外部接続端子62を露出し、素子接続端子61を被覆する。カバー絶縁層7の材料として、例えば、ポリイミド樹脂などの合成樹脂が挙げられる。カバー絶縁層7の厚みは、適宜設定される。
The
また、図3に示すように、回路付サスペンション基板2は、素子接続端子61に設けられる金めっき層8を備える。金めっき層8の材料は、金であって、金めっき層8は、金からなる薄層である。
Further, as shown in FIG. 3, the suspension board with
金めっき層8は、素子接続端子61に対して厚み方向他方側に配置される。金めっき層8は、素子接続端子61の厚み方向他方面に直接設けられてもよく、金以外の他の材料(例えば、ニッケルなど)からなるめっき層を介して、素子接続端子61の厚み方向他方面に設けられてもよい。金めっき層8と素子接続端子61との間に介在するめっき層の層数は、特に制限されず、1層であっても、2層以上であってもよい。
The
具体的には、金めっき層8は、第1素子接続端子65の厚み方向他方側に配置される第1金めっき層8Aと、第2素子接続端子66の厚み方向他方側に配置される第2金めっき層8Bとを含む。第1金めっき層8Aは、厚み方向他方側から見て、第1素子接続端子65の全体と重なっており、第1素子接続端子65と同じ形状およびサイズを有する。第2金めっき層8Bは、厚み方向他方側から見て、第2素子接続端子66の全体と重なっており、第2素子接続端子66と同じ形状およびサイズを有する。
Specifically, the
金めっき層8の厚みは、例えば、0.1μm以上、好ましくは、0.2μm以上、例えば、1.0μm未満、好ましくは、0.5μm以下、さらに好ましくは、0.3μm以下である。
The thickness of the
金めっき層8の厚みが上記範囲であれば、後述するリフロー工程において、はんだ組成物のSnと金めっき層のAuとが、SnAu合金を形成することを安定して抑制できる。
If the thickness of the
なお、図示しないが、複数の磁気ヘッド接続端子60および複数の外部接続端子62のそれぞれの厚み方向一方面にも、金めっき層8が設けられる。
Although not shown, the
2.圧電素子
圧電素子3は、所定方向に伸縮可能なアクチュエータであって、電気が供給され、その電圧が制御されることによって伸縮する。本実施形態において、圧電素子3は、回路付サスペンション基板2に2つ実装されている。
2. Piezoelectric Element The
各圧電素子3は、複数の素子接続端子61(第1素子接続端子65および第2素子接続端子66)に対して、厚み方向他方側に位置している。圧電素子3は、例えば、公知の圧電材料、より具体的には、圧電セラミックスなどから形成されている。
Each
圧電セラミックスとして、例えば、BaTiO3(チタン酸バリウム)、PbTiO3(チタン酸鉛)、Pb(Zr,Ti)O3(ジルコン酸チタン酸鉛(PZT))、SiO2(水晶)、LiNbO3(ニオブ酸リチウム)、PbNb2O6(メタニオブ酸鉛)などが挙げられ、好ましくは、PZTが挙げられる。 As piezoelectric ceramics, for example, BaTiO 3 (barium titanate), PbTiO 3 (lead titanate), Pb (Zr, Ti) O 3 (lead zirconate titanate (PZT)), SiO 2 (quartz), LiNbO 3 Lithium niobate), PbNb 2 O 6 (lead meta niobate), etc. are mentioned, and preferably PZT is mentioned.
また、圧電素子3は、複数(2つ)の素子端子32を備える。複数の素子端子32は、第1素子接続端子65に対応する第1素子端子30と、第2素子接続端子66に対応する第2素子端子31とを含む。
The
第1素子端子30は、はんだ層9を介して、第1素子接続端子65と電気的に接続される。第1素子端子30は、第1素子接続端子65と同じ形状およびサイズを有する。
The
第2素子端子31は、はんだ層9を介して、第2素子接続端子66と電気的に接続される。第2素子端子31は、第1素子端子30に対して所定方向に間隔を空けて位置する。第2素子端子31は、第2素子接続端子66と同じ形状およびサイズを有する。
The
3.はんだ層
はんだ層9は、金めっき層8と素子端子32との間に配置される。具体的には、はんだ層9は、第1金めっき層8Aと第1素子端子30との間に配置される第1はんだ層9Aと、第2金めっき層8Bと第2素子端子31との間に配置される第2はんだ層9Bとを含む。
3. Solder Layer The
はんだ層9は、少なくともSnを含有するはんだ組成物を含み、好ましくは、SnAu合金をさらに含む。つまり、はんだ層9は、はんだ組成物からなることもできるが、好ましくは、はんだ組成物およびSnAu合金を含み、さらに好ましくは、はんだ組成物およびSnAu合金からなる。
The
はんだ組成物は、好ましくは、SnとAgとCuとを含み、さらに好ましくは、SnとAgとCuとからなる。SnとAgとCuとを含むはんだ組成物を、以下において、SnAgCu系はんだ組成物とする。 The solder composition preferably comprises Sn, Ag and Cu, and more preferably consists of Sn, Ag and Cu. Hereinafter, a solder composition containing Sn, Ag, and Cu will be referred to as a SnAgCu-based solder composition.
はんだ組成物がSnAgCu系はんだ組成物であると、はんだ組成物の表面張力の向上を図ることができる。 When the solder composition is a SnAgCu-based solder composition, the surface tension of the solder composition can be improved.
SnAgCu系はんだ組成物において、Agの含有割合は、例えば、1質量%以上、好ましくは、2質量%以上、例えば、5質量%以下、好ましくは、4質量%以下、さらに好ましくは、3質量%である。 In the SnAgCu-based solder composition, the content ratio of Ag is, for example, 1% by mass or more, preferably 2% by mass or more, for example, 5% by mass or less, preferably 4% by mass or less, more preferably 3% by mass It is.
AgのCuに対する含有割合(Ag/Cu)は、例えば、4以上、好ましくは、5以上、例えば、8以下、好ましくは、7以下である。 The content ratio (Ag / Cu) of Ag to Cu is, for example, 4 or more, preferably 5 or more, for example, 8 or less, preferably 7 or less.
SnAgCu系はんだ組成物において、Cuの含有割合は、例えば、0.3質量%以上、好ましくは、0.4質量%以上、例えば、0.7質量%以下、好ましくは、0.6質量%以下、さらに好ましくは、0.5質量%である。 In the SnAgCu-based solder composition, the content ratio of Cu is, for example, 0.3% by mass or more, preferably 0.4% by mass or more, for example, 0.7% by mass or less, preferably 0.6% by mass or less More preferably, it is 0.5 mass%.
SnAgCu系はんだ組成物において、Snの含有割合は、上記のAgおよびCuの含有割合の残部である。 In the SnAgCu-based solder composition, the content ratio of Sn is the balance of the above content ratio of Ag and Cu.
具体的には、はんだ組成物として、Sn−3Ag−0.5Cuと表されるものが挙げられる。そのようなはんだ組成物として、市販品を用いることができる。 Specifically, as a solder composition, what is represented as Sn-3Ag-0.5Cu is mentioned. A commercial item can be used as such a solder composition.
このようなはんだ組成物の融点は、例えば、200℃以上、好ましくは、210℃以上、例えば、230℃以下、好ましくは、220℃以下である。 The melting point of such a solder composition is, for example, 200 ° C. or more, preferably 210 ° C. or more, for example, 230 ° C. or less, preferably 220 ° C. or less.
はんだ層9におけるはんだ組成物の含有割合は、例えば、10体積%以上、好ましくは、15体積%以上、さらに好ましくは、30体積%以上、とりわけ好ましくは、50体積%以上、例えば、100体積%以下である。なお、はんだ層9における各成分の含有割合は、はんだ層9の断面写真を撮影し、その断面写真における各成分の面積比から算出することができる(以下同様)。
The content ratio of the solder composition in the
はんだ層9におけるはんだ組成物の含有割合が上記下限以上であると、後述するリフロー工程において溶融するはんだ組成物の体積を十分に確保することができ、圧電素子の位置精度の向上を確実に図ることができる。
When the content ratio of the solder composition in the
SnAu合金は、SnとAuとの合金であって、後述するリフロー工程において、はんだ組成物を含むはんだ材料10(後述)が金めっき層8上に配置された状態で、加熱されることにより形成する。SnAu合金は、少なくともSnとAuとを含み、好ましくは、SnとAuとからなる。なお、SnAu合金は、例えば、Ag、Cuなどをさらに含むこともできる。
The SnAu alloy is an alloy of Sn and Au, and is formed by heating in a state in which the solder material 10 (described later) containing the solder composition is disposed on the
SnAu合金において、Snの含有割合は、例えば、70質量%以上、好ましくは、75質量%以上、例えば、95質量%以下、好ましくは、85質量%以下である。
SnAu合金において、Auの含有割合は、例えば、5質量%以上、好ましくは、15質量%以上、例えば、30質量%以下、好ましくは、25質量%以下である。
In the SnAu alloy, the content ratio of Sn is, for example, 70% by mass or more, preferably 75% by mass or more, for example, 95% by mass or less, preferably 85% by mass or less.
In the SnAu alloy, the content ratio of Au is, for example, 5% by mass or more, preferably 15% by mass or more, for example, 30% by mass or less, preferably 25% by mass or less.
このようなSnAu合金の融点は、はんだ組成物の融点よりも高く、後述するリフロー温度よりも高い。具体的には、SnAu合金の融点は、例えば、260℃を超過し、好ましくは、290℃以上、例えば、320℃以下、好ましくは、300℃以下である。 The melting point of such SnAu alloy is higher than the melting point of the solder composition and higher than the reflow temperature described later. Specifically, the melting point of the SnAu alloy is, for example, more than 260 ° C., preferably 290 ° C. or more, for example, 320 ° C. or less, preferably 300 ° C. or less.
はんだ層9におけるSnAu合金の含有割合は、例えば、0体積%以上、例えば、90体積%以下、好ましくは、85体積%以下、さらに好ましくは、70体積%以下、とりわけ好ましくは、50体積%以下である。
The content ratio of the SnAu alloy in the
また、はんだ組成物の体積に対するSnAu合金の体積割合(SnAu合金の体積/はんだ組成物の体積)は、例えば、0.1以上、例えば、10以下、好ましくは、6以下、さらに好ましくは、2以下、とりわけ好ましくは、1以下である。 The volume ratio of SnAu alloy to the volume of the solder composition (volume of SnAu alloy / volume of solder composition) is, for example, 0.1 or more, for example, 10 or less, preferably 6 or less, more preferably 2 Or less, particularly preferably 1 or less.
また、はんだ層9の厚みは、金めっき層8の厚みに比例し、下記式(1)を満たす。
The thickness of the
式(1)
Y≧10X+1.5
(式(1)中、Yは、はんだ層の厚みを示し、Xは、金めっき層の厚みを示す。)
なお、上記式(1)は、後述する実施例により求められる。
Formula (1)
(In formula (1), Y shows the thickness of a solder layer, X shows the thickness of a gold plating layer.)
In addition, said Formula (1) is calculated | required by the Example mentioned later.
はんだ層9の厚みが上記式(1)を満たすと、後述するリフロー工程において、SnAu合金が形成されることを抑制でき、圧電素子の位置精度の向上を図ることができる。
When the thickness of the
また、はんだ層9の厚みは、金めっき層8の厚みに対して、好ましくは、14倍以上、さらに好ましくは、20倍以上、例えば、100倍以下、好ましくは、80倍以下、さらに好ましくは、70倍以下である。
In addition, the thickness of the
具体的には、はんだ層9の厚みは、例えば、1μm以上、好ましくは、2μm以上、さらに好ましくは、3μm以上、とりわけ好ましくは、5μm以上、例えば、15μm以下、好ましくは、13μm以下、さらに好ましくは、9μm以下である。
Specifically, the thickness of the
はんだ層9の厚みが上記下限以上であれば、金めっき層8と素子端子32とを確実に接続することができる。
If the thickness of the
しかるに、回路付サスペンション基板アセンブリ1は、金属支持層4の本体部41(図2参照)がロードビーム15に支持されることにより、ハードディスクドライブ(図示せず)に搭載される。このとき、ロードビーム15の先端部は、圧電素子3に対して下側(厚み方向他方側)に位置する。
However, the
そのため、はんだ層9の厚みが上記上限を超過すると、圧電素子3とロードビーム43とが接触する。一方、はんだ層9の厚みが上記上限以下であると、圧電素子3の位置精度の向上を図ることができながら、圧電素子3とロードビーム15との接触を抑制することができる。
Therefore, when the thickness of the
4.回路付サスペンション基板アセンブリの製造方法
次に、図4A〜図4Dを参照して、回路付サスペンション基板アセンブリ1の製造方法について説明する。回路付サスペンション基板アセンブリ1の製造方法は、回路付サスペンション基板2を準備する工程(図4A)と、金めっき層8上にはんだ材料10を配置する工程(図4B)と、圧電素子3を配置する工程(図4C)と、圧電素子3が配置された回路付サスペンション基板2をリフローする工程(図4D、以下、リフロー工程とする。)とを含む。
4. Method of Manufacturing Suspension Board Assembly with Circuit Next, a method of manufacturing the suspension board assembly with
回路付サスペンション基板アセンブリ1では、まず、図4Aに示すように、上記した回路付サスペンション基板2を準備する。
In the suspension board assembly with
次いで、図4Aに示すように、はんだ材料10を、公知の方法(例えば、公知の印刷機による印刷、ディスペンサーによる塗布など)により、金めっき層8上に配置する。具体的には、はんだ材料10を、第1金めっき層8Aの厚み方向他方面に配置するとともに、第2金めっき層8Bの厚み方向他方面に配置する。また、はんだ材料10は、上記したはんだ組成物を含む一方、上記したSnAu合金を含まない。
Next, as shown in FIG. 4A, the
また、金めっき層8上に配置されるはんだ材料10の体積は、リフロー工程において形成されるはんだ層9の厚みが上記式(1)を満たすように設定される。具体的には、第1金めっき層8A上に配置されるはんだ材料10の体積は、例えば、3.5×10−8cm3以上、好ましくは、7.9×10−8cm3以上、例えば、1.9×10−7cm3以下、好ましくは、1.3×10−7cm3以下である。また、第2金めっき層8B上に配置されるはんだ材料10の体積の範囲は、第1金めっき層8A上に配置されるはんだ材料10の体積の範囲と同じである。
Moreover, the volume of the
次いで、図4Cに示すように、圧電素子3を、第1素子端子30が第1金めっき層8A上のはんだ材料10と接触するとともに、第2素子端子31が第2金めっき層8B上のはんだ材料10と接触するように配置する。
Next, as shown in FIG. 4C, in the
次いで、図4Dに示すように、圧電素子3が配置された回路付サスペンション基板2をリフローする。
Next, as shown in FIG. 4D, the suspension board with
リフロー温度は、例えば、230℃以上、好ましくは、240℃以上、例えば、260℃以下、好ましくは、250℃以下である。リフロー時間は、例えば、3秒以上、好ましくは、5秒以上、例えば、300秒以下、好ましくは、200秒以下である。 The reflow temperature is, for example, 230 ° C. or more, preferably 240 ° C. or more, for example, 260 ° C. or less, preferably 250 ° C. or less. The reflow time is, for example, 3 seconds or more, preferably 5 seconds or more, for example, 300 seconds or less, preferably 200 seconds or less.
これにより、はんだ材料10が、金めっき層8(第1金めっき層8Aおよび第2金めっき層8Bのそれぞれ)の厚み方向他方面の全体に濡れ広がるように溶融する。
Thereby, the
このとき、はんだ材料10に含まれるはんだ組成物のSnと、金めっき層に含まれるAuとが、SnAu合金を形成する場合がある。しかし、上記のように、はんだ層9の厚みが上記式(1)を満たすように、はんだ材料10の量が調整されているので、SnAu合金の形成を抑制でき、はんだ組成物の表面張力が低下することを抑制できる。
At this time, Sn of the solder composition contained in the
そのため、圧電素子3を精度よくセルフアライメントできる。詳しくは、圧電素子3を配置する工程において、図5に示すように、圧電素子3が所定位置からずれて、幅方向に傾くように配置される場合がある。この場合、厚み方向から見て、第1素子接続端子65の中央と第1素子端子30の中央とがずれて位置するとともに、第2素子接続端子66の中央と第2素子端子31の中央とがずれて位置する。
Therefore, the
次いで、圧電素子3が配置された回路付サスペンション基板2がリフローされると、はんだ材料10が、素子接続端子61(第1素子接続端子65および第2素子接続端子66のそれぞれ)の厚み方向他方面の全体に濡れ広がるように溶融する。
Next, when the suspension board with
このとき、溶融したはんだ材料10の表面張力により、厚み方向から見て、第1素子接続端子65の中央と第1素子端子30の中央とが一致するとともに、第2素子接続端子66の中央と第2素子端子31の中央とが一致するように、圧電素子3に力が加わる。これによって、図1に示すように、圧電素子3が、所定位置からずれた状態から所定位置に向かってセルフアライメントされる。
At this time, due to the surface tension of the melted
そして、図4Dに示すように、はんだ材料10がはんだ層9を形成して、第1素子接続端子65および第1素子端子30と、第2素子接続端子66および第2素子端子31とを接合する。これにより、回路付サスペンション基板2と、圧電素子3とが電気的に接続される。
And as shown to FIG. 4D, the
以上によって、回路付サスペンション基板アセンブリ1が製造される。なお、図1に示すように、回路付サスペンション基板アセンブリ15は、磁気ヘッドを有するスライダ11を備えてもよく、スライダ11を備えなくてもよい。
Thus, the suspension board assembly with
このような回路付サスペンション基板アセンブリ1では、はんだ層9の厚みが上記式(1)を満たすので、はんだ組成物を溶融させたときに、はんだ組成物に含まれるSnと、金めっき層8に含まれるAuとが、SnAu合金を形成することを抑制できる。
In such a suspension board assembly with
そのため、リフロー工程において溶融するはんだ組成物の体積が低下することを抑制でき、ひいては、はんだ組成物の表面張力が低下することを抑制することができる。 Therefore, it can suppress that the volume of the solder composition fuse | melted in a reflow process falls, and it can suppress that the surface tension of a solder composition falls by extension.
その結果、圧電素子3を精度よくセルフアライメントさせることができ、圧電素子3の位置精度の向上を図ることができる。
As a result, the
また、はんだ層9におけるはんだ組成物の含有割合は、好ましくは、上記下限以上である。そのため、リフロー工程において溶融するはんだ組成物の体積を十分に確保することができる。そのため、圧電素子3をより精度よくセルフアライメントさせることができ、圧電素子3の位置精度の向上を確実に図ることができる。
In addition, the content ratio of the solder composition in the
また、はんだ組成物は、好ましくは、SnとAgとCuとを含むSnAgCu系はんだ組成物である。そのため、はんだ組成物の表面張力の向上を図ることができる。その結果、比較的少量のはんだ組成物によって、圧電素子3を十分にセルフアライメントさせることができる。これにより、圧電素子3の位置精度の向上を図ることができながら、はんだ層9の厚みを低減でき、ひいては、圧電素子3が実装される部分の厚みの低減を図ることができる。
The solder composition is preferably a SnAgCu-based solder composition containing Sn, Ag and Cu. Therefore, the surface tension of the solder composition can be improved. As a result, the
金めっき層8の厚みは、好ましくは、上記上限以下である。そのため、リフロー工程において、はんだ組成物のSnと金めっき層8のAuとが、SnAu合金を形成することを確実に抑制できる。
The thickness of the
以下に、実施例および比較例を示し、本発明をさらに具体的に説明する。なお、本発明は、何ら実施例および比較例に限定されない。また、以下の記載において用いられる配合割合(含有割合)、物性値、パラメータなどの具体的数値は、上記の「発明を実施するための形態」において記載されている、それらに対応する配合割合(含有割合)、物性値、パラメータなど該当記載の上限(「以下」、「未満」として定義されている数値)または下限(「以上」、「超過」として定義されている数値)に代替することができる。 Hereinafter, the present invention will be described more specifically by showing Examples and Comparative Examples. The present invention is not limited to the examples and comparative examples. In addition, specific numerical values such as mixing ratios (content ratios), physical property values, parameters, etc. used in the following description are the mixing ratios corresponding to those described in the above-mentioned “embodiments for carrying out the invention” Content ratio), physical property values, parameters, etc. may be replaced by the upper limit (numeric values defined as "below", "less than") or lower limits (numeric values defined as "more than", "excess") it can.
実施例1〜74および比較例1〜26
金めっき層の厚みおよびはんだ層の厚みが、表1および表2の値である回路付サスペンション基板アセンブリを、表1および表2に示す個数準備した。
Examples 1 to 74 and Comparative Examples 1 to 26
The number of the suspension board assemblies with circuit, in which the thickness of the gold plating layer and the thickness of the solder layer are the values of Tables 1 and 2, were prepared as shown in Tables 1 and 2.
各回路付サスペンション基板アセンブリは、回路付サスペンション基板と、回路付サスペンション基板に実装される2つの圧電素子とを備え、はんだ層は、SnAgCu系はんだ組成物(Sn含有割合:残部、Ag含有割合:3±1質量%、Cu含有割合:0.5±0.1質量%)を含んでいた。 Each suspension board assembly with circuit includes a suspension board with circuit and two piezoelectric elements mounted on the suspension board with circuit, and the solder layer is a SnAgCu-based solder composition (Sn content ratio: balance, Ag content ratio: 3 ± 1 mass%, Cu content ratio: 0.5 ± 0.1 mass%).
また、実施例7(めっき層の厚み:0.5μm)では、はんだ層において、はんだ組成物の含有割合は、15.8体積%であり、SnAu合金の含有割合は、84.2体積%であった。 In Example 7 (thickness of plating layer: 0.5 μm), in the solder layer, the content ratio of the solder composition is 15.8% by volume, and the content ratio of the SnAu alloy is 84.2% by volume. there were.
また、実施例22(めっき層の厚み:0.3μm)では、はんだ層において、はんだ組成物の含有割合は、38.3体積%であり、SnAu合金の含有割合は、61.7体積%であった。 In Example 22 (thickness of plating layer: 0.3 μm), in the solder layer, the content ratio of the solder composition is 38.3% by volume, and the content ratio of the SnAu alloy is 61.7% by volume. there were.
また、実施例42(めっき層の厚み:0.2μm)では、はんだ層において、はんだ組成物の含有割合は、52.8体積%であり、SnAu合金の含有割合は、47.2体積%であった。 Moreover, in Example 42 (thickness of plating layer: 0.2 μm), in the solder layer, the content ratio of the solder composition is 52.8 vol%, and the content ratio of the SnAu alloy is 47.2 vol%. there were.
また、実施例63(めっき層の厚み:0.1μm)では、はんだ層において、はんだ組成物の含有割合は、84.3体積%であり、SnAu合金の含有割合は、15.7体積%であった。 In Example 63 (the thickness of the plating layer: 0.1 μm), in the solder layer, the content ratio of the solder composition is 84.3% by volume, and the content ratio of the SnAu alloy is 15.7% by volume. there were.
また、比較例7(めっき層の厚み:0.5μm)では、はんだ層において、はんだ組成物の含有割合は、4.8体積%であり、SnAu合金の含有割合は、95.2体積%であった。 In Comparative Example 7 (thickness of the plating layer: 0.5 μm), the content ratio of the solder composition in the solder layer is 4.8% by volume, and the content ratio of the SnAu alloy is 95.2% by volume. there were.
次いで、下記の評価により、不良品の個数を求め、製造効率(不良品数/個数×100)を算出した。その結果を表1および表2に示す。 Next, the number of defective products was determined by the following evaluation, and the production efficiency (number of defective products / number of products × 100) was calculated. The results are shown in Tables 1 and 2.
回路付サスペンション基板のY軸基準線(回路付サスペンション基板の幅方向中央を通り、長手方向に沿う仮想線)を規定した。 A Y-axis reference line of the suspension board with circuit (an imaginary line passing through the center in the width direction of the suspension board with circuit and along the longitudinal direction) was defined.
次いで、Y軸基準線に対して垂直であるX軸基準線(幅方向に沿う仮想線)を規定した。Y軸基準線とX軸基準線との交点を基準点(0,0)とした。 Next, an X-axis reference line (an imaginary line along the width direction) perpendicular to the Y-axis reference line was defined. An intersection point of the Y-axis reference line and the X-axis reference line is set as a reference point (0, 0).
次いで、圧電素子の幅方向両端縁(エッジ)に沿う第1仮想線を抽出した。そして、Y軸基準線に対して、第1仮想線(圧電素子の幅方向両端縁)が形成する角度(傾きθ)を測定した。 Next, first virtual lines were extracted along both widthwise end edges (edges) of the piezoelectric element. Then, the angle (inclination θ) formed by the first virtual lines (both end edges in the width direction of the piezoelectric element) with respect to the Y-axis reference line was measured.
次いで、圧電素子の長手方向両端縁(エッジ)に沿う第2仮想線を抽出した。そして、第1仮想線と第2仮想線との交点から、圧電素子の頂点(4隅)を抽出した。 Next, second virtual lines were extracted along the longitudinal opposite end edges (edges) of the piezoelectric element. Then, vertices (four corners) of the piezoelectric element were extracted from the intersections of the first virtual line and the second virtual line.
次いで、圧電素子の頂点の座標から圧電素子の中心座標を算出した。そして、基準点から、圧電素子の中心座標のずれ量(X座標ずれ量、Y座標ずれ量)を算出した。 Subsequently, the center coordinates of the piezoelectric element were calculated from the coordinates of the vertex of the piezoelectric element. Then, the amount of deviation of the center coordinates of the piezoelectric element (the amount of X coordinate deviation, the amount of Y coordinate deviation) was calculated from the reference point.
圧電素子の中心座標のずれ量、角度(傾きθ)が、規格外のものを不良品として個数を数えた。不良品の個数を評価個数で割ることで、製造効率を算出した。製造効率は97%を閾値として設定した。 The deviation amount of the center coordinates of the piezoelectric element, the angle (inclination θ), the number of non-standard ones were counted as the defective product. The production efficiency was calculated by dividing the number of defective products by the number of evaluations. The production efficiency was set at 97% as a threshold.
次いで、めっき層の厚みが一定である実施例のうち、製造効率が97%以上であり、かつ、最もはんだ層の厚みが小さい実施例に関する、金めっき層の厚みに対するはんだ層の厚みをプロットした。具体的には、実施例1、実施例15、実施例33および実施例53における、金めっき層の厚みに対するはんだ層の厚みをプロットした。その結果を図6に示す。 Next, among the examples in which the thickness of the plating layer is constant, the thickness of the solder layer was plotted against the thickness of the gold plating layer in an example in which the manufacturing efficiency is 97% or more and the thickness of the solder layer is the smallest. . Specifically, the thickness of the solder layer was plotted against the thickness of the gold plating layer in Example 1, Example 15, Example 33 and Example 53. The results are shown in FIG.
また、プロットされた結果の近似式として、上記式(1)を求めた。 Moreover, the said Formula (1) was calculated | required as an approximation formula of the plotted result.
つまり、圧電素子の位置精度に優れる金めっき層の厚みおよびはんだ層の厚みの関係(領域)は、上記式(1)により定められることが確認された。 That is, it was confirmed that the relationship (area) between the thickness of the gold plating layer and the thickness of the solder layer which are excellent in the positional accuracy of the piezoelectric element is determined by the above equation (1).
1 回路付サスペンション基板アセンブリ
2 回路付サスペンション基板
3 圧電素子
8 金めっき層
9 はんだ層
32 素子端子
61 素子接続端子
DESCRIPTION OF
Claims (4)
前記端子と電気的に接続される素子端子を備える圧電素子と、
前記金めっき層と前記素子端子との間に配置されるはんだ層と、を備え、
前記はんだ層は、少なくともSnを含有するはんだ組成物を含み、
前記はんだ層の厚みは、下記式(1)を満たす
式(1)
Y≧10X+1.5
(式(1)中、Yは、前記はんだ層の厚みを示し、Xは、前記金めっき層の厚みを示す。)
ことを特徴とする、回路付サスペンション基板アセンブリ。 A suspension board with circuit including a terminal and a gold plating layer provided on the terminal;
A piezoelectric element comprising an element terminal electrically connected to the terminal;
A solder layer disposed between the gold plating layer and the element terminal;
The solder layer contains a solder composition containing at least Sn,
The thickness of the solder layer satisfies the following equation (1).
Y 10 10X + 1.5
(In formula (1), Y shows the thickness of the said solder layer, X shows the thickness of the said gold plating layer.)
Suspension board assembly with circuit, characterized in that
前記はんだ層における前記はんだ組成物の含有割合は、15体積%以上であることを特徴とする、請求項1に記載の回路付サスペンション基板アセンブリ。 The solder layer comprises the solder composition and a SnAu alloy,
The suspension board assembly with circuit according to claim 1, wherein a content ratio of the solder composition in the solder layer is 15% by volume or more.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017229356A JP2019102109A (en) | 2017-11-29 | 2017-11-29 | Suspension substrate assembly with circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017229356A JP2019102109A (en) | 2017-11-29 | 2017-11-29 | Suspension substrate assembly with circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019102109A true JP2019102109A (en) | 2019-06-24 |
Family
ID=66973964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017229356A Pending JP2019102109A (en) | 2017-11-29 | 2017-11-29 | Suspension substrate assembly with circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019102109A (en) |
-
2017
- 2017-11-29 JP JP2017229356A patent/JP2019102109A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107818869B (en) | Electronic component | |
JP2000077471A (en) | Substrate and structure for flip-chip mounting | |
WO2013111497A1 (en) | Chip component | |
JPH11219420A (en) | Ic card module, ic card and their manufacture | |
JPH0774450A (en) | Electronic circuit device | |
JP2000133672A (en) | Semiconductor device, its manufacture, circuit board, and electronic apparatus | |
JP6687490B2 (en) | Suspension board with circuit and method of manufacturing suspension board with circuit | |
JPH10261507A (en) | Thermistor element | |
US9006958B2 (en) | Piezoelectric device | |
JP2019102610A (en) | Ceramic electronic component | |
JP5706186B2 (en) | Chip resistor and manufacturing method thereof | |
JP6788442B2 (en) | Manufacturing method of suspension board with circuit and suspension board with circuit | |
JP2019102109A (en) | Suspension substrate assembly with circuit | |
JPH1050928A (en) | Semiconductor device and manufacture thereof | |
JP5848139B2 (en) | Wiring board, wiring board with solder bump, and semiconductor device | |
JP2008289055A (en) | Sheet substrate and method of manufacturing piezoelectric vibration device employing sheet substrate | |
JP6951240B2 (en) | Manufacturing method of suspension board with circuit and suspension board with circuit | |
JP7178982B2 (en) | Chip resistors and chip components | |
JP2018152148A (en) | Suspension substrate with circuit unit, suspension substrate with circuit assembly, and manufacturing method of suspension substrate with circuit assembly | |
JP2014078627A (en) | Wiring board, wiring board with solder bumps and semiconductor device | |
JP2000232119A (en) | Connecting member for semiconductor chip, its manufacture and connecting method for semiconductor chip using the same | |
JP2012151351A (en) | Wiring board, wiring board with solder bumps, and semiconductor device | |
JP4110421B2 (en) | Manufacturing method of semiconductor device | |
JP2010161401A (en) | Chip resistor and method of manufacturing the same | |
JP2011009431A (en) | Electronic component |