JP2019096773A - Method of manufacturing bipolar transistor - Google Patents

Method of manufacturing bipolar transistor Download PDF

Info

Publication number
JP2019096773A
JP2019096773A JP2017225842A JP2017225842A JP2019096773A JP 2019096773 A JP2019096773 A JP 2019096773A JP 2017225842 A JP2017225842 A JP 2017225842A JP 2017225842 A JP2017225842 A JP 2017225842A JP 2019096773 A JP2019096773 A JP 2019096773A
Authority
JP
Japan
Prior art keywords
emitter
electrode
bipolar transistor
emitter electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017225842A
Other languages
Japanese (ja)
Other versions
JP7025817B2 (en
Inventor
新一 荒木
Shinichi Araki
新一 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2017225842A priority Critical patent/JP7025817B2/en
Publication of JP2019096773A publication Critical patent/JP2019096773A/en
Application granted granted Critical
Publication of JP7025817B2 publication Critical patent/JP7025817B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

To provide a method of manufacturing a bipolar transistor that has a small chip area and that can adjust an emitter resistance.SOLUTION: Provided is a method of manufacturing a bipolar transistor in which at least a part of an electrode is formed by a polycrystal film 1p. An emitter electrode 1p consisting of a polycrystal film (a polysilicon film) connected with an emitter region is formed, and single crystallization of a part of the emitter electrode 1p is performed. As a result, a resistance value of the emitter electrode 1p becomes low, and characteristics of the bipolar transistor can be adjusted.SELECTED DRAWING: Figure 4

Description

本発明は、バイポーラトランジスタの製造方法に関し、特に、エミッタ領域に接続するエミッタ電極の製造方法に関する。   The present invention relates to a method of manufacturing a bipolar transistor, and more particularly to a method of manufacturing an emitter electrode connected to an emitter region.

図５は、一般的なバイポーラトランジスタの断面図を示している。シリコン（Ｓｉ）基板上に、エミッタ領域Ｅ、ベース領域Ｂ、コレクタ領域Ｃが形成されており、それぞれの領域に接続するエミッタ電極１、ベース電極２およびコレクタ電極３が形成されている。   FIG. 5 shows a cross-sectional view of a general bipolar transistor. An emitter region E, a base region B, and a collector region C are formed on a silicon (Si) substrate, and an emitter electrode 1, a base electrode 2 and a collector electrode 3 connected to the respective regions are formed.

ところで、図５に示すような浅いエミッタ領域Ｅを形成する場合、エミッタ電極の一部をポリシリコン電極１ｐとし、このポリシリコン電極１ｐ中に含まれる不純物をベース領域Ｂ中に拡散して、エミッタ領域Ｅを形成する方法がとられている。   By the way, when forming a shallow emitter region E as shown in FIG. 5, it is assumed that a part of the emitter electrode is polysilicon electrode 1p, and the impurity contained in this polysilicon electrode 1p is diffused into base region B. A method of forming the region E is taken.

一方、このようなバイポーラトランジスタを備えた集積回路では、所望の特性を得るためにトリミングが行われている。例えばバイポーラトランジスタを所望の特性とするためにエミッタ抵抗のトリミングが行われる。   On the other hand, in an integrated circuit provided with such a bipolar transistor, trimming is performed to obtain desired characteristics. For example, trimming of the emitter resistance is performed to make the bipolar transistor have desired characteristics.

図６に一般的なトリミング抵抗を示す。例えば、エミッタ領域Ｅに接続するエミッタ電極１をコンタクト電極１０ａに接続し、他の回路素子にコンタクト電極１０ｂを接続する。コンタクト電極１０ａ、１０ｂ間のシリコンクロム等からなる抵抗膜１１にレーザー光を照射し、所望の形状のスリット１２を形成することで抵抗膜１１を所望の抵抗値に調整することができる（特許文献１）。   FIG. 6 shows a general trimming resistor. For example, the emitter electrode 1 connected to the emitter region E is connected to the contact electrode 10a, and the contact electrode 10b is connected to another circuit element. The resistance film 11 can be adjusted to a desired resistance value by irradiating the resistance film 11 made of silicon chromium or the like between the contact electrodes 10a and 10b with a laser beam to form the slit 12 of a desired shape (Patent Document 1) 1).

特開２０１６−７６５５５号公報JP, 2016-76555, A

従来の半導体装置では、バイポーラトランジスタのエミッタ抵抗を調整するために図６に示すようなトリミング抵抗を別途用意する必要があった。ところで、このトリミング抵抗は、近傍の半導体素子等との間で不要な寄生素子を形成することが無いようにレイアウト上の制約を受けたり、トリミング抵抗が専有する面積だけ回路面積が大きくなり、半導体装置のチップ面積が大きくなるという問題があった。本発明はこのような問題点を解消し、チップ面積が小さく、エミッタ抵抗を調整可能なバイポーラトランジスタの製造方法を提供することを目的とする。   In the conventional semiconductor device, it is necessary to separately prepare a trimming resistor as shown in FIG. 6 in order to adjust the emitter resistance of the bipolar transistor. By the way, this trimming resistance is subject to layout restrictions so that unnecessary parasitic elements are not formed between adjacent semiconductor elements and the like, or the circuit area becomes larger by the area occupied by the trimming resistance, and the semiconductor There is a problem that the chip area of the device is increased. An object of the present invention is to solve such problems and to provide a method of manufacturing a bipolar transistor having a small chip area and capable of adjusting the emitter resistance.

上記目的を達成するため、本願請求項１に係る発明は、少なくとも電極の一部が多結晶膜で形成されているバイポーラトランジスタの製造方法において、エミッタ領域に接続する多結晶膜からなるエミッタ電極を形成する工程と、前記エミッタ電極の一部を単結晶化し、前記エミッタ領域に接続する前記エミッタ電極の抵抗値を低くする工程と、を含むことを特徴とする。   In order to achieve the above object, the invention according to claim 1 relates to a method of manufacturing a bipolar transistor in which at least a part of an electrode is formed of a polycrystalline film, the emitter electrode comprising a polycrystalline film connected to the emitter region. And forming a portion of the emitter electrode into a single crystal to lower the resistance value of the emitter electrode connected to the emitter region.

本願請求項２に係る発明は、請求項１記載のバイポーラトランジスタの製造方法において、前記エミッタ電極の抵抗値を低くする工程は、前記エミッタ電極の一部にレーザー光を照射して前記多結晶膜からなるエミッタ電極の一部を単結晶化し、前記エミッタ電極の抵抗値を低くする工程であることを特徴とする。   The invention according to claim 2 of the present invention is the method for manufacturing a bipolar transistor according to claim 1, wherein the step of lowering the resistance value of the emitter electrode comprises irradiating a part of the emitter electrode with laser light to form the polycrystalline film. And a step of reducing the resistance value of the emitter electrode.

本願請求項３に係る発明は、請求項２記載のバイポーラトランジスタの製造方法において、前記エミッタ電極を形成する際、前記エミッタ領域に接続する多結晶膜からなるエミッタ電極を形成した後、該エミッタ電極の表面の一部を露出して該エミッタ電極に接続する金属電極を積層し、前記金属電極が積層されずに露出する前記エミッタ電極表面に前記レーザー光を照射して前記多結晶膜からなるエミッタ電極の一部を単結晶化し、前記エミッタ電極の抵抗値を低くする工程を含むことを特徴とする。   The invention according to claim 3 relates to the method for manufacturing a bipolar transistor according to claim 2, wherein, when the emitter electrode is formed, an emitter electrode formed of a polycrystalline film connected to the emitter region is formed, and then the emitter electrode is formed. A portion of the surface of the metal layer is exposed to laminate a metal electrode connected to the emitter electrode, and the laser light is irradiated to the surface of the emitter electrode exposed without laminating the metal electrode to form an emitter made of the polycrystalline film It is characterized in that the method includes the step of monocrystallizing a part of the electrode to reduce the resistance value of the emitter electrode.

本願請求項４に係る発明は、請求項２または３いずれか記載のバイポーラトランジスタの製造方法において、前記レーザー光を照射する前記エミッタ電極の表面に、レンズ形状の膜を積層形成する工程を含み、前記レンズ形状の膜を通して、前記エミッタ電極に前記レーザー光を照射することを特徴とする。   The invention according to claim 4 of the present application includes, in the method for manufacturing a bipolar transistor according to any one of claims 2 or 3, a step of forming a lens-shaped film on the surface of the emitter electrode irradiated with the laser light. The laser light is irradiated to the emitter electrode through the lens-shaped film.

本願請求項５に係る発明は、請求項１乃至４いずれか記載のバイポーラトランジスタの製造方法において、前記レーザー光を照射することにより前記エミッタ電極の一部を単結晶化し、前記バイポーラトランジスタの順方向ベース・エミッタ電圧を調整することを特徴とする。   The invention according to claim 5 is the method for manufacturing a bipolar transistor according to any one of claims 1 to 4, wherein a part of the emitter electrode is single-crystallized by irradiating the laser beam, and the forward direction of the bipolar transistor It is characterized by adjusting a base emitter voltage.

本発明のバイポーラトランジスタの製造方法によれば、特別にトリミング素子を備えることなく、エミッタ抵抗の抵抗値を変更することが可能となる。このエミッタ抵抗の抵抗値を変更する手段は、一般的なトリミング素子のトリミング方法と同一の方法であり、安定的にバイポーラトランジスタを形成することが可能である。   According to the method of manufacturing a bipolar transistor of the present invention, it is possible to change the resistance value of the emitter resistor without providing a special trimming element. The means for changing the resistance value of the emitter resistor is the same method as the trimming method of a general trimming element, and it is possible to stably form a bipolar transistor.

またエミッタ電極上に形成する膜をレンズ形状とすることで、照射するレーザー光をエミッタ電極表面に収束させることができ、高精度のトリミングができるという利点がある。   Further, by forming the film formed on the emitter electrode into a lens shape, it is possible to focus the laser beam to be irradiated on the surface of the emitter electrode, and there is an advantage that trimming with high accuracy can be performed.

さらにまた本発明のバイポーラトランジスタの製造方法によれば、バイポーラトランジスタの順方向ベース・エミッタ電圧を精密に調整できるという利点がある。   Furthermore, the method of manufacturing a bipolar transistor according to the present invention has the advantage that the forward base-emitter voltage of the bipolar transistor can be precisely adjusted.

バイポーラトランジスタのエミッタ電極のエミッタ抵抗の説明図である。It is explanatory drawing of the emitter resistance of the emitter electrode of a bipolar transistor. 本発明のエミッタ電極のエミッタ抵抗の説明図である。It is explanatory drawing of the emitter resistance of the emitter electrode of this invention. 本発明のバイポーラトランジスタの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the bipolar transistor of this invention. 本発明のバイポーラトランジスタの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the bipolar transistor of this invention. 一般的なバイポーラトランジスタの説明図である。It is explanatory drawing of a common bipolar transistor. 一般的なトリミングに用いられるトリミング抵抗膜の説明図である。It is explanatory drawing of the trimming resistive film used for general trimming.

本発明のバイポーラトランジスタの製造方法について説明する。図１は一般的なバイポーラトランジスタのエミッタ電極のエミッタ抵抗を説明する図である。エミッタ電極は、エミッタ領域Ｅに接続するポリシリコン電極１ｐと、このポリシリコン電極１ｐ上に積層された金属電極１ｍとで構成されている。従来のバイポーラトランジスタは、この金属電極１ｍに図６で説明したようなトリミング抵抗が接続され、このトリミング抵抗をトリミングすることでエミッタ抵抗を調整していた。   The method of manufacturing the bipolar transistor of the present invention will be described. FIG. 1 is a diagram for explaining the emitter resistance of the emitter electrode of a general bipolar transistor. The emitter electrode is composed of a polysilicon electrode 1p connected to the emitter region E, and a metal electrode 1m stacked on the polysilicon electrode 1p. In the conventional bipolar transistor, a trimming resistor as described in FIG. 6 is connected to the metal electrode 1m, and the emitter resistor is adjusted by trimming the trimming resistor.

このようなエミッタ電極では、エミッタ領域Ｅに接続するエミッタ電極のエミッタ抵抗は、金属電極１ｍの抵抗Ｒ１と、金属電極１ｍとポリシリコン電極１ｐとのコンタクト抵抗Ｒ２と、ポリシリコン電極１ｐの抵抗Ｒ３と、ポリシリコン電極１ｐとエミッタ領域（Ｅ）とのコンタクト抵抗Ｒ４の、それぞれの抵抗値の和となる。   In such an emitter electrode, the emitter resistance of the emitter electrode connected to the emitter region E is the resistance R1 of the metal electrode 1m, the contact resistance R2 of the metal electrode 1m and the polysilicon electrode 1p, and the resistance R3 of the polysilicon electrode 1p. And the sum of respective resistance values of the contact resistance R4 between the polysilicon electrode 1p and the emitter region (E).

そこで本発明は、上記複数の抵抗の内、ポリシリコン電極１ｐの抵抗Ｒ３をトリミングにより可変とすることでエミッタ抵抗を調整可能としたバイポーラトランジスタの製造方法を提供するものである。以下、本発明に実施例について詳細に説明する。   Therefore, the present invention provides a method of manufacturing a bipolar transistor in which the emitter resistance can be adjusted by making the resistance R3 of the polysilicon electrode 1p variable among the plurality of resistances by trimming. Hereinafter, the present invention will be described in detail by way of examples.

以下、本発明の実施例を説明する。エミッタ電極部分の構造以外は、一般的なバイポーラトランジスタの構造と同一構造となるので、以下の説明は、エミッタ電極の構造を中心に説明し、その他の部分の構造の図示は省略する。   Hereinafter, examples of the present invention will be described. Since the structure is the same as that of a general bipolar transistor except for the structure of the emitter electrode portion, the following description will be made focusing on the structure of the emitter electrode, and the illustration of the structure of the other portions will be omitted.

図２は本実施例に係るエミッタ電極の説明図で、図２（ｂ）に示す平面図の横断面図を図２(ａ)に示している。エミッタ領域Ｅに接続するポリシリコン電極１ｐ上に金属電極１ｍを積層形成している。ここで、金属電極１ｍは、ポリシリコン電極１ｐの一部を露出するように形成する。この露出したポリシリコン電極１ｐの一部を単結晶化して、エミッタ抵抗を可変とする。従って、ポリシリコン電極１ｐを露出する位置は、エミッタ抵抗を可変にできる場所に設定される。図２に示す例では、エミッタ領域Ｅを露出する領域としている。これはエミッタ領域Ｅとポリシリコン電極１ｐとの接合部上のポリシリコン電極１ｐの一部を単結晶化するためである。   FIG. 2 is an explanatory view of an emitter electrode according to the present embodiment, and FIG. 2 (a) shows a cross-sectional view of a plan view shown in FIG. 2 (b). A metal electrode 1m is laminated on the polysilicon electrode 1p connected to the emitter region E. Here, the metal electrode 1m is formed to expose a part of the polysilicon electrode 1p. A part of the exposed polysilicon electrode 1p is monocrystallized to make the emitter resistance variable. Therefore, the position where the polysilicon electrode 1p is exposed is set at a position where the emitter resistance can be made variable. In the example shown in FIG. 2, the emitter area E is an exposed area. This is to monocrystallize a part of the polysilicon electrode 1p on the junction between the emitter region E and the polysilicon electrode 1p.

次にポリシリコン電極１ｐの一部を単結晶化する方法を図３に示す。まず、ベース領域（図示せず）が形成された半導体領域４上に絶縁膜５を形成し、エミッタ領域Ｅと、エミッタ領域Ｅに接続するポリシリコン電極１ｐを形成する。その後、図２で説明したようにトリミング予定領域を開口するようにパターニングした金属電極１ｍを形成する。（図３ａ）。   Next, a method of single-crystallizing a part of the polysilicon electrode 1p is shown in FIG. First, the insulating film 5 is formed on the semiconductor region 4 in which the base region (not shown) is formed, and the emitter region E and the polysilicon electrode 1 p connected to the emitter region E are formed. Thereafter, as described in FIG. 2, a metal electrode 1m patterned so as to open the area to be trimmed is formed. (Figure 3a).

全面に層間絶縁膜６を形成し、トリミング（単結晶化）予定領域上にフォトレジスト７を形成する（図３ｂ）。ここでフォトレジスト７は、断面が円弧状に形成となるように形成する。このような形状は、例えば、露光法に対する透過率が中心から周囲に向かって徐々に増加するように形成したマスクパターンを使用する周知の方法により簡単に形成することができる。   An interlayer insulating film 6 is formed on the entire surface, and a photoresist 7 is formed on a region to be trimmed (single-crystallized) (FIG. 3b). Here, the photoresist 7 is formed so that the cross section is formed in an arc shape. Such a shape can be easily formed by a known method using, for example, a mask pattern formed so that the transmittance to the exposure method gradually increases from the center toward the periphery.

その後、フォトレジスト７をエッチングマスクとして使用し、層間絶縁膜６の表面を全面エッチングすると、エッチングの進行に伴い、フォトレジスト７のエッジ部が中心部に向かって徐々に後退する。その結果、エッチングされずに残る層間絶縁膜６は、図３（ｃ）に示すように、表面が円弧状となる。この円弧状の部分がレンズ形状部８となる。   Thereafter, when the photoresist 7 is used as an etching mask and the entire surface of the interlayer insulating film 6 is etched, the edge portion of the photoresist 7 gradually recedes toward the central portion as the etching progresses. As a result, as shown in FIG. 3C, the surface of the interlayer insulating film 6 remaining without being etched becomes an arc shape. The arc-shaped portion is the lens shaped portion 8.

このレンズ形状部８の形状や層間絶縁膜６の厚さを調整することで、レンズ形状部８に入射するレーザー光を図４に示すようにポリシリコン電極１ｐ上に集光させることができ、ポリシリコン電極１ｐを加熱、溶融し、ポリシリコン電極１ｐの一部に単結晶化領域１ｓが形成される。この単結晶化領域１ｓが形成されることにより、エミッタ電極のエミッタ抵抗（Ｒ３）は低抵抗化する。その結果、バイポーラトランジスタの順方向のベース・エミッタ電圧は低下する。１回のレーザー光の照射によるエミッタ電圧の変化はわずかではあるが、照射位置を少しずつ変えながらレーザー光の照射を繰り返し、単結晶化領域１ｓの面積を増やしていくと、ポリシリコン電極１ｐのエミッタ抵抗（Ｒ３）を少しずつ変化させることができる。この変化は、従来例のトリミング抵抗を切断することで生じる変化より小さく、より精度のよい調整が可能となる。   By adjusting the shape of the lens shaped portion 8 and the thickness of the interlayer insulating film 6, the laser beam incident on the lens shaped portion 8 can be condensed on the polysilicon electrode 1p as shown in FIG. The polysilicon electrode 1p is heated and melted to form a single crystallized region 1s in a part of the polysilicon electrode 1p. By forming this single crystallized region 1s, the emitter resistance (R3) of the emitter electrode is lowered. As a result, the forward base-emitter voltage of the bipolar transistor is lowered. Although the change of the emitter voltage by one laser beam irradiation is slight, the laser beam irradiation is repeated while changing the irradiation position little by little, and the area of the single crystallization region 1s is increased. Emitter resistance (R3) can be changed little by little. This change is smaller than the change caused by cutting the conventional trimming resistor, and more accurate adjustment is possible.

具体的には、エミッタ領域Ｅとポリシリコン電極１ｐとの接合部上のポリシリコン電極１ｐにビームの直径が０．５〜１.５μｍ程度のレーザー光を少しずつ位置を変えながら照射することで、ポリシリコン電極１ｐの一部を単結晶化する。   Specifically, laser light with a beam diameter of about 0.5 to 1.5 μm is irradiated while changing the position little by little to the polysilicon electrode 1 p on the junction of the emitter region E and the polysilicon electrode 1 p. , And partially crystallize the polysilicon electrode 1p.

以上本発明の実施例について説明したが、レンズ形状部８の形成は必ずしも必須ではなく、ポリシリコン電極１ｐを単結晶化する際、直接ポリシリコン電極１ｐにレーザー光を照射し、あるいは層間絶縁膜上にレンズ形状部８を設けずに層間絶縁膜を通してポリシリコン電極１ｐにレーザー光を照射しても良い。   Although the embodiment of the present invention has been described above, the formation of the lens shape portion 8 is not necessarily essential, and when the polysilicon electrode 1 p is single crystallized, the laser beam is directly irradiated to the polysilicon electrode 1 p or the interlayer insulating film Laser light may be irradiated to the polysilicon electrode 1p through the interlayer insulating film without providing the lens shape portion 8 thereon.

このように本発明によれば、エミッタ領域Ｅに接続するポリシリコン電極１ｐの一部を単結晶化してエミッタ抵抗を調整することができる。このような方法によるエミッタ抵抗の調整、例えばレーザー光を１スポット照射して生じる特性調整は、わずかな変化となり、より精度の高い特性調整が可能となる。また、トリミングのための素子を別途用意する必要がないので、半導体装置のチップ面積を小さくすることができる。   As described above, according to the present invention, a part of the polysilicon electrode 1p connected to the emitter region E can be single-crystallized to adjust the emitter resistance. The adjustment of the emitter resistance by such a method, for example, the characteristic adjustment caused by irradiating one spot of a laser beam is slightly changed, and the characteristic adjustment with higher accuracy is possible. Further, since it is not necessary to separately prepare an element for trimming, the chip area of the semiconductor device can be reduced.

１： エミッタ電極、１ｍ：金属電極、１ｐ：ポリシリコン電極、１ｓ：単結晶化領域、２：ベース電極、３：コレクタ電極、４：半導体領域、５：絶縁膜、６：層間絶縁膜、７：フォトレジスト、８：レンズ形状部、９：レーザー光 1: Emitter electrode, 1m: Metal electrode, 1p: Polysilicon electrode, 1s: Single crystallization region, 2: Base electrode, 3: Collector electrode, 4: Semiconductor region, 5: Insulating film, 6: Interlayer insulating film, 7 : Photoresist, 8: Lens shape, 9: Laser light

Claims (5)

少なくとも電極の一部が多結晶膜で形成されているバイポーラトランジスタの製造方法において、
エミッタ領域に接続する多結晶膜からなるエミッタ電極を形成する工程と、
前記エミッタ電極の一部を単結晶化し、前記エミッタ領域に接続する前記エミッタ電極の抵抗値を低くする工程と、を含むことを特徴とするバイポーラトランジスタの製造方法。 In a method of manufacturing a bipolar transistor in which at least a part of the electrode is formed of a polycrystalline film,
Forming an emitter electrode comprising a polycrystalline film connected to the emitter region;
And D. converting part of the emitter electrode into a single crystal to lower the resistance value of the emitter electrode connected to the emitter region. 請求項１記載のバイポーラトランジスタの製造方法において、
前記エミッタ電極の抵抗値を低くする工程は、前記エミッタ電極の一部にレーザー光を照射して前記多結晶膜からなるエミッタ電極の一部を単結晶化し、前記エミッタ電極の抵抗値を低くする工程であることを特徴とするバイポーラトランジスタの製造方法。 In the method of manufacturing a bipolar transistor according to claim 1,
In the step of decreasing the resistance value of the emitter electrode, a part of the emitter electrode is irradiated with laser light to single-crystallize a part of the emitter electrode made of the polycrystalline film, thereby reducing the resistance value of the emitter electrode. A manufacturing method of a bipolar transistor characterized in that it is a process. 請求項２記載のバイポーラトランジスタの製造方法において、
前記エミッタ電極を形成する際、前記エミッタ領域に接続する多結晶膜からなるエミッタ電極を形成した後、該エミッタ電極の表面の一部を露出して該エミッタ電極に接続する金属電極を積層し、
前記金属電極が積層されずに露出する前記エミッタ電極表面に前記レーザー光を照射して前記多結晶膜からなるエミッタ電極の一部を単結晶化し、前記エミッタ電極の抵抗値を低くする工程を含むことを特徴とするバイポーラトランジスタの製造方法。 In the method of manufacturing a bipolar transistor according to claim 2,
In forming the emitter electrode, an emitter electrode made of a polycrystalline film connected to the emitter region is formed, and then a part of the surface of the emitter electrode is exposed to laminate a metal electrode connected to the emitter electrode.
Irradiating the laser light on the surface of the emitter electrode exposed without laminating the metal electrode to single-crystallize a part of the emitter electrode made of the polycrystalline film, thereby reducing the resistance value of the emitter electrode Method of manufacturing a bipolar transistor characterized in that. 請求項２または３いずれか記載のバイポーラトランジスタの製造方法において、
前記レーザー光を照射する前記エミッタ電極の表面に、レンズ形状の膜を積層形成する工程を含み、
前記レンズ形状の膜を通して、前記エミッタ電極に前記レーザー光を照射することを特徴とするバイポーラトランジスタの製造方法。 In the method of manufacturing a bipolar transistor according to any one of claims 2 and 3.
Forming a lens-shaped film on the surface of the emitter electrode to be irradiated with the laser light;
A method of manufacturing a bipolar transistor, comprising irradiating the laser beam to the emitter electrode through the lens-shaped film. 請求項１乃至４いずれか記載のバイポーラトランジスタの製造方法において、
前記レーザー光を照射することにより前記エミッタ電極の一部を単結晶化し、前記バイポーラトランジスタの順方向ベース・エミッタ電圧を調整することを特徴とするバイポーラトランジスタの製造方法。 The method of manufacturing a bipolar transistor according to any one of claims 1 to 4.
A method of manufacturing a bipolar transistor, characterized in that a part of the emitter electrode is single-crystallized by irradiating the laser light, and a forward base-emitter voltage of the bipolar transistor is adjusted.
JP2017225842A 2017-11-24 2017-11-24 Bipolar transistor manufacturing method Active JP7025817B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017225842A JP7025817B2 (en) 2017-11-24 2017-11-24 Bipolar transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017225842A JP7025817B2 (en) 2017-11-24 2017-11-24 Bipolar transistor manufacturing method

Publications (2)

Publication Number Publication Date
JP2019096773A true JP2019096773A (en) 2019-06-20
JP7025817B2 JP7025817B2 (en) 2022-02-25

Family

ID=66972075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017225842A Active JP7025817B2 (en) 2017-11-24 2017-11-24 Bipolar transistor manufacturing method

Country Status (1)

Country Link
JP (1) JP7025817B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149513A (en) * 2018-02-28 2019-09-05 新日本無線株式会社 Intermediate for forming resistance element and manufacturing method of resistance element using the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211226A (en) * 1981-06-22 1982-12-25 Toshiba Corp Manufacture of semiconductor device
JPS5947763A (en) * 1982-09-13 1984-03-17 Hitachi Ltd Semiconductor device
JPS63197382A (en) * 1987-02-12 1988-08-16 Hitachi Ltd Manufacture of dome-like structure
JPH0637103A (en) * 1992-07-16 1994-02-10 Rohm Co Ltd Bipolar transistor and its manufacture
JP2000068282A (en) * 1998-08-24 2000-03-03 Sony Corp Semiconductor device and manufacture thereof
US6468871B1 (en) * 2000-11-07 2002-10-22 National Semiconductor Corporation Method of forming bipolar transistor salicided emitter using selective laser annealing
JP2007142273A (en) * 2005-11-21 2007-06-07 Renesas Technology Corp Semiconductor device with bipolar transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6037103B2 (en) 2012-05-22 2016-11-30 大日本印刷株式会社 Uneven structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211226A (en) * 1981-06-22 1982-12-25 Toshiba Corp Manufacture of semiconductor device
JPS5947763A (en) * 1982-09-13 1984-03-17 Hitachi Ltd Semiconductor device
JPS63197382A (en) * 1987-02-12 1988-08-16 Hitachi Ltd Manufacture of dome-like structure
JPH0637103A (en) * 1992-07-16 1994-02-10 Rohm Co Ltd Bipolar transistor and its manufacture
JP2000068282A (en) * 1998-08-24 2000-03-03 Sony Corp Semiconductor device and manufacture thereof
US6468871B1 (en) * 2000-11-07 2002-10-22 National Semiconductor Corporation Method of forming bipolar transistor salicided emitter using selective laser annealing
JP2007142273A (en) * 2005-11-21 2007-06-07 Renesas Technology Corp Semiconductor device with bipolar transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149513A (en) * 2018-02-28 2019-09-05 新日本無線株式会社 Intermediate for forming resistance element and manufacturing method of resistance element using the same

Also Published As

Publication number Publication date
JP7025817B2 (en) 2022-02-25

Similar Documents

Publication Publication Date Title
US8242580B2 (en) Semiconductor device
JPH0294555A (en) Trimming resistor
JP5930130B2 (en) Manufacturing method of semiconductor device
JPH01184942A (en) Trimming element and electrical short-circuit thereof
JP7025817B2 (en) Bipolar transistor manufacturing method
JPS61502922A (en) Semiconductor on insulator (SOI) device and SOI IC manufacturing method
TW200834931A (en) Thin film transistor and method of manufacturing the same
US20180090437A1 (en) Method of manufacturing semiconductor integrated circuit device
JP2870933B2 (en) Method for manufacturing semiconductor device
JPS59207652A (en) Semiconductor integrated circuit device and manufacture thereof
JP2524049B2 (en) Semiconductor integrated circuit and manufacturing method thereof
JPH0426219B2 (en)
TW201011918A (en) Thin film transistor array substrate and the method for fabricating the same
JP2006303185A (en) Semiconductor device and its manufacturing method
JP2019149513A (en) Intermediate for forming resistance element and manufacturing method of resistance element using the same
JP3449300B2 (en) Method for trimming a circuit formed on a substrate
JPH09190905A (en) Thick film thermistor
JP2005116773A (en) Semiconductor device and its manufacturing method
WO2016112449A1 (en) Precision resistor and method for laser trimming the resistance values thereof
JP2010114361A (en) Semiconductor device and method of adjusting inductance
JP2989831B2 (en) Method for manufacturing semiconductor device
JP2006080249A (en) Semiconductor device, and manufacturing method therefor
JP2007149980A (en) Trimming pattern and its blow-out method
JP2009054885A (en) Thin-film resistive element, semiconductor device, and manufacturing method of thin-film resistive element
JPS6259893B2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220209

R150 Certificate of patent or registration of utility model

Ref document number: 7025817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150