JP2019088182A - 結合インダクタｄｃ−ｄｃ電力変換器 - Google Patents

Abstract

【課題】低減された出力電流リップルを有し共振エネルギー貯蔵を回避するＤＣ−ＤＣ電力変換器を提供する。【解決手段】インダクタ・レッグ１１０Ｃと「巻線なし」レッグ１１０Ａとのリラクタンス比が変圧器レッグ・フラックスの割合を決定する。この比は、変化するフラックスが変圧器二次巻線およびインダクタ巻線の両端に誘起する相対的な電圧を決定し、それによってインダクタの両端に印加される正味電圧を決定する。インダクタの両端に印加される正味電圧により、インダクタ電流がどの程度変化するが決定され、その結果、出力インダクタ内のリップル電流が決定される。二次側サーキュレータ・スイッチ１０８が作動され、負のリセット・コンデンサ電圧が一次巻線の両端に印加された状態のサイクルの残りのリセットまたはサーキュレータの部分の間に、正味一次巻線電圧の反対の極性が変圧器一次を通る電流を減少させ、磁気フラックスの増加をもたらす。【選択図】図１

Description

本発明は、概してＤＣ−ＤＣ電力変換器、および低減された出力電流リップルを有し共振エネルギー貯蔵を回避する改善されたＤＣ−ＤＣ電力変換器に関する。

現代の高性能コンピュータ・プロセッサおよびＡＳＩＣは、低電圧で高電流を必要とする。今日の典型的なプロセッサは、ピーク電流が２００Ａを超える０．７Ｖ〜１．１Ｖの範囲のコア電圧を必要とし得る。プロセッサの近くに配置されたＤＣ−ＤＣ調整器は、高電流が回路基板を通って調整器ソースからプロセッサ負荷まで移動しなければならない距離を最小限に抑える。より高い総負荷電流を伝達するために、いくつかのＤＣ−ＤＣ変換器を並列に使用することができる。変換器当たりの典型的な電流は、４０Ａ〜６０Ａである。システムは、通常、１〜８個の変換器を並列に使用する。

ＤＣ−ＤＣ変換器に電力を伝達するユビキタスな手段は、システムのドロアまたはラック内に１２Ｖの中間バスを配電することである。１２Ｖの配電に伴う高電流は、高出力を有するシステムまたは中間バスをラック全体のより長い距離にわたって配電させるシステムに対する課題を提示し得る。１２Ｖの中間バスを供給する導体は、電流の２乗に導体の抵抗を乗算したものとして電力を散逸させる。電力が上昇するかまたは電流が増加すると、損失は負荷電流の２乗に比例して増加する。抵抗を下げるために、より多くの銅の断面積が必要となり、プリント回路基板（ＰＣＢ：ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）内のより重いケーブル、より多くのコネクタ・ピン、およびより多くの銅層をもたらす。

中間バスの電力を配電するための周知のソリューションは、電圧を上昇させて電流を減少させることである。業界は、行政機関の規制を通じて、６０Ｖ未満の電圧は安全であるとみなされ、これらの回路に人々がアクセスすることを遮断するために特別な規定を設ける必要はないと定めている。当該業界では、４８Ｖの中間バスは、テレコム・ハードウェア・システム向けおよび中間バスのラックレベルの配電を有するいくつかの他のシステム向けに幅広く採用されているソリューションである。いくつかのシステムでは、変換器が４８ＶのＤＣ中間バスを１２ＶのＤＣに変換するため、従来の１２Ｖからプロセッサ電圧へのＤＣ−ＤＣ変換器を依然として使用することができる。したがって、４８Ｖからプロセッサ電圧へのシステム全体のＤＣ−ＤＣ電力変換は、直列の複数の電力変換段からなる。各電力変換段は、物理的空間を要し、電力を消費する。

業界の一部で採用されている別の選択肢は、単一の変換ステップ段で４８ＶのＤＣ中間電圧からサブ１Ｖのプロセッサ電圧に直接変換することである。かかる設計は、中間バス電流の４倍の低減により、別個の４８Ｖから１２Ｖへの変換段の電力損失、容量、および材料コストを排除し、かつ中間バス配電損失を低減させる。

さらに、一般的な１２Ｖからサブ１ＶへのＤＣ−ＤＣ変換器は、変圧器を有しておらず、スイッチまたはダイオードを使用して変換器のスイッチング・サイクルの一部に関して１２Ｖの中間バスから出力インダクタに直接接続する。しかしながら、４８Ｖの範囲の高電圧中間バスについては、出力スイッチング素子を中間バスに直接接続することが困難になる。４８Ｖからインダクタへのスイッチの「オン時間」は短く、デューティ・サイクルは小さく、スイッチのタイミングを制御することは困難である。そのため、多くの供給業者は、現在、変圧器を含み、変圧器の二次側と出力インダクタとの間に接続されたスイッチング二次側電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を有する、４８Ｖから１ＶへのＤＣ−ＤＣ変換器を設計中である。変圧器ベースの産業用ＤＣ−ＤＣ変換器の設計は、現在までに、変圧器とインダクタを別個に有する。これらの変圧器およびインダクタのための磁気フェライト・コアは、かなりの物理ボリュームを要し、変圧器ベースのＤＣ−ＤＣ変換器の空間効率およびコスト効率を下げる。

本開示の一実施形態は、変圧器を有するＤＣ−ＤＣ電力変換器を対象とし、変圧器の一次側および二次側でのスイッチの相対的なタイミングは、一次主スイッチおよび二次主スイッチの両方を同時にオンにし、それによって共振エネルギー貯蔵を回避するように定義されている。共振エネルギー貯蔵を回避することは、磁場密度が磁気材料の飽和磁場密度を超えることなく、変圧器コア内の磁気材料の所与の体積が単位時間当たりにより多くのエネルギーを変圧器を通って通過させることができるため、空間節約を提供する。

一実施形態では、ＤＣ−ＤＣ電力変換器は、小さなインダクタンス値しか必要とされず、次いで磁気コアの体積を小さくすることができるように、変換器の変圧器およびインダクタ磁気フェライト・コアを単一の構造に組み合わせ、変圧器二次巻線極性およびインダクタ巻線極性を正確に定義することによって、ＤＣ−ＤＣ変換器の空間効率および電気性能を改善する。このようにして、磁気材料の共通体積で２つの磁気機能を共有することは、空間節約を提供する。

一態様では、ＤＣ−ＤＣ電力変換器素子のための磁気回路であって、以下を含む：

ＤＣ−ＤＣ電力変換器素子のための磁気回路であって、共通磁気コア構造を備え、共通磁気コア構造は、磁気コアの第１のレッグ構造に組み込まれた一次巻線構造および二次巻線構造を有する変圧器素子、ならびに磁気コアの第２のレッグ構造に組み込まれた出力インダクタ巻線構造を有する出力インダクタ素子を提供する、磁気回路。インダクタ巻線構造は、周期的に切り替えられる入力電圧が一次巻線構造の両端に印加されると出力電流を負荷に伝達するためのものである。二次主スイッチ素子は、二次巻線構造に動作可能に接続され、二次巻線構造を通じて電流が逆転するのを防止するようにタイミングが合わされている。二次巻線構造は、第１の巻線極性のものであり、出力インダクタ巻線構造は、第２の巻線極性のものであり、第１の巻線極性および第２の巻線極性は、起電力（ＥＭＦ：ｅｌｅｃｔｒｏｍｏｔｉｖｅ ｆｏｒｃｅ）の反対向きに配向された極性を提供して、変圧器、出力インダクタを通して電力を出力負荷に伝達するときに出力負荷に入る出力電流リップルを実質的に低減する。共通磁気コアは、第３のレッグ構造であって、第１のレッグ構造を通って作り出された磁気フラックスが第２のレッグ構造を部分的に通過し、第３のレッグ構造を部分的に通過することを可能にし、それによって第１のレッグ構造と第２のレッグ構造との間に部分的に結合された磁気フラックス経路を提供する、第３のレッグ構造をさらに含む。この部分的な磁気結合の大きさは、出力電流リップルが最小限に抑えられる出力電圧を決定する。

磁気結合のレベル、変圧器巻数比、および動作デューティ・サイクルを最適に定義することにより、次いで、設計された最適出力電圧において、インダクタを通る出力電流リップルを非常に小さくすることができる。

変圧器電極とインダクタ電極との間に部分的に結合された磁気フラックス経路を提供する３つの電極の磁気コアを含み、これらの巻線に接続されたアクティブ・クランプ方式のフォワード変換器構成要素および電気回路を含むＤＣ−ＤＣ電力変換器の一実施形態を示す。 図１の回路の実施形態に示されるように３つのレッグを有する磁気コアの磁気リラクタンス・モデルを示す。 図１に示される実施形態の結合フラックスの出力インダクタを有する、組み込まれた磁気アクティブ・クランプ方式のフォワード変換器の電気略図を示す。 一実施形態において、別個の非結合フラックス（分離）の出力インダクタを有するアクティブ・クランプ方式のフォワードＤＣ−ＤＣ変換器３００’のさらなる実施形態の等価電気回路略図を示す。 図１に示される３つの電極の磁気コアの俯瞰図であり、図１に示されるのと同じ変圧器巻線およびインダクタ巻線ならびに同じアクティブ・フォワード変圧器構成要素および電気回路を示す。 図６Ａは、図３に示される実施形態における主一次同期整流器スイッチおよび主二次同期整流器スイッチの入力に印加されるデューティ・サイクル「Ｄ」のパルス変調されたデジタル・ゲート制御信号の一例を示し、図６Ｂは、図３に示される実施形態におけるアクティブ・クランプ方式のリセット・スイッチおよび二次リセット同期整流器のゲートのタイミングが合わせられた作動を同時に制御するための相補的なデューティ・サイクル「１−Ｄ」のパルス変調されたデジタル・ゲート制御信号の一例を示す。 図１〜図３のＤＣ−ＤＣ電力変換器回路の動作の一例を示すタイミング図であり、例示の実装例において、一次変圧器の両端で切り替えられた一次リセット電圧に対してプロットされた結合インダクタ出力電流を示す。 図８Ａは、図１に示されるＤＣ−ＤＣ電力変換器回路の変圧器レッグ（電極）とインダクタ・レッグ（電極）磁気回路構造との間に部分的な磁気結合を提供する、組み込まれた磁気フェライト・コアの物理的構造に重ねられた電気回路の一実施形態の三次元図を示し、図８Ｂは、図８Ａに示される電気回路の負荷への接続のための、実装された電気回路の低抵抗出力ワイヤの物理的実装例を示す。

本開示は、増加した空間効率および改善された電気性能を有するＤＣ−ＤＣ電力変換器に関する。

図１に示されるように、磁気コア、例えばフェライト磁気コア１１０は、変圧器レッグ、インダクタ・レッグ、および巻線なしのレッグの３つのコア・レッグを有する。変換器の変圧器レッグとインダクタ磁気フェライト・コア・レッグとを単一の構造に組み合わせ、変圧器二次巻線極性およびインダクタ巻線極性を正確に定義することによって、必要なインダクタンスの値が低減される。一次主スイッチおよび二次主スイッチの両方を同時にオンにするように、変圧器の一次側および二次側のスイッチの相対的なタイミングを定義することによって、変圧器コア内の共振エネルギー貯蔵が回避される。これら理由の両方については、添付の図面で詳細にここで説明されるように、一体型磁気コアの体積を小さくすることができる。本明細書において説明され、図面において例証される同様の要素および対応する要素は、同様の参照番号によって参照されることが留意される。

磁気材料の共通体積で２つの磁気機能を共有することは、第１の空間節約を提供する。磁気結合された変圧器巻線とインダクタ巻線とが、インダクタ巻線に対して変圧器二次巻線の正確な極性で構成されているとき、変圧器およびインダクタの起電力（ＥＭＦ：ｅｌｅｃｔｒｏｍｏｔｉｖｅ ｆｏｒｃｅ）の相対的な極性は、変圧器が電流を通過させているときに互いに打ち消し合い、これは変換器の出力インダクタのリップル電流を低減させる。これにより、はるかに小さいインダクタの値を使用して同じ出力電流リップルを達成することが可能となる。設計されたインダクタンス値を低減させることにより、変換器のサイズおよび体積のさらなる低減が可能となる。

体積の純減により、高入力電圧を有するこの変圧器ベースのＤＣ−ＤＣ変換器は、空間効率の点で、変圧器を有していないが、低入力電圧でのみ動作することができる従来の降圧変換器と比べて競争力があると認められる。加えて、変圧器の一次側および二次側のスイッチの相対的なタイミングは、一次スイッチおよび二次スイッチの両方が同時にオンになるように定義され、結果として変圧器フェライト内に相当量のエネルギー貯蔵をもたらさず、より小さなフェライト体積により第３の空間節約を可能にする。

説明されるＤＣ−ＤＣ電力変換器は、性能利点を提供する。変圧器とインダクタとの間の磁気フラックスの結合の結果、変換器入力の出力電圧に対するある特定の比での動作は、出力電流に理想的にはゼロのリップルを有することをもたらす。リップルは、動作点を中心とした出力電圧の範囲内ではゼロではないが、非常に低い場合がある。負荷容量の所与の量については、変換器の出力リップル電流が低ければ低いほど、プロセッサ負荷に見られる電圧ノイズが低くなる。より小さいインダクタの値から生じる別の利点は、負荷電流過渡または出力負荷の変化に対する改善された（すなわち、減少された）変換器の時間応答である。

ＤＣ−ＤＣ変換器の入力電圧の出力電圧に対する特定の比に磁気リラクタンスが最適化されている場合、磁気構造の体積および出力インダクタのリップル電流は最小限に抑えられる。

図１は、変圧器電極とインダクタ電極との間に部分的に結合された磁気フラックス経路を提供する３つの電極の磁気コアを含む、磁気および電気回路として組み入れられたＤＣ−ＤＣ電力変換器１００の一実施形態を示す。図１の電力変換器１００は、変圧器一次、変圧器二次、およびインダクタ電気巻線を有し、アクティブ・クランプ方式のフォワード変換器構成要素および巻線に接続された電気回路をさらに含むものとして磁気コアを示す。特に、図１は、結合された出力インダクタに加えて、高位側のリセットを有するアクティブ・クランプ方式のフォワード変換器を備える外部の構成要素を含む３つのレッグを有する磁気回路の描写を示す。回路は、第１の電力供給ライン１０１を提供し、第２の接地ライン１０３に接続された一次電圧ソース１０２を含んで示される。電力供給ライン１０１に接続されているのは、アクティブ・クランプ方式のリセット・コンデンサ１０６の片側の端部であり、反対側の端部は、アクティブ・クランプ方式のリセット・スイッチとして機能する第１のＭＯＳＦＥＴスイッチ１０４の第１の端子（例えば、ドレインまたはソース）と直列に接続されている。第１のＭＯＳＦＥＴスイッチ１０４の第２の端子（例えば、ソースまたはドレイン）は、主一次スイッチとして機能する第２のＭＯＳＦＥＴスイッチ１１４の第１の端子に接続されている。ＭＯＳＦＥＴスイッチ１１４の第２の端子は、接地ライン１０３に接続されている。

第１のＭＯＳＦＥＴスイッチ１０４および第２のＭＯＳＦＥＴスイッチ１１４の各ゲートは、可変デューティ・サイクルのパルス変調された電圧ソース（図示せず）から、パルス変調された信号を受信するための電気接続部を含む。タイミングが合わせられた作動により、ＭＯＳＦＥＴスイッチ１０４、１１４は、一次巻線電流Ｉ＿ｐｒｉｍａｒｙの流れを提供する。

電力変換器は、高い透磁率を有する材料、例えば、鉄、ニッケル、およびコバルト、もしくはこれらの合金またはこれらのすべてなどの強磁性材料から形成された磁気コア１１０を含む。磁気コア１１０は、３つの部分またはレッグ１１０Ａ、１１０Ｂ、１１０Ｃを有し、各レッグは、それぞれのレッグ内に特定の磁気リラクタンスを作り出すそれぞれの分離用隙部１１１Ａ、１１１Ｂ、１１１Ｃを有する。レッグ１１０Ａは、導電巻線を有していない磁気コア・レッグであり、レッグ１１０Ｂは、変圧器レッグであり、レッグ１１０Ｃは、インダクタ・レッグであり、各レッグは、定義された磁気リラクタンスを有する。巻線なしのレッグ１１０Ａおよびインダクタ・レッグ１１０Ｃのリラクタンス比は、変圧器レッグ１１０Ｂを通る磁気フラックスのうちのどの程度がレッグ１１０Ａまたは１１０Ｃのいずれかを通って流れるかを決定する。したがって、リラクタンス比は、変圧器とインダクタとの間の磁気結合の量を決定する。これらのリラクタンスを調節することによって、直接結合された磁気フラックス経路、部分的に結合された磁気フラックス経路、または結合されていない磁気フラックス経路を、変圧器レッグ１１０Ｂとインダクタ・レッグ１１０Ｃとの間に提供することができる。

一実施形態では、磁気コア１１０の第２のレッグ１１０Ｂは、示されるように、表面であって、それらの上に一次変圧器巻線１２０が巻線方向に巻回されている、表面を有する変圧器コアとして機能する。一実施形態では、一次巻線１２０の巻線数は、「Ｎｐ」で示される。非限定的な一例において、そこではＮｐは１２個の巻線に等しくてもよい。一次巻線１２０は、ＭＯＳＦＥＴスイッチ１０４、１１４の共通接続端子に接続された片側の端子１１５と、電力供給ライン１０１に接続された第２の端子１１７とを含む。図１に示されるように、一次巻線は、第２のレッグ１１０Ｂの第１の部分の周りに巻回されている。一次巻線１２０を通って一次巻線電流Ｉ＿ｐｒｉｍａｒｙが流れ、一次巻線電流Ｉ＿ｐｒｉｍａｒｙは、タイミング・サイクルの第１の部分であって、その第１の部分の間にオンにされて作動される一次主ＭＯＳＦＥＴスイッチ１１４を通って変圧器一次端子１１５が接地ライン１０３に接続される、タイミング・サイクルの第１の部分の間に電圧が印加されるときに増加し、サイクルの第２の部分であって、タイミング・サイクルの第２の部分の間にオンにされて作動されるときに、一次リセットＭＯＳＦＥＴスイッチ１０４を通って変圧器一次端子１１５がリセット・コンデンサ１０６に接続される、サイクルの第２の部分の間に減少する。

一実施形態では、第２のレッグ１１０Ｂの別の部分は、表面であって、それらの上に二次変圧器巻線１５０が巻回されている、表面を含む。一実施形態では、巻線１５０の巻線数は、「Ｎｓ」で示される。図１に示されるように、二次巻線１５０は、二次レッグ１１０Ｂの第２の部分の表面の周りに１回転（すなわち、Ｎ＝１）巻回された第１の部分を有する単一のワイヤである。代替的に、Ｎは１超であり得ることが理解される。二次巻線１５０の導電ワイヤ端部１５０Ａは、二次巻線１５０への電流ソースとして機能し、二次側主スイッチとして機能する第３のＭＯＳＦＥＴスイッチ１１６の端子（ソースまたはドレイン）に電気接続されている。第３のＭＯＳＦＥＴスイッチ１１６は、接地ライン１０３に接続された第２の端子を含み、二次巻線電流Ｉ＿ｓｅｃｏｎｄａｒｙを供給するように適合されている。

二次巻線１５０の導電ワイヤ端部１５０Ｂは、変圧器二次巻線１５０の電流シンクおよびインダクタ巻線１５０’の電流ソースの両方として機能する。導電ワイヤ端部１５０Ｂは、二次側サーキュレータ・スイッチとして機能する第４のＭＯＳＦＥＴスイッチ１０８の端子（ソースまたはドレイン）に電気接続されている。第４のＭＯＳＦＥＴスイッチ１０８は、接地ライン１０３に接続された第２の端子を含む。非限定的な一実施形態では、図１に示されるように、二次側構成要素のスイッチ１１６、スイッチ１０８、コンデンサ１１２、および負荷は、非絶縁様式で、一次側構成要素の電圧ソース１０２およびスイッチ１１４と同じ接地ライン１０３に接続している。代替の絶縁された実施形態では、これらの二次側構成要素を、一次接地ライン１０３とは異なるであろう二次接地に接続することができる。絶縁された実施形態では、レベル・シフト回路または絶縁回路がスイッチングＦＥＴスイッチ１０４、１１４、１１６、および１０８のゲートに供給するタイミング論理のために必要であるかもしれないが、ＤＣ−ＤＣ変換器は、同等の様式で機能するであろう。

ＭＯＳＦＥＴスイッチ１１６、１０８の各ゲート端子は各々、電気接続されて、可変デューティ・サイクルのパルス変調された電圧ソース（図示せず）から、パルス変調された信号を受信する。タイミングが合わせられた作動により、ＭＯＳＦＥＴスイッチ１１６、１０８は、インダクタ巻線１５０’を、ＦＥＴスイッチ１１６がオンのときに変圧器二次導電ワイヤ端部１５０Ａを通って接地ライン１０３に接続するか、またはＦＥＴスイッチ１０８がオンのときに接地ライン１０３に直接接続する。変圧器を通ってエネルギーが転送される、すなわち、ＭＯＳＦＥＴスイッチ１１６および１１４が両方とも同時にオンにされると、インダクタ巻線構造は、電圧ソース１０２から変圧器を通って出力電流を負荷に伝達する。スイッチング・サイクルの第２の部分の間のスイッチング・サイクルのリセット・サーキュレータの位相の間に、スイッチ１１４、１１６がオフであると、スイッチ１０４、１０８が同時にオンにされ、信号スイッチ１１６（または同等のダイオード）は、二次、すなわち二次巻線構造を通ってスイッチ１１６を通る電流の逆転を防止する（すなわち、Ｉ＿ｓｅｃｏｎｄａｒｙ電流は逆流することはない）。スイッチング・サイクルのこの第２のリセット・サーキュレータの位相の間に、インダクタのみが電流を出力負荷に伝達し、電圧ソース１０２および変圧器は関与せず、電流はサーキュレータ・スイッチ１０８、インダクタ、および負荷を通って循環する。

図１の電力変換器１００では、磁気コアの第３のレッグ１１０Ｃまたはインダクタ・レッグが、上に巻回されたインダクタ巻線を有する磁気結合された出力インダクタを形成する。一実施形態では、インダクタ巻線は、レッグ１１０Ｃの周りに１回転（Ｎ＝１）だけ巻回されているが、代替的に、Ｎは１超であり得ることが理解される。

図１にさらに示されるように、磁気コア１１０のインダクタ・レッグ１１０Ｃの周りの単一のインダクタ巻線１５０’は、延在する導電ワイヤ部分１５０Ｂ、１５０Ｃを含む。

巻線１５０’の単一のワイヤの導電レッグワイヤ１５０Ｃは、出力電流リップルをフィルタリングし、得られたｄｃ電圧リップルを負荷の両端で低減させるために使用される出力コンデンサ１１２の第１の端子に電気接続された部分を含む。出力コンデンサ１１２の第２の端子は、接地に接続している。

図２は、図１に示されるように３つのレッグ１１０Ａ、１１０Ｂ、および１１０Ｃを有する磁気コア１１０の磁気リラクタンス・モデル２００を示す。図２に示されるリラクタンス・モデル２００は、３つの巻線、すなわちレッグ・コア部分１１０Ｂを通る一次巻線起磁力（ＭＭＦ：Ｍａｇｎｅｔｏｍｏｔｉｖｅ Ｆｏｒｃｅ）２１０、レッグ・コア部分１１０Ｂを通る二次巻線ＭＭＦ２１２、レッグ・コア部分１１０Ｃを通るインダクタ巻線ＭＭＦ２０８の各々によって生成されるＭＭＦをモデル化する。各巻線からのＭＭＦは、周りを巻線が通過するレッグ内の巻線によって誘起されるフラックスに直接比例する。図２に示されるリラクタンス・モデル２００はまた、巻線なしの磁気コア・レッグ１１０Ａ内の（磁気の抵抗値を提供する）リラクタンス２０２、変圧器磁気コア・レッグ１１０Ｂのリラクタンス２０４、および出力インダクタ磁気コア・レッグ１１０Ｃのリラクタンス２０６をモデル化する。リラクタンスは、各磁気コア・レッグを通るフラックスの流れに対する「抵抗」であり、主に、それぞれのフェライト・コア・レッグ１１０Ａ、１１０Ｂ、１１０Ｃ内のそれぞれの磁気コア空隙部１１１Ａ、１１１Ｂ、１１１Ｃと、各隙部の平面内のフェライトの断面積とによって決定される。したがって、図２は、巻線なしのコア・レッグ１１０Ａおよびインダクタ・コア・レッグ１１０Ｃの相対的な隙部がこれらのレッグの相対的なリラクタンスをどのように決定し、それによって変圧器レッグ１１０Ｂからのフラックスがレッグ１１０Ａと１１０Ｃとの間でどのように分割するかを決定するかを示す。変圧器レッグ１１０Ｂ内の所与のフラックスについて、リラクタンス比２０６対２０２は、この変圧器レッグ・フラックスのどれくらいの割合がインダクタ・レッグに流れ込むかを決定する。公知のように、フェライト・コア・レッグ内の変化する磁気フラックスは、そのレッグの周りの電気巻線内に起電力（ＥＭＦ：ＥｌｅｃｔｒｏＭｏｔｉｖｅ Ｆｏｒｃｅ）を作り出すであろう。（ファラデーの法則からの）関係は、ｄφ／ｄｔ＝ＥＭＦ／Ｎであり、式中、φは磁気フラックスであり、ＥＭＦは巻線の両端の電圧として現れる。変圧器レッグを通るフラックスの変化とインダクタ・レッグを通るフラックスの変化との比は、変圧器二次巻線の両端に誘起される電圧とインダクタ巻線の両端に現れる電圧との比に比例するであろう。このようにして、コア・レッグ隙部を設定すると、変圧器二次巻線の両端に誘起される相対的な電圧がインダクタ巻線の両端に誘起される電圧に設定されるであろう。

一実施形態では、インダクタ・レッグ１１０Ｃの磁気ｒｅｌｕｃｔａｎｃｅ ｉｎｄｕｃｔｏｒ２０６と外側のレッグ１１０Ａのｒｅｌｕｃｔａｎｃｅｏｕｔｅｒ２０２との関係がデューティ・サイクルに対して特定の関係を有する場合、出力電流Ｉ＿ｏｕｔは、ゼロのｄＩｏｕｔ／ｄｔ、すなわちリップル電流なし、を有し得る。各レッグ内の特定のリラクタンスならびにフラックスの流れの割合および流れ方向の設計は、変圧器とインダクタとの間の磁気結合の所望の量の割合を達成するようなものである。変圧器とインダクタとの間の磁気結合の所望の量の割合は、すなわち各レッグ全体の設計されたフラックスの方向およびフラックスの大きさに基づいて、インダクタンス、形状因子、およびノイズの低減を達成する。

より具体的には、インダクタ・レッグ１１０Ｃと「巻線なし」レッグ１１０Ａとのリラクタンス比が、インダクタ・レッグ１１０Ｃおよび「巻線なし」レッグ１１０Ａ内を流れる変圧器レッグ・フラックスの割合を決定する。この比は、変化するフラックスが変圧器二次巻線およびインダクタ巻線の両端に誘起する相対的な電圧を決定し、それによってインダクタの両端に印加される正味電圧を決定する。インダクタの両端に印加される正味電圧により、インダクタ電流がどの程度変化するが決定され、その結果、出力インダクタ内のリップル電流が決定される。図２に示されるコアのリラクタンス・モデルに示される矢印はまた、巻線の両端の電圧に対する磁気フラックスの方向の変化を示し得る。例えば、デューティ・サイクルの主（第１の）部分における一次スイッチ１１４の作動中の一次巻線の両端へのＶｉｎ電圧の印加は、変圧器一次を通る電流を増加させ、図２に示される実線矢印によって示されるような磁気フラックスの変化をもたらす。二次側サーキュレータ・スイッチ１０８が作動され、負のリセット・コンデンサ電圧が一次巻線の両端に印加された状態のサイクルの残りのリセットまたはサーキュレータの部分の間に、正味一次巻線電圧の反対の極性が変圧器一次を通る電流を減少させ、図２に示されるように各レッグにおいて破線矢印によって示される方向の磁気フラックスの増加をもたらす（ＥＭＦ極性が変化する）。

一実施形態では、図３の等価回路図を考慮して、一次主ＦＥＴスイッチ３１４および二次主ＦＥＴスイッチ３１６がオンであるスイッチング・サイクルの主部分の間に、変化するフラックスにより、変圧器レッグ１１０Ｂは、第１の極性の対応する起電力（ＥＭＦ：ｅｌｅｃｔｒｏｍｏｔｉｖｅ ｆｏｒｃｅ）を発生させ、部分的に磁気結合されたインダクタ１１０Ｃレッグ内ではそこに、一次変圧器、出力インダクタを通して電力を負荷に伝達するときに出力負荷に入る出力電流リップルを最小限に抑えるように一緒に設計されている第２の反対極性の対応するＥＭＦが生成される。変圧器の一次側および二次側のスイッチ３１４、３１６の相対的なタイミングは、一次主スイッチおよび二次主スイッチの両方を同時にオンにし、変圧器コア内の共振エネルギー貯蔵を回避するように定義される。

所与の入力電圧における特定の出力電圧に対する変圧器巻数比および動作デューティ・サイクルを考慮すると、共通磁気コアの変圧器、インダクタ、および巻線なしのレッグの磁気リラクタンスを、指定された出力電圧における最小出力電流リップル用に設計することができる。

図２に示される磁気回路を考慮し、スイッチ１０４、１０８、１１４、１１６のタイミングが合わせられた作動に従って動作している間、電池と同様の仕方で作用し、出力インダクタ３１９の両端に起電力（ＥＭＦ：ｅｌｅｃｔｒｏｍｏｔｉｖｅ ｆｏｒｃｅ）を提供する、フェライト・コアの第３のレッグ１１０Ｃ内に変化する磁気フラックスが誘起される。二次巻線３５０の両端のＥＭＦが設計された電圧にあり、インダクタ３１９の両端のＥＭＦが反対の電圧を提供するとき、そのうえ直列のこれら２つの電圧の合計が出力電圧Ｖｏｕｔに等しいとき、出力インダクタ３１９の両端に正味電圧は存在せず、インダクタを通る電流は変化せず、出力電流リップルは存在しない。平均Ｖｏｕｔが正味誘起ＥＭＦの合計と異なるようにデューティ・サイクルが調節される場合、電流リップルはゼロではない。しかしながら、示される構成では、変圧器二次ＥＭＦおよびインダクタＥＭＦの反対の極性３５９Ａおよび３５９Ｂは、磁気結合がない状況と比較して、依然としてリップル電流を低減するであろう。

つまり、各磁気コア・レッグ（フラックス経路）のリラクタンスと、サイクルの一部の間に各経路内に変化する磁気フラックスを誘起する一次スイッチおよび二次スイッチのデューティ・サイクルとが最適に選択されると、図３の磁気構成要素の両端の正味誘起電圧は、サイクル中の毎回の負荷の電圧Ｖｏｕｔと一致するであろう。これらの一連の条件下では、電圧は結合インダクタを駆動せず、そのためゼロの出力電流リップルをもたらす。

一例として、レッグ１１０Ａ内のリラクタンス２０２の、レッグ１１０Ｃ内のリラクタンス２０６に対する比は、３：１であり得る。これは、四（４）ボルトが変圧器二次巻線３５０の両端に作り出される場合（例えば、４８Ｖの一次電圧ソース１０２の電圧、および変圧器における１２：１の一次：二次の巻線比を考慮すると）、これがレッグ１１０Ｂを通る変化するフラックスに比例することを意味する。リラクタンス２０２〜２０６の比を考慮すると、変化するフラックスの３／（３＋１）または３／４がリラクタンス２０６または変圧器レッグ１１０Ｃを通過するであろう。これは、４Ｖ×（３／４）＝３ボルトのインダクタ３１９の両端のＥＭＦに比例し、二次出力巻線３５０の両端に誘起されたＥＭＦとは反対の極性に配向されるであろう。したがって、フラックスの結合および巻線は、インダクタ・レッグの両端に、外部のフォーシング電圧に一致する反対のＥＭＦ（例えば、−３Ｖ）を作り出すため、サイクルの両側（例えば、サイクルの主部分およびリセット部分）の間に出力リップルが低減される。サイクルのリセット／サーキュレータの部分の間に変圧器がオフである場合、スイッチ１０８を通る二次流れに電流が存在し、変圧器を通らず、電圧極性は、例えば、インダクタの両端に作り出される＋１ボルト（ＥＭＦ）の変圧器の両端で逆転されるため、電流がＩ＿ｏｕｔで加速されておらず、したがってリップルはゼロである。

図３は、特に、図１に示される実施形態の結合フラックスの出力インダクタを有する、組み込まれた磁気アクティブ・クランプ方式のフォワード変換器３００の電気略図を示す。直流（ＤＣ：ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ）電源ソースＶｉｎ（例えば、４８Ｖ）は、アクティブ・クランプ方式のリセット・コンデンサ３０６の片側の端部に接続し、一次変圧器巻線３２０の片側の端部にさらに接続された電圧供給ラインを提供する。示されるように、一次変圧器巻線３２０は、磁気コアの変圧器レッグ内でフラックスを発生させるための、３０９として示される巻線極性のものである。残りの磁気コア・レッグ内の磁気リラクタンスにより、この磁気フラックスは、磁気コアのうちのこれらの残りの２つのレッグ間で分割される。一次変圧器巻線３２０の反対側の端部は、作動されると一次変圧器巻線３２０に対して駆動を提供する一次変圧器駆動スイッチ３１４の一端子３１１に接続している。コンデンサ３０６の反対側の端部は、アクティブ・クランプ方式のリセット・スイッチ３０４の一端子に接続しているが、アクティブ・クランプ方式のリセット・スイッチ３０４の他の端子はまた、端子３１１に接続している。

磁気結合された二次変圧器巻線３５０は、一次変圧器巻線３２０と同じ磁気コアの変圧器レッグに巻回されており、主二次同期整流器スイッチ３１６の端子に接続された片側の端部を含む一方、二次変圧器巻線３５０の反対側の端部は、二次リセット同期整流器スイッチ３１４の端子に接続されている。二次変圧器巻線３５０の反対側の端部は、出力コンデンサの両端の出力電圧３２１と、接続された負荷（図示せず）とを提供する、磁気コアの異なる変圧器レッグに巻回されたインダクタ巻線を有する組み込まれた出力インダクタ３１９にさらに接続されている。

図３に示されるように、二次変圧器巻線３５０は、一次巻線３２０の両端の極性３０９の正電圧については、巻線３５０の反対側の端部に対してドット３５９Ａで正である、変圧器巻線３５０の両端で内部に誘起された電圧またはＥＭＦを発生させるための３５９Ａとして示される巻線極性のものである。一方、組み込まれた（結合された）出力インダクタ３１９は、インダクタ３１９の巻線の反対側の端部に対してドット３５９Ｂで正電圧を発生させる、３５９Ｂで示される巻線極性のものである。これらの対向する巻線極性３５９Ａ、３５９Ｂは、図２のリラクタンス比によって決定されたＥＭＦの相対的な大きさと一緒になって、特定の最適な出力電圧３２１で出力電流リップルを実質的にゼロまで低減する。

記載されるように、設計されたフェライト・コア・レッグのリラクタンス比は、１つの特定の最適な出力電圧でほぼゼロの出力電流リップルをもたらすであろう。所与の入力電圧および設計された変圧器巻数比については、一次巻線構造の両端に印加された周期的に切り替えられる入力電圧信号の動作デューティ・サイクルを、広範囲の出力電圧を得るように調節することができる。デューティ・サイクルを調節して、設計されたリラクタンスによって決定された最適な出力電圧を提供する場合、インダクタを通る電流リップルはゼロに近づくであろう。デューティ・サイクルおよびこの最適点を中心とする出力電圧の範囲については、出力電流リップルは、図４のように、リップルが変圧器とインダクタと間に磁気結合がない場合の出力インダクタンスと同じ値であったであろうものよりも低くとどまるであろう。一実施形態では、プログラム可能なデジタル・パルス信号発生器（図示せず）は、主一次スイッチ３１４のゲートのタイミングが合わせられた作動を制御するためのデューティ・サイクル「Ｄ」において、すなわちＶｉｎ入力電圧が一次入力巻線の両端に印加されるオンタイムをデューティが指す場合、主一次駆動スイッチ３１４のゲート端子への入力に対して制御作動信号を発生させる。この同じデジタル制御作動信号「Ｄ」はまた、二次側主スイッチ３１６のゲートのタイミングが合わせられた作動（すなわち、オンにすることを）を同時に制御する。

図６Ａは、主一次スイッチ３１４および二次同期整流器または二次主スイッチ３１６の入力に同時に印加され得る、デューティ・サイクル「Ｄ」のパルス変調されたデジタル・ゲート制御信号５０１の一例を示す。

同様に、プログラム可能なデジタル・パルス信号発生器（図示せず）は、アクティブ・クランプ方式のリセット・スイッチ３０４のゲートのタイミングが合わせられた作動を制御するための相補的な（１８０°位相外れ）デューティ・サイクル「１−Ｄ」において、アクティブ・クランプ方式のリセット・スイッチ３０４のゲート端子への入力に対して制御作動信号を発生させる。この同じデジタル制御作動信号はまた、二次側サーキュレータ・スイッチ３０８のゲートのタイミングが合わせられた作動（すなわち、オンにすること）を同時に制御する。

図６Ｂは、アクティブ・クランプ方式のリセット・スイッチ３０４のゲートのタイミングが合わせられた作動を同時に制御するため、および同様に二次側サーキュレータ・スイッチ３０８のゲートのタイミングが合わせられた作動を制御するための相補的なデューティ・サイクル「１−Ｄ」のパルス変調されたデジタル・ゲート制御信号５０２の一例を示す。

非限定的な一実装例では、パルス変調されたゲート作動信号Ｄおよび１−Ｄのスイッチング周波数は約３５０ｋＨｚである。しかしながら、スイッチング周波数は、１００ｋＨｚ〜４００ＫＨｚに及び得る。得られるＤＣ−ＤＣ変換器の設計をさらにコンパクト化するために、この動作スイッチング周波数は、１０ＭＨｚ〜１００ＭＨｚ以上に及ぶ。デューティ・サイクルＤは、１０％〜５０％に及び得る。しかしながら、ＭＯＳＦＥＴトランジスタ・スイッチ３０４、３０８、３１４、３１６のスイッチング能力に依存して、デューティ・サイクルの範囲を１％〜９９％の間で増加させることができる。得られる磁気結合は、逆転が達成されるようなものである。すなわち、電流リップルの極性は、デューティ・サイクルが調節されるにつれて逆転する、すなわち、電流リップルは、設計された最適な出力電圧でゼロに近づく。一実施形態では、ゲート作動信号Ｄおよび１−Ｄの選択されたオンタイム／オフタイムは、接続された負荷で１．０＋／−０．１ボルトの出力を達成するようなものである。４８Ｖｉｎ入力で、一例の一次巻線／二次巻線の比Ｎｓ：Ｎｐが１：１２であると考慮すると、二次巻線出力の電圧は、約４ボルト（例えば、４８ボルト入力の１／１２）であり得る。このように、一実施形態では、２５％のデューティ・サイクルを考慮すると、すなわち、パルス変調された信号Ｄのオンタイムは、結合インダクタの出力電圧を、取り付けられた負荷を駆動させるのに利用可能な出力コンデンサ１１２における電圧である約１．０ボルトに低減する信号Ｄの周期長の１／４であってもよい。

定常状態では、デューティ・サイクルＤにおける一次主スイッチ３１４／二次主スイッチ３１６のゲート作動、およびデューティ・サイクル１−Ｄにおけるリセット・スイッチ３０４／サーキュレータ・スイッチ３０８のゲート作動のタイミングの繰り返しパターンについては、電圧がリセット・コンデンサ３０６の両端に蓄積され、これにより一次電流が、サイクルの終了時までに、サイクルの開始時における一次電流の開始時の値まで引き下げられるであろう。変圧器の磁化電流である一次電流の部分は、サイクル毎、開始時にゼロに復帰するであろう。正味磁気フラックスは、蓄積されないであろう（すなわち、残留フラックスは保存されない）。一次主ＦＥＴスイッチ３１４および二次主ＦＥＴスイッチ３１６がオンであるサイクルの部分の間にエネルギーが変圧器を通過するとき、一次巻線３０９を通る電流のこの「負荷」構成要素によって誘起されるフラックスは、二次巻線３５０を通る電流のこの「負荷」構成要素によって誘起されるフラックスと正確に相殺される。入力から負荷へ転送されるエネルギーの量は、フェライト・コア内の共振エネルギー貯蔵に依存しないため、よりコンパクトなフェライト設計が可能になる。

図４は、出力インダクタが別個（分離）の磁気結合されていない出力インダクタ３１７である点で図３の変換器３００とは異なるアクティブ・クランプ方式のフォワードＤＣ−ＤＣ変換器３００’のさらなる実施形態の概略図を示す。所与の平均出力電圧を達成するように、スイッチ３０４、３０８、３１４、３１６のゲート作動信号のタイミングならびに変換器３００（図３）および３００’（図４）の両方の動作は同じである。しかしながら、出力電流リップルは、任意の有限の負荷インピーダンスおよび任意のゼロではない平均負荷電流Ｉｏｕｔに対してゼロにはならないであろう。出力インダクタ３１７の両端に内部に誘起されたＥＭＦがない状態で、Ｉｏｕｔは、主ＦＥＴスイッチ３１４および３１６がオンであり、変圧器二次巻線３５０の両端の誘起された電圧が平均出力電圧Ｖｏｕｔよりも大きいサイクルの主部分の間に増加するであろう。この場合、出力インダクタ３１７の両端に印加された正の外部電圧が存在し、出力電流Ｉｏｕｔは、増加するであろう。同様に、サイクルのサーキュレータの部分の間では、出力インダクタ３１７の両端に、内部に誘起されたＥＭＦは存在せず、出力インダクタは、その両端に印加された負の外部電圧を有し、出力電流Ｉｏｕｔは、減少するであろう。

図１に戻ると、定常状態の動作では、出力コンデンサ１１２は、一次変圧器巻線１２０の両端のボルト秒を平衡化するための電圧であるであろう。電力変換器回路１００の出力電圧は、Ｖｏｕｔ＝Ｖｉｎ×Ｎｓ／Ｎｐ×デューティであり、式中、Ｎｓは、磁気コア１１０の第２のレッグの周りに構成された二次巻線の数であり、Ｎｐは、この同じレッグの周りの一次巻線の数であり、デューティは、デューティ・サイクルである。

一次巻線の両端で平均ゼロ・ボルトを達成するためには、リセット・コンデンサ１０６の電圧は、以下のようになるであろう。
Ｖｉｎ×ｄｕｔｙ＝Ｖｃａｐ×（１−デューティ）
Ｖｃａｐ＝（Ｖｉｎ×デューティ）／（１−デューティ）

式中、デューティ「Ｄ」は、入力電圧が一次入力巻線の両端に印加されるオンタイムを指す。

二次スイッチ１１６、１０８は、出力電圧巻線を整流する。Ｖｉｎ×Ｎｓ／Ｎｐが二次の両端に印加される「オン」タイムの間、例えば、一次スイッチ１１４に印加されるデューティＤのオンタイムの間に、スイッチ１１６は同時にオンにされ、スイッチ１０８はオフされる。サイクルのこの部分では、変圧器巻線電流は、図１に示されるように、接続された負荷に流れる。図６Ｂに示される１−Ｄゲート制御信号の「オン」タイムに対応する、図６ＡのＤゲート制御信号５０１のオフタイムの間に、コンデンサ１０６の両端の電圧は、スイッチ１０４がオンにされ、スイッチ１１６がオフにされ、スイッチ１０８がオンにされている状態で、一次巻線の両端に印加される。

出力電圧は、インダクタ巻線の両端に印加される電圧の時間平均である。

ＤＣ−ＤＣ変換器の出力インダクタからの電流リップルがゼロではない動作点において、図１の出力コンデンサ１１２は、インダクタ電流をフィルタして、ＬＣフィルタの低いパス性質によって負荷に供給されるより安定したＤＣ電流を達成する。

変圧器コアの二次レッグとインダクタ・レッグとの間の磁気結合は、変圧器二次巻線３５０によって出力インダクタ３１９の外部に印加された電圧とは反対の極性であるインダクタの両端で内部ＥＭＦを誘起するように機能する。したがって、この磁気結合は、インダクタを通って、変化する電流を誘起している正味電圧差を低減し、それによって出力電流リップルを低減する。

一実施形態では、出力電流リップルが最小限に抑えられるであろう出力電圧を設定するために、図１〜図３の電力変換器回路を調節することができる。かかる一実施形態では、各レッグ内の磁気リラクタンスの構成、例えば、各レッグを通るフラックスの割合を制御するように磁気コア・レッグ領域を設計し、図１に示される各磁気コア・レッグ１１０Ａ〜１１０Ｃ内の隙部のサイズを調節することは、出力電流リップルが理想的にはゼロになる出力電圧を調節するであろう。次いで、ＦＥＴゲートがオンとオフとで切り替えられるデューティ・サイクルを調節することによって、出力電圧点がこの最適点を中心として上下に移動することがある。リップルは、出力電圧の設定点が最適な最小リップル出力電圧よりも大きくなるかまたは小さくなるにつれて増加するであろう。しかしながら、出力電流リップルは、変圧器とインダクタとの間に磁気結合が存在しない場合よりも小さくとどまるであろう。

図７は、図１〜図３のＤＣ−ＤＣ電力変換器回路の動作の一例を示すタイミング図６００であり、一次主ＦＥＴスイッチ１１４または３１４の両端で切り替えられた一次リセット電圧６０５に対してプロットされた結合インダクタ出力電流６０２を示す。これは、一次変圧器巻線端子であって、そこから電流Ｉ＿ｐｒｉｍａｒｙが出る、一次変圧器巻線端子に印加された電圧である、ワイヤ端子１１５における電圧である。図７に示されるように、一次変圧器スイッチがオンであるスイッチング・デューティ・サイクルＤの連続するオンタイムの部分６１０Ａ、６１０Ｂ、６１０Ｃなどの間に、インダクタ電流６０２は、変圧器二次からインダクタを通って、接続された負荷に流れ、インダクタ電流は、ほぼ平坦であるかまたは緩徐に減少している。

アクティブ・リセット・コンデンサが一次巻線の両端に電圧を提供し、主変圧器の一次スイッチおよび二次スイッチがオフであるスイッチング・デューティ・サイクル１−Ｄの連続するタイミングの部分６１２Ａ、６１２Ｂなどの間に、インダクタ電流は、接地からインダクタを通って負荷に流れる。インダクタ電流を減少させる代わりに、リップル電流６０２の極性が反転する、すなわち、わずかな上昇６１５で示される。したがって、二次巻線における入力電圧を考慮すると、ループの周りのフラックス誘起の電圧により、すなわちインダクタ誘起の電圧により、反対の電圧が発生する。タイミングおよび磁気リラクタンスの理想的な条件下では、インダクタ電流６０２の出力電流リップルはゼロであることになる。しかしながら、示される例では、リップル電流は、磁気結合がゼロで発生するであろう極性と比較して逆転された極性を有する小さなゼロではない大きさを示す。出力電流リップルは、磁気結合がゼロの場合よりもはるかに小さい。つまり、一実施形態では、デューティ・サイクルが調節されるにつれて、出力電流リップルの極性は逆転し、出力電流リップルは、設計された出力電圧でゼロに近づく。

図５は、電力変換器回路４００の組み込みの３つの電極の磁気コア、４つのＦＥＴ、およびリセット・コンデンサがプリント回路基板上にいかに配置され得るかを示す俯瞰図である。図５の視野に示されるように、組み込まれた磁気フォワード変換器は、一次電圧ソース１０２、アクティブ・クランプ方式のリセット・スイッチ１０４、アクティブ・クランプ方式のリセット・コンデンサ１０６、主二次同期整流器スイッチ１０８、磁気コア１１０、ｄｃ電圧に出力電流リップルをフィルタリングするために使用される出力コンデンサ１１２、主一次スイッチ１１４、および二次リセット同期整流器スイッチ１１６を含む。一次変圧器巻線１２０および二次巻線１５０が示されており、プリント回路基板の層から形成された平面銅構造で実装され得る。この実施形態では、二次変圧器巻線１５０およびインダクタ巻線１５０’は、平面プリント回路基板の銅層上に平面配向で形成されている。さらに、示されていないが、導電損失を低減するために、１つ以上の分離している導電要素を回路基板内の電流経路と並列または直列に配置することができる。

図８Ａおよび図８Ｂはそれぞれ、示されるように、変圧器レッグ１１０Ｂとインダクタ・レッグ（電極）１１０Ｃとの間に部分的な磁気結合を提供する組み込まれた磁気フェライト磁気コア７１０に対応するＤＣ−ＤＣ電力変換器回路７００の物理的なレイアウトおよび構造の一実施形態のそれぞれの三次元図を示す。記載されるように、出力電流リップルを低減するように機能する、本明細書において上記に説明される適切な変圧器二次巻線対インダクタ巻線の極性は、磁気結合ゆえに可能であるインダクタの値の大幅な低減を与え、巻線極性を補正する。図８Ａでは、これは、二次サーキュレータＭＯＳＦＥＴスイッチ１０８への接続のための（隙部１１１を有する二分割構造として図１に関して本明細書において説明される）フェライト磁気コア７１０の周りに、図８Ａにおいて重ねて示される変圧器二次巻線１５０およびインダクタ巻線１５０’の共通接続導電ワイヤ端部１５０Ｂにより、プリント回路基板７１５上での空間節約に等しい。図８Ａに示されるように、導電巻線１５０および１５０’は、共通接続ワイヤ端部１５０Ｂを通ってプリント回路基板（ＰＣＢ：ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）の一部で、二次側サーキュレータ・スイッチとして機能する第４のＭＯＳＦＥＴスイッチ１０８の端子に電気接続されている。この結合された接続部は、プリント回路基板内の共通磁気構造の変圧器電極とインダクタ電極との間を通過するプリント回路基板トレースの共通部分として組み入れられている。低電流リップルを達成するために大きなインダクタが必要ないため、変圧器およびフェライトの体積を縮小することができ、プリント回路基板（ＰＣＢ：ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）７１５上の平面磁気構造としての実装を考慮すると、インダクタ巻線１５０’を、図８Ｂに示されるように、回路基板の外部に接続された単一の低抵抗低インダクタンス・ワイヤとして物理的に実装される出力負荷点（ワイヤ）１５０Ｃに接続することができる。図８Ｂでは、この低抵抗出力ワイヤ１５０Ｃは、ＰＣＢの外周端面７５０に露出した導電巻線接触部から上に、および変圧器フェライト磁気コア７１０の上部側から延在するワイヤ接触部分１５２を含み、湾曲部分１５３と、磁気コア７１０の一部の上に延在するさらなる低抵抗部分１５４とを含む。ワイヤ１５０Ｃは、コアに向かって内側に戻って湾曲する湾曲部分１５５をさらに含み、最終的に負荷に接続するために２つの形成されたＭＯＳＦＥＴスイッチ１１６、１０８上に延在する低抵抗出力接触部分１５６をさら含む。一実施形態では、材料の非導電層は、スイッチ１１６、１０８の表面に接触するのを回避するために、ワイヤ部分１５６の背面を分離することができる。一実施形態では、部分１５６は、スイッチ１１６、１０８の表面に接触し、熱をスイッチ１１６、１０８から引き離すための熱接触を提供することができる。一実施形態では、このワイヤ１５０Ｃは、「幅の広い」上面金属フットを有する共通導電ワイヤ・トレースとして形成され、磁気電力変換器回路の体積をさらに縮小することを可能にするコンパクトな低抵抗構造において出力電流を負荷に供給する低出力抵抗コネクタを提供する。

図１〜図５のＤＣ−ＤＣ電力変換器は、結合された変圧器およびインダクタの磁場が変換器の出力インダクタのリップル電流を低減するように、相互インダクタンスおよび巻線極性を有する組み込まれた変圧器および結合インダクタを含む。これは、小さなインダクタンス値のみが出力フィルタリング用に必要とされるように、電流リップルに関する限り（但し、ステップ応答に関する限りではない）、インダクタの値を効果的に増幅させる。設計されたインダクタンス値を低減させることにより、変換器のサイズおよび体積のさらなる低減が可能となり、その形状因子を減少させる。体積の純減により、高入力電圧を有するこの変圧器ベースのＤＣ−ＤＣ変換器は、空間効率の点で、変圧器を有していないが、低入力電圧でのみ動作することができる従来の降圧変換器と比べて競争力があると認められる。

加えて、一次主スイッチおよび二次主スイッチの両方が同時にオンになるように変圧器スイッチのタイミング極性を定義すると、変圧器フェライト内には相当量のエネルギー貯蔵は存在せず、より小さなフェライト体積により第３の空間節約が可能となる。

示されていない追加の実施形態では、追加の一次変圧器、二次変圧器、および結合された出力インダクタとして機能するための追加の回路接続部および巻線構造を備えた追加のフェライト磁気コア・レッグを有する磁気コア１１０を提供することができることが理解される。

連邦政府による資金提供を受けた研究開発の記載
本発明は、米国エネルギー省によって授与された契約番号Ｂ６２１０７３の下で政府の支援によってなされた。当該政府は、本発明に対するある特定の権利を有する。

本発明を、特に、その好ましい実施形態に関して示し、説明してきたが、本発明の趣旨および範囲から逸脱することなく、形態および詳細における前述および他の変更がなされ得ることが当業者によって理解されるであろう。したがって、本発明は、説明および例証される正確な形態および詳細に限定されないが、添付の特許請求の範囲の範囲内に含まれることが意図される。

２００ リラクタンス・モデル
２０２ リラクタンス
２０４ リラクタンス
２１０ 一次巻線ＭＭＦ
２１２ 二次巻線ＭＭＦ
２０６ リラクタンス
２０８ インダクタ巻線ＭＭＦ
１１０Ａ レッグ
１１０Ｂ レッグ
１１０Ｃ レッグ

Claims (13)

1. ＤＣ−ＤＣ電力変換器素子のための磁気回路であって、
   共通磁気コア構造であって、前記共通磁気コア構造は、前記磁気コアの第１のレッグ構造に組み込まれた一次巻線構造および二次巻線構造を有する変圧器素子、ならびに前記磁気コアの第２のレッグ構造に組み込まれた出力インダクタ巻線構造を有する出力インダクタ素子を提供し、前記インダクタ巻線構造は、周期的に切り替えられる入力電圧が前記一次巻線構造の両端に印加されると出力電流を負荷に伝達する、共通磁気コア構造と、
   前記二次巻線構造に動作可能に接続され、前記二次巻線構造を通じて電流が逆転するのを防止するようにタイミングが合わされた二次主スイッチ素子であって、前記二次巻線構造は、第１の巻線極性のものであり、前記出力インダクタ巻線構造は、第２の巻線極性のものであり、前記第１の巻線極性および前記第２の巻線極性は、起電力（ＥＭＦ：ｅｌｅｃｔｒｏｍｏｔｉｖｅ ｆｏｒｃｅ）の反対向きに配向された極性を提供して、前記変圧器、前記出力インダクタを通して電力を出力負荷に伝達するときに前記出力負荷に入る出力電流リップルを低減する、二次主スイッチ素子と、を備え、
   前記共通磁気コアは、第３のレッグ構造であって、前記第１のレッグ構造を通って作り出された磁気フラックスが前記第２のレッグ構造を部分的に通過し、前記第３のレッグ構造を部分的に通過することを可能にし、それによって前記第１のレッグ構造と前記第２のレッグ構造との間に部分的に結合された磁気フラックス経路を提供し、前記部分的な磁気結合の大きさは、前記出力電流リップルが最小限に抑えられる出力電圧を決定する、第３のレッグ構造をさらに含む、磁気回路。
2. 前記出力インダクタのコア・レッグ構造のフェライト体積が、低減された前記出力インダクタの値により低減され、低減された変圧器磁気コア構造体積をもたらす、請求項１に記載の磁気回路。
3. 前記低減された出力インダクタの値が、出力負荷の変化に対する出力ステップ応答時間の大幅な減少を許容する、請求項１に記載の磁気回路。
4. 前記変圧器一次巻線、前記二次変圧器巻線、および前記出力インダクタ巻線構造が、平面プリント回路基板の導電層として形成されている、請求項１に記載の磁気回路。
5. 前記変圧器二次巻線構造と前記出力インダクタ巻線構造とが、二次サーキュレータ・スイッチ素子に接続するように組み合わせられ、プリント回路基板トレースの共通部分として組み入れられた前記組み合わせられた接続部が、前記共通磁気コア構造の前記変圧器レッグとインダクタ・レッグとの間を通る、請求項４に記載の磁気回路。
6. 前記出力インダクタ巻線構造から前記回路基板の外部の負荷ポイントまでの物理的な低抵抗導体接続部をさらに備える、請求項４に記載の磁気回路。
7. 前記入力電圧が、わずかなスイッチ・タイミング・サイクルの間に、第１の一次主スイッチ素子を通って前記一次巻線構造の両端に印加され、第２の二次主スイッチ素子が、前記変圧器二次巻線構造と直列に接続され、前記一次主スイッチ素子および前記二次主スイッチ素子のタイミングが、一次主スイッチ素子および二次主スイッチ素子の両方を同時にオンに切り替えられるように設計されたデューティ・サイクルのものであり、前記出力インダクタは、前記一次主スイッチおよび前記二次主スイッチの両方がオンのときに前記わずかなタイミング・サイクルの間に、前記変圧器から前記直列接続された出力インダクタを通って電力が出力負荷に伝達されるように、前記変圧器二次巻線構造に直列でさらに接続され、それによってフェライト磁気コアの前記変圧器レッグにおけるいかなる共振エネルギー貯蔵も排除する、請求項１に記載の磁気回路。
8. 前記フェライト磁気コアの前記変圧器の第１のレッグにおいて前記いかなる共振エネルギー貯蔵も排除することにより、前記共通磁気コア体積を減少させる、請求項７に記載の磁気回路。
9. 前記出力インダクタのコア・レッグ構造のフェライト体積が、低減された前記出力インダクタの値により低減され、低減された変圧器磁気コア構造体積をもたらす、請求項７に記載の磁気回路。
10. 前記低減された出力インダクタの値が、出力負荷の変化に対する出力ステップ応答時間の大幅な減少を許容する、請求項７に記載の磁気回路。
11. 前記変圧器一次巻線、前記二次変圧器巻線、および前記出力インダクタ巻線構造が、平面プリント回路基板の導電層として形成されている、請求項７に記載の磁気回路。
12. 前記変圧器二次巻線構造と前記出力インダクタ巻線構造とが、二次サーキュレータ・スイッチ素子に接続するように組み合わせられ、プリント回路基板トレースの共通部分として組み入れられた前記組み合わせられた接続部が、前記共通磁気コア構造の前記変圧器レッグとインダクタ・レッグとの間を通る、請求項１１に記載の磁気回路。
13. 前記出力インダクタ巻線構造から前記回路基板の外部の負荷ポイントまでの物理的な低抵抗導体接続部をさらに備える、請求項１１に記載の磁気回路。

Images