JP2019083439A - 可変インピーダンス回路、フィルタおよび増幅器 - Google Patents

Abstract

【課題】よりコストが低い可変インピーダンス回路と、この可変インピーダンス回路を用いたフィルタおよび増幅器とを提供する。【解決手段】同一のノードにインピーダンスが異なる複数の容量性回路を、それぞれ複数のスイッチを介して並列に接続し、これら複数のスイッチの導通状態および遮断状態を切り替え可能なインピーダンス切替回路を設ける。ここで、複数のスイッチは、少なくとも１つが他とは異なるオン抵抗を有する。スイッチ側から見たインピーダンスが最小である容量性回路に、オン抵抗が最小であるスイッチを接続する。【選択図】図１

Description

本発明は可変インピーダンス回路と、この可変インピーダンスを用いたフィルタおよび増幅器とに関する。

近年、無線通信のブロードバンド化が進んでおり、無線周波数の不足が問題とされている。ブロードバンド無線通信に必要とされる周波数帯域を一括して確保することが困難であるため、複数の周波数帯域から使用可能な周波数帯域を選んで無線通信に使用する運用が一般的である。このため、無線通信の端末および基地局は、複数の周波数帯域に対応する複数の送受信機を備えている。しかしながら、無線通信に使用される周波数帯域の総数は増加する一方であり、使用する周波数帯域と同じ数の送受信機を備えることは無線通信端末の小型化を妨げるばかりか、コストアップにも繋がる。そこで、一つの無線通信回路で複数の周波数帯域に対応可能な、リコンフィギャラブル無線通信回路を用いて送受信機を構成することが考えられている。

リコンフィギャラブル無線通信回路としては、増幅器の周波数を可変とするものや、フィルタの中心周波数を可変とするものが知られている。例えば、非特許文献１（Ｄｅｓｉｇｎ ａｎｄ Ｆａｂｒｉｃａｔｉｏｎ ｏｆ Ｔｈｒｅｅ−Ｂｉｔ Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ Ｂａｎｄｐａｓｓ Ｆｉｌｔｅｒ Ｕｓｉｎｇ Ｂｒａｎｃｈ−Ｌｉｎｅ Ｔｙｐｅ Ｖａｒｉａｂｌｅ Ｒｅｓｏｎａｔｏｒ）には、ＵＨＦ帯で８つの中心周波数を切り替え可能なリコンフィギャラブルバンドパスフィルタに係る記載が開示されている。このフィルタは４分の１波長伝送線路共振器を２段縦続接続したものである。各共振器は、長さが異なる枝伝送線路が可変インピーダンス回路である。

また、非特許文献２（ＳＨＦ帯３ビットリコンフィギャラブル帯域阻止フィルタ）には、可変インピーダンス回路を用いたリコンフィギャラブル帯域阻止フィルタに係る記載が開示されている。

さらに、非特許文献３（リコンフィギャラブルＢＰＦにおけるＲＦスイッチの寄生素子の影響）には、リコンフィギャラブル帯域阻止フィルタの回路では、スイッチのオン抵抗を十分に小さくする必要性に係る記載が開示されている。これは、オン抵抗が大きければ大きいほど各共振器のＱ値が低下し、したがってフィルタの通過損失が増加するからである。

Ｒｙｏｓｕｋｅ ＫＯＢＡＹＡＳＨＩ， Ｔａｋｕｍｉ ＫＡＴＯ， Ｋａｚｕｈｉｒｏ ＡＺＵＭＡ， Ｙａｓｕｓｈｉ ＹＡＭＡＯ、「Ｄｅｓｉｇｎ ａｎｄ Ｆａｂｒｉｃａｔｉｏｎ ｏｆ Ｔｈｒｅｅ−Ｂｉｔ Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ Ｂａｎｄｐａｓｓ Ｆｉｌｔｅｒ Ｕｓｉｎｇ Ｂｒａｎｃｈ−Ｌｉｎｅ Ｔｙｐｅ Ｖａｒｉａｂｌｅ Ｒｅｓｏｎａｔｏｒ」、ＩＥＩＣＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎｉｃｓ， Ｖｏｌ． Ｅ９８−Ｃ、２０１５年７月発行、ｐｐ． ６３６−６４３ 今井祐介、加田ゆうき、山尾泰、「ＳＨＦ帯３ビットリコンフィギャラブル帯域阻止フィルタ」、電子情報通信学会２０１７大会Ｃ０２−４５、２０１７年３月発行 阿久津直人、山尾泰、「リコンフィギャラブルＢＰＦにおけるＲＦスイッチの寄生素子の影響」、電子情報通信学会２０１７総合大会Ｃ０２−０１、２０１７年３月発行

よりコストが低い可変インピーダンス回路と、この可変インピーダンス回路を用いたフィルタおよび増幅器とを提供する。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施す
るための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。

一実施の形態によれば、可変インピーダンス回路（１）は、入力ノード（１１）と、出力ノード（１２）と、第１中間ノード（１３）と、第２中間ノード（２１）と、インピーダンス切替回路（３０）と、制御回路（５０）とを具備する。ここで、出力ノード（１２）は、入力ノード（１１）に電気的に接続されている。第１中間ノード（１３）は、入力ノード（１２）および出力ノード（１２）の間に電気的に接続されている。第２中間ノード（２１）は、第１中間ノード（１３）に電気的に接続されている。インピーダンス切替回路（３０）は、第２中間ノード（２１）に電気的に接続されている。制御回路（５０）は、インピーダンス切替回路（３０）のインピーダンスを調整する。インピーダンス切替回路（３０）は、複数の容量性回路（３１）と、複数のスイッチ（３２）とを具備する。ここで、複数の容量性回路（３１）は、第２中間ノード（２１）に電気的に、かつ、個別に遮断可能に、かつ、互いに並列に接続されている。複数のスイッチ（３２）は、第２中間ノード（２１）および複数の容量性回路（３１）の間にそれぞれ電気的に接続されている。複数の容量性回路（３１）は、少なくともそのひとつが他とは異なる容量を有する。複数のスイッチ（３２）は、少なくともそのひとつが他とは異なるオン抵抗を有する。複数の容量性回路（３１）のうちで、複数のスイッチ（３２）の側から見て最も小さなインピーダンスを有する容量性回路（３１Ｃ）は、複数のスイッチ（３２）のうちで最も小さいオン抵抗を有するスイッチ（３２Ｃ）を介して中間ノード（２１）に接続されている。制御回路（５０）は、複数のスイッチ（３２）のそれぞれにおける導通状態および遮断状態を個別に切り替えることでインピーダンス切替回路（３０）のインピーダンスを調整する。

前記一実施の形態によれば、可変インピーダンス回路に用いるスイッチのオン抵抗を、そのスイッチによって接続される回路または伝送線路をスイッチ側から見たインピーダンスに応じて異なる値に設定することで、全てのスイッチのオン抵抗が同じ値である場合と比較して、スイッチの合計サイズを小さくしてコストを低減することが出来、またはスイッチの合計サイズを拡大せずに効率を向上することで同じ性能を有する可変インピーダンス回路と比較してコストを低減することが出来る。

図１は、一実施形態による可変インピーダンス回路の一構成例を示す回路図である。 図２は、一実施形態によるバンドパスフィルタの一構成例を示す回路図である。 図３Ａは、図２のバンドパスフィルタの挿入損失をシミュレーションするために用いた回路の一構成例を示す回路図である。 図３Ｂは、第１の構成によるバンドパスフィルタの挿入損失をシミュレーションした結果の一例を示すグラフである。 図３Ｃは、第２の構成によるバンドパスフィルタの挿入損失をシミュレーションした結果の一例を示すグラフである。 図３Ｄは、図３Ｂおよび図３Ｃに示したシミュレーション結果を比較するグラフである。 図４は、一実施形態によるノッチフィルタの一構成例を示す回路図である。 図５は、一実施形態による増幅器の一構成例を示す回路図である。

添付図面を参照して、本発明による可変インピーダンス回路、フィルタおよび増幅器を実施するための形態を以下に説明する。

（第１実施形態）
図１は、一実施形態による可変インピーダンス回路１Ａの一構成例を示す回路図である。

（構成要素）
図１の可変インピーダンス回路１Ａの構成要素について説明する。図１の可変インピーダンス回路１Ａは、入力ノード１１と、出力ノード１２と、中間ノード１３と、インピーダンス回路１４および１５と、中間ノード２１と、伝送線路２２と、インピーダンス切替回路３０と、伝送線路４２と、制御回路５０とを備える。インピーダンス切替回路３０は、容量性回路３１Ａ〜３１Ｃと、スイッチ３２Ａ〜３２Ｃとを備える。なお、制御回路５０は、インピーダンス切替回路３０の一部として構成されても良い。また、伝送線路２２は、省略可能であり、その場合は中間ノード１３および２１を一体化しても良いし、短絡しても良い。

それぞれを区別する必要が無い場合には、容量性回路３１Ａ〜３１Ｃを単に容量性回路３１と記し、同様にスイッチ３２Ａ〜３２Ｃを単にスイッチ３２と記す。

図１の構成例では、容量性回路３１およびスイッチ３２の総数はそれぞれ３である。ただし、この総数はあくまでも一例にすぎず、２以上の他の整数であっても良い。なお、後述するように、容量性回路３１およびスイッチ３２は一対一で対応するように接続されるので、それぞれの総数は同じであることが好ましい。

容量性回路３１のそれぞれは、例えば、所定の長さを有し、かつ、端部が開放された伝送線路であっても良いし、所定の容量を有し端部が接地されたキャパシタであっても良い。言い換えれば、所望する特性を有する容量性回路３１を伝送線路として構成することが困難である場合に、これを同じ特性を有するキャパシタに置き換えても良い。容量性回路３１を伝送線路として構成することが困難である場合として、例えば、その寸法が非常に小さい場合などが挙げられる。

ここでは、全ての容量性回路３１を、端部が開放された伝送線路として構成している場合について説明する。

容量性回路３１Ａ、３１Ｂおよび３１Ｃとしての伝送線路の長さをそれぞれｌ_２１、ｌ_２２およびｌ_２３と置く。また、伝送線路４２の長さをｌ_１と置く。伝送線路２２の長さをｌ_２０と置く。ただし、伝送線路２２を省略した場合は、以下の説明において伝送線路２２の長さｌ_２０＝０として読み替えることが出来る。

スイッチ３２のそれぞれは、例えば、トランジスタまたはダイオードなどの半導体素子を用いて構成しても良い。このとき、複数のスイッチ３２を、複数のトランジスタまたは複数のダイオードがワンチップ化された半導体素子で構成しても良い。複数のトランジスタまたは複数のダイオードをワンチップ化することで、回路上の実装面積を節約出来たり、または、実装面積が同じであればスイッチとして動作する際のオン抵抗を低減出来たり、などの作用効果が得られることが知られている。これらの作用効果は、効率の向上およびコストの低減につながる。

（接続関係）
図１の可変インピーダンス回路１Ａの構成要素の接続関係について説明する。出力ノード１２は、入力ノード１１に電気的に接続されている。中間ノード１３は、入力ノード１１および出力ノード１２の間に、電気的に接続されている。中間ノード２１は、中間ノード１３に、電気的に接続されている。伝送線路２２は、中間ノード１３および中間ノード２１の間に、電気的に接続されている。インピーダンス切替回路３０は、中間ノード２１に、電気的に接続されている。インピーダンス回路１４は、入力ノード１１および中間ノード１３の間に、電気的に接続されている。インピーダンス回路１５は、中間ノード１３および出力ノード１２の間に、電気的に接続されている。伝送線路４２の一端は、中間ノード１３に電気的に接続されている。伝送線路４２の他端は、グランド４１に接地されていても良いし、解放されていても良い。伝送線路４２の他端が設置されている場合は、インピーダンス切替回路３０、伝送線路２２および伝送線路４２の集合体は、４分の１波長共振器として動作する。また、伝送線路４２の他端が開放されている場合は、インピーダンス切替回路３０、伝送線路２２および伝送線路４２の集合体は、２分の１波長共振器として動作する。ここで、伝送線路２２は、中間伝送線路と呼んでも良い。また、伝送線路４２は、端部伝送線路と呼んでも良い。

容量性回路３１Ａは、スイッチ３２Ａを介して、中間ノード２１に、電気的に接続されている。ここで、容量性回路３１Ａおよび中間ノード２１は、スイッチ３２Ａによって遮断可能に接続されている。また、スイッチ３２Ａの制御端には、制御回路５０の出力が電気的に接続されている。

一例として、容量性回路３１Ａが伝送線路で構成されており、かつ、スイッチ３２Ａがトランジスタで構成されている場合の接続関係についてより詳細に説明する。この場合は、中間ノード２１にはトランジスタのソースまたはドレインの一方が電気的に接続されている。トランジスタのソースまたはドレインの他方には伝送線路の一端が電気的に接続されている。伝送線路の他端は開放されている。トランジスタのゲートには制御回路５０の出力が接続されている。

容量性回路３１Ｂおよびスイッチ３２Ｂに係る接続関係と、容量性回路３１Ｃおよびスイッチ３２Ｃに係る接続関係とは、それぞれ、容量性回路３１Ａおよびスイッチ３２Ａに係る接続関係と同様であるので、さらなる詳細な説明を省略する。

（動作）
図１の可変インピーダンス回路１Ａの動作について説明する。

まず、制御回路５０が、３つのスイッチ３２のそれぞれを導通状態または遮断状態に設定するために、３つの制御信号を生成する。ここで、制御回路５０が生成する制御信号の総数は、スイッチ３２の総数に等しいことが好ましい。

制御回路５０は、外部から受信する所定の信号に応じてこれらの制御信号を生成しても良い。また、制御回路５０は、プログラムを格納するメモリと、このプログラムを実行する演算装置とを備えていて、このプログラムの演算結果に応じてこれらの制御信号を生成しても良い。

次に、スイッチ３２のそれぞれが、これらの制御信号に応じて、導通状態または遮断状態になる。その結果、容量性回路３１のそれぞれにおいて、中間ノード２１に導通している状態か、中間ノード２１から遮断されている状態かが切り替わり、インピーダンス切替回路３０全体としてのインピーダンスが切り替わる。ここで、インピーダンス切替回路３０のインピーダンスが取り得る値は、最大で２の３乗＝８通りある。

インピーダンス切替回路３０全体としてのインピーダンスが切り替わることで、可変インピーダンス回路１Ａ全体としてのインピーダンスが切り替わる。可変インピーダンス回路１Ａのうち、インピーダンス切替回路３０以外の構成要素については、インピーダンスが固定されているので、可変インピーダンス回路１Ａ全体としてのインピーダンスが取り得る値も、最大で２の３乗＝８通り存在する。

（インピーダンスの値）
可変インピーダンス回路１Ａ全体としてのインピーダンスは、可変インピーダンス回路１Ａに含まれる全ての伝送線路の長さの総和と同じ長さを有する一本の伝送線路のインピーダンスに近似できる。この近似について説明する。

図１に示した容量性回路３１Ａ〜３１Ｃとしての３本の伝送線路のうち、容量性回路３１Ａおよび３１Ｂとしての２本の伝送線路が中間ノード２１に導通しており、残る容量性回路３１Ｃとしての伝送線路は中間ノード２１から遮断されている場合を考える。容量性回路３１Ａおよび３１Ｂとしての伝送線路の長さは、それぞれ、ｌ_２１およびｌ_２２である。容量性回路３１Ａおよび３１Ｂのインピーダンスを、それぞれ、Ｚ_２１およびＺ_２２と置く。中間ノード２１から見て、容量性回路３１Ａおよび３１Ｂは並列に接続されているので、容量性回路３１Ａおよび３１Ｂの全体としてのインピーダンスＺは、
Ｚ＝Ｚ_２１・Ｚ_２２／（Ｚ_２１＋Ｚ_２２） …（１）
である。

一般的に、先端開放伝送線路のインピーダンスＺ_ｏｐは、その長さｌの関数として表すことが出来る。
Ｚ_ｏｐ＝Ｚ_０／（ｊ・ｔａｎ（β・ｌ）） …（２）
ここで、「Ｚ_０」は特性インピーダンスであり、「ｊ」は虚数であり、「β」は位相定数である。

位相定数βは、以下のように定義される。
β＝（２・π）／λ_ｇ＝（２・π・√ε・ｆ）／ｃ …（３）
ここで、「π」は円周率であり、「λ_ｇ」は伝送線路に印加される信号の波長であり、「ε」は伝送線路が形成されている誘電体基板の実効誘電率であり、「ｆ」は伝送線路に印加される信号の周波数であり、「ｃ」は光速である。

上記の式（１）〜（３）から、下記の式（４）が得られる。
Ｚ＝Ｚ_０／（ｊ・（ｔａｎ（β・ｌ_２１）＋ｔａｎ（β・ｌ_２２））） …（４）

上記の式（４）の分母は、下記の式（５）の様に変形出来る。
ｊ・（ｔａｎ（β・ｌ_２１）＋ｔａｎ（β・ｌ_２２））＝ｊ・（ｔａｎ（β・ｌ_２１＋β・ｌ_２２））（１−ｔａｎ（β・ｌ_２１）・ｔａｎ（β・ｌ_２２）） …（５）

ここで、伝送線路の長さｌ_２１およびｌ_２２がともに４分の１波長よりも十分に短い場合は、下記の式（６）が得られる。
ｔａｎ（β・ｌ_２１）・ｔａｎ（β・ｌ_２２）＜＜１ …（６）

上記の式（５）および（６）から、下記の式（７）が得られる。
ｔａｎ（β・ｌ_２１）＋ｔａｎ（β・ｌ_２２）≒ｔａｎ（β・（ｌ_２１＋ｌ_２２）） …（７）

上記の式（７）を上記の式（４）に入れて、上記の式（２）と比較すると、２本の伝送線路が並列に接続されたノードのインピーダンスが、２本の伝送線路の長さの総和に等しい長さを有する１本の伝送線路だけが接続されたノードのインピーダンスに近似出来ることが分かる。ただし、この近似は、前述のとおり、各伝送線路の長さがいずれも４分の一波長よりも十分に短い場合に有効である。十分に短いと判断する基準としては、上記の式（５）における２つの正接関数の積が１よりも十分に小さいことが挙げられる。したがって、一例として、２つの正接関数の積が好ましくは１０％以下であり、より好ましくは５％以下であれば、近似が有効と考えられる。

同様に、中間ノード２１に並列に接続されている伝送線路の総数が３以上であっても、それぞれの伝送線路の長さがいずれも４分の１波長よりも十分に短い場合は、上記の近似が有効となる。その結果、インピーダンス切替回路３０のインピーダンスは、中間ノード２１に並列に接続されている全ての伝送線路の長さの総和に等しい長さを有する１本の伝送線路だけが接続された中間ノード２１のインピーダンスに近似できる。

この近似により、容量性回路３１Ａ〜３１Ｃとしての３本の伝送線路のそれぞれの長さを適宜に設定することで、最大で８通りの異なる長さを有する１本の伝送線路としてインピーダンス切替回路３０を動作させられることが分かる。言い換えれば、インピーダンス切替回路３０の共振周波数は、制御回路５０によって適宜に制御されることで、最大で８通りの異なる値に切り替え可能である。

インピーダンス切替回路３０の共振周波数を切り替えて得られる値の分布をなるべく均一化したい、という観点から、３本の伝送線路の幅が同一であれば、これらの長さの比率ｌ_２１対ｌ_２２対ｌ_２３を、例えば１対２対４に設定しても良い。

（スイッチのオン抵抗）
ここで、可変インピーダンス回路１Ａのコストを低減することについて考える。可変インピーダンス回路１Ａのコストには、設計に係るコスト、製造に係るコスト、動作に係るコスト、などが含まれる。通常は、設計に係るコストの観点から、同一モデルとして大量生産される部品がスイッチ３２として使用される。しかし、本実施形態では、動作に係るコストを優先し、スイッチ３２Ａ、３２Ｂおよび３２Ｃとして、特性がそれぞれ異なるスイッチをあえて使用する。

一般的に、スイッチ３２にはオン抵抗が存在する。オン抵抗とは、スイッチ３２が導通状態にあっても両端部の間に存在する抵抗である。スイッチ３２が導通状態であっても、両端部の間に電流が流れれば、オン抵抗によってジュール熱が生じ、結果的に可変インピーダンス回路１Ａを用いるフィルタや増幅器の効率が低下してしまう。特に、図１の可変インピーダンス回路１Ａでは３つのスイッチ３２が用いられており、後述する図２のバンドパスフィルタ１Ｂでは６つのスイッチ３２が用いられているので、スイッチ３２のオン抵抗の影響は非常に大きいと言える。

一般的に、オン抵抗の低減と、製造に係るコストの低減とは、トレードオフの関係にある。すなわち、スイッチ３２としてトランジスタを用いる場合、オン抵抗はトランジスタのゲート幅に依存し、ゲート幅が広ければ広いほどオン抵抗は小さい。また、スイッチ３２としてダイオードを用いる場合は、オン抵抗はダイオードのＰＮまたはＰＩＮ接合界面の面積に依存し、接合界面が広ければ広いほどオン抵抗は小さい。しかし、トランジスタのゲート幅をより広くすることも、ダイオードの接合界面をより広くすることも、半導体チップの大型化に繋がるので、結果的に可変インピーダンス回路１Ａの製造コストが上昇してしまう。

そこで、発明者は、インピーダンス切替回路３０のスイッチ３２のオン抵抗を、そのスイッチ３２を介して中間ノード２１に接続される容量性回路３１としての伝送線路をスイッチ３２の側から見たインピーダンスに応じて異なる値に設定することを提案する。こうすることで、全てのスイッチ３２のオン抵抗を同じ値に設定する場合と比較して、インピーダンス切替回路３０に含まれるスイッチ３２の合計サイズを小さくすることが出来、したがって製造および動作に係るコストを低減することが出来る。なお、ここではインピーダンス切替回路３０で切り替え可能なインピーダンスが取り得る複数の値が使用される確率が実質的に同じであることを前提にしていることに注目されたい。

具体的には、中間ノード２１に接続されている複数の容量性回路３１のうち、スイッチ３２の側から見たインピーダンスが最小である容量性回路３１を、オン抵抗が最小であるスイッチ３２で中間ノード２１に接続する。図１の構成例では、最も長い伝送線路で構成される容量性回路３１Ｃを中間ノード２１に接続するスイッチ３２Ｃのオン抵抗を最小にする。スイッチ３２Ｃのオン抵抗を最小にすれば、スイッチ３２Ｃの実装面積は他のスイッチ３２よりも広くなってしまうので、その分、残るスイッチ３２Ａおよび３２Ｂにおいては実装面積が小さくなり、オン抵抗は大きくなる。言い換えれば、スイッチ３２の側から見たインピーダンスがより小さな容量性回路３１に、オン抵抗がより小さいスイッチ３２を組み合わせ、反対に、スイッチ３２の側から見たインピーダンスがより大きな容量性回路３１に、オン抵抗がより大きいスイッチ３２を組み合わせることで、可変インピーダンス回路１Ａの全体的なコストが下がり、可変インピーダンス回路１Ａを用いるフィルタまたは増幅器の効率が向上する。ここで、複数のスイッチ３２のオン抵抗は、必ずしもそれぞれ異ならなくても良い。言い換えれば、複数のスイッチ３２は、少なくともその一つが他とは異なるオン抵抗を有していれば良い。

オン抵抗が異なる複数のスイッチ３２を用いることによる作用効果のシミュレーション結果については、次のバンドパスフィルタ１Ｂに係る実施形態として具体的に説明する。

発明者は、さらに、これらのスイッチ３２を、単独の半導体装置としてワンチップ化することを提案する。こうすることで、半導体装置としての実装面積が同じであれば、ゲート幅がより広いトランジスタを実現出来、または接合界面がより広いダイオードを実現出来、すなわちオン抵抗に係るコストをさらに低減することが出来る。

（第２実施形態）
図１に示した第１実施形態による可変インピーダンス回路１Ａを２段縦続接続することで、バンドパスフィルタ１Ｂが得られる。図２は、一実施形態によるバンドパスフィルタ１Ｂの一構成例を示す回路図である。なお、図２のバンドパスフィルタ１Ｂも、広義の可変インピーダンス回路と呼ぶことが出来る。

（構成要素）
図２のバンドパスフィルタ１Ｂの構成要素について説明する。図２の左側の約半分に注目すると、図１の可変インピーダンス回路１Ａと同じ構成であるので、この部分についてはさらなる詳細な説明を省略する。また、図２の右側の約半分に注目すると、符号の区別を無視すれば、これも図１の可変インピーダンス回路１Ａと同じ構成である。ここでは、図２のバンドパスフィルタ１Ｂの構成が、図１の可変インピーダンス回路１Ａに別の可変インピーダンス回路を付け足したものとして表現できる、という観点から構成の説明を続ける。

図２のバンドパスフィルタ１Ｂは、図１の可変インピーダンス回路１Ａの各構成要素に加えて、中間ノード１６および２３と、インピーダンス回路１７と、伝送線路２４および４４と、インピーダンス切替回路６０とを備える。伝送線路２４および４４は、その寸法やインピーダンスの観点から、伝送線路２２および４２とそれぞれ同様に構成されていることが好ましい。なお、伝送線路２２を省略した場合は、伝送線路２４も省略されるべきであり、この場合は中間ノード１６および２３を一体化しても良いし、短絡しても良い。

インピーダンス切替回路６０は、インピーダンス切替回路３０と同様に、容量性回路６１Ａ〜６１Ｃと、スイッチ６２Ａ〜６２Ｃとを備える。インピーダンス切替回路６０も、インピーダンス切替回路３０と同様に、容量性回路６１Ａ〜６１Ｃおよびスイッチ６２Ａ〜６２Ｃを備えている。インピーダンス切替回路３０は、その寸法や、インピーダンスの値や、インピーダンスを切り替える動作などの観点から、インピーダンス切替回路３０と同様に構成されていることが好ましい。言い換えれば、容量性回路６１Ａ〜６１Ｃは、それぞれ、容量性回路３１Ａ〜３１Ｃと同様に構成されていることが好ましく、スイッチ６２Ａ〜６２Ｃも、それぞれ、スイッチ３２Ａ〜３２Ｃと同様に構成されていることが好ましい。

（接続関係）
図２のバンドパスフィルタ１Ｂの構成要素の接続関係について説明する。中間ノード１６は、インピーダンス回路１５の出力ノード１２側端部と、出力ノード１２との間に、電気的に接続されている。インピーダンス回路１７は、中間ノード１６と、出力ノード１２との間に、電気的に接続されている。中間ノード２３は、中間ノード１６に、電気的に接続されている。伝送線路２４は、中間ノード１６および中間ノード２３の間に電気的に接続されている。伝送線路４４の一端は、中間ノード１６に電気的に接続されている。伝送線路４４の他端は、グランド４３に接地されていても良いし、解放されていても良い。伝送線路４４の他端が設置されている場合は、インピーダンス切替回路６０、伝送線路２４および伝送線路４４の集合体は、４分の１波長共振器として動作する。また、伝送線路４４の他端が開放されている場合は、インピーダンス切替回路６０、伝送線路２４および伝送線路４４の集合体は、２分の１波長共振器として動作する。ここで、伝送線路２４は、中間伝送線路と呼んでも良い。また、伝送線路４４は、端部伝送線路と呼んでも良い。なお、バンドパスフィルタ１Ｂとしては、インピーダンス切替回路６０、伝送線路２４および伝送線路４４の集合体が、インピーダンス切替回路３０、伝送線路２２および伝送線路４２の集合体と同様に構成されて、かつ、同様に動作することが好ましい。したがって、伝送線路４４の他端は、伝送線路４２の他端と同様に構成されていることが好ましい。

制御回路５０の出力は、スイッチ６２Ａ〜６２Ｃのそれぞれにおける制御端にも接続されている。ここで、スイッチ６２Ａは、スイッチ３２Ａと連動して動作することが好ましいので、制御回路５０が有する複数の出力のうち、同じ第１出力が、スイッチ３２Ａおよびスイッチ６２Ａの制御端に共通接続されていても良い。同様に、制御回路５０の第２出力が、スイッチ３２Ｂおよびスイッチ６２Ｂの制御端に共通接続されてして、かつ、制御回路５０の第３出力がスイッチ３２Ｃおよびスイッチ６２Ｃの制御端に共通接続されていても良い。

（動作）
図２のバンドパスフィルタ１Ｂの動作について説明する。図１の可変インピーダンス回路１Ａの場合と同様に、まず、制御回路５０が制御信号を生成して、スイッチ３２およびスイッチ６２に向けて送信する。次に、スイッチ３２が制御信号を受信して、中間ノード２１および容量性回路３１の間の導通状態または遮断状態を、受信した制御信号に応じて切り替える。同様に、スイッチ６２も制御信号を受信して、中間ノード２３および容量性回路６１の間の導通状態または遮断状態を、受信した制御信号に応じて切り替える。

インピーダンス切替回路３０の切り替え後のインピーダンスと、インピーダンス切替回路６０の切り替え後のインピーダンスとは、一致することが好ましい。その結果、図２の可変インピーダンス回路は、入力ノード１１および出力ノード１２の間でバンドパスフィルタ１Ｂとして動作する。

（シミュレーション）
発明者は、図２のバンドパスフィルタ１Ｂの挿入損失（｜Ｓ_２１｜）を、第１の場合および第２の場合についてコンピュータシミュレーションで算出し、それらの比較を行った。ここで、第１の場合とは、スイッチ３２およびスイッチ６２として、全て同じオン抵抗を有するトランジスタを用いた場合である。また、第２の場合とは、よりインピーダンスが小さな容量性回路３１および６１に、より小さいオン抵抗を有するトランジスタをスイッチ３２および６２として用いた場合である。

なお、このコンピュータシミュレーションでは、３つの容量性回路３１として用いられる伝送線路の長さの比率ｌ_２１対ｌ_２２対ｌ_２３を、１対２対３に設定した。

図３Ａは、図２のバンドパスフィルタ１Ｂの挿入損失をシミュレーションするために用いた回路の一構成例を示す回路図である。図３Ａの回路は、図２のバンドパスフィルタ１Ｂに、以下の変更を加えたものに等しい。すなわち、入力ノード１１と、グランドとの間に、電源Ｖ_ｉｎおよび抵抗Ｒ_ｉｎが、直列に接続されている。また、出力ノード１２と、グランドとの間に、抵抗Ｒ_ｏｕｔが接続されている。

図３Ｂは、第１の構成によるバンドパスフィルタ１Ｂの挿入損失をシミュレーションした結果の一例を示すグラフである。図３Ｂのグラフには、第１のグラフＧ１１〜第８のグラフＧ１８が描かれている。第１のグラフＧ１１〜第８のグラフＧ１８は、インピーダンス切替回路３０のスイッチ３２の状態を切り替えて得られる、バンドパスフィルタ１Ｂの通過帯域の中心周波数にそれぞれ対応している。以降、これらの中心周波数を、ｆ１〜ｆ８と記す。

図３Ｃは、第２の構成によるバンドパスフィルタ１Ｂの挿入損失をシミュレーションした結果の一例を示すグラフである。図３Ｃのグラフには、第１のグラフＧ２１〜第８のグラフＧ２８が描かれている。第１のグラフＧ２１〜第８のグラフＧ２８は、それぞれ、上記の中心周波数ｆ１〜ｆ８にそれぞれ対応している。

図３Ｄは、図３Ｂおよび図３Ｃに示したシミュレーション結果を比較するグラフである。図３Ｄのグラフには、第１のグラフＧ１０および第２のグラフＧ２０が描かれている。第１のグラフＧ１０は、図３Ｂで周波数ｆ１〜ｆ８にそれぞれ対応するグラフＧ１１〜Ｇ１８の、通過帯域の中心周波数における挿入損失（｜Ｓ_２１｜）の値を示している。同様に、第２のグラフＧ２０は、図３Ｃで周波数ｆ１〜ｆ８にそれぞれ対応するグラフＧ２１〜Ｇ２８の、通過帯域の中心周波数における挿入損失（｜Ｓ_２１｜）の値を示している。

図３Ｄのグラフによれば、低い周波数ｆ１〜ｆ４では、第２のグラフＧ２０が第１のグラフＧ１０を大きく下回っていることが分かる。反対に、高い周波数ｆ５〜ｆ８では、第１のグラフＧ１０が第２のグラフＧ２０を小さく下回り、または第１のグラフＧ１０および第２のグラフＧ２０がほぼ重なっていることが分かる。

低い周波数ｆ１〜ｆ４における比較結果について説明する。周波数がより低いことは、伝送線路の実質的な長さがより長いことを表している。すなわち、低い周波数ｆ１〜ｆ４では、容量性回路３１としての伝送線路の中で最も長い容量性回路３１Ｃが、中間ノード２１に導通している。そして、第２のグラフＧ２０に対応する第２の場合のインピーダンス切替回路３０では、最も長い容量性回路３１Ｃを中間ノード２１に接続するスイッチ３２Ｃが、スイッチ３２の中で最も小さいオン抵抗を有している。つまり、低い周波数ｆ１〜ｆ４において、第２のグラフＧ２０が第１のグラフＧ１０を大きく下回っていることは、伝送線路が最も長い容量性回路３１Ｃに、最も小さいオン抵抗を有するスイッチ３２Ｃが接続される構成が、挿入損失を低減するためには有効であることを示している。

高い周波数ｆ５〜ｆ８における比較結果について説明する。低い周波数の場合とは反対に、高い周波数ｆ５〜ｆ８では、伝送線路が最も長い容量性回路３１Ｃが中間ノード２１から遮断されており、残る容量性回路３１Ａまたは３１Ｂだけが中間ノード２１に導通され得る。そして、第２のグラフＧ２０に対応する第２の場合のインピーダンス切替回路３０では、容量性回路３１Ａおよび３１Ｂを中間ノード２１にそれぞれ接続するスイッチ３２Ａおよび３２Ｂは、スイッチ３２Ｃと比較して、オン抵抗が大きい。その為、図３Ｄの例では特に周波数ｆ５において、第１の場合の挿入損失が第２の場合の挿入損失を下回るという逆転現象が起こっている。

それでも、周波数ｆ１〜ｆ８の全体としては、オン抵抗が異なる複数種類のスイッチ３２をあえて用い、その中で最も低いオン抵抗を有するスイッチ３２を伝送線路が最も長い容量性回路３１に接続する構成を採用することによって、挿入損失を低減する効果が得られていることが分かる。なお、この作用効果は、最も高いオン抵抗を有するスイッチ３２を伝送線路が最も短い容量性回路３１に接続することでさらに向上する。

（第３実施形態）
図４は、一実施形態によるノッチフィルタ１Ｃの一構成例を示す回路図である。

図４のノッチフィルタ１Ｃの構成について説明する。図４のノッチフィルタ１Ｃは、図１の可変インピーダンス回路１Ａから、伝送線路４２と、インピーダンス回路１４および１５とを取り除き、入力ノード１１および出力ノード１２を中間ノード１３に短絡したものに等しい。なお、伝送線路２２も省略可能であり、その場合には中間ノード１３および２１を一体化しても良いし、短絡しても良い。

なお、図４のノッチフィルタ１Ｃも、インピーダンス切替回路３０を備えているので、広義の可変インピーダンス回路と呼ぶことが出来る。

図４のノッチフィルタ１Ｃの動作について説明する。ノッチフィルタ１Ｃは、入力ノード１１から入力する信号のうち、所定の周波数の成分を遮断し、残る成分を出力ノード１２から出力する。ここで、所定の周波数とは、伝送線路２２およびインピーダンス切替回路３０の集合における共振周波数であり、この共振周波数は制御回路５０の制御によって切り替え可能である。この切り替え動作については、図１の可変インピーダンス回路１Ａの場合と同様であるので、さらなる詳細な説明を省略する。

本実施形態によれば、遮断周波数を複数の値の間で切り替え可能なノッチフィルタ１Ｃを実現できる。

（第４実施形態）
図５は、一実施形態による増幅器１Ｄの一構成例を示す回路図である。

図５の増幅器１Ｄの構成について説明する。図５の増幅器１Ｄは、図４のノッチフィルタ１Ｃに、以下の変更を加えたものに等しい。すなわち、入力ノード１１および中間ノード１３の間に、入力側整合回路７１および増幅回路７２としてのトランジスタを電気的に接続し、中間ノード１３および出力ノード１２の間に出力側整合回路７５を電気的に接続する。ここで、入力ノード１１は、入力側整合回路７１の入力に接続されており、入力側整合回路７１の出力は増幅回路７２としてのトランジスタのゲートに接続されている。トランジスタのソースまたはドレインの一方は、インダクタ７３を介して電源Ｖｃに接続されており、トランジスタのソースまたはドレインの他方は、グランド７４に接地されている。

なお、図５の増幅器１Ｄも、インピーダンス切替回路３０を備えているので、広義の可変インピーダンス回路と呼ぶことが出来る。

図５の増幅器１Ｄの動作について説明する。増幅器１Ｄは、入力ノード１１から入力する信号を増幅して出力ノード１２から出力する。伝送線路２２およびインピーダンス切替回路３０の集合の共振周波数が、増幅する信号の周波数の２倍の値になるように、インピーダンス切替回路３０のスイッチ３２を制御する。こうすることで、２倍波に対してショートとなる整合を取ることが出来るので、結果的に増幅器１Ｄの高効率化が図れる。また、この２倍波の周波数は、制御回路５０の制御によって切り替え可能である。この切り替え動作については、図１の可変インピーダンス回路１Ａの場合と同様であるので、さらなる詳細な説明を省略する。

本実施形態によれば、２倍波の周波数を複数の値の間で切り替え可能な高効率増幅器を実現することが出来る。

以上、発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。また、前記実施の形態に説明したそれぞれの特徴は、技術的に矛盾しない範囲で自由に組み合わせることが可能である。

１Ａ 可変インピーダンス回路
１Ｂ バンドパスフィルタ
１Ｃ ノッチフィルタ
１Ｄ 増幅器
１１ 入力ノード
１２ 出力ノード
１３ 中間ノード
１４ インピーダンス回路
１５ インピーダンス回路
１６ 中間ノード
１７ インピーダンス回路
２１ 中間ノード
２２ 伝送線路
２３ 中間ノード
２４ 伝送線路
３０ インピーダンス切替回路
３１、３１Ａ、３１Ｂ、３１Ｃ 容量性回路
３２、３２Ａ、３２Ｂ、３２Ｃ スイッチ
４１ グランド
４２ 伝送線路
４３ グランド
４４ 伝送線路
５０ 制御回路
６０ インピーダンス切替回路
６１、６１Ａ、６１Ｂ、６１Ｃ 容量性回路
６２、６２Ａ、６２Ｂ、６２Ｃ スイッチ
７１ 入力側整合回路
７２ 増幅回路
７３ インダクタ
７４ グランド
７５ 出力側整合回路
Ｇ１０〜Ｇ１８、Ｇ２０〜Ｇ２８ グラフ
Ｒ_ｉｎ 抵抗
Ｒ_ｏｕｔ 抵抗
Ｖ_ｃ 電源
Ｖ_ｉｎ 電源

Claims (13)

1. 入力ノードと、
   前記入力ノードに電気的に接続された出力ノードと、
   前記入力ノードおよび前記出力ノードの間に電気的に接続された第１中間ノードと、
   前記第１中間ノードに電気的に接続された第２中間ノードと、
   前記第２中間ノードに電気的に接続された第１インピーダンス切替回路と、
   前記第１インピーダンス切替回路のインピーダンスを調整する制御回路と
   を具備し、
   前記第１インピーダンス切替回路は、
   前記第２中間ノードに電気的に、かつ、個別に遮断可能に、かつ、互いに並列に接続された複数の第１容量性回路と、
   前記第２中間ノードおよび前記複数の第１容量性回路の間にそれぞれ電気的に接続された複数の第１スイッチと
   を具備し、
   前記複数の第１容量性回路は、少なくともその一つが他とは異なる容量を有し、
   前記複数の第１スイッチは、少なくともその一つが他とは異なるオン抵抗を有し、
   前記複数の第１容量性回路のうちで、前記複数の第１スイッチの側から見て最も大きいインピーダンスを有する第１容量性回路は、前記複数の第１スイッチのうちで最も小さいオン抵抗を有する第１スイッチを介して前記第２中間ノードに接続されており、
   前記制御回路は、前記複数の第１スイッチのそれぞれにおける導通状態および遮断状態を個別に切り替えることで前記第１インピーダンス切替回路のインピーダンスを調整する
   可変インピーダンス回路。
2. 請求項１に記載の可変インピーダンス回路において、
   前記複数の第１容量性回路のうち、少なくとも１つの第１容量性回路は、一端が前記第１中間ノードに電気的に接続され、かつ、他端が開放された伝送線路である
   可変インピーダンス回路。
3. 請求項１または２に記載の可変インピーダンス回路において、
   前記第１インピーダンス切替回路は、
   前記複数の第１スイッチとしてそれぞれ機能する複数の第１トランジスタ
   をさらに具備し、
   前記複数の第１トランジスタは、少なくともその一つが他とは異なるゲート幅を有し、
   前記複数の第１容量性回路のうちで、前記複数の第１スイッチの側から見て最も小さいインピーダンスを有する第１容量性回路は、前記複数の第１トランジスタのうちで最も広いゲート幅を有する第１トランジスタを介して前記第２中間ノードに接続されている
   可変インピーダンス回路。
4. 請求項３に記載の可変インピーダンス回路において、
   前記第１インピーダンス切替回路は、
   前記複数の第１トランジスタのうち、少なくとも２つの第１トランジスタをワンチップ化した半導体素子
   をさらに具備する
   可変インピーダンス回路。
5. 請求項１または２に記載の可変インピーダンス回路において、
   前記第１インピーダンス切替回路は、
   前記複数の第１スイッチとしてそれぞれ機能する複数の第１ダイオード
   をさらに具備し、
   前記複数の第１ダイオードは、少なくともその一つが他とは異なるＰＮまたはＰＩＮ接合界面面積を有し、
   前記複数の第１容量性回路のうちで、前記複数の第１スイッチの側から見て最も小さなインピーダンスを有する第１容量性回路は、前記複数の第１ダイオードのうちで最も広いＰＮまたはＰＩＮ接合界面を有する第１ダイオードを介して前記第２中間ノードに接続されている
   可変インピーダンス回路。
6. 請求項５に記載の可変インピーダンス回路において、
   前記第１インピーダンス切替回路は、
   前記複数の第１ダイオードのうち、少なくとも２つの第１ダイオードをワンチップ化した半導体素子
   をさらに具備する
   可変インピーダンス回路。
7. 請求項１〜６のいずれか一項に記載の可変インピーダンス回路において、
   前記第１中間ノードおよび前記第２中間ノードの間に電気的に接続された中間伝送線路
   をさらに具備する
   可変インピーダンス回路。
8. 請求項１〜６のいずれか１項に記載の可変インピーダンス回路において、
   前記入力ノードおよび前記第１中間ノードに間に電気的に接続された第１インピーダンス回路と、
   前記第１中間ノードおよび前記出力ノードの間に電気的に接続された第２インピーダンス回路と、
   一端が前記第１中間ノードに電気的に接続され、かつ、他端がグランドに短絡、または開放された第１端部伝送線路と
   をさらに具備する
   可変インピーダンス回路。
9. 請求項８に記載の可変インピーダンス回路において、
   前記第１中間ノードおよび前記第２中間ノードの間に電気的に接続された中間伝送線路
   をさらに具備する
   可変インピーダンス回路。
10. 請求項８に記載の可変インピーダンス回路と、
    前記第２インピーダンス回路における前記出力ノードの側の端部および前記出力ノードの間に電気的に接続された第３中間ノードと、
    前記第３中間ノードおよび前記出力ノードの間に電気的に接続された第３インピーダンス回路と、
    前記第３中間ノードに電気的に接続された第４中間ノードと、
    前記第４中間ノードに電気的に接続され、前記第１インピーダンス切替回路と同じ構成を有する第２インピーダンス切替回路と、
    一端が前記第３中間ノードに電気的に接続され、かつ、他端がグランドに短絡、または開放された第２端部伝送線路と
    を具備し、
    前記第２インピーダンス切替回路は、
    前記第４中間ノードに電気的に、かつ、個別に遮断可能に、かつ、互いに並列に接続され、前記複数の第１容量性回路と同じ構成を有する複数の第２容量性回路と、
    前記第４中間ノードおよび前記複数の第２容量性回路の間にそれぞれ電気的に接続され、前記複数の第１スイッチと同じ構成を有する複数の第２スイッチと
    を具備し、
    前記制御回路は、前記複数の第２スイッチのそれぞれにおける導通状態および遮断状態を、前記複数の第１スイッチのそれぞれにおける導通状態および遮断状態に連動してさらに切り替えることで、前記第２インピーダンス切替回路のインピーダンスを前記第１インピーダンス切替回路と同じインピーダンスに切り替え、
    前記第１インピーダンス切替回路のインピーダンスおよび前記第２インピーダンス切替回路のインピーダンスを切り替えることで通過帯域の中心周波数を切り替える
    フィルタ。
11. 請求項１０に記載のフィルタにおいて、
    前記第１中間ノードおよび前記第２中間ノードの間に電気的に接続された第１中間伝送線路と、
    前記第３中間ノードおよび前記第４中間ノードの間に電気的に接続され、前記第１中間伝送線路と同じ構成を有する第２中間伝送線路と
    をさらに具備する
    フィルタ。
12. 請求項１〜７のいずれか１項に記載の可変インピーダンス回路
    を具備し、
    前記第１インピーダンス切替回路のインピーダンスを切り替えることで遮断周波数を切り替える
    フィルタ。
13. 請求項１〜７のいずれか１項に記載の可変インピーダンス回路と、
    前記入力ノードおよび前記第１中間ノードの間に電気的に接続された入力側整合回路と、
    前記入力側整合回路の出力信号を増幅した増幅信号を前記第１中間ノードに入力する増幅回路と、
    前記第１中間ノードおよび前記出力ノードの間に電気的に接続された出力側整合回路と
    を具備し、
    前記第１インピーダンス切替回路のインピーダンスを切り替えることで特性インピーダンスを切り替える
    増幅器。
    

Images