JP2019068551A - Gate drive circuit - Google Patents

Gate drive circuit Download PDF

Info

Publication number
JP2019068551A
JP2019068551A JP2017189976A JP2017189976A JP2019068551A JP 2019068551 A JP2019068551 A JP 2019068551A JP 2017189976 A JP2017189976 A JP 2017189976A JP 2017189976 A JP2017189976 A JP 2017189976A JP 2019068551 A JP2019068551 A JP 2019068551A
Authority
JP
Japan
Prior art keywords
gate
switching element
circuit
resistor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017189976A
Other languages
Japanese (ja)
Other versions
JP6443518B1 (en
Inventor
豊 末廣
Yutaka Suehiro
豊 末廣
史弥 永野
Fumiya Nagano
史弥 永野
結記 石井
Yuki Ishii
結記 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2017189976A priority Critical patent/JP6443518B1/en
Application granted granted Critical
Publication of JP6443518B1 publication Critical patent/JP6443518B1/en
Publication of JP2019068551A publication Critical patent/JP2019068551A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

To provide a gate drive circuit in which an element for a countermeasure against erroneous ignitions can be prevented from being broken.SOLUTION: Gate drive circuits 31, 32 include control circuits Z1 for performing switching control of switching elements S1, S2 (first switching elements) constituting upper and lower arms, and gate resistances Rconnected between gate terminals of the switching elements S1, S2 and the control circuits Z1, respectively. A series circuit including a diode Dthat establishes connection in a forward direction from the gate terminal of the switching element S1, S2 toward the control circuit Z1 and including a resistance Ris connected in parallel with the gate resistance R. A transistor Q(second switching element) which is turned on by the potential difference between both ends of the resistance Rin the series circuit is connected between the gate terminal of the switching element S1, S2 and a source terminal (low-potential side terminal).SELECTED DRAWING: Figure 1

Description

本発明は、上下アームを構成するスイッチング素子を駆動するゲート駆動回路に関する。   The present invention relates to a gate drive circuit for driving switching elements constituting upper and lower arms.

図4に示すように、スイッチングスピードの速いSJ-MOSFETやSiC-MOSFET等のスイッチング素子S1、S2で上下アームを構成した場合、ターンオンしたスイッチング素子(図4に示す例ではS1)の逆側のスイッチング素子(図4に示す例ではS2)のドレイン−ソース間電圧VDSが大きい速度dVDS/dtで上昇する。そして、図1に矢印で示すように、スイッチング素子S2のミラー容量CDGを介してドライバ回路10にサージ電流(IDG=CDG×dVDS/dt)が流れ込む。すると、ゲート電位VGSがゲート抵抗Rと制御回路Z1のゲートインピーダンスRとによって、VGS=(R+R)×IDGに上昇して誤点弧を引き起こす時がある。 As shown in FIG. 4, when the upper and lower arms are constituted by switching elements S1 and S2 such as SJ-MOSFET and SiC-MOSFET having high switching speed, the opposite side of the turned-on switching element (S1 in the example shown in FIG. 4) The drain-source voltage V DS of the switching element (S2 in the example shown in FIG. 4) rises at a large speed dV DS / dt. Then, as indicated by the arrows in FIG. 1, a surge current (I DG = C DG × dV DS / dt) flows into the driver circuit 10 via the mirror capacitance C DG of the switching element S2. Then, there are times when the gate potential V GS rises to V GS = (R 1 + R 2 ) × I DG by the gate resistance R 1 and the gate impedance R 2 of the control circuit Z 1 to cause a false ignition.

このような誤点弧対策として、図5のようなゲート駆動回路が提案されている(例えば、特許文献1、2参照)。図5(a)に示すゲート駆動回路11、12では、サージ電流によってゲート電位VGSが上昇するとターンオンするトランジスタQをスイッチング素子S2のゲート・ソース間に接続することで、誤点弧を防止している。また、図5(b)に示すゲート駆動回路21、22では、サージ電流によってゲート電位VGSが上昇するとターンオンするトランジスタQとコンデンサCとからなる直列回路をスイッチング素子S2のゲート・ソース間に接続することで、誤点弧を防止している。 A gate drive circuit as shown in FIG. 5 has been proposed as a countermeasure against such erroneous firing (see, for example, Patent Documents 1 and 2). In the gate driver circuits 11 and 12 shown in FIG. 5 (a), by connecting the transistor Q 1 to turn on the gate potential V GS is increased by surge current between the gate and source of the switching element S2, prevent false firing doing. Further, In FIG. 5 (b) are shown the gate driver circuits 21 and 22, between the gate and source of the transistor Q 1, the switching element S2 the series circuit composed of the capacitor C 1 Metropolitan to turn the gate potential V GS is increased by surge current By connecting to, false firing is prevented.

特開2003−324966号公報Unexamined-Japanese-Patent No. 2003-324966 特開2012−239061号公報Unexamined-Japanese-Patent No. 2012-239061

しかしながら、従来技術において、スイッチング素子S2のゲート電位VGSは、ターンオン時にゲート容量Cとゲート抵抗Rによってなだらかに立ち上がる。そのため、ゲート抵抗Rの両端に瞬間的に電位差が発生する。すなわち、ゲート容量Cはゲート電圧Vが印加されるまで0Vであるため、ゲート電圧立ち上がりの瞬間は短絡と見なせ、ゲート駆動回路11、12のゲート電圧立ち上がり時の等価回路は、図6に示すようになる。従って、ゲート電圧立ち上がり時には、ゲート電圧Vがゲート抵抗Rと並列に接続されているトランジスタQのベース−エミッタ間電圧Vbeにも印加される。そのため、ゲート電圧V(例えば、10〜15V)がトランジスタQのベース−エミッタ間電圧Vbeの最大定格(例えば、5〜7V)を上回る場合、過電圧によるストレスによりトランジスタQが破損に至ってしまう虞があるという問題点があった。 However, in the prior art, the gate potential V GS of the switching element S 2 smoothly rises due to the gate capacitance C G and the gate resistance R 1 at turn-on. Therefore, instantaneous potential difference is generated across the gate resistor R 1. That is, since the gate capacitance C G is 0V to the gate voltage V G is applied, the moment of the gate voltage rise regarded as short-equivalent circuit at the time of the gate voltage rise of the gate driver circuits 11 and 12, FIG. 6 As shown in. Therefore, when the gate voltage rise, the base of the transistor Q 1 to the gate voltage V G is connected in parallel to the gate resistor R 1 - to emitter voltage V be applied. Therefore, the gate voltage V G (e.g., 10~15V) the base of the transistor Q 1 - if above the maximum rating of the emitter voltage Vbe (e.g., 5~7V), the transistor Q 1 is thus reached damaged by stress caused by overvoltage There is a problem that there is a fear.

本発明の目的は、従来技術の上記問題を解決し、誤点弧対策用の素子の破損を防止できるゲート駆動回路を提供することにある。   An object of the present invention is to solve the above-mentioned problems of the prior art and to provide a gate drive circuit capable of preventing damage to a device for preventing false firing.

本発明のゲート駆動回路は、上下アームを構成する第1のスイッチング素子をスイッチング制御する制御回路と、前記第1のスイッチング素子のゲート端子と前記制御回路との間に接続されたゲート抵抗と備えたゲート駆動回路であって、前記第1のスイッチング素子のゲート端子から前記制御回路に向けて順方向に接続するダイオードと、抵抗とからなる直列回路が前記ゲート抵抗と並列に接続され、前記直列回路における前記抵抗の両端間の電位差によってターンオンする第2のスイッチング素子が前記第1のスイッチング素子のゲート端子と低電位側端子との間に接続されていることを特徴とする。   A gate drive circuit according to the present invention comprises a control circuit that performs switching control of first switching elements that constitute upper and lower arms, and a gate resistance connected between the gate terminal of the first switching elements and the control circuit. A series circuit including a diode connected in a forward direction from the gate terminal of the first switching element toward the control circuit, and a resistor is connected in parallel with the gate resistor; A second switching element which is turned on by a potential difference between both ends of the resistor in the circuit is connected between the gate terminal of the first switching element and the low potential side terminal.

本発明によれば、制御回路によるゲート電圧立ち上がり時に、ストレスとなる過電圧が誤点弧対策用の素子として設けた第2のスイッチング素子に印加されることがないため、第2のスイッチング素子の破損を防止でき、安定的に誤点弧を防止することができるという効果を奏する。   According to the present invention, when the gate voltage rises by the control circuit, the overvoltage which is a stress is not applied to the second switching element provided as an element for preventing false firing, so that the second switching element is damaged. This is effective in that the false firing can be prevented stably.

本発明に係るゲート駆動回路の実施の形態の回路構成を示す回路構成図である。FIG. 1 is a circuit configuration diagram showing a circuit configuration of an embodiment of a gate drive circuit according to the present invention. 図1に示すゲート駆動回路のゲート電圧立ち上がり時の等価回路である。It is an equivalent circuit at the time of gate voltage rising of the gate drive circuit shown in FIG. 本発明に係るゲート駆動回路の他の実施の形態の回路構成を示す回路構成図である。It is a circuit block diagram which shows the circuit structure of other embodiment of the gate drive circuit based on this invention. スイッチング素子で上下アームを構成した場合の誤点弧を説明する説明図である。It is explanatory drawing explaining the false ignition at the time of comprising an upper and lower arm by a switching element. 従来のゲート駆動回路の回路構成を示す回路構成図である。It is a circuit block diagram which shows the circuit structure of the conventional gate drive circuit. 図5(a)に示すゲート駆動回路のゲート電圧立ち上がり時の等価回路である。It is an equivalent circuit at the time of gate voltage rising of the gate drive circuit shown to Fig.5 (a).

以下、図を参照して本発明の実施の形態を詳細に説明する。なお、以下の実施の形態において、同様の機能を示す構成には、同一の符号を付して適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following embodiments, the same reference numerals are given to the configurations showing the same functions, and the description will be appropriately omitted.

本実施の形態のゲート駆動回路31、32は、図1を参照すると、上下アームを構成するスイッチング素子S1、S2をそれぞれ駆動する回路である。ゲート駆動回路31、32は、同一構成であるため、以下、ゲート駆動回路32について説明し、ゲート駆動回路31の説明は省略する。   Referring to FIG. 1, the gate drive circuits 31 and 32 of the present embodiment are circuits for driving the switching elements S1 and S2 constituting the upper and lower arms, respectively. Since the gate drive circuits 31 and 32 have the same configuration, the gate drive circuit 32 will be described below, and the description of the gate drive circuit 31 will be omitted.

スイッチング素子S1、S2は、スイッチングスピードの速いSJ(スーパー ジャンクション)MOSFETやSiC(シリコンカーバイド)MOSFET等が用いられる   As the switching elements S1 and S2, SJ (super junction) MOSFETs or SiC (silicon carbide) MOSFETs having a high switching speed are used.

ゲート駆動回路32は、スイッチング素子S2をスイッチング制御する制御回路Z1と、ゲート抵抗Rと、ダイオードDと、抵抗Rと、トランジスタQとを備えている。なお、図1に示すRは、制御回路Z1のゲートインピーダンスである。 The gate drive circuit 32 includes a control circuit Z1 controlling switching of the switching element S2, a gate resistor R 1, a diode D 1, a resistor R 3, and a transistor Q 1. Incidentally, R 2 shown in FIG. 1 is a gate impedance of the control circuit Z1.

ゲート抵抗Rは、スイッチング素子S2における寄生振動を防止する目的で、スイッチング素子S2のゲート端子(制御端子)と制御回路Z1との間に接続されている。 Gate resistor R 1, for the purpose of preventing parasitic oscillation in the switching element S2, is connected between the gate terminal (control terminal) and the control circuit Z1 of the switching element S2.

ダイオードDは、カソードがゲート抵抗Rと制御回路Z1との接続点に、アノードが抵抗Rを介してゲート抵抗Rとスイッチング素子S2のゲート端子との接続点にそれぞれ接続されている。すなわち、スイッチング素子S2のゲート端子から制御回路Z1に向けて順方向に接続するダイオードD1と、抵抗Rとからなる直列回路がゲート抵抗Rと並列に接続されている。 Diode D 1 has a cathode to the connection point of the gate resistor R 1 and the control circuit Z1, an anode is connected to a connection point between the gate terminal of the gate through a resistor R 3 resistor R 1 and the switching element S2 . That is, the diode D1 that connects in a forward direction toward the control circuit Z1 from the gate terminal of the switching element S2, a series circuit composed of the resistor R 3 Metropolitan is connected in parallel to the gate resistor R 1.

トランジスタQは、スイッチング素子S2のゲート端子とソース端子(低電位側端子)との間に接続され、スイッチング素子S2のゲート端子から流れ込むサージ電流によってゲート電位VGSが上昇すると、抵抗Rの両端間の電位差によってターンオンし、ゲート電位VGSをソース電位Vにクランプし、誤点弧を防止する。 Transistor Q 1 is connected between the gate terminal and the source terminal of the switching element S2 (the low potential side terminal), the surge current flowing from the gate terminal of the switching element S2 when the gate potential V GS increases, the resistance R 3 It turns on by the potential difference between both ends, clamps the gate potential V GS to the source potential V S , and prevents false ignition.

本実施の形態では、トランジスタQとしてPNPトランジスタを用い、エミッタがゲート抵抗Rとスイッチング素子S2のゲート端子との接続点に、コレクタがスイッチング素子S2のソース端子に、ベースがダイオードDのアノードと抵抗Rとの接続点にそれぞれ接続されている。 In this embodiment, a PNP transistor as the transistor Q 1, to the connection point of the emitter and the gate terminal of the gate resistor R 1 and the switching element S2, the source terminal of the collector is the switching element S2, the base of the diode D 1 It is connected to the connection point of the anode and the resistor R 3.

図2は、ゲート駆動回路32のゲート電圧立ち上がり時の等価回路である。図2に示すように、トランジスタQのベース−エミッタ間はダイオードDで表せる。従って、ダイオードDとダイオードDとからなる直列回路がゲート抵抗Rと並列に接続されていると見なすことができ、ゲート電圧立ち上がり時にダイオードDとダイオードDとからなる直列回路に逆方向のゲート電圧Vが印加されることになる。この場合、ダイオードDに印加される電圧はダイオードDとダイオードDとのインピーダンスによって決まることになるが、ダイオードD(トランジスタQのベース−エミッタ間)には抵抗Rが並列に接続されているため、ゲート電圧VはダイオードDに支配的に印加されることになる。これにより、ゲート電圧立ち上がり時にトランジスタQのベースエミッタ間(ダイオードD)に過電圧が印加されなくなるため、トランジスタQが破損することを防止できる。 FIG. 2 is an equivalent circuit when the gate voltage of the gate drive circuit 32 rises. As shown in FIG. 2, the base of the transistor Q 1 - emitter is represented by a diode D Q. Therefore, can be regarded as a series circuit comprising a diode D 1 and the diode D Q is connected in parallel to the gate resistor R 1, the inverse series circuit consisting of a diode D 1 and diode D Q when the gate voltage rise so that the direction of the gate voltage V G is applied. In this case, the voltage applied to the diode D Q will be determined by the impedance of the diode D 1 and the diode D Q, (the transistor Q 1 base - emitter) diode D Q in parallel resistor R 3 is because it is connected, the gate voltage V G will be predominantly applied to the diode D 1. Thus, since the over-voltage between base-emitter (diode D Q) of the transistor Q 1 when the gate voltage rise is not applied, it is possible to prevent the transistor Q 1 is damaged.

また、図3に示すゲート駆動回路41、42のように、スイッチング素子S1、S2のゲート端子とソース端子との間に、トランジスタQとコンデンサCとを直列に接続しても良い。トランジスタQとコンデンサCとを直列に接続することで、サージ電流によるゲート電位VGSの上昇に伴ってトランジスタQがターンオンすると、コンデンサCによってスイッチング素子S1、S2の入力容量が大きくなる。従って、スイッチング素子S1、S2のゲート電位VGSの上昇が抑制され、誤点弧が防止される。 Also, like the gate driving circuits 41 and 42 shown in FIG. 3, between the gate and source terminals of the switching elements S1, S2, it may be connected to the transistor Q 1, the capacitor C 1 in series. By connecting the transistor Q 1, the capacitor C 1 in series, the transistor Q 1 is turned with the rise of the gate potential V GS due to the surge current, the input capacitance of the switching elements S1, S2 is increased by the capacitor C 1 . Therefore, the rise of the gate potential V GS of the switching elements S1 and S2 is suppressed, and erroneous ignition is prevented.

この場合も、トランジスタQのベース−エミッタ間には抵抗Rが並列に接続されているため、ゲート電圧立ち上がり時にゲート電圧VはダイオードDに支配的に印加され、トランジスタQが破損することを防止できる。 Again, the transistor Q 1 base - for emitters between the resistor R 3 are connected in parallel, the gate voltage V G at the gate voltage rise is predominantly applied to the diode D 1, the transistor Q 1 is damaged Can be prevented.

以上説明したように、本実施の形態によれば、上下アームを構成するスイッチング素子S1、S2(第1のスイッチング素子)をスイッチング制御する制御回路Z1と、スイッチング素子S1、S2のゲート端子と制御回路Z1との間に接続されたゲート抵抗Rと備えたゲート駆動回路31、32であって、スイッチング素子S1、S2のゲート端子から制御回路Z1に向けて順方向に接続するダイオードDと、抵抗Rとからなる直列回路がゲート抵抗Rと並列に接続され、直列回路における抵抗Rの両端間の電位差によってターンオンするトランジスタQ(第2のスイッチング素子)がスイッチング素子S1、S2のゲート端子とソース端子(低電位側端子)との間に接続されている。
この構成により、制御回路Z1によるゲート電圧立ち上がり時に、ストレスとなる過電圧が誤点弧対策用の素子として設けたトランジスタQに印加されることがないため、トランジスタQの破損を防止でき、安定的に誤点弧を防止することができる。
As described above, according to the present embodiment, the control circuit Z1 that performs switching control of the switching elements S1 and S2 (first switching element) that constitute the upper and lower arms, and the gate terminals of the switching elements S1 and S2 and control a gate drive circuit 31, 32 having connected to the gate resistor R 1 between the circuit Z1, a diode D 1 to be connected to a forward direction toward the control circuit Z1 from the gate terminal of the switching element S1, S2 A transistor Q 1 (second switching element) is connected in series with a resistor R 3 and connected in parallel with the gate resistor R 1 and turned on by the potential difference between both ends of the resistor R 3 in the series circuit. It is connected between the gate terminal and the source terminal (low potential side terminal) of
With this configuration, when the gate voltage rise by the control circuit Z1, since the overvoltage to be stress is that there is no to be applied to the transistor Q 1 which is provided as an element for false firing measures, it is possible to prevent breakage of the transistor Q 1, stable False firing can be prevented.

さらに、本実施の形態は、トランジスタQは、コンデンサCを介してスイッチング素子S1、S2のソース端子と接続されている。
この構成を採用しても、同様にストレスとなる過電圧がトランジスタQに印加されることがないため、トランジスタQの破損を防止でき、安定的に誤点弧を防止することができる。
Further, in the present embodiment, the transistor Q 1 is connected to the source terminal of the switching element S1, S2 via the capacitor C 1.
Even when employing this configuration, similarly for overvoltage becomes stress is prevented from being applied to the transistor Q 1, can prevent damage to the transistor Q 1, can be prevented stably Ayamaten arc.

以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでもない。   Although the present invention has been described above in terms of specific embodiments, it is needless to say that the above embodiments are merely examples and can be modified and implemented without departing from the spirit of the present invention.

11、12、21、22、31、32、41、42 ゲート駆動回路
、D ダイオード
ゲート抵抗
ゲートインピーダンス
抵抗
トランジスタ
Z1 制御回路
11,12,21,22,31,32,41,42 gate driving circuit D 1, D Q diodes R 1 gate resistor R 2 gate impedance R 3 resistor Q 1 transistor Z1 control circuit

Claims (2)

上下アームを構成する第1のスイッチング素子をスイッチング制御する制御回路と、
前記第1のスイッチング素子のゲート端子と前記制御回路との間に接続されたゲート抵抗と備えたゲート駆動回路であって、
前記第1のスイッチング素子のゲート端子から前記制御回路に向けて順方向に接続するダイオードと、抵抗とからなる直列回路が前記ゲート抵抗と並列に接続され、
前記直列回路における前記抵抗の両端間の電位差によってターンオンする第2のスイッチング素子が前記第1のスイッチング素子のゲート端子と低電位側端子との間に接続されていることを特徴とするゲート駆動回路。
A control circuit that performs switching control of a first switching element that constitutes the upper and lower arms;
A gate drive circuit comprising: a gate resistor connected between a gate terminal of the first switching element and the control circuit;
A series circuit including a diode connected in a forward direction from the gate terminal of the first switching element to the control circuit, and a resistor is connected in parallel with the gate resistor,
A gate drive circuit characterized in that a second switching element turned on by a potential difference between both ends of the resistor in the series circuit is connected between the gate terminal of the first switching element and the low potential side terminal. .
前記第2のスイッチング素子は、コンデンサを介して前記第1のスイッチング素子の低電位側端子と接続されていることを特徴とする請求項1記載のゲート駆動回路。   The gate drive circuit according to claim 1, wherein the second switching element is connected to the low potential side terminal of the first switching element via a capacitor.
JP2017189976A 2017-09-29 2017-09-29 Gate drive circuit Active JP6443518B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017189976A JP6443518B1 (en) 2017-09-29 2017-09-29 Gate drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017189976A JP6443518B1 (en) 2017-09-29 2017-09-29 Gate drive circuit

Publications (2)

Publication Number Publication Date
JP6443518B1 JP6443518B1 (en) 2018-12-26
JP2019068551A true JP2019068551A (en) 2019-04-25

Family

ID=64899437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017189976A Active JP6443518B1 (en) 2017-09-29 2017-09-29 Gate drive circuit

Country Status (1)

Country Link
JP (1) JP6443518B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08331841A (en) * 1995-05-31 1996-12-13 Nemic Lambda Kk Switching power supply
JPH09214311A (en) * 1996-02-06 1997-08-15 Yutaka Denki Seisakusho:Kk Drive circuit for switch element
WO2012153836A1 (en) * 2011-05-12 2012-11-15 日産自動車株式会社 Switching circuit and semiconductor module
JP2015023774A (en) * 2013-07-23 2015-02-02 日新電機株式会社 Gate drive circuit
JP2015154591A (en) * 2014-02-14 2015-08-24 ローム株式会社 Gate drive circuit and power supply device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08331841A (en) * 1995-05-31 1996-12-13 Nemic Lambda Kk Switching power supply
JPH09214311A (en) * 1996-02-06 1997-08-15 Yutaka Denki Seisakusho:Kk Drive circuit for switch element
WO2012153836A1 (en) * 2011-05-12 2012-11-15 日産自動車株式会社 Switching circuit and semiconductor module
JP2015023774A (en) * 2013-07-23 2015-02-02 日新電機株式会社 Gate drive circuit
JP2015154591A (en) * 2014-02-14 2015-08-24 ローム株式会社 Gate drive circuit and power supply device

Also Published As

Publication number Publication date
JP6443518B1 (en) 2018-12-26

Similar Documents

Publication Publication Date Title
JP6132640B2 (en) Power semiconductor device drive circuit
JP5776658B2 (en) Semiconductor drive device
US8558587B2 (en) Gate driver
US10367496B2 (en) Gate voltage control circuit of insulated gate bipolar transistor and control method thereof
US10476496B2 (en) Drive circuit and power module including the same
JP2012090435A (en) Drive circuit and semiconductor device equipped with the same
JP2016208080A (en) Switching unit and power supply circuit
US6687106B1 (en) Power module
JP2016059036A (en) Short-circuit protection circuits, system, and method
JP2007104805A (en) Gate drive circuit of voltage-driven semiconductor element
JP5907102B2 (en) Semiconductor device
JP2015080335A (en) Gate drive circuit
JP2010130557A (en) Gate driving device
JP2017212583A (en) Protection circuit of semiconductor element
US9059697B2 (en) Drive circuit and drive method for driving normally-on-type transistor
JPWO2015033444A1 (en) Buffer circuit
JP6156073B2 (en) Semiconductor switching element protection circuit and power conversion device
JP7037538B2 (en) Gate drive circuit
JP4727360B2 (en) Gate circuit of insulated gate semiconductor device
JP6443518B1 (en) Gate drive circuit
JP4821394B2 (en) Semiconductor device drive circuit
JP2015220876A (en) Drive circuit system
JP2018011096A (en) Gate drive circuit for semiconductor device
JP2016131465A (en) Gate drive circuit
JP6009932B2 (en) Gate drive circuit

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181112

R150 Certificate of patent or registration of utility model

Ref document number: 6443518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250