JP2019068021A - 透明ディスプレイパネル及びその製造方法 - Google Patents

透明ディスプレイパネル及びその製造方法 Download PDF

Info

Publication number
JP2019068021A
JP2019068021A JP2017217989A JP2017217989A JP2019068021A JP 2019068021 A JP2019068021 A JP 2019068021A JP 2017217989 A JP2017217989 A JP 2017217989A JP 2017217989 A JP2017217989 A JP 2017217989A JP 2019068021 A JP2019068021 A JP 2019068021A
Authority
JP
Japan
Prior art keywords
pattern layer
primer
layer
via hole
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017217989A
Other languages
English (en)
Inventor
ギュ キム、ソン
Sun Gyu Kim
ギュ キム、ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
First Move Co Co Ltd
Original Assignee
First Move Co Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by First Move Co Co Ltd filed Critical First Move Co Co Ltd
Publication of JP2019068021A publication Critical patent/JP2019068021A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Laminated Bodies (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 化学的なエッチング工程を経ることなく、触媒を含むプライマーパターン層の上に導電性パターン層が無電解めっきにより形成されて配線をなす透明ディスプレイパネル及びその製造方法を提供する。【解決手段】 本発明は、第１の面及び第２の面を有し、ビア孔を有する透明パネル層と、前記第１の面及び前記ビア孔の内周面の一部又は全部に配備される第１のプライマーパターン層と、前記第２の面及び前記ビア孔の内周面の一部又は全部に配備され、前記ビア孔の内周面において前記第１のプライマーパターン層と連設される第２のプライマーパターン層と、前記プライマーパターン層のパターンの上に形成されて、前記透明パネル層の第１の面、第２の面及び前記ビア孔の内周面に配線をなす導電性パターン層と、を備え、前記プライマーパターン層及びプライマーパターン層は、前記導電性パターン層を無電解めっきで形成するための触媒を含む透明ディスプレイパネルに関するものである。【選択図】 図１

Description

本発明は、透明ディスプレイパネル及びその製造方法に係り、更に詳しくは、ビア孔を有して両面に配線が形成される透明ディスプレイパネル及びその製造方法に関する。
ディスプレイパネルは、高分子樹脂などの材質の基材の上に銅箔を積層し、パターン印刷及びエッチングなどの技術により配線のための銅箔を設計回路と一致するようにパターンを完成したものである。
最近の電子技術の発達には目を見張るものがあり、これに伴い、ディスプレイパネルの柔軟性及び配線の高密度化が求められて、その小型化及び薄肉化が進んでおり、形成されるビアの数も増えつつある。
ビア孔（Ｖｉａ Ｈｏｌｅ）は、ディスプレイパネルの両面に印刷された配線を接続するめっき導通孔であり、一般的には、基材に孔あけ作業を行った後、無電解又は電解めっき及び化学的なエッチングを用いて配線を形成する。
より具体的に、ビア孔を有するディスプレイパネルを作製するための従来の工程は、まず、基材の上下部に銅箔層を形成し、孔あけ作業（ｄｒｉｌｌｉｎｇ ｏｐｅｒａｔｉｏｎ）を行った後、電気めっき（ｅｌｅｃｔｒｏｐｌａｔｅ）を行う。次いで、基材に多数のエッチング済み領域を形成するために感光性フィルムを貼着し、露光、現像、腐食及び剥離といった工程を行って所望のパターンの配線を形成する。
このように、従来の工程は、複雑であり、生産性を低下させる他、不良率を高めるという不都合がある。なお、エッチング過程においてかなりの廃棄物が発生して環境問題を引き起こし、透明なディスプレイパネルを作製する場合、エッチングに際してめっき膜が引き剥がされた部分の一括的な透明性を確保し難く、場合によって黄変が生じるという不具合がある。
大韓民国公開特許第１０−２０１３−０１１７６６７号公報（２０１３年１０月２８日） 大韓民国登録特許第１０−１５１８３９４号公報（２０１５年０４月３０日）
本発明は、上述した問題を解消するために案出されたものであって、化学的なエッチング工程を経ることなく、触媒を含むプライマーパターン層の上に導電性パターン層が無電解めっきにより形成されて配線をなす透明ディスプレイパネル及びその製造方法を提供するところにその目的がある。
しかしながら、本発明の目的は、上述した目的に何等制限されるものではなく、未言及の他の目的は、次の記載から当業者にとって明確に理解できる筈である。
上記の目的を達成するために案出された本発明による透明ディスプレイパネルは、パネル状を呈し、パネルの上面からなる第１の面及びパネルの底面からなる第２の面を有し、前記第１の面及び第２の面を通過するビア孔を有する透明パネル層と、前記第１の面及び前記ビア孔の内周面の一部又は全部に配備される第１のプライマーパターン層と、前記第２の面及び前記ビア孔の内周面のうち前記第１のプライマーパターン層が配備されない前記ビア孔の一部及び前記第２の面に配備されるか、或いは、前記第１のプライマーパターン層が配備されない前記第２の面に配備され、前記ビア孔の内周面において前記第１のプライマーパターン層と連設される第２のプライマーパターン層と、前記第１のプライマーパターン層及び第２のプライマーパターン層のパターンの上に形成されて、前記透明パネル層の第１の面、第２の面及び前記ビア孔の内周面に配線をなす導電性パターン層と、前記透明パネル層及び導電性パターン層の上に貼合された発光素子と、前記発光素子の接着により前記発光素子同士の空間を埋め込むように前記透明パネル層に配備されるレベリング層と、を備え、前記第１のプライマーパターン層及び第２のプライマーパターン層は、前記導電性パターン層を無電解めっきで形成するための触媒を含むことを特徴とする。
また、本発明の前記第１のプライマーパターン層及び第２のプライマーパターン層は、前記ビア孔の周りに形成される前記透明パネル層の第１の面又は第２の面に配備される円形パターン層と、前記円形パターン層に連設される前記透明パネル層の第１の面又は第２の面に配備される配線パターン層と、前記円形パターン層に連設される前記ビア孔の内周面の全部又は一部に配備される導通パターン層と、を備えることを特徴とする。
更に、本発明の前記ビア孔の直径は２００〜５００μｍであり、前記円形パターン層の円形パターンは、直径が前記ビア孔の直径よりも２０〜３０％大きいことを特徴とする。
更にまた、本発明の前記プライマーパターン層は、パラジウム塩を含む触媒、環状ケトン類溶媒、エポキシ樹脂及び硬化剤を含むプライマーインキにより形成されたパターン層であり、前記パラジウム塩を含む触媒は、塩化パラジウム、酢酸パラジウム、硫酸パラジウム、硝酸パラジウム、テトラクロロパラジウム酸カリウム、テトラミンジクロロパラジウム、ジニトロジアンミンパラジウム及びこれらの混合物よりなる群から選ばれる物質を含むことを特徴とする。
更にまた、本発明の前記プライマーインキは、前記プライマーインキの総重量に対して、前記パラジウム塩を含む触媒は２０〜３５重量％、前記環状ケトン類溶媒は３０〜５０重量％、前記エポキシ樹脂は２０〜３０重量％、前記硬化剤は０．５〜５重量％で含むことを特徴とする。
更にまた、本発明の前記プライマーパターン層は、前記プライマーインキを用いて配線状に印刷し、８０〜１００℃において５〜１０分間硬化させた後に還元させて形成したパターンであることを特徴とする。
更にまた、本発明の前記透明パネル層は、ポリエステル、ポリエチレンテレフタレートＰＥＴ、ポリアリールスルホン、ポリエーテルイミド、耐熱性エポキシ、ポリアリレートイミド及びこれらの混合物よりなる群から選ばれる物質により形成された透光性の軟性基材層であることを特徴とする。
更にまた、本発明による透明ディスプレイパネルは、前記導電性パターン層の上に無電解めっきにより形成されたＮｉ／Ａｕ層を更に備え、前記Ｎｉ層の厚さは０．８〜１．５μｍであり、前記Ａｕ層の厚さは０．０２μｍ〜０．０４μｍであることを特徴とする。
更にまた、本発明の前記透明パネル層の厚さは１００μｍ〜２００μｍであり、前記プライマーパターン層の厚さは５〜２０μｍであり、前記導電性パターン層の厚さは５〜１５μｍであることを特徴とする。
また、本発明による透明ディスプレイパネルの製造方法は、透明パネル層にビア孔を形成する孔加工ステップと、印刷背面である前記透明パネル層の第２の面に保護フィルム又は保護紙を押し当て、印刷面である前記透明パネル層の第１の面に触媒を含むプライマーインキを用いて前記ビア孔の上に形成される円形パターン層及び前記円形パターン層と連続する配線パターン層を印刷する第１の印刷ステップと、前記保護フィルムを引き剥がして第１のプライマーパターン層を形成する第１の引き剥がしステップと、前記透明パネル層の前記第１のプライマーパターン層が形成された印刷背面である第１の面に保護フィルム又は保護紙を押し当て、印刷面である第２の面に触媒を含むプライマーインキを用いて前記ビア孔を覆う円形パターン層及び前記円形パターン層と連続する回路パターン層を印刷する第２の印刷ステップと、前記保護フィルムを引き剥がして第２のプライマーパターン層を形成する第２の引き剥がしステップと、無電解めっきを用いて前記プライマーパターン層の上に金属をめっきして導電性パターン層を形成する導電性パターン層形成ステップと、を含み、前記円形パターン層は、前記ビア孔の周りに形成される前記透明パネル層の第１の面又は第２の面に配備される前記第１のプライマーパターン層及び第２のプライマーパターン層により構成され、前記配線パターン層は、前記円形パターン層に連設される前記透明パネル層の第１の面又は第２の面に配備される前記第１のプライマーパターン層及び第２のプライマーパターン層により構成され、前記円形パターン層に連設される導通パターン層は、前記円形パターン層に連設される前記ビア孔の内周面の全部又は一部に配備される前記第１のプライマーパターン層及び第２のプライマーパターン層により構成されることを特徴とする。
また、前記印刷ステップは、前記プライマーインキを用いて配線パターンを印刷する前に、前記透明パネル層にプライマー処理、コロナ処理又はプラズマ処理を施す工程を更に含むことを特徴とする。
本発明による透明ディスプレイパネル及びその製造方法は、化学的なエッチング工程を経ることなく、触媒を含むプライマーパターン層の上に導電性パターン層が無電解めっきにより形成されて配線をなす透明ディスプレイパネル及びその製造方法であって、簡単な工程により製造され、配線パターンが形成された部分を除く透明パネル層の透明度に優れたディスプレイパネルを提供することができるというメリットがある。
本発明の一実施形態による透明ディスプレイパネルの断面構成図である。 本発明の一実施形態による透明ディスプレイパネルの断面構成図である。 本発明の一実施形態による透明ディスプレイパネルの第１の面又は第２の面の構成図である。 本発明の一実施形態による透明ディスプレイパネルの製造方法の手順図である。 本発明の一実施形態による透明ディスプレイパネルの製造方法の手順図である。 本発明の一実施形態による発光素子を有する透明ディスプレイパネルを示す図である。 本発明の一実施形態によるレベリング層を有する透明ディスプレイパネルを示す図である。 本発明の一実施形態による透明ディスプレイパネルを示す図である。 本発明の一実施形態による透明ディスプレイパネルの発光素子及びパターン層を示す図である。 本発明の一実施形態による透明ディスプレイパネルの断面図である。 本発明の一実施形態による透明ディスプレイパネルの様々な設置構造を示す図である。 本発明の一実施形態による透明ディスプレイパネルが設置された建物の外壁を示す図である。 本発明の一実施形態による透明ディスプレイパネルが設置されたカフェの外壁を示す図である。
以下、本発明を詳述するに先立って、本明細書において用いられた用語は、特定の実施形態を記述するためのものに過ぎず、添付の特許請求の範囲によってのみ限定される本発明の範囲を限定することを意図するものではないということを理解しなければならない。本明細書において用いられる全ての技術用語及び科学用語は、別途に断りのない限り、技術的に通常の技術を有する者に一般的に理解されるものと同じ意味を有する。
本明細書及び特許請求の範囲の全般に亘って、別途に断りのない限り、備える（ｃｏｍｐｒｉｓｅ、ｃｏｍｐｒｉｓｅｓ、ｃｏｍｐｒｉｓｉｎｇ）という用語は、言及された物品、ステップ又は一群の物品及びステップを含むことを意味し、任意の他の物品、ステップ又は一群の物品又は一群のステップを排除する意味として用いられたものではない。
一方、本発明の色々な実施形態は、別途の断りのない限り、その他の任意の実施形態と組み合わせることができる。特に、好適又は有利であると指示するある特徴もまた、好適又は有利であると指示する他の任意の特徴及び複数の特徴と組み合わせることができる。以下、添付図面に基づいて、本発明の実施形態及びこれに伴う効果について説明する。
本発明の一実施形態による透明ディスプレイパネル１００は、厚さ方向に貫通するビア孔（ｖｉａ ｈｏｌｅ）１１を有する透明パネル層１０と、前記透明パネル層１０の上に形成されたプライマーパターン層２０及び前記プライマーパターン層２０のパターンの上に形成されて配線をなす導電性パターン層３０を備える。
本発明による透明ディスプレイパネル１００は、導電性パターン層３０を無電解めっきで形成するための触媒を含むプライマーパターン層２０を備えるパネルであって、簡単な工程により製造され、パターン層２０、３０が形成された部分を除く透明パネル層１０の透明度に優れたパネルである。
また、電解めっきに際して電極との距離が遠ざかることに伴い、めっき金属の接着力が低下して厚さ及び線幅がばらつくため均一な伝導性を保ち難い結果、良品が量産し難いのに対し、本発明の導電性パターン層の吸着性を高めるために特殊製作された触媒インキでプライマーパターン層を構成し、これを用いて無電解めっきで形成した導電性パターン層は均一な厚さ及び線幅に形成されて優れた伝導性を有する。
本発明による透明パネル層１０は、厚さ方向に貫通するビア孔１１を備える。より具体的に、透明パネル層１０は、第１の面１０ａ及び第１の面１０ａに対向する第２の面１０ｂを有し、第１の面１０ａ及び第２の面１０ｂを通過するビア孔１１を有する。
透明パネル層１０は、ポリエステル（ｐｏｌｙｅｓｔｅｒ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅｔｅｒｅｐｈｔｈａｌａｔｅ；ＰＥＴ）、ポリアリールスルホン（Ｐｏｌｙａｒｙｌｓｕｌｆｏｎｅ）、ポリエーテルイミド（Ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、耐熱性エポキシ（ｈｅａｔ ｒｅｓｉｓｔａｎｃｅ ｅｐｏｘｙ）、ポリアリレートイミド（Ｐｏｌｙａｒｙｌａｔｅ ｉｍｉｄｅ）及びこれらの混合物よりなる群から選ばれる物質により形成される。好ましくは、透明性、柔軟性、経済性の側面からみて、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅｔｅｒｅｐｈｔｈａｌａｔｅ；ＰＥＴ）により形成されることが好ましい。
透明パネル層１０の厚さは、１００μｍ〜２００μｍであることが好ましく、更に好ましくは、１２５μｍ〜１５０μｍである。透明パネル層１０の厚さが１００μｍ未満である場合、印刷、めっき、発光ダイオード（ＬＥＤ）などの発光素子の実装に問題があり、２００μｍを超える場合、柔軟性に問題がある。
また、透明パネル層１０としては、アクリル系のプライマーを用いた前処理、コロナ処理、プラズマ処理などにより粗さが制御されたものを使用し、本発明による透明パネル層１０は、０．１〜０．３μｍの表面粗さ（Ｒａ）を有する。表面粗さが０．１μｍ未満である場合、印刷に際して接着性に問題があり、表面粗さが０．５μｍを超える場合、透明性に問題がある。前記範囲の表面粗さを有する透明パネル層１０を備えることにより、プライマーパターン層２０との優れた接着力を与えることができる。
ビア孔１１の直径は、２００μｍ〜５００μｍであることが好ましく、更に好ましくは、４００μｍ〜５００μｍである。ビア孔１１の直径が２００μｍ未満である場合、触媒インキ印刷孔内にインキを塗布し難いという問題があり、５００μｍを超える場合、触媒インキの消耗量が増えるという問題がある。
本発明によるプライマーパターン層２０は、透明パネル層１０の上に形成された無電解めっきのための触媒を含む層であって、第１のプライマーパターン層２１及び第２のプライマーパターン層２２を備えることにより、プライマーパターン層２０の上に導電性パターン層３０が無電解めっきされて均一な厚さ及び線幅に形成可能にする。
より具体的に、第１のプライマーパターン層２１は、透明パネル層１０の第１の面１０ａ及びビア孔１１の内周面の一部又は全部に配備され、第２のプライマーパターン層２２は、第１の面１０ａ及びビア孔１１の内周面の一部又は全部に配備され、ビア孔１１の内周面において前記第１のプライマーパターン層と連設される。
第１のプライマーパターン層２１及び第２のプライマーパターン層２２は、導電性パターン層３０を無電解めっきで形成するための触媒を含む。すなわち、触媒を含むプライマーインキを用いてビア孔を有する透明パネル層の上に配線形成されるべきパターンを印刷することにより形成される。
プライマーパターン層２０の厚さは、５〜２０μｍであることが好ましく、更に好ましくは、１０〜１５μｍである。プライマーパターン層２０の厚さが５μｍ未満である場合、無電解めっきに際してめっきの厚さに問題があり、２０μｍを超える場合、透明パネル層とプライマーパターン層との密着性に影響を及ぼすという問題がある。
プライマーパターン層２０は、透明パネル層の第１の面１０ａ又は第２の面１０ｂに配備されるビア孔１１の周りに形成される円形パターン層２１１と、円形パターン層２１１に連設される配線パターン層２１２及びビア孔の内周面の全部又は一部に配備される円形パターン層２１１に連設される導通パターン層２１３を備える。
円形パターン層２１１の円形パターンは、ビア孔１１の直径よりも２０〜３０％大きく形成される。
配線パターン層２１２の配線パターンは、直線状、曲線状、格子状などであってもよく、一つ以上の発光素子５０を透明基材層１０の上に設計しようとする所望の形状に形成することができる。
導通パターン層２１３は、ビア孔１１の内周面の全部又は一部に円筒状に形成されて第１のプライマーパターン層２１の導通パターン層２１３と第２のプライマーパターン層２２の導通パターン層２１３とが連設される。
第１のプライマーパターン層２１の導通パターン層２１３と第２のプライマーパターン層２２の導通パターン層２１３とが連設されることにより、第１の面１０ａの円形パターン層２１１、配線パターン層２１２と、第２の面１０ｂの円形パターン層２１１、配線パターン層２１２とが短絡されることを防ぐことができる。
プライマーパターン層２０は、触媒を含むプライマーインキを用いて配線パターン状に印刷した後に硬化させ、且つ還元させて形成した層である。プライマーパターン層２０は、配線パターンが形成可能なマスクを用いて、且つ、インキジェットプリンターやシルクスクリーンプリンターを用いて印刷することができる。
プライマーインキは、パラジウム塩を含む触媒、環状ケトン類溶媒、エポキシ樹脂及び硬化剤を含む。プライマーインキは、総重量に対して、パラジウム塩を含む触媒は２０〜３５重量％、環状ケトン類溶媒は３０〜５０重量％、エポキシ樹脂は２０〜３０重量％、硬化剤は０．５〜５重量％で含む。
パラジウム塩を含む触媒は、塩化パラジウム、酢酸パラジウム、硫酸パラジウム、硝酸パラジウム、テトラクロロパラジウム酸カリウム、テトラミンジクロロパラジウム、ジニトロジアンミンパラジウム及びこれらの混合物よりなる群から選ばれる物質を含む。
環状ケトン類溶媒は、シクロペンタノン、２−メチルシクロペンタノン、３−メチルシクロペンタノン、シクロヘキサノン、２−メチルシクロヘキサノン、３−メチルシクロヘキサノン、４−メチルシクロヘキサノン、３，３，５−トリメチルシクロヘキサノン、３，５，５−トリメチル−２−シクロヘキセン−１−オン（イソホロン）、２−シクロヘキセン−１−オン、３−メチル−２−シクロヘキセン−１−オン、３−メチル−５−ヘプテン−２−オン及びこれらの混合物よりなる群から選ばれる物質を含む。好ましくは、３，５，５−トリメチル−２シクロヘキセン−１−オン（イソホロン）を含む。
エポキシ樹脂は、エポキシ基を二つ以上有するビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＡＤ型エポキシ樹脂、ノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、指環式エポキシ樹脂、アミン型エポキシ樹脂、ナフタレンベースのエポキシ樹脂、ネオペンチルグリコール型エポキシ樹脂、ヘキサンディネルグリコール型エポキシ樹脂、レゾルシン型エポキシ樹脂及びこれらの混合物よりなる群から選ばれる樹脂を含む。
硬化剤は、１，２−フェニレンジイソシアネート、１，３−フェニレンジイソシアナート、１，４−フェニレンジイソシアネート、１，４−ジイソシアナトブタン、１，６−ジイソシアナトヘキサン、１，８−ジイソシアナトオクタン、２，４−トルエンジイソシアネート、２，５−トルエンジイソシアネート、２，６−トルエンジイソシアネート、３，３´−ジメトキシ−４，４´−ビフェニレンジイソシアネート、イソホロンジイソシアネート、ｍ−キシレンジイソシアネート、トランス−１，４−シクロヘキシレンジイソシアネート、１，３−ビス（１−イソシアナト−１メチルエチル）ベンゼン、４，４´−メチレンビス（フェニルイソシアネート）及びこれらの混合物よりなる群から選ばれる物質を含む。
プライマーインキの粘度は、２００００〜２５０００ｃＰ（２０℃）である。硬化剤の含量を調節してプライマーインキの粘度を調節することができ、プライマーインキの粘度が２００００未満である場合、第１のプライマーパターン層の印刷に際してビア孔を介してインキが裏面に流下し、ビア孔の内面にインキの量が十分な厚さに塗布されない結果、めっきが円滑に行われないという問題があり、プライマーインキの粘度が２５０００を超える場合、粘度が高過ぎてインキがビア孔の内壁に沿って流下されないという問題がある。
本発明による透明ディスプレイパネル１００は、他の通常の印刷回路基板（ＰＣＢ）パネルとは異なり、パネル当たりに数千個のビア孔が加工されるディスプレイパネルであって、ビア孔をめっきするためにかなりのインキが消耗される。このため、従来には孔を導通するために導電性のシルバーペーストを使用していたが、高価であるため経済性及び生産性に劣るという不具合があった。本発明による非導電性のプライマーインキを用いてプライマーパターン層２０を形成することにより、より安価に、無電解めっきでも十分な高さの導電性パターン層３０を形成可能にして優れた電気伝導度を確保することができる。
本発明によるプライマーパターン層２０は、導電性パターン層３０が１０μｍ以上の無電解めっきにより形成される上で触媒の役割を果たして配線を形成可能にする。
本発明による導電性パターン層３０は、透明ディスプレイパネル１００に配線をなす層であって、プライマーパターン層２０のパターンの上に形成されて配線をなす層である。
導電性パターン層３０は、触媒を含むプライマーパターン層２０の上に無電解めっきにより形成された層であって、導電性パターン層３０が形成可能な金属としては、Ｃｕ、Ｎｉ、Ａｇなどを使用することができる。以下では、Ｃｕを用いて導電性パターン層３０を形成した場合を例にとって説明する。
導電性パターン層３０の厚さは、５〜１５μｍであることが好ましく、更に好ましくは、８〜１２μｍである。導電性パターン層３０の厚さが５μｍ未満である場合、電気抵抗が高いため発光ダイオード（ＬＥＤ）の点灯に問題があり、 導電性パターン層３０の厚さが１５μｍを超える場合、めっき時間が長引いて生産性が低下し、透明パネル及びめっき層間の接着力に問題がある。
本発明による導電性パターン層３０の電気抵抗は１Ω／ｃｍ２以下であって、高い電気伝導性を有し、電力の消耗が少ないので、透明ディスプレイパネル１００の効率を高めることができる。
本発明による透明ディスプレイパネル１００は、導電性パターン層３０の上に形成されるＮｉ／Ａｕ層４０を更に備えていてもよい。
Ｎｉ層４０の厚さは、０．８〜１．５μｍであることが好ましく、更に好ましくは、１．０μｍ〜１．２μｍである。Ａｕ層４０の厚さは、０．０２μｍ〜０．０４μｍであることが好ましく、更に好ましくは、０．０３μｍである。
本発明による透明ディスプレイパネル１００は、ビア孔１１、プライマーパターン層２０の上の導電性パターン層３０を有する透明パネル層１０の上に貼合された発光素子５０を更に備えていてもよい。図６は、本発明の一実施形態による発光素子を有する透明ディスプレイパネルを示すものである。
発光素子５０は、様々な色相の光を発する役割を果たし、点滅可能であり、明るさが変わる素子であって、光を発するあらゆる機械、器具、装置を網羅し、好ましくは、発光ダイオードであってもよい。
一実施形態によれば、発光素子５０は、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ）、リバース発光ダイオード（Ｒｅｖｅｒｓｅ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ）、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ；ＯＬＥＤ）、能動型有機発光ダイオード（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ；ＡＭＯＬＥＤ）、受動型有機発光ダイオード（Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ；ＰＭＯＬＥＤ）、スタック 有機発光ダイオード（Ｓｔａｃｋｅｄ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ；ＳＯＬＥＤ）及び陰極線発光装置（Ｃａｔｈｏｄｏｌｕｍｉｎｅｓｃｅｎｃｅ）のうちのいずれか一種を備えていてもよい。
発光素子５０は、透明パネル層１０の上に形成されたプライマーパターン層２０の上に無電解めっきにより形成された導電性パターン層３０を通るように接着される。発光素子５０は、伝導性接着剤により接着可能であるが、伝導性接着剤としては、シルバーコンダクター（Ｓｉｌｖｅｒ Ｃｏｎｄｕｃｔｏｒ又はシルバーペースト）などを使用することができ、接着力に優れていると共に、抵抗性が最大限に低い材質を使用することが好ましい。なお、発光素子５０の各電極及び導電性パターン層３０は、ソルダーペーストを用いてリフロー工程により接着可能である。
本発明による透明ディスプレイパネル１００は、レベリング層６０を更に備えて発光素子５０の接着により発光素子５０同士の隙間を埋め込むことができる。図７は、本発明の一実施形態によるレベリング層を有する透明ディスプレイパネルを示すものである。
レベリング層６０は、光学透明性、紫外線に対する耐光性、発光素子の熱放出に対する耐熱性及び放熱性、光抽出効率の向上、接着力の信頼性、耐湿性などの物性を満たし、透明レジンやシリコンなどのフレキシブルな素材により充填可能であり、ガラスやアクリルなどの高強度の素材により作製可能である。
本発明による透明ディスプレイパネル１００は、接着フィルム層７０を更に備えて透明ディスプレイパネル１００を他の物品に貼り付けることができる。接着フィルム層７０としては、接着力を有する物質、材料、フィルムなどが挙げられ、好ましくは、帯電防止性に優れているので静電気の発生が少なく、透明性に優れている他、被着体の汚染がない光学粘着シート（ＯＣＡ：Ｏｐｔｉｃａｌｌｙ Ｃｌｅａｒ Ａｄｈｅｓｉｖｅ）フィルムを使用する。
本発明による透明ディスプレイパネル１００は、建物の内外部だけではなく、車両などに設置されて案内標識、公告板、インテリア装飾などとして活用可能である。
透明パネル層１０として軟性材質の基材を使用する場合、透明ディスプレイパネル１００を所望の場所に接触面の特性を問わずに様々に設置することができる。なお、このような材質を使用することにより、透明ディスプレイパネル１００の設置後の取り扱い及びメンテナンスなどの管理を手軽に行うことができる。
本発明による透明ディスプレイパネルは、孔加工ステップ（Ｓ１０）、プライマーパターン層形成ステップ（Ｓ２０）及び導電性パターン層形成ステップ（Ｓ３０）を含む。なお、導電性パターン層形成ステップＳ３０後に、Ｎｉ／Ａｕ層形成ステップ（Ｓ４０）及び発光素子貼合ステップ（Ｓ５０）を更に含んでいてもよい。
本発明による孔加工ステップ（Ｓ１０）は、用意された透明パネル層にビア孔を形成するステップであって、ＣＮＣドリル又はレーザーを用いて孔あけ作業を行うことにより、孔を形成することができる。
本発明によるプライマーパターン層形成ステップ（Ｓ２０）は、透明パネル層の第１の面１０ａにプライマーパターン層を形成する第１のプライマーパターン層形成ステップ（Ｓ２１）及び透明パネル層の第２の面１０ｂにプライマーパターン層を形成する第２のプライマーパターン層形成ステップ（Ｓ２２）を含む。
第１のプライマーパターン層形成ステップ（Ｓ２１）は、透明パネル層の第２の面１０ｂに保護フィルム又は吸収し易い紙フィルムを印刷背面に敷き、第１の面１０ａにプライマーインキを用いてビア孔の上に形成される円形パターン及び円形パターンと連設される配線パターンを印刷する第１の印刷ステップ（Ｓ２１１）及び保護フィルムなどを引き剥がして第１のプライマーパターン層を形成する第１の引き剥がしステップ（Ｓ２１２）を含む。
第２のプライマーパターン層形成ステップ（Ｓ２２）は、第１のプライマーパターン層が形成された透明パネル層の第１の面１０ａに保護フィルムなどを印刷背面に敷き、第２の面１０ｂにプライマーインキを用いてビア孔の上に形成される円形パターン及び円形パターンと連設される配線パターンを印刷する第２の印刷ステップ（Ｓ２２１）及び保護フィルムを引き剥がして第２のプライマーパターン層を形成する第２の引き剥がしステップ（Ｓ２２２）を含む。
印刷ステップ（Ｓ２１１、Ｓ２２１）は、上述したプライマーインキを用いて、且つインキジェットプリンターを用いて印刷するか、或いは、シルクスクリーンプリンターを用いて印刷するステップであってもよい。なお、印刷ステップ（Ｓ２１１、Ｓ２２１）は、プライマーインキに透明パネル層との優れた密着性を持たせるために印刷前に透明パネル層の接触角（粗さ）を調節したり、アクリル系のプライマーを用いた前処理、コロナ処理、プラズマ処理などを施したりしてプライマーインキとの密着性を向上させることができる。
また、印刷ステップ（Ｓ２１１、Ｓ２２１）は、インキジェットプリンターを用いて印刷する場合、十分な量のプライマーインキを塗布してビア孔の内面にプライマーパターン層である導通パターン層が形成されるようにする。この場合、プライマーインキは、（孔径／２）２×３．１４×１．２×透明パネル層の厚さの体積になるように塗布されることが好ましい。
更に、印刷ステップ（Ｓ２１１、Ｓ２２１）は、シルクスクリーンプリンターを用いて印刷する場合、印刷速度と、シルクプリント製版のテンション、プライマーインキの粘度がそれぞれ適正な値を保たなければならない。
更にまた、印刷ステップ（Ｓ２１１、Ｓ２２１）は、前記方法を用いてプライマーインキを配線状に塗布した後に８０〜１００℃において５〜１０分間硬化させ、化学的な方法を用いて還元させてプライマーパターン層を形成する。還元剤としては、ＮａＢＨ４、ＨＣＯＯＨ、Ｃ４Ｈ５Ｏ６、Ｎ２Ｈ４を使用する。
導電性パターン層形成ステップ（Ｓ３０）は、触媒を含むプライマーパターン層が形成された透明パネル層をめっき槽において無電解めっきすることにより金属膜の配線を形成するステップである。
より具体的に、導電性パターン層形成ステップ（Ｓ３０）は、めっき溶液が入れられた浴槽にプライマーパターン層２０が形成された透明パネル層１０を浸漬することにより、プライマーパターン層２０の表面の上に導電性パターン層３０を無電解めっきして配線を形成するステップである。
Ｃｕを含む導電性パターン層を形成する場合を例に取ると、銅イオンとして硫酸銅（ＣｕＳＯ４・５Ｈ２Ｏ）、塩化銅、酸化銅などを含み、錯化剤としてＥＤＴＡ、酒石酸塩などのキレート剤を含み、還元剤としてホルマリン（ＨＣＨＯ）、ヒドラジンを含み、ｐＨを調節するために苛性ソーダ（ＮａＯＨ）を含む無電解めっき溶液を使用する。前記無電解めっき溶液のｐＨは、１１〜１３になるように調節することが好ましい。
伝導性層を基材の全体に塗布し、配線を除く部分をエッチング液で除去する従来の方法の場合、伝導性物質の相当量が除去され、これに伴い、製造コストの増加、伝導性物質を含むエッチング液を用いた汚染及び廃水処理コストの増加といった問題があるのに対し、本発明は、無電解めっきを用いて導電性パターン層を形成することにより、エッチングの工程がないので、工程が単純化され、導電性物質を効率よく使用することができるというメリットがある。
Ｎｉ／Ａｕ層形成ステップ（Ｓ４０）は、導電性パターン層が形成された透明パネル層をめっき槽において無電解めっきすることによりＮｉ層及びＡｕ層を形成するステップである。
発光素子貼合ステップ（Ｓ５０）は、伝導性接着剤又はソルダーペーストを用いて発光素子の各電極を導電性パターン層と貼り合わせるステップである。
このようにして製造される透明ディスプレイパネル１００は、建物の外壁をなす窓戸又はカーテンウォールの外壁に設置されて建物の外壁に様々なイメージ又は動画を実現することができる。
図１１に示すように、窓戸に設置されるガラス部材３００又はカーテンウォールに設置されるガラス部材３００に本発明の実施形態による透明パネル層１０が設置されて透明ディスプレイパネル１００を構成することができ、図１２に示すように、建物の外壁に動画を上映することができ、図１３に示すように、歩行者の携帯用端末から送られてくる個人情報を受信して店舗の外壁に設置されるガラス部材３００に当該歩行者のための情報を与えることができる。
これにより、ビア孔を有して両面に配線が形成される透明ディスプレイパネル及びその製造方法を提供することが可能になる。
上述した各実施形態において例示された特徴、構造、効果などは、実施形態が属する分野における通常の知識を有する者により他の実施形態に対しても組み合わせ又は変形されて実施可能である。よって、このような組み合わせ及び変形に連携された内容は、本発明の範囲に含まれるものと解釈されるべきである。
１００ 透明ディスプレイパネル
１０ 透明パネル層
１１ ビア孔
２０ プライマーパターン層
２１ 第１のプライマーパターン層
２１１ 円形パターン層／２１２：配線パターン層／２１３：導通パターン層
２２ 第２のプライマーパターン層
３０ 導電性パターン層
４０ Ｎｉ／Ａｕ層
５０ 発光素子
６０ レベリング層
７０ 接着フィルム層

Claims (11)

  1. パネル状を呈し、パネルの上面からなる第１の面及びパネルの底面からなる第２の面を有し、前記第１の面及び第２の面を通過するビア孔を有する透明パネル層と、
    前記第１の面及び前記ビア孔の内周面の一部又は全部に配備される第１のプライマーパターン層と、
    前記第２の面及び前記ビア孔の内周面のうち前記第１のプライマーパターン層が配備されない前記ビア孔の一部及び前記第２の面に配備されるか、或いは、前記第１のプライマーパターン層が配備されない前記第２の面に配備され、前記ビア孔の内周面において前記第１のプライマーパターン層と連設される第２のプライマーパターン層と、
    前記第１のプライマーパターン層及び第２のプライマーパターン層のパターンの上に形成されて、前記透明パネル層の第１の面、第２の面及び前記ビア孔の内周面に配線をなす導電性パターン層と、
    前記透明パネル層及び導電性パターン層の上に貼合された発光素子と、
    前記発光素子の接着により前記発光素子同士の空間を埋め込むように前記透明パネル層に配備されるレベリング層と、
    を備え、
    前記第１のプライマーパターン層及び第２のプライマーパターン層は、前記導電性パターン層を無電解めっきで形成するための触媒を含む透明ディスプレイパネル。
  2. 前記第１のプライマーパターン層及び第２のプライマーパターン層は、
    前記ビア孔の周りに形成される前記透明パネル層の第１の面又は第２の面に配備される円形パターン層と、
    前記円形パターン層に連設される前記透明パネル層の第１の面又は第２の面に配備される配線パターン層と、
    前記円形パターン層に連設される前記ビア孔の内周面の全部又は一部に配備される導通パターン層と、
    を備える請求項１に記載の透明ディスプレイパネル。
  3. 前記ビア孔の直径は２００〜５００μｍであり、
    前記円形パターン層の円形パターンは、直径が前記ビア孔の直径よりも２０〜３０％大きい請求項２に記載の透明ディスプレイパネル。
  4. 前記プライマーパターン層は、パラジウム塩を含む触媒、環状ケトン類溶媒、エポキシ樹脂及び硬化剤を含むプライマーインキにより形成されたパターン層であり、
    前記パラジウム塩を含む触媒は、塩化パラジウム、酢酸パラジウム、硫酸パラジウム、硝酸パラジウム、テトラクロロパラジウム酸カリウム、テトラミンジクロロパラジウム、ジニトロジアンミンパラジウム及びこれらの混合物よりなる群から選ばれる物質を含む請求項１に記載の透明ディスプレイパネル。
  5. 前記プライマーインキは、前記プライマーインキの総重量に対して、前記パラジウム塩を含む触媒は２０〜３５重量％、前記環状ケトン類溶媒は３０〜５０重量％、前記エポキシ樹脂は２０〜３０重量％、前記硬化剤は０．５〜５重量％で含む請求項４に記載の透明ディスプレイパネル。
  6. 前記プライマーパターン層は、前記プライマーインキを用いて配線状に印刷し、８０〜１００℃において５〜１０分間硬化させた後に還元させて形成したパターンである請求項４に記載の透明ディスプレイパネル。
  7. 前記透明パネル層は、ポリエステル、ポリエチレンテレフタレート（ＰＥＴ、ポリアリールスルホン、ポリエーテルイミド、耐熱性エポキシ、ポリアリレートイミド及びこれらの混合物よりなる群から選ばれる物質により形成された透光性の軟性基材層である請求項１に記載の透明ディスプレイパネル。
  8. 前記導電性パターン層の上に無電解めっきにより形成されたＮｉ／Ａｕ層を更に備え、
    前記Ｎｉ層の厚さは０．８〜１．５μｍであり、前記Ａｕ層の厚さは０．０２μｍ〜０．０４μｍである請求項１に記載の透明ディスプレイパネル。
  9. 前記透明パネル層の厚さは１００μｍ〜２００μｍであり、
    前記プライマーパターン層の厚さは５〜２０μｍであり、
    前記導電性パターン層の厚さは５〜１５μｍである請求項１に記載の透明ディスプレイパネル。
  10. 透明パネル層にビア孔を形成する孔加工ステップと、
    印刷背面である前記透明パネル層の第２の面に保護フィルム又は保護紙を押し当て、印刷面である前記透明パネル層の第１の面に触媒を含むプライマーインキを用いて前記ビア孔の上に形成される円形パターン層及び前記円形パターン層と連続する配線パターン層を印刷する第１の印刷ステップと、
    前記保護フィルムを引き剥がして第１のプライマーパターン層を形成する第１の引き剥がしステップと、
    前記透明パネル層の前記第１のプライマーパターン層が形成された印刷背面である第１の面に保護フィルム又は保護紙を押し当て、印刷面である第２の面に触媒を含むプライマーインキを用いて前記ビア孔を覆う円形パターン層及び前記円形パターン層と連続する回路パターン層を印刷する第２の印刷ステップと、
    前記保護フィルムを引き剥がして第２のプライマーパターン層を形成する第２の引き剥がしステップと、
    無電解めっきを用いて前記プライマーパターン層の上に金属をめっきして導電性パターン層を形成する導電性パターン層形成ステップと、
    を含み、
    前記円形パターン層は、前記ビア孔の周りに形成される前記透明パネル層の第１の面又は第２の面に配備される前記第１のプライマーパターン層及び第２のプライマーパターン層により構成され、
    前記配線パターン層は、前記円形パターン層に連設される前記透明パネル層の第１の面又は第２の面に配備される前記第１のプライマーパターン層及び第２のプライマーパターン層により構成され、
    前記円形パターン層に連設される導通パターン層は、前記円形パターン層に連設される前記ビア孔の内周面の全部又は一部に配備される前記第１のプライマーパターン層及び第２のプライマーパターン層により構成されることを特徴とする透明ディスプレイパネルの製造方法。
  11. 前記印刷ステップは、前記プライマーインキを用いて配線パターンを印刷する前に、前記透明パネル層にプライマー処理、コロナ処理又はプラズマ処理を施す工程を更に含む請求項１０に記載の透明ディスプレイパネルの製造方法。
JP2017217989A 2017-09-28 2017-11-13 透明ディスプレイパネル及びその製造方法 Pending JP2019068021A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0126240 2017-09-28
KR1020170126240A KR101950665B1 (ko) 2017-09-28 2017-09-28 투명 디스플레이 패널

Publications (1)

Publication Number Publication Date
JP2019068021A true JP2019068021A (ja) 2019-04-25

Family

ID=65561756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017217989A Pending JP2019068021A (ja) 2017-09-28 2017-11-13 透明ディスプレイパネル及びその製造方法

Country Status (3)

Country Link
JP (1) JP2019068021A (ja)
KR (1) KR101950665B1 (ja)
CN (1) CN109585409A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240056442A (ko) * 2022-10-21 2024-04-30 동우 화인켐 주식회사 전자부품용 기판, 상기 전자부품용 기판의 제조방법 및 이를 포함하는 표시 장치 및 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222797A (ja) * 2010-04-12 2011-11-04 Konica Minolta Ij Technologies Inc 触媒パターン製造方法および金属パターン製造方法
JP2015067625A (ja) * 2013-09-26 2015-04-13 株式会社イオックス 塗料組成物及びその製造方法
WO2016178322A1 (ja) * 2015-05-01 2016-11-10 東芝ホクト電子株式会社 発光モジュール
JP2016195158A (ja) * 2015-03-31 2016-11-17 大日本印刷株式会社 配線基板の製造方法および配線基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101518394B1 (ko) * 2008-10-02 2015-05-11 주식회사 잉크테크 양면 인쇄회로기판의 제조방법
TWI498055B (zh) 2012-04-17 2015-08-21 Adv Flexible Circuits Co Ltd The conductive through hole structure of the circuit board
KR101938214B1 (ko) * 2012-10-05 2019-01-14 코오롱글로텍주식회사 전기 전도성 원단 및 이의 제조방법
US20140132909A1 (en) * 2012-11-13 2014-05-15 3M Innovative Properties Company Switchable transparent display
KR101448529B1 (ko) * 2013-06-17 2014-10-08 주식회사 심텍 프라이머층을 이용하는 세미어디티브법을 적용하는 인쇄회로기판의 제조 방법
KR101563302B1 (ko) * 2014-09-25 2015-10-27 하이쎌(주) 롤투롤 인쇄를 이용한 양면형 nfc 안테나 및 이의 제조 방법
KR101820403B1 (ko) * 2016-03-28 2018-01-22 김성규 투명 디스플레이 패널 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222797A (ja) * 2010-04-12 2011-11-04 Konica Minolta Ij Technologies Inc 触媒パターン製造方法および金属パターン製造方法
JP2015067625A (ja) * 2013-09-26 2015-04-13 株式会社イオックス 塗料組成物及びその製造方法
JP2016195158A (ja) * 2015-03-31 2016-11-17 大日本印刷株式会社 配線基板の製造方法および配線基板
WO2016178322A1 (ja) * 2015-05-01 2016-11-10 東芝ホクト電子株式会社 発光モジュール

Also Published As

Publication number Publication date
CN109585409A (zh) 2019-04-05
KR101950665B1 (ko) 2019-02-20

Similar Documents

Publication Publication Date Title
US7834274B2 (en) Multi-layer printed circuit board and method for fabricating the same
TWI489921B (zh) 製造金屬印刷電路板的方法
CN107926121B (zh) 多层印刷布线板的制造方法、带粘接层的金属箔、覆金属的层叠板、多层印刷布线板
JP5370765B2 (ja) 半導体素子搭載用パッケージ基板とその製造方法
TWI624368B (zh) Insulating resin sheet
CN109587928B (zh) 印刷电路板
KR20170039102A (ko) 프린트 배선판 및 그 제조 방법
CN100344445C (zh) 铜表面的对树脂粘接层
JP2019068021A (ja) 透明ディスプレイパネル及びその製造方法
CN112996259B (zh) 一种不同铜厚线路板的制作方法
KR101820403B1 (ko) 투명 디스플레이 패널 및 이의 제조방법
CN110545625B (zh) 柔性电路板及所述柔性电路板的制作方法
WO2014024754A1 (ja) 半導体パッケージ用回路基板及びその製造方法
WO2010035864A1 (ja) 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ
WO2010035867A1 (ja) 半導体素子搭載用パッケージ基板とその製造方法
KR20150043118A (ko) 회로기판의 제조방법
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
CN113923851B (zh) 电路基板
JP4370490B2 (ja) ビルドアップ多層プリント配線板及びその製造方法
JP2005197574A (ja) 多層配線板用基材およびその製造方法、多層配線板の製作方法
CN109661126A (zh) 一种柔性线路板的导通孔整板电镀铜方法
JP2013211386A (ja) Ｌｅｄ搭載用基板
US8499445B1 (en) Method of forming an electrically conductive printed line
KR101050214B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2010103518A (ja) 半導体素子搭載用パッケージ基板及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190416