JP2019061737A - 検出装置及び工作機械 - Google Patents

検出装置及び工作機械 Download PDF

Info

Publication number
JP2019061737A
JP2019061737A JP2017182902A JP2017182902A JP2019061737A JP 2019061737 A JP2019061737 A JP 2019061737A JP 2017182902 A JP2017182902 A JP 2017182902A JP 2017182902 A JP2017182902 A JP 2017182902A JP 2019061737 A JP2019061737 A JP 2019061737A
Authority
JP
Japan
Prior art keywords
voltage
pulse signal
circuit
output
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017182902A
Other languages
English (en)
Other versions
JP6819527B2 (ja
Inventor
智博 金子
Tomohiro Kaneko
智博 金子
大輔 芳賀
Daisuke Haga
大輔 芳賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2017182902A priority Critical patent/JP6819527B2/ja
Priority to CN201811100720.XA priority patent/CN109541448B/zh
Publication of JP2019061737A publication Critical patent/JP2019061737A/ja
Application granted granted Critical
Publication of JP6819527B2 publication Critical patent/JP6819527B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/327Testing of circuit interrupters, switches or circuit-breakers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
  • Keying Circuit Devices (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

【課題】チャタリングが発生した場合であってもスイッチのオンを適切に検出することができる検出装置及び工作機械を提供する。【解決手段】検出装置11において、フォトカプラ21は、機械スイッチ10がオンである場合に電圧が変動するパルス信号を出力する。積分回路25は、パルス信号を積分する。AND回路26は、フォトカプラ21が出力したパルス信号の電圧が第1閾値以上であり、かつ、積分回路25が積分した信号の電圧が第2閾値以上である場合にハイレベル電圧を出力し、他の場合にローレベル電圧を出力する。検出部42は、AND回路26が出力した電圧の波形が所定の波形である場合に機械スイッチ10のオンを検出する。【選択図】図1

Description

本発明は、スイッチのオンを検出する検出装置、及び、該検出装置を備える工作機械に関する。
工作機械は、例えば、操作部の操作に応じて、オン又はオフに切替わる機械スイッチ、並びに、この機械スイッチのオン及びオフを検出する検出装置を備え、検出装置の検出結果に応じて種々の動作を行う。
特許文献1は、機械スイッチのオン及びオフを検出する検出装置を開示している。この検出装置では、バッテリが抵抗を介して機械スイッチの一端に電圧を印加しており、機械スイッチの他端は接地している。機械スイッチがオフである場合、機械スイッチの一端の電圧は、バッテリの出力電圧であり、閾値電圧以上である。機械スイッチがオンである場合、機械スイッチの一端の電圧は、ゼロVであり、閾値電圧未満である。
特許文献1の検出装置は、機械スイッチの一端の電圧が閾値電圧以上である場合、機械スイッチのオフを検出し、機械スイッチの一端の電圧が閾値電圧未満である場合、機械スイッチのオンを検出する。
特開2012−124006号公報
検出装置は、機械スイッチがオンである場合に高電圧及び低電圧を交互に示し、機械スイッチがオフである場合に低電圧を示すパルス信号を出力する出力部を有してもよい。この場合、検出装置は、出力部が出力したパルス信号の波形に応じて機械スイッチのオン及びオフを検出する。
機械スイッチは、例えば、リレー接点であり、2つの接点、及び、棒状の導体を有する。導体の一端部は、2つの接点中の一方の接点に接続している。機械スイッチがオフからオンに切替わる場合、導体の他端部は、一方の接点を中心として回動し、2つの接点中の他方の接点で弾む。これにより、導体の他端部は、2つの接点中の他方の接点への接触と、他方の接点からの離隔とを交互に繰り返す。結果、使用者は、機械スイッチがオフからオンに切替える操作を1回しか行っていないにも関わらず、機械スイッチのオン及びオフへの切替わりが複数回発生する。
この現象は、所謂、チャタリングである。チャタリングが発生した場合、出力部が出力するパルス信号の電圧が短い時間で頻繁に切替わり、パルス信号の波形が、想定しない波形となる。このため、検出装置は、機械スイッチのオン又はオフを誤って検出する可能性がある。この場合、工作機械は、検出装置の検出結果に応じて誤った動作を行う可能性がある。
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、チャタリングが発生した場合であってもスイッチのオンを適切に検出することができる検出装置及び工作機械を提供することにある。
本発明に係る検出装置は、機械スイッチがオンである場合に電圧が変動するパルス信号を出力する第1出力部と、該第1出力部が出力したパルス信号を積分する積分回路と、該第1出力部が出力したパルス信号の電圧が第1閾値以上であり、かつ、前記積分回路が積分した信号の電圧が第2閾値以上である場合に第1電圧を出力し、他の場合に、該第1電圧とは異なる第2電圧を出力する第2出力部と、該第2出力部が出力した電圧に係る信号の波形が所定の波形である場合に前記機械スイッチのオンを検出する検出部とを備える。
本発明にあっては、機械スイッチがオンである場合、第1出力部が出力するパルス信号は、例えば、高電圧及び低電圧を交互に示す。機械スイッチがオフである場合、第1出力部が出力するパルス信号は、例えば、低電圧を示す。機械スイッチがオフからオンに切替わる場合において、チャタリングが発生したとき、第1出力部が出力するパルス信号の電圧が短い期間に頻繁に切替わる。このとき、パルス信号が高電圧を示している期間は、十分に短い。このため、チャタリングが発生している場合、積分回路が積分した信号の電圧は第2閾値未満である。機械スイッチがオフである場合、パルス信号は低電圧を示すので、積分回路が積分した信号の電圧は第2閾値未満である。機械スイッチがオンを保持している場合、積分回路が積分したパルス信号の電圧は第2閾値以上である。また高電圧は第1閾値以上であり、低電圧は第1閾値未満である。
従って、第2出力部は、機械スイッチがオフであるか、又は、チャタリングが発生している場合、積分回路が積分した信号の電圧が第2閾値未満であるので、第2電圧を出力する。第2出力部、機械スイッチがオンを保持している場合、第1出力部が出力したパルス信号が示す電圧に応じた電圧を出力する。このため、第2出力部が出力するパルス信号は、チャタリングの影響を受けない。結果、検出部は、チャタリングが発生した場合であっても機械スイッチのオンを適切に検出することができる。
本発明に係る検出装置は、前記第1出力部が出力したパルス信号に重畳している雑音を除去する除去回路を備え、前記第2出力部は、該除去回路が前記雑音を除去したパルス信号の電圧が第1閾値以上であり、かつ、前記積分回路が積分した信号の電圧が第2閾値以上である場合に第1電圧を出力し、他の場合に、該第1電圧とは異なる第2電圧を出力する。
本発明にあっては、第2出力部は、除去回路が雑音を除去したパルス信号の電圧、及び、積分回路が積分した信号の電圧に基づく電圧を出力する。このため、雑音によって、検出部が誤った検出を行う可能性は低い。
本発明に係る検出装置は、前記機械スイッチに直列に接続している半導体スイッチと、該半導体スイッチのオン及びオフへの切替えを交互に繰り返す切替え部とを備え、前記第1出力部は、前記機械スイッチ及び半導体スイッチを介して電流が流れているか否かに応じて電圧が異なるパルス信号を出力する。
本発明にあっては、機械スイッチがオンである場合において、半導体スイッチがオンであるとき、機械スイッチ及び半導体スイッチを介して電流が流れる。機械スイッチがオンである場合において、半導体スイッチがオフであるとき、機械スイッチ及び半導体スイッチを介して電流が流れない。従って、第1出力部が出力するパルス信号の電圧は、機械スイッチがオンである場合、半導体スイッチのオン及びオフに応じて変動する。
本発明に係る検出装置では、前記積分回路は、抵抗及びキャパシタを有し、前記切替え部が行う切替えについて、前記半導体スイッチがオフであるオフ期間は一定であり、前記積分回路の時定数は前記オフ期間よりも長い。
本発明にあっては、積分回路の時定数がオフ期間よりも長いので、機械スイッチがオンを保持している場合、積分回路が積分した信号の電圧は、確実に第2閾値以上である。
本発明に係る工作機械は、前述した検出装置と、前記機械スイッチとを備える。
本発明にあっては、工作機械は、検出装置の検出結果に応じて、例えば、作動又は動作の停止を行う。
本発明によれば、検出装置及び工作機械は、チャタリングが発生した場合であっても機械スイッチのオンを適切に検出することができる。
実施の形態1における工作機械の要部構成を示すブロック図である。 除去回路及び積分回路の回路図である。 検出装置の動作を説明するためのタイミングチャートである。 実施の形態2における工作機械の要部構成を示すブロック図である。 検出装置の動作を説明するためのタイミングチャートである。
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
(実施の形態1)
図1は、実施の形態1における工作機械1の要部構成を示すブロック図である。工作機械1は、機械スイッチ10及び検出装置11を備える。機械スイッチ10の両端は、検出装置11に接続している。
機械スイッチ10は、例えば、リレー接点である。工作機械1は、図示しない操作部を有し、工作機械1の使用者は、この操作部を操作することによって、機械スイッチ10をオン又はオフに切替える。使用者が機械スイッチ10をオフからオンに切替える場合、機械スイッチ10ではチャタリングが発生する。
検出装置11は、機械スイッチ10のオン及びオフを検出し、検出結果を示す結果信号を、工作機械1が有する図示しない装置に出力する。検出結果は、機械スイッチ10のオン又はオフを示す。工作機械1は、例えば、結果信号が機械スイッチ10のオフを示す場合に動作を停止し、結果信号が機械スイッチ10のオンを示す場合に作動する。工作機械1は、作動中、使用者から、工作に関する種々の指示を受け付ける。
検出装置11は、半導体スイッチ20、フォトカプラ21、切替えスイッチ22、検出回路23、除去回路24、積分回路25、AND回路26及び抵抗R1,R2,R3を有する。半導体スイッチ20は、Pチャネル型のFET(Field Effect Transistor)である。切替えスイッチ22は、NPN型のバイポーラトランジスタである。フォトカプラ21は、発光ダイオード30及びフォトトランジスタ31を有する。検出回路23は、例えば、FPGA(field-programmable gate array)である。検出回路23は、パルス信号出力部40、信号入力部41、検出部42及び結果信号出力部43を有する。AND回路26は、2つの入力端、及び、1つの出力端を有する。
図示しない電圧印加装置は、半導体スイッチ20のソースに、正の電圧Vaを印加している。電圧Vaは一定である。半導体スイッチ20は機械スイッチ10に直列に接続している。具体的には、半導体スイッチ20のドレインは、機械スイッチ10の一端に接続している。機械スイッチ10の他端は、フォトカプラ21が有する発光ダイオード30のアノードに接続している。発光ダイオード30のカソードは抵抗R1の一端に接続している。抵抗R1の他端は接地している。
半導体スイッチ20のソースは抵抗R2の一端に接続している。抵抗R2の他端は、半導体スイッチ20のゲート、及び、切替えスイッチ22のコレクタに接続している。切替えスイッチ22のエミッタは接地している。切替えスイッチ22のベースは、検出回路23のパルス信号出力部40に接続している。
図示しないレギュレータは、フォトカプラ21が有するフォトトランジスタ31のコレクタに、正の電圧Vsを印加している。電圧Vsは一定である。フォトトランジスタ31のエミッタは、除去回路24、積分回路25及び抵抗R3の一端に接続している。抵抗R3の他端は接地している。除去回路24は、更に、AND回路26の一方の入力端に接続している。積分回路25は、更に、AND回路26の他方の入力端に接続している。AND回路26の出力端は、検出回路23の信号入力部41に接続している。結果信号出力部43は、工作機械1が有する図示しない装置に接続している。
検出回路23のパルス信号出力部40は、第1パルス信号を切替えスイッチ22のベースに出力する。切替えスイッチ22において、エミッタの電位を基準としたベースの電圧が正の一定電圧以上である場合、切替えスイッチ22はオンである。このとき、電流は、切替えスイッチ22のコレクタ及びエミッタ間を流れることが可能である。切替えスイッチ22において、エミッタの電位を基準としたベースの電圧が正の一定電圧未満である場合、切替えスイッチ22はオフである。このとき、電流は、切替えスイッチ22のコレクタ及びエミッタ間を流れることはない。
第1パルス信号は、ハイレベル電圧及びローレベル電圧を示す。ハイレベル電圧は、接地電位を基準として、前述した正の一定電圧以上であり、ローレベル電圧は、接地電位を基準として、前述した正の一定電圧未満である。従って、第1パルス信号がハイレベル電圧を示す場合、切替えスイッチ22はオンであり、第1パルス信号がローレベル電圧を示す場合、切替えスイッチ22はオフである。パルス信号出力部40は、第1パルス信号を出力することによって、切替えスイッチ22をオン又はオフに切替える。
半導体スイッチ20において、ソースの電位を基準としたゲートの電圧が負の一定電圧未満である場合、半導体スイッチ20はオンである。半導体スイッチ20がオンである場合、電流は、半導体スイッチ20のソース及びドレイン間を流れることが可能である。半導体スイッチ20において、ソースの電位を基準としたゲートの電圧が負の一定電圧以上である場合、半導体スイッチ20はオフである。半導体スイッチ20がオフである場合、電流は、半導体スイッチ20のソース及びドレイン間を流れることはない。
切替えスイッチ22がオンである場合、半導体スイッチ20において、ソースの電位を基準としたゲートの電圧は負の電圧であり、この電圧の絶対値は、電圧Vaの絶対値と略一致する。電圧Vaの絶対値は、前述した負の一定電圧の絶対値以上である。このため、半導体スイッチ20において、ソースの電位を基準としたゲートの電圧は、負の一定電圧未満である。結果、切替えスイッチ22がオンである場合、半導体スイッチ20もオンである。
切替えスイッチ22がオフである場合、抵抗R2に電流が流れない。このため、半導体スイッチ20において、ソースの電位を基準としたゲートの電圧はゼロVであり、前述した負の一定電圧以上である。結果、切替えスイッチ22がオフである場合、半導体スイッチ20もオフである。
パルス信号出力部40は、第1パルス信号を出力することによって、切替えスイッチ22及び半導体スイッチ20をオンに切替えると共に、切替えスイッチ22及び半導体スイッチ20をオフに切替える。
機械スイッチ10及び半導体スイッチ20がオンである場合、電流が半導体スイッチ20、機械スイッチ10、発光ダイオード30及び抵抗R1の順に流れ、発光ダイオード30は発光する。発光ダイオード30が発光した場合、フォトトランジスタ31は、発光ダイオード30から光を受光する。フォトトランジスタ31は、スイッチとして機能する。フォトトランジスタ31は、発光ダイオード30から光を受光している場合、オンである。フォトトランジスタ31がオンである場合、電流は、フォトトランジスタ31のコレクタ及びエミッタ間を流れることが可能である。フォトトランジスタ31がオンである場合、フォトカプラ21は、除去回路24及び積分回路25に電圧Vsを出力する。
なお、フォトトランジスタ31がオンである場合におけるフォトトランジスタ31のコレクタ及びエミッタ間の抵抗値はゼロΩであるとみなしている。
機械スイッチ10又は半導体スイッチ20がオフである場合、電流は、機械スイッチ10、半導体スイッチ20及び発光ダイオード30を流れず、発光ダイオード30は発光を停止している。フォトトランジスタ31は、発光ダイオード30が発光を停止している場合、オフである。フォトトランジスタ31がオフである場合、電流は、フォトトランジスタ31のコレクタ及びエミッタ間を流れることはない。フォトトランジスタ31がオフである場合、フォトカプラ21は、ゼロVを除去回路24及び積分回路25に出力する。
以上のように、フォトカプラ21は、電圧Vs又はゼロVを出力することによって、第2パルス信号を除去回路24及び積分回路25に出力する。第2パルス信号の電圧は、機械スイッチ及び半導体スイッチを介して電流が流れているか否かに応じて異なる。従って、機械スイッチ10がオンである場合、第2パルス信号の電圧は、半導体スイッチ20のオン及びオフに応じて変動する。機械スイッチ10がオンである場合において、第2パルス信号の電圧は、半導体スイッチ20がオンであるとき、電圧Vsであり、半導体スイッチ20がオフであるとき、ゼロVである。フォトカプラ21は第1出力部として機能する。
除去回路24は、フォトカプラ21が出力した第2パルス信号に重畳している外乱雑音を除去し、外乱雑音を除去した第2パルス信号をAND回路26の一方の入力端に出力する。
積分回路25は、フォトカプラ21が出力した第2パルス信号を積分し、積分した信号をAND回路26の他方の入力端に出力する。
図2は、除去回路24及び積分回路25の回路図である。除去回路24は、抵抗50及びキャパシタ51を有する。積分回路25は、抵抗60及びキャパシタ61を有する。抵抗50,60夫々の一端は、フォトカプラ21が有するフォトトランジスタ31のエミッタに接続している。抵抗50の他端は、AND回路26の一方の入力端、及び、キャパシタ51の一端に接続している。キャパシタ51の他端は接地している。抵抗60の他端は、AND回路26の他方の入力端、及び、キャパシタ61の一端に接続している。キャパシタ61の他端は接地している。
前述したように、フォトカプラ21は第2パルス信号を除去回路24及び積分回路25に出力する。
第2パルス信号の電圧が電圧Vsである場合、除去回路24では、電流が抵抗50及びキャパシタ51の順に流れ、キャパシタ51は蓄電する。キャパシタ51が蓄電している場合、キャパシタ51の両端間の電圧は、時間の経過と共に上昇する。第2パルス信号の電圧がゼロVである場合、除去回路24では、キャパシタ51は放電する。これにより、電流は、キャパシタ51の一端から抵抗50,R3の順に流れる。キャパシタ51が放電している場合、キャパシタ51の両端間の電圧は、時間の経過と共に低下する。キャパシタ51は、両端間の電圧をAND回路26の一方の入力端に出力する。抵抗50の抵抗値は、抵抗R3の抵抗値よりも十分に大きい。このため、キャパシタ51が放電している場合における抵抗R3の両端間の電圧は略ゼロVである。キャパシタ51の両端間の電圧について、最大値は電圧Vsであり、最小値はゼロVである。
キャパシタ51は、第2パルス信号に重畳している外乱雑音を吸収することによって、第2パルス信号の外乱雑音を除去する。除去回路24は、外乱雑音を除去した第2パルス信号を、出力信号としてAND回路26の一方の入力端に出力する。除去回路24の時定数は、抵抗50の抵抗値、及び、キャパシタ51の静電容量の積の算出結果である。時定数が小さい程、キャパシタ51の両端間の電圧が上昇する速度、及び、キャパシタ51の両端間の電圧が低下する速度が速い。除去回路24の時定数は小さい。このため、除去回路24は、第2パルス信号を長期間に亘って積分せず、フォトカプラ21が出力した第2パルス信号を、外乱雑音が重畳している短い期間に亘って積分し、外乱雑音を除去する。
第2パルス信号の電圧が電圧Vsである場合、積分回路25では、電流が抵抗60及びキャパシタ61の順に流れ、キャパシタ61は蓄電する。キャパシタ61が蓄電している場合、キャパシタ61の両端間の電圧は、時間の経過と共に上昇する。第2パルス信号の電圧がゼロVである場合、積分回路25では、キャパシタ61は放電する。これにより、電流は、キャパシタ61の一端から抵抗60,R3の順に流れる。キャパシタ61が放電している場合、キャパシタ61の両端間の電圧は、時間の経過と共に低下する。キャパシタ61は、両端間の電圧をAND回路26の他方の入力端に出力する。抵抗60の抵抗値は、抵抗R3の抵抗値よりも十分に大きい。このため、キャパシタ61が放電している場合における抵抗R3の両端間の電圧も略ゼロVである。キャパシタ61の両端間の電圧について、最大値は電圧Vsであり、最小値はゼロVである。
積分回路25の時定数は、抵抗60の抵抗値、及び、キャパシタ61の静電容量の積の算出結果である。時定数が大きい程、キャパシタ61の両端間の電圧が上昇する速度、及び、キャパシタ61の両端間の電圧が低下する速度が遅い。積分回路25の時定数は大きい。このため、積分回路25は、第2パルス信号を長期間に亘って積分し、積分した信号を、出力信号としてAND回路26の他方の入力端に出力する。
AND回路26は、除去回路24の出力信号の電圧が第1閾値以上であり、かつ、積分回路25の出力信号の電圧が第2閾値以上である場合に、出力端から信号入力部41にハイレベル電圧を出力する。また、AND回路26は、除去回路24の出力信号の電圧が第1閾値未満であるか、又は、積分回路25の出力信号の電圧が第2閾値未満である場合、出力端から信号入力部41にローレベル電圧を出力する。AND回路26は、ハイレベル電圧及びローレベル電圧を出力することによって、信号を出力する。従って、AND回路26が信号入力部41に出力する出力信号は、ハイレベル電圧又はローレベル電圧を示す。AND回路26が出力する出力信号は、AND回路26が出力した電圧に係る信号である。
第1閾値及び第2閾値夫々は一定である。ハイレベル電圧は第1電圧に相当する。ローレベル電圧は第2電圧に相当する。AND回路26は第2出力部として機能する。
図1に示す検出部42は、AND回路26の出力信号の波形が所定の波形である場合、機械スイッチ10のオンを検出し、AND回路26の出力信号の波形が所定の波形ではない場合、機械スイッチ10のオフを検出する。
結果信号出力部43は、検出部42の検出結果を示す結果信号を、工作機械1が有する図示しない装置に出力する。検出部42が機械スイッチ10のオンを検出している場合、結果信号は機械スイッチ10のオンを示す。検出部42が機械スイッチ10のオフを検出している場合、結果信号は機械スイッチ10のオフを示す。前述したように、工作機械1は、例えば、結果信号が示す内容に応じて、作動又は動作の停止を行う。
図3は、検出装置11の動作を説明するためのタイミングチャートである。具体的には、図3は、第1パルス信号、第2パルス信号、除去回路24の出力信号、積分回路25の出力信号及びAND回路26の出力信号の電圧の推移を示す。これらの推移において、横軸の値は時間を示す。更に、図3は、機械スイッチ10のオン及びオフに係る推移を示す。この推移においても、横軸の値は時間を示す。図3において、「H」はハイレベル電圧を示し、「L」はローレベル電圧を示す。更に、Vr1は第1閾値であり、Vr2は第2閾値である。図3の第2パルス信号は、フォトカプラ21が出力する第2パルス信号である。
なお、第1パルス信号、第2パルス信号、除去回路24の出力信号、積分回路25の出力信号及びAND回路26の出力信号の伝播時間はゼロ秒であるとみなしている。
前述したように、検出回路23のパルス信号出力部40は、第1パルス信号を切替えスイッチ22のベースに出力する。図3に示すように、第1パルス信号が示す電圧は、周期的にローレベル電圧からハイレベル電圧に切替わる。1周期において、第1パルス信号がハイレベル電圧を示すハイレベル期間、及び、第1パルス信号がローレベル電圧を示すローレベル期間は一定である。ハイレベル期間はローレベル期間よりも長い。第1パルス信号の1周期は、ハイレベル期間及びローレベル期間の和である。
前述したように、第1パルス信号がハイレベル電圧を示す場合、半導体スイッチ20はオンであり、第1パルス信号がローレベル電圧を示す場合、半導体スイッチ20はオフである。このため、ハイレベル期間は、半導体スイッチ20がオンであるオン期間に相当し、ローレベル期間は、半導体スイッチ20がオフであるオフ期間に相当する。
検出回路23のパルス信号出力部40は、第1パルス信号を切替えスイッチ22のベースに出力することによって、半導体スイッチ20のオン及びオフへの切替えを交互に繰り返す。パルス信号出力部40は切替え部として機能する。
半導体スイッチ20がオフからオンに切替わる場合に半導体スイッチ20でチャタリングが発生することはない。
図3に示すように、機械スイッチ10がオフを保持している状態で、使用者が機械スイッチ10をオフからオンに切替えた場合、チャタリングが発生する。チャタリングが発生している間、機械スイッチ10は、短い時間でオン又はオフに頻繁に切替わる。チャタリングが発生している間において、機械スイッチ10がオンである期間は、第1パルス信号のハイレベル期間よりも短い。チャタリングが終了した後、機械スイッチ10はオンを保持する。
前述したように、第1パルス信号がハイレベル電圧を示す場合、半導体スイッチ20はオンであり、第1パルス信号がローレベル電圧を示す場合、半導体スイッチ20はオフである。更に、前述したように、機械スイッチ10及び半導体スイッチ20がオンである場合、フォトカプラ21が出力する第2パルス信号は電圧Vsを示し、機械スイッチ10又は半導体スイッチ20がオフである場合、フォトカプラ21が出力する第2パルス信号はゼロVを示す。
従って、第1パルス信号がハイレベル電圧を示し、かつ、機械スイッチ10がオンである場合、第2パルス信号は電圧Vsを示す。更に、第1パルス信号がローレベル電圧を示すか、又は、機械スイッチ10がオフである場合、第2パルス信号はゼロVを示す。また、第2パルス信号には外乱雑音が重畳している。外乱雑音が重畳している部分では、第2パルス信号は、電圧Vs及びゼロVとは異なる電圧を示す。
除去回路24の時定数は、第1パルス信号のローレベル期間よりも短く、外乱雑音が重畳している期間よりも長い。このため、除去回路24の出力信号は、フォトカプラ21が出力した第2パルス信号から外乱雑音を除去した第2パルス信号である。電圧Vsは第1閾値Vr1以上であり、ゼロVは第1閾値Vr1未満である。
フォトカプラ21の第2パルス信号の電圧がゼロVを超えている場合、積分回路25の出力信号の電圧は、徐々に上昇し、フォトカプラ21の第2パルス信号の電圧がゼロVである場合、積分回路25の出力信号の電圧は、徐々に低下する。前述したように、積分回路25の時定数は長い。また、機械スイッチ10において、チャタリングが発生している場合、機械スイッチ10がオンである期間が短い。このため、チャタリングが発生している間に積分回路25の出力信号の電圧が第2閾値以上となることはない。
第1パルス信号のハイレベル期間は、チャタリングが発生している場合において機械スイッチ10がオンである期間よりも十分に長い。このため、機械スイッチ10がオンを保持している場合、第1パルス信号がハイレベル電圧を示す間に、積分回路25の出力信号の電圧は、第2閾値Vr2以上となり、電圧Vsに到達する。
機械スイッチ10がオンを保持している場合において、第1パルス信号がローレベル電圧を示すとき、フォトカプラ21の第2パルス信号の電圧はゼロVである。このとき、積分回路25のキャパシタ61は放電し、キャパシタ61の両端間の電圧は低下する。
積分回路25の時定数は、第1パルス信号のローレベル期間よりも長い。このため、機械スイッチ10がオンを保持している場合において、第1パルス信号がローレベル電圧を示している間に、積分回路25の出力電圧は、第2閾値Vr2未満となることはない。結果、機械スイッチ10がオンを保持している場合、積分回路25の出力信号の電圧は、確実に第2閾値Vr2以上である。チャタリングが終了した後においては、機械スイッチ10がオンを保持している限り、積分回路25の出力信号の電圧は第2閾値Vr2以上である。
前述したように、AND回路26は、除去回路24の出力信号の電圧が第1閾値以上であり、かつ、積分回路25の出力信号の電圧が第2閾値以上である場合にハイレベル電圧を出力する。また、AND回路26は、除去回路24の出力信号の電圧が第1閾値未満であるか、又は、積分回路25の出力信号の電圧が第2閾値未満である場合、ローレベル電圧を出力する。
従って、機械スイッチ10がオフである期間、及び、チャタリングが発生している期間では、AND回路26の出力信号の電圧はローレベル電圧である。また、チャタリングが発生した後においては、機械スイッチ10がオンを保持している限り、AND回路26の出力信号の波形は、第1パルス信号の波形と同様である。
検出回路23の検出部42は、パルス信号出力部40が第1パルス信号を出力している間に、AND回路26が、例えば、第1パルス信号のN周期(N:自然数)に亘って、検出回路23の信号入力部41に出力した出力信号の波形が所定の波形である場合に機械スイッチ10のオンを検出する。所定の波形は、例えば、第1パルス信号の波形と同様の波形である。また、検出回路23の検出部42は、AND回路26が検出回路23の信号入力部41に出力した出力信号の波形が、例えば、第1パルス信号のN周期に亘って、第1パルス信号の波形と同様ではなかった場合、機械スイッチ10のオフを検出する。
検出装置11では、チャタリングが発生している場合、AND回路26の出力信号の電圧は、ローレベル電圧であり、AND回路26の出力信号はチャタリングの影響を受けない。このため、検出回路23の検出部42は、チャタリングが発生した場合であっても機械スイッチ10のオンを適切に検出することができる。
また、除去回路24は、前述したように、フォトカプラ21の第2パルス信号から外乱雑音を除去し、AND回路26は、外乱雑音を除去した第2パルス信号の電圧と、積分回路25が積分した信号の電圧とに基づく電圧を出力する。このため、検出部42は、外乱雑音によって、誤った検出を行う可能性は低い。
なお、除去回路24の構成は、抵抗50及びキャパシタ51を有する構成に限定されず、外乱雑音を除去する構成であればよい。このため、除去回路24の構成は、例えば、コイルを用いて外乱雑音を除去する構成であってもよい。
(実施の形態2)
図4は、実施の形態2における工作機械1の要部構成を示すブロック図である。
以下では、実施の形態2について、実施の形態1と異なる点を説明する。後述する構成を除く他の構成は、実施の形態1と共通している。このため、実施の形態1と共通する構成部には実施の形態1と同一の参照符号を付し、その説明を省略する。
実施の形態2における工作機械1は、実施の形態1と同様に、機械スイッチ10及び検出装置11を備える。実施の形態2における検出装置11の構成が、実施の形態1における検出装置11の構成と異なる。実施の形態2における検出装置11が有する構成部は、実施の形態1における検出装置11が有する構成部の中で除去回路24を除いた構成部である。
フォトカプラ21が出力する第2パルス信号に外乱雑音が重畳しにくい場合、検出装置11は除去回路24を有する必要はない。
フォトカプラ21が有するフォトトランジスタ31のエミッタは、実施の形態1と同様に積分回路25及び抵抗R3の一端に接続している。フォトトランジスタ31のエミッタは、更に、AND回路26の一方の入力端に接続している。
AND回路26は、フォトカプラ21が出力した第2パルス信号の電圧が第1閾値以上であり、かつ、積分回路25の出力信号の電圧が第2閾値以上である場合に、出力端から検出回路23の信号入力部41にハイレベル電圧を出力する。また、AND回路26は、フォトカプラ21が出力した第2パルス信号の電圧が第1閾値未満であるか、又は、積分回路25の出力信号の電圧が第2閾値未満である場合、出力端から信号入力部41にローレベル電圧を出力する。AND回路26は、ハイレベル電圧及びローレベル電圧を出力することによって、信号を出力する。AND回路26が出力する出力信号は、AND回路26が出力した電圧に係る信号である。
図5は、検出装置11の動作を説明するためのタイミングチャートである。具体的には、図5は、第1パルス信号、第2パルス信号、積分回路25の出力信号及びAND回路26の出力信号の電圧の推移を示す。これらの推移において、横軸の値は時間を示す。更に、図5は、機械スイッチ10のオン及びオフに係る推移を示す。この推移においても、横軸の値は時間を示す。図5において、「H」はハイレベル電圧を示し、「L」はローレベル電圧を示す。更に、Vr1は第1閾値であり、Vr2は第2閾値である。図5の第2パルス信号は、フォトカプラ21が出力する第2パルス信号である。
なお、第1パルス信号、第2パルス信号、積分回路25の出力信号及びAND回路26の出力信号の伝播時間については、考慮していない。
第1パルス信号の電圧の推移、及び、機械スイッチ10のオン及びオフに係る推移は、実施の形態1と同様である。フォトカプラ21は、実施の形態1と同様に、第2パルス信号を、AND回路26の一方の入力端、及び、積分回路25に出力する。第2パルス信号に外乱雑音が重畳していない場合、第2パルス信号の電圧は電圧Vs又はゼロVである。積分回路25は、フォトカプラ21が出力した第2パルス信号を実施の形態1と同様に積分する。積分回路25の出力信号は実施の形態1と同様である。
前述したように、AND回路26は、フォトカプラ21が出力した第2パルス信号の電圧が第1閾値以上であり、かつ、積分回路25の出力信号の電圧が第2閾値以上である場合にハイレベル電圧を出力する。また、AND回路26は、フォトカプラ21が出力した第2パルス信号の電圧が第1閾値未満であるか、又は、積分回路25の出力信号の電圧が第2閾値未満である場合、ローレベル電圧を出力する。
従って、機械スイッチ10がオフである期間、及び、チャタリングが発生している期間では、AND回路26の出力信号の電圧はローレベル電圧である。また、チャタリングが発生した後においては、機械スイッチ10がオンを保持している限り、AND回路26の出力信号の波形は、第1パルス信号の波形と同様である。
検出回路23の検出部42は、パルス信号出力部40が第1パルス信号を出力している間に、AND回路26が、例えば、第1パルス信号のN周期(N:自然数)に亘って、検出回路23の信号入力部41に出力した出力信号の波形が所定の波形である場合に機械スイッチ10のオンを検出する。所定の波形は、例えば、第1パルス信号の波形と同様の波形である。また、検出回路23の検出部42は、AND回路26が検出回路23の信号入力部41に出力した出力信号の波形が、例えば、第1パルス信号の1周期に亘って、第1パルス信号の波形と同様ではなかった場合、機械スイッチ10のオフを検出する。
検出装置11では、チャタリングが発生している場合、AND回路26の出力信号の電圧は、ローレベル電圧であり、AND回路26の出力信号はチャタリングの影響を受けない。このため、検出回路23の検出部42は、チャタリングが発生した場合であっても機械スイッチ10のオンを適切に検出することができる。
実施の形態2における工作機械1及び検出装置11は、実施の形態1における工作機械1及び検出装置11が奏する効果において、除去回路24を有することによって得られる効果を除く他の効果を同様に奏する。
なお、実施の形態1,2において、半導体スイッチ20は、Pチャネル型のFETに限定されず、Nチャネル型のFET、IGBT(Insulated Gate Bipolar Transistor)又はバイポーラトランジスタ等であってもよい。
また、切替えスイッチ22は、スイッチとして機能すればよいので、NPN型のバイポーラトランジスタに限定されず、Nチャネル型のFET、IGBT又はリレー接点等であってもよい。
更に、機械スイッチ10及び検出装置11を搭載する機械は、工作機械に限定されず、例えば、機械スイッチ10に係るオン及びオフの状態に応じて、作動又は動作の停止を行う機械であってもよい。
また、積分回路25は、フォトカプラ21が出力した第2パルス信号を積分する回路であればよいので、抵抗60及びキャパシタ61を有する回路に限定されない。
第1パルス信号の1周期中に存在するハイレベル期間及びローレベル期間夫々の数は1に限定されない。第1パルス信号の1周期中に複数のハイレベル期間又は複数のローレベル期間が存在してもよい。1周期中に複数のハイレベル期間が存在する場合、各ハイレベル期間の長さは、他のハイレベル期間中の少なくとも1つの長さと異なっていてもよい。同様に、1周期中に複数のローレベル期間が存在する場合、各ローレベル期間の長さは、他のローレベル期間中の少なくとも1つの長さと異なっていてもよい。この場合、除去回路24の時定数は、最も短いローレベル期間よりも短く、積分回路25の時定数は、最も長いローレベル期間よりも長い。
検出装置11がオン及びオフを検出する機械スイッチ10の数は、1に限定されず、2以上であってもよい。この場合、半導体スイッチ20、フォトカプラ21、切替えスイッチ22、除去回路24、積分回路25、AND回路26、パルス信号出力部40、信号入力部41及び抵抗R1,R2,R3夫々の数は、機械スイッチ10の数と同じである。検出装置11は、前述したように、各機械スイッチ10のオン及びオフを検出する。ここで、複数のパルス信号出力部40が出力する複数の第1パルス信号、即ち、複数の機械スイッチ10に対応する複数の第1パルス信号について、1周期の波形は相互に異なっていてもよい。
今回開示した実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。各実施の形態において記載されている技術的特徴は互いに組み合わせることができる。本発明の範囲は、特許請求の範囲内での全ての変更及び特許請求の範囲と均等の範囲が含まれることが意図される。
1 工作機械
10 機械スイッチ
11 検出装置
20 半導体スイッチ
21 フォトカプラ(第1出力部)
23 検出回路
24 除去回路
25 積分回路
26 AND回路(第2出力部)
40 パルス信号出力部(切替え部)
42 検出部
60 抵抗
61 キャパシタ

Claims (5)

  1. 機械スイッチがオンである場合に電圧が変動するパルス信号を出力する第1出力部と、
    該第1出力部が出力したパルス信号を積分する積分回路と、
    該第1出力部が出力したパルス信号の電圧が第1閾値以上であり、かつ、前記積分回路が積分した信号の電圧が第2閾値以上である場合に第1電圧を出力し、他の場合に、該第1電圧とは異なる第2電圧を出力する第2出力部と、
    該第2出力部が出力した電圧に係る信号の波形が所定の波形である場合に前記機械スイッチのオンを検出する検出部と
    を備える検出装置。
  2. 前記第1出力部が出力したパルス信号に重畳している雑音を除去する除去回路を備え、
    前記第2出力部は、該除去回路が前記雑音を除去したパルス信号の電圧が第1閾値以上であり、かつ、前記積分回路が積分した信号の電圧が第2閾値以上である場合に第1電圧を出力し、他の場合に、該第1電圧とは異なる第2電圧を出力する
    請求項1に記載の検出装置。
  3. 前記機械スイッチに直列に接続している半導体スイッチと、
    該半導体スイッチのオン及びオフへの切替えを交互に繰り返す切替え部と
    を備え、
    前記第1出力部は、前記機械スイッチ及び半導体スイッチを介して電流が流れているか否かに応じて電圧が異なるパルス信号を出力する
    請求項1又は請求項2に記載の検出装置。
  4. 前記積分回路は、抵抗及びキャパシタを有し、
    前記切替え部が行う切替えについて、前記半導体スイッチがオフであるオフ期間は一定であり、
    前記積分回路の時定数は前記オフ期間よりも長い
    請求項3に記載の検出装置。
  5. 請求項1から請求項4のいずれか1つに記載の検出装置と、
    前記機械スイッチと
    を備える工作機械。
JP2017182902A 2017-09-22 2017-09-22 検出装置及び工作機械 Active JP6819527B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017182902A JP6819527B2 (ja) 2017-09-22 2017-09-22 検出装置及び工作機械
CN201811100720.XA CN109541448B (zh) 2017-09-22 2018-09-20 检测装置和机床

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017182902A JP6819527B2 (ja) 2017-09-22 2017-09-22 検出装置及び工作機械

Publications (2)

Publication Number Publication Date
JP2019061737A true JP2019061737A (ja) 2019-04-18
JP6819527B2 JP6819527B2 (ja) 2021-01-27

Family

ID=65841010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017182902A Active JP6819527B2 (ja) 2017-09-22 2017-09-22 検出装置及び工作機械

Country Status (2)

Country Link
JP (1) JP6819527B2 (ja)
CN (1) CN109541448B (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0097718A1 (en) * 1982-01-04 1984-01-11 Harris Corporation Telephone hook switch
DE4229770A1 (de) * 1992-09-05 1994-03-10 Asea Brown Boveri Verfahren zur Messung der transienten wiederkehrenden Spannung eines Stromkreises und Vorrichtung zur Durchführung des Verfahrens
CN1062694C (zh) * 1993-04-30 2001-02-28 东芝株式会社 脉冲调制电路
US7692522B2 (en) * 2004-12-23 2010-04-06 Siemens Aktiengesellschaft Method and device for the safe operation of a switching device
GB2437121A (en) * 2006-04-11 2007-10-17 Wolfson Microelectronics Plc A debounce circuit with low latency
GB0614259D0 (en) * 2006-07-18 2006-08-30 Global Silicon Ltd A debouncing circuit
US20130106490A1 (en) * 2010-07-13 2013-05-02 Soonghwan Ro Debounce switching element incorporating a debounce circuit
JP5627428B2 (ja) * 2010-12-08 2014-11-19 矢崎総業株式会社 接点スイッチのオンオフ判定装置
CN202231683U (zh) * 2011-08-26 2012-05-23 武汉恒诺汽车零部件有限公司 按键开关去抖装置
JP5780120B2 (ja) * 2011-11-02 2015-09-16 ブラザー工業株式会社 電源システム、同電源システムを備えた画像形成装置および小容量電源回路
CN102520624A (zh) * 2011-12-09 2012-06-27 中国科学院长春光学精密机械与物理研究所 一种适合星上载荷用程控指令接收电路
EP2916445B1 (en) * 2014-03-03 2018-09-05 Nxp B.V. A method for controlling a SMPC having a synchronous rectification switch, a SMPC and a controller therefor

Also Published As

Publication number Publication date
CN109541448B (zh) 2021-02-09
CN109541448A (zh) 2019-03-29
JP6819527B2 (ja) 2021-01-27

Similar Documents

Publication Publication Date Title
CN107636968B (zh) 功率用半导体元件的驱动控制电路
JP5133804B2 (ja) リセット信号生成回路
JP6076223B2 (ja) 電力用半導体素子の駆動回路
JP2005269446A (ja) 電圧駆動型半導体素子用駆動回路
KR101311690B1 (ko) 단락 검출 회로 및 단락 검출 방법
JP2003284318A (ja) 電力用半導体素子の駆動回路
US20190158083A1 (en) Drive circuit and power module including the same
US8482891B2 (en) Electrostatic discharge protection circuit
US20110110008A1 (en) Over current protection circuit
CN110098597B (zh) 具备过电流保护功能的驱动电路
US20110210758A1 (en) Voltage detector circuit
JP2016169727A (ja) 半導体装置
JP2007104210A (ja) リセット回路
JP6819527B2 (ja) 検出装置及び工作機械
CN108400781B (zh) 功率开关装置及其操作方法
JP5524096B2 (ja) 過電流保護装置
JP2002084173A (ja) 電力用半導体装置及び過電流保護回路
CN110967568A (zh) 静电放电检测装置
KR100323987B1 (ko) 집적회로
US7405649B2 (en) Communication control apparatus
JP2012244716A (ja) 保護回路、および電子機器
JP2012253974A (ja) ゲート駆動回路
JP6531530B2 (ja) 充電回路
JP6068310B2 (ja) 異常検出保護回路および異常検出保護回路の制御方法
JP6024498B2 (ja) 半導体駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201214

R150 Certificate of patent or registration of utility model

Ref document number: 6819527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150