JP2019057773A - Ｐｌｌ回路及びそれを備えた測定装置並びにｐｌｌ回路の制御方法 - Google Patents

Abstract

【課題】簡易な構成で高速に位相ロック状態を得ることができるＰＬＬ回路を提供する。【解決手段】ＰＬＬ回路１０は、所定の周波数の基準信号を生成する基準信号生成部１１と、入力電圧に応じた発振周波数の信号を出力するＶＣＯ１４と、基準信号生成部１１及びＶＣＯ１４の各出力信号を比較して位相誤差信号を出力するＰＦＤ１２と、ＶＣＯ１４の出力信号をＰＦＤ１２に帰還する帰還回路２０と、を有する。帰還回路２０は、フィルタ２２と、フィルタ２２を含む第１の経路２４と、フィルタ２２を含まない第２の経路２５と、第１の経路２４と第２の経路２５とを切り替える切替スイッチ２３と、フィルタ２２が所定周波数の信号を通過させている場合に第１の経路２４を切替スイッチ２３に選択させ、フィルタ２２が所定周波数の信号を通過させていない場合に第２の経路２５を切替スイッチ２３に選択させる経路選択部３０と、を備える。【選択図】図１

Description

本発明は、ＰＬＬ回路及びそれを備えた測定装置並びにＰＬＬ回路の制御方法に関する。

従来、例えば、スペクトラムアナライザや信号発生器等の測定装置には、発振回路として位相同期ループ（Phase Locked Loop：ＰＬＬ）回路が用いられているものがある。

一般に、この種のＰＬＬ回路は、入力電圧に応じた発振周波数の信号を出力する電圧制御発振器と、所定の信号と電圧制御発振器の出力信号とを比較して位相誤差信号を出力する位相周波数比較器と、位相誤差信号を平滑化して電圧制御発振器に出力するループフィルタと、電圧制御発振器から位相周波数比較器への帰還回路に設けられた分周器と、を備えている（例えば、特許文献１参照）。

特許文献１では図示を省略してあるが、帰還回路に分周器を設けた構成では、分周器から出力される高調波成分を除去するためのフィルタを帰還回路に設ける必要がある。

しかしながら、帰還回路にフィルタを設けると、周波数引き込み過程にて電圧制御発振器から位相周波数比較器に向かう帰還信号がフィルタで遮断されてしまい、ＰＬＬ回路の位相ロック状態が得られなくなってしまうおそれがある。

そのため、従来は、フィルタを経由する経路に加えて、フィルタをバイパスするバイパス経路を新たに設け、バイパス経路を選択してＰＬＬ回路を位相ロック状態にした後に、フィルタを経由する経路に切り替える手法が用いられていた。

特開平１１−２５１９０１号公報

しかしながら、従来の手法では、バイパス経路を選択してＰＬＬ回路を位相ロック状態にした後に、フィルタを経由する経路に切り替えるという煩雑な工程が必要であり、ＰＬＬ回路の位相ロック状態を得るのに比較的長時間を要していた。

本発明は、前述のような事情に鑑みてなされたものであり、簡易な構成で高速に位相ロック状態を得ることができるＰＬＬ回路及びそれを備えた測定装置並びにＰＬＬ回路の制御方法を提供することを目的とする。

本発明の請求項１に係るＰＬＬ回路は、予め定められた周波数の信号を生成する信号生成手段（１１）と、入力電圧に応じた発振周波数の信号を出力する電圧制御発振器（１４）と、前記信号生成手段及び前記電圧制御発振器の各出力信号を比較して位相誤差信号を出力する位相周波数比較器（１２）と、前記電圧制御発振器の出力信号を前記位相周波数比較器に帰還する帰還回路（２０）と、を有し、前記帰還回路は、所定周波数の信号を通過させるフィルタ手段（２２）と、前記フィルタ手段を含む第１の経路（２４）と、前記フィルタ手段を含まない第２の経路（２５）と、前記第１の経路及び前記第２の経路のいずれか一方を選択する選択手段（２３）と、を有し、前記フィルタ手段が前記所定周波数の信号を通過させている場合に前記第１の経路を前記選択手段に選択させ、前記フィルタ手段が前記所定周波数の信号を通過させていない場合に前記第２の経路を前記選択手段に選択させる経路選択手段（３０）を備えた構成を有している。

この構成により、本発明の請求項１に係るＰＬＬ回路は、帰還回路において、フィルタ手段が所定周波数の信号を通過させているか否かに基づいて、フィルタ手段を含む第１の経路と、フィルタ手段を含まない第２の経路と、を切り替えることができる。

したがって、本発明の請求項１に係るＰＬＬ回路は、従来とは異なり、煩雑な経路切替の処理を必要としないで位相ロック状態を得ることができるので、簡易な構成で高速に位相ロック状態を得ることができる。

本発明の請求項２に係るＰＬＬ回路は、前記経路選択手段は、前記フィルタ手段の出力信号の電力を検出する電力検出手段（３１）を備え、前記電力が所定値以上である場合に前記第１の経路を前記選択手段に選択させ、前記電力が所定値未満である場合に前記第２の経路を前記選択手段に選択させるものである構成を有している。

この構成により、本発明の請求項２に係るＰＬＬ回路は、電力検出手段を備えるので、フィルタ手段の出力信号の電力に基づいて、第１の経路又は第２の経路を自動的に選択することができる。

本発明の請求項３に係る測定装置は、請求項１又は請求項２に記載のＰＬＬ回路を備えた構成を有しているのが好ましい。

本発明の請求項４に係る測定装置は、前記ＰＬＬ回路は、予め定められた局部発振周波数の局部発振信号を生成するものである構成を有している。

この構成により、本発明の請求項４に係る測定装置は、簡易な構成で高速に位相ロック状態を得ることができるＰＬＬ回路により局部発振信号を生成できるので、従来よりも簡易な構成かつ短時間で周波数の切り替えが可能となる。

本発明の請求項５に係るＰＬＬ回路の制御方法は、請求項１又は請求項２に記載のＰＬＬ回路の制御方法であって、前記フィルタ手段が前記所定周波数の信号を通過させている場合に前記第１の経路を選択するステップ（Ｓ１９）と、前記フィルタ手段が前記所定周波数の信号を通過させていない場合に前記第２の経路を選択するステップ（Ｓ２０）と、を含む構成を有している。

この構成により、本発明の請求項５に係るＰＬＬ回路の制御方法は、帰還回路において、フィルタ手段が所定周波数の信号を通過させているか否かに基づいて、フィルタ手段を含む第１の経路と、フィルタ手段を含まない第２の経路と、を切り替えることができる。

したがって、本発明の請求項５に係るＰＬＬ回路の制御方法は、従来とは異なり、煩雑な経路切替の処理を必要としないで位相ロック状態を得ることができるので、簡易な構成で高速に位相ロック状態を得ることができる。

本発明は、簡易な構成で高速に位相ロック状態を得ることができるという効果を有するＰＬＬ回路及びそれを備えた測定装置並びにＰＬＬ回路の制御方法を提供することができるものである。

本発明の第１実施形態としてのＰＬＬ回路の構成図である。 従来のＰＬＬ回路の構成図である。 本発明の第１実施形態におけるＶＣＯからの帰還信号の周波数についての時間的変化を示す図である。 本発明の第１実施形態におけるＰＬＬ回路の制御方法を説明するためのフローチャートである。 本発明の第２実施形態としての信号分析装置のブロック構成図である。 本発明の第３実施形態としての信号発生装置のブロック構成図である。

以下、本発明に係るＰＬＬ回路及びそれを備えた測定装置並びにＰＬＬ回路の制御方法の実施形態について、図面を用いて説明する。

（第１実施形態）
まず、本発明の第１実施形態としてのＰＬＬ回路の構成について説明する。

図１に示すように、本実施形態におけるＰＬＬ回路１０は、基準信号生成部１１、位相周波数比較器（Phase Frequency Detector：ＰＦＤ）１２、ループフィルタ（ＬＦ）１３、電圧制御発振器（Voltage Controlled Oscillator：ＶＣＯ）１４、帰還回路２０、経路選択部３０を備えている。

基準信号生成部１１は、予め定められた周波数の基準信号を生成し、ＰＦＤ１２に出力するようになっている。この基準信号生成部１１は、信号生成手段の一例である。

ＰＦＤ１２は、基準信号生成部１１の出力信号と帰還回路２０の出力信号とを比較して位相誤差信号をＬＦ１３に出力するようになっている。このＰＦＤ１２は、位相周波数比較器の一例である。

ＬＦ１３は、ＰＦＤ１２が出力した位相誤差信号を平滑化してＶＣＯ１４に出力するようになっている。

ＶＣＯ１４は、ＬＦ１３からの入力電圧に応じた発振周波数の信号を帰還回路２０に出力するとともに、ＰＬＬ回路１０の出力信号Ｌとして出力するようになっている。このＶＣＯ１４は、電圧制御発振器の一例である。

帰還回路２０は、分周器２１、フィルタ２２、切替スイッチ２３、第１の経路２４、第２の経路２５を備えている。

分周器２１は、例えば、分周数Ｎが可変の分周器で構成され、ＶＣＯ１４の出力信号の周波数をＮ分周するようになっている。なお、分周器２１に代えて、例えば、周波数変換を行うミキサを備える構成であってもよい。

フィルタ２２は、例えば、バンドパスフィルタ、ＩＦフィルタ、ローパスフィルタ等で構成される。これらのフィルタが有する周波数通過帯域には、ＰＬＬ回路１０が位相ロック状態になる周波数が含まれる。本実施形態では、フィルタ２２は、バンドパスフィルタで構成されたものとし、所定周波数の信号を通過させるようになっている。なお、フィルタ２２は、フィルタ手段の一例である。

切替スイッチ２３は、接点２３ａ及び２３ｂを備え、経路選択部３０からの制御信号に基づいて、第１の経路２４又は第２の経路２５を選択するようになっている。ここで、第１の経路２４は、フィルタ２２を経由してＶＣＯ１４からＰＦＤ１２に向かう経路である。また、第２の経路２５は、フィルタ２２を経由しないでＶＣＯ１４からＰＦＤ１２に向かう経路である。

具体的には、切替スイッチ２３は、経路選択部３０からハイレベルの信号（以下「ハイ信号」）を受信した場合には第１の経路２４を選択する。一方、切替スイッチ２３は、経路選択部３０からローレベルの信号（以下「ロー信号」）を受信した場合には第２の経路２５を選択する。なお、切替スイッチ２３は、選択手段の一例である。

経路選択部３０は、電力検出部３１、基準電圧電源３２、比較器３３を備えている。この経路選択部３０は、経路選択手段の一例である。

電力検出部３１は、フィルタ２２の出力信号の電力を検出し、検出した電力に応じた電圧（以下「検出電圧」）を比較器３３に出力するようになっている。この電力検出部３１は、電力検出手段の一例である。

具体的には、電力検出部３１は、例えば、−６０ｄＢｍの電力を検出した場合には０．１Ｖの検出電圧を出力し、−５０ｄＢｍの電力を検出した場合には０．２Ｖの検出電圧を出力するものである。

基準電圧電源３２は、電力検出部３１によって検出された電力のレベルを判定するための基準電圧を出力するものである。この基準電圧は、ユーザによって任意の値に設定可能である。

比較器３３は、電力検出部３１の検出電圧と、基準電圧電源３２の基準電圧とを比較するようになっている。そして、比較器３３は、電力検出部３１の検出電圧が基準電圧電源３２の基準電圧未満である場合には、ロー信号を切替スイッチ２３に出力するようになっている。

一方、比較器３３は、電力検出部３１の検出電圧が基準電圧電源３２の基準電圧以上である場合には、ハイ信号を切替スイッチ２３に出力するようになっている。この比較器３３による電圧比較により、ＰＬＬ回路１０は、ＶＣＯ１４からＰＦＤ１２に向かう帰還信号がフィルタ２２で遮断されているかを容易に検知することができる。

したがって、ＰＬＬ回路１０は、基準電圧電源３２の基準電圧に応じて、第１の経路２４又は第２の経路２５を選択することができる。なお、基準電圧電源３２の基準電圧をユーザが所望の値に設定することにより、第１の経路２４又は第２の経路２５を選択するための閾値（切替スイッチ２３の切替条件）が設定される。

ここで、従来のＰＬＬ回路について図２を用いて説明する。図２に示すように、従来のＰＬＬ回路１は、切替スイッチ２３を切り替える手段としてＣＰＵ２を備えている。

従来のＰＬＬ回路１は、［発明が解決しようとする課題］欄で述べたように、ＣＰＵ２が第２の経路２５（バイパス経路）を選択して位相ロック状態にした後に、フィルタ２２を経由する第１の経路２４に切り替えるという煩雑な工程が必要であり、位相ロック状態を得るのに比較的長時間を要していた。

これに対し、本実施形態におけるＰＬＬ回路１０は、経路選択部３０を備えているので、簡易な構成で高速に位相ロック状態を得ることができる。以下、図３を用いて説明する。

図３は、ＶＣＯ１４からの帰還信号の周波数についての時間的変化の一例を示したものであり、時刻ｔ０において周波数Ｆｃから目標周波数Ｆｔに切り替える設定を行った場合を例示している。フィルタ２２の周波数通過帯域を周波数Ｆ１からＦ２までとしている。

図３に示した例では、周波数Ｆｃは時間の経過とともに目標周波数Ｆｔに向かって低下し、時刻ｔ１でフィルタ２２の周波数通過帯域に入り、時刻ｔ２で周波数通過帯域外となっている。続いて、時刻ｔ３で再びフィルタ２２の周波数通過帯域に入り、時刻ｔ４で周波数通過帯域外となる。さらに、時刻ｔ５で再びフィルタ２２の周波数通過帯域に入って、目標周波数Ｆｔに収束している。

フィルタ２２がＶＣＯ１４からの帰還信号を通過させる通過時間帯は、ｔ１〜ｔ２、ｔ３〜ｔ４、ｔ５以降である。したがって、ＰＬＬ回路１０は、これらの通過時間帯では、フィルタ２２から信号が出力され、電力検出部３１による電力検出が可能であるので、フィルタ２２を含む経路である第１の経路２４を選択可能である。

一方、フィルタ２２がＶＣＯ１４からの帰還信号を遮断する遮断時間帯は、ｔ０〜ｔ１、ｔ２〜ｔ３、ｔ４〜ｔ５である。したがって、ＰＬＬ回路１０は、これらの遮断時間帯では、フィルタ２２からは信号が出力されず、電力検出部３１によって電力が検出されないので、フィルタ２２を含まない経路（バイパス経路）である第２の経路２５を選択可能である。

前述のように、ＰＬＬ回路１０は、電力検出部３１を含む経路選択部３０を備えているので、ＶＣＯ１４からの帰還信号がフィルタ２２で遮断されているか否かに基づいて、第１の経路２４又は第２の経路２５を自動的に選択することができる。

次に、本実施形態におけるＰＬＬ回路１０の動作について、図４を用いて説明する。

基準信号生成部１１は、予め定められた周波数の基準信号を生成し（ステップＳ１１）、ＰＦＤ１２に出力する。

ＰＦＤ１２は、基準信号生成部１１及び帰還回路２０の各出力信号の位相を比較して位相差を求め、位相差に応じた信号レベルの信号をＬＦ１３に出力する（ステップＳ１２）。

ＬＦ１３は、ＰＦＤ１２が出力した位相誤差信号を平滑化してＶＣＯ１４に出力する（ステップＳ１３）。

ＶＣＯ１４は、入力電圧に応じた発振周波数の信号を帰還回路２０に出力するとともに、ＰＬＬ回路１０の出力信号Ｌとして出力する（ステップＳ１４）。

帰還回路２０の分周器２１は、ＶＣＯ１４の出力信号の周波数をＮ分周する（ステップＳ１５）。

フィルタ２２は、分周器２１の出力信号に対し、出力信号の周波数が周波数通過帯域内であれば通過させ、出力信号の周波数が周波数通過帯域外であれば遮断する（ステップＳ１６）。

経路選択部３０の電力検出部３１は、フィルタ２２の出力信号の電力を検出し（ステップＳ１７）、検出した電力に応じた検出電圧を比較器３３に出力する。

比較器３３は、電力検出部３１の検出電圧と、基準電圧電源３２の基準電圧とを比較し、検出電圧が基準電圧以上であるか否かを判断する（ステップＳ１８）。

ステップＳ１８において、検出電圧が基準電圧以上であると判断した場合には、比較器３３はハイ信号を切替スイッチ２３に出力し、切替スイッチ２３は第１の経路２４を選択し（ステップＳ１９）、ステップＳ１２の処理に戻る。

一方、ステップＳ１８において、検出電圧が基準電圧以上であると判断しなかった場合（検出電圧が基準電圧未満の場合）には、比較器３３はロー信号を切替スイッチ２３に出力し、切替スイッチ２３は第２の経路２５を選択し（ステップＳ２０）、ステップＳ１２の処理に戻る。

以上のように、本実施形態におけるＰＬＬ回路１０は、帰還回路２０において、フィルタ２２が所定周波数の信号を通過させているか否かに基づいて、フィルタ２２を含む第１の経路２４と、フィルタ２２を含まない第２の経路２５と、切り替えることができる。

したがって、本実施形態におけるＰＬＬ回路１０は、従来とは異なり、煩雑な経路切替の処理を必要としないで位相ロック状態を得ることができるので、簡易な構成で高速に位相ロック状態を得ることができる。

（第２実施形態）
次に、本発明の第２実施形態としての信号分析装置５０について、図５を用いて説明する。なお、信号分析装置５０は、測定装置の一例である。

図５に示すように、本実施形態の信号分析装置５０は、周波数掃引が可能な局部発振信号Ｌを、局部発振信号発生器を構成する第１実施形態のＰＬＬ回路１０により生成して入力信号Ｓ_ＩＮとともにミキサ５２に与え、ミキサ５２の出力から所定の中間周波数帯の信号Ｍをフィルタ５３で抽出する周波数変換部５１を備えている。

また、信号分析装置５０は、入力信号Ｓ_ＩＮのうち、指定された観測帯域の信号成分が周波数変換部５１のフィルタ５３から時系列に出力されるように、ＰＬＬ回路１０の局部発振信号Ｌの周波数掃引制御を行う掃引制御部５４と、周波数変換部５１の出力信号をサンプリングしてデジタルの信号列に変換するＡＤＣ５５と、局部発振信号Ｌの周波数掃引中にＡＤＣ５５から出力される信号列Ｄｍを記憶し、周波数対信号強度のスペクトラム特性を求める信号解析部５６と、信号解析部５６で得られたスペクトラム特性を波形表示する表示部５７と、を備えている。

すなわち、入力信号Ｓ_ＩＮは、周波数変換部５１のミキサ５２に入力され、ＰＬＬ回路１０からの局部発振信号Ｌとミキシングされ、その差又は和（以下の説明では差とする）の周波数成分のうち、所定の中間周波帯の信号成分Ｍがフィルタ５３によって抽出される。

ここで、フィルタ５３の通過中心周波数をＦ_ＩＦ、局部発振信号Ｌの周波数をＦ_Ｌとし、中間周波帯に変換しようとする解析対象信号の周波数Ｆ_ＩＮよりローカル周波数Ｆ_Ｌが高い上側ヘテロダインでミキシングすると仮定すると、Ｆ_Ｌ−Ｆ_ＩＦ＝Ｆ_ＩＮの関係が成り立つ。

例えば、Ｆ_ＩＦ＝５ＧＨｚとし、ローカル周波数Ｆ_Ｌを５．１ＧＨｚから９ＧＨｚまで掃引すれば、解析対象信号の周波数Ｆ_ＩＮは、１００ＭＨｚから１ＧＨｚまで変化することになる。つまり、フィルタ５３からは、入力信号Ｓ_ＩＮのうち１００ＭＨｚから１ＧＨｚまでの信号成分がその元の周波数順に時系列に抽出されることになる。

なお、ここでは周波数変換を１回行う回路例を示しているが、実際には周波数変換部５１内で複数回の周波数変換処理（一般的には固定周波数の局部発振信号による）を行って、より低い周波数帯に変換している。

ＰＬＬ回路１０は、所定の周波数の局部発振信号Ｌを出力できるように構成されており、その局部発振信号Ｌの周波数掃引は掃引制御部５４から入力される周波数データを順次更新することで行われる。

掃引制御部５４は、操作部５８によって指定された基準周波数（スタート周波数あるいはセンタ周波数）、掃引幅（スパン）、取得サンプル数等に応じて、局部発振信号Ｌの周波数を所定ステップで掃引させるとともに、その各周波数の情報ｆを信号解析部５６に与える。

一方、周波数変換部５１から出力された信号Ｍは、ＡＤＣ５５により所定のサンプリング周期（フィルタ５３の通過帯域の上限の２倍以上の周波数）でサンプリングされ、そのサンプリングで得られたデジタルの信号列Ｄｍが信号解析部５６に入力される。

信号解析部５６は、周波数掃引によって得られたデジタルの信号列Ｄｍと周波数情報ｆとを対応付けて受信して図示しないメモリに格納し、指定された帯域制限処理等を行って観測帯域内における周波数対信号強度Ｓ（ｆ）の特性、すなわちスペクトラム特性を求める。表示部５７は、信号解析部５６が求めたスペクトラム特性の波形を画面に表示する。

以上のように、本実施形態の信号分析装置５０は、簡易な構成で高速に位相ロック状態を得ることができるＰＬＬ回路１０により局部発振信号発生器を構成しているので、従来よりも簡易な構成かつ短時間で周波数の切り替えが可能となる。その結果、本実施形態の信号分析装置５０は、簡易な構成で信号分析時間の短縮化を図ることができる。

（第３実施形態）
次に、本発明の第３実施形態としての信号発生装置６０について、図６を用いて説明する。なお、信号発生装置６０は、測定装置の一例である。

図６に示すように、本実施形態の信号発生装置６０は、波形データ記憶部６１、ＤＡＣ６２及び６３、直交変調器６４、局部発振装置を構成する第１実施形態のＰＬＬ回路１０、自動レベル制御回路（ＡＬＣ）６５、操作部６６、設定部６７、ステップアッテネータ（ステップＡＴＴ）６８を備えている。

波形データ記憶部６１は、被試験装置を試験するための複数の試験信号データとして、デジタル値のベースバンドの波形データを記憶している。試験者は、操作部６６を操作し、設定部６７を介して、波形データ記憶部６１に記憶された試験信号データを選択して出力できるようになっている。試験信号データは、Ｉ相成分（同相成分）及びＱ相成分（直交成分）のベースバンドの波形データを含む。波形データは、例えば、図示しないＤＳＰ（Digital Signal Processor）によって生成される。

ＤＡＣ６２及び６３は、それぞれ、波形データ記憶部６１が出力するＩ相成分及びＱ相成分のデジタル値のベースバンド信号波形データをアナログ値に変換して直交変調器６４に出力するようになっている。

ＰＬＬ回路１０は、設定部６７からの設定信号に基づいた局部発振周波数の局部発振信号Ｌを生成し、直交変調器６４に出力するように構成されている。

直交変調器６４は、ＤＡＣ６２からのＩ相成分及びＤＡＣ６３からのＱ相成分と、ＰＬＬ回路１０から入力した局部発振信号Ｌとを乗算することにより直交変調及び周波数変換を行って無線周波数の信号（ＲＦ信号）を生成してＡＬＣ６５に出力するようになっている。

ＡＬＣ６５は、直交変調器６４の出力信号の電力レベルを所定の電力レベルに調整してステップＡＴＴ６８に出力するようになっている。ＡＬＣ６５が設定する電力レベルは、設定部６７からの設定信号によって設定されるようになっている。ＡＬＣ６５は、出力信号レベルを例えば０．１ｄＢ単位で調整できるものである。

操作部６６は、試験者が試験条件及び試験手順に関する設定等を行うために操作するものであり、例えば、キーボード、ダイヤル又はマウスのような入力デバイス、これらを制御する制御回路等で構成される。試験者が設定する試験条件としては、例えば、波形データ記憶部６１に記憶された波形データ、ステップＡＴＴ６８が出力するＲＦ試験信号の出力レベル及び無線周波数等がある。

設定部６７は、例えばマイクロコンピュータによって構成されており、装置全体の制御を行うようになっている。また、設定部６７は、試験者が操作部６６を操作して設定した各試験条件に基づき、各試験条件を設定する設定信号を波形データ記憶部６１、ＰＬＬ回路１０、ＡＬＣ６５、ステップＡＴＴ６８にそれぞれ出力し、各試験条件を設定するようになっている。

ここで、ＡＬＣ６５に対する設定としては、例えば、ユーザが信号発生装置６０の出力レベルを−４０．２ｄＢｍに設定した場合、設定部６７は、ステップＡＴＴ６８の減衰量を３０ｄＢに設定し、ＡＬＣ６５に対し、出力信号レベルを−１０．２ｄＢｍに設定するための制御信号を出力する。

ステップＡＴＴ６８は、各々の減衰量が予め定められた複数のアッテネータセクションを備え、各アッテネータセクションの減衰量の組み合わせにより、入力したＲＦ信号のレベルを所定の減衰量のステップで減衰することができるＡＴＴである。このステップＡＴＴ６８は、設定部６７からの設定信号によって設定された減衰量で入力信号を減衰し、試験者が所望する電力レベルのＲＦ試験信号を出力するようになっている。

以上のように構成された本実施形態の信号発生装置６０は、簡易な構成で高速に位相ロック状態を得ることができるＰＬＬ回路１０により局部発振信号発生器を構成しているので、従来よりも簡易な構成かつ短時間で周波数の切り替えが可能となる。その結果、本実施形態の信号発生装置６０は、簡易な構成で周波数切替時間の短縮化を図ることができる。

以上のように、本発明に係るＰＬＬ回路及びそれを備えた測定装置並びにＰＬＬ回路の制御方法は、簡易な構成で高速に位相ロック状態を得ることができるという効果を有し、スペクトラムアナライザや信号発生器等の測定装置のＰＬＬ回路及びその制御方法として有用である。

１０ ＰＬＬ回路
１１ 基準信号生成部（信号生成手段）
１２ ＰＦＤ（位相周波数比較器）
１４ ＶＣＯ（電圧制御発振器）
２０ 帰還回路
２１ 分周器
２２ フィルタ（フィルタ手段）
２３ 切替スイッチ（選択手段）
２４ 第１の経路
２５ 第２の経路
３０ 経路選択部（経路選択手段）
３１ 電力検出部（電力検出手段）
３２ 基準電源
３３ 比較器
５０ 信号分析装置（測定装置）
６０ 信号発生装置（測定装置）

Claims (5)

1. 予め定められた周波数の信号を生成する信号生成手段（１１）と、
   入力電圧に応じた発振周波数の信号を出力する電圧制御発振器（１４）と、
   前記信号生成手段及び前記電圧制御発振器の各出力信号を比較して位相誤差信号を出力する位相周波数比較器（１２）と、
   前記電圧制御発振器の出力信号を前記位相周波数比較器に帰還する帰還回路（２０）と、
   を有し、
   前記帰還回路は、
   所定周波数の信号を通過させるフィルタ手段（２２）と、
   前記フィルタ手段を含む第１の経路（２４）と、
   前記フィルタ手段を含まない第２の経路（２５）と、
   前記第１の経路及び前記第２の経路のいずれか一方を選択する選択手段（２３）と、
   を有し、
   前記フィルタ手段が前記所定周波数の信号を通過させている場合に前記第１の経路を前記選択手段に選択させ、前記フィルタ手段が前記所定周波数の信号を通過させていない場合に前記第２の経路を前記選択手段に選択させる経路選択手段（３０）を備えたことを特徴とするＰＬＬ回路。
2. 前記経路選択手段は、
   前記フィルタ手段の出力信号の電力を検出する電力検出手段（３１）を備え、
   前記電力が所定値以上である場合に前記第１の経路を前記選択手段に選択させ、前記電力が所定値未満である場合に前記第２の経路を前記選択手段に選択させるものである、
   ことを特徴とする請求項１に記載のＰＬＬ回路。
3. 請求項１又は請求項２に記載のＰＬＬ回路を備えたことを特徴とする測定装置（５０、６０）。
4. 前記ＰＬＬ回路は、予め定められた局部発振周波数の局部発振信号を生成するものであることを特徴とする請求項３に記載の測定装置。
5. 請求項１又は請求項２に記載のＰＬＬ回路の制御方法であって、
   前記フィルタ手段が前記所定周波数の信号を通過させている場合に前記第１の経路を選択するステップ（Ｓ１９）と、
   前記フィルタ手段が前記所定周波数の信号を通過させていない場合に前記第２の経路を選択するステップ（Ｓ２０）と、
   を含むことを特徴とするＰＬＬ回路の制御方法。

Images