JP2019047720A - Dc−dc変換器にてフィードバック電流を生成するシステム及び方法 - Google Patents

Dc−dc変換器にてフィードバック電流を生成するシステム及び方法 Download PDF

Info

Publication number
JP2019047720A
JP2019047720A JP2018161018A JP2018161018A JP2019047720A JP 2019047720 A JP2019047720 A JP 2019047720A JP 2018161018 A JP2018161018 A JP 2018161018A JP 2018161018 A JP2018161018 A JP 2018161018A JP 2019047720 A JP2019047720 A JP 2019047720A
Authority
JP
Japan
Prior art keywords
current
voltage
power converter
output
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018161018A
Other languages
English (en)
Other versions
JP2019047720A5 (ja
JP6695943B2 (ja
Inventor
オンガロ ファビオ
Ongaro Fabio
オンガロ ファビオ
クルール ミハエル
Couleur Michael
クルール ミハエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2019047720A publication Critical patent/JP2019047720A/ja
Publication of JP2019047720A5 publication Critical patent/JP2019047720A5/ja
Application granted granted Critical
Publication of JP6695943B2 publication Critical patent/JP6695943B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0009Devices or circuits for detecting current in a converter
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0048Circuits or arrangements for reducing losses
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】クロック周期全体のフィードバック情報を確認することで、1つ以上の構成要素に対し安定した出力電圧を生成するシステム、装置、及び方法を提供する。【解決手段】様々な実施形態において、電力変換器は、1つ以上の構成要素に対し出力電圧を生成する。1つ以上の構成要素により引かれる負荷電流が変化すると、電流センス増幅器により監視されるローパスフィルタのインダクタ電流も変化する。クロック周期は、高位相と低位相に分割され、これらの位相のうちの1つは、相対的短位相である。相対的短位相の間、電流センス増幅器は、フィードバック情報を測定するのに十分な時間を有さない。制御ロジックは、電流センス増幅器の電圧出力を選択する代わりに、相対的短位相の間のインダクタ電流の傾斜の電圧ランプをエミュレートする電圧発生器の電圧出力を選択する。【選択図】図3

Description

本明細書において説明される実施形態は、集積回路の分野に関し、特に、クロック周期のフィードバック情報を監視することにより、1つ以上の構成要素に対し安定した出力電圧を生成することに関する。
コンピューティングシステムは通常、複数の構成要素を含み、これらのうちの多くは、データを処理することが可能である。これらの複数の構成要素は、インターフェースと、機能ブロック又はユニットとを含む。様々な実施形態において、これらの複数の構成要素は、システムオンチップ(system on a chip、SOC)、マルチチップモジュール(multi−chip module、MCM)、又はプリント回路基板のうちの1つの上に存在する個々のダイである。このような構成要素の例としては、中央処理装置(central processing unit、CPU)内の1つ以上のコアを有する汎用プロセッサ、グラフィック処理ユニット(graphics processing units、GPU)及びデジタル信号プロセッサ(digital signal processors、DSP)内の1つ以上のコアを有する高度並列データ処理アーキテクチャプロセッサ、表示コントローラ、音声処理構成要素、ネットワーク構成要素、周辺インターフェースコントローラ、並びにメモリコントローラなどが挙げられる。
コンピューティングシステム内の電力管理ユニットなどの制御ロジックは、様々な構成要素の1つ以上の動作状態を特定する。動作状態には、電源電圧と、動作クロック周波数とが含まれる。クロック生成回路は、1つ以上の特定の異なる周波数を有する異なるクロック信号を生成するのに対し、配電ネットワークは、1つ以上の特定の異なる電源電圧を提供する。このオンチップネットワークは、電源及び調整回路を用いて、機能ユニット内のデバイスが使用する特定の異なる電源電圧を生成する。更に、ネットワークは1組のオンチップ面(例えば金属層)に依存し得る。オンチップ面では、1つの面(「電源プレーン」)が電源電圧に特化され、別の1つのプレーン(「グラウンドプレース」)がグラウンド値に特化される。
構成要素内のデバイスが電源プレーン及びグラウンドプレーンから電流を引く時、電流の需要の変化により、電流抵抗(current-resistance、IR)降下及び過渡電圧降下の両方が生じる。更に、モバイルデバイスなどのバッテリ駆動デバイスの場合、バッテリにより提供される電圧値は、蓄積されたエネルギーが消費されるにつれて減少する。電圧変動の持続時間は一時的かもしれないが、電圧変動は、システム内のデバイスの行動を信頼性のないものにし得る。一般に、フィードバック情報を監視し、安定した出力電圧を提供するために、電力変換器が使用される。しかし、多くの場合、フィードバック情報を提供するために使用される回路は、フィードバック情報を適切に提供するのに十分な時間を有さない。
このことから、クロック周期全体のフィードバック情報を確認することで、1つ以上の構成要素に対し安定した出力電圧を生成する方法及び機構が望まれる。
クロック周期全体のフィードバック情報を確認することで、1つ以上の構成要素に対し安定した出力電圧を生成するシステム及び方法が開示される。様々な実施形態において、電力変換器は、入力電圧を受け取り、ローパスフィルタのコンデンサの出力電圧を生成する。出力電圧は、中央処理装置(CPU)、及びグラフィック処理ユニット(GPU)などといった1つ以上の構成要素に送られる。電力変換器は、ローパスフィルタに接続された出力と直列に接続された2つのパワートランジスタを含む。電力変換器内のドライバは、インダクタ電流の変化に少なくとも基づいて、2つのパワートランジスタを作動及び停止させる。インダクタ電流の平均値は、供給される負荷電流の値である。出力電圧が同一値で存続することが望ましくある中、1つ以上の構成要素により引かれる負荷電流が変化すると、インダクタ電流も変化し、これは電流フィードバック回路により監視される。
電流フィードバック回路は、電流センス増幅器を含み、これは、インダクタ電流を受け取り、1つ以上の比較器へ送るインダクタ電流の低減版としてセンス電流を生成する。所与電流の低減版は、所与電流と比べるとアンペア数の低い電流である。例えば、一実施形態において、所与電流の低減版は、係数Kで分割された所与電流に等しい電流である。例えば、Kが1,000であり、インダクタ電流が3アンペア(amperes、A)である時、センス電流は3ミリアンペア(milliamperes、mA)である。クロック周期は、高位相と低位相に分割され、これらの位相のうちの1つは、相対的短位相である。インダクタ電流は負荷電流に比例するため、負荷電流が変化すると、インダクタ電流も変化する。インダクタ電流信号が所与の閾値を超えると、比較器のうちの1つは、2つのパワートランジスタへの制御信号を調整し、これにより、2つのパワートランジスタのうちのハイサイドトランジスタが作動している場合、クロック周期の短位相の時間も調整される。ハイサイドトランジスタが作動している時間を調整することにより、出力電圧も調整される。
相対的短位相の間、電流センス増幅器などの1つ以上の構成要素は、起動してフィードバック情報を測定するのに十分な時間を有さない。したがって、電流フィードバック回路内の制御ロジックは、電力変換器がクロック周期の長位相にあると判定すると、電流センス増幅器から第1の電圧を選択して、コントローラ内のパルス幅変調器(pulse width modulator、PWM)比較器へ送る。しかし、制御ロジックは、電力変換器がクロック周期の相対的短位相にあると判定すると、電圧発生器から第2の電圧を選択して、コントローラ内のPWM比較器へ送る。よって、相対的短位相の間は、電流センス増幅器に依存することはない。むしろ、相対的短位相の間は、エミュレート電圧ランプが、インダクタ電流の傾斜を模倣する。
様々な実施形態において、電圧発生器は、コンデンサと直列に接続された電流源である。電流源は、コンデンサを充電して、第2の電圧を生成する。電流源は、電力変換器の入力電圧と出力電圧との差に比例した電流を生成する。電流源により提供される第2の電圧は、コンデンサの電圧ランプであり、これは、クロック周期の相対的短位相間のインダクタ電流像である。したがって、相対的短位相の間に1つ以上の閾値に達したか否か判定を行うために、センス電流のピーク値に基づく既定の定電圧値は、1つ以上の比較器へ送られない。代わりに、インダクタ電流像に基づく第2の電圧が、1つ以上の閾値に対する比較に使用される。いくつかの実施形態において、制御ロジックによる第1の電圧及び第2の電圧間の選択は、スイッチにより行われる。別の実施形態においては、マルチプレクサ回路が選択に使用される。
下記の説明及び図面を参照することで、これら及び他の実施形態が更に理解されよう。
方法及び機構の上記の利点及び更なる利点は、添付図面と併せて以下の説明を参照することにより、より理解され得る。
電力変換器の一実施形態のブロック図である。 電力変換器の作動時における信号波形の一実施形態のブロック図である。 電力変換器の別の一実施形態のブロック図である。 クロック周期全体のフィードバック情報を確認することで、1つ以上の構成要素に対し安定した出力電圧を効率的に生成する方法の一実施形態のフロー図である。 電流源の一実施形態のブロック図である。 電流源の別の一実施形態のブロック図である。
本開示において説明される実施形態は、様々な変更形態及び代替形態が可能であり得るが、その具体的な実施形態は、例として図面で示され、本明細書において詳細に説明される。しかし、図面及び図面に関する詳細な説明は、開示する特定の形態に実施形態を限定することを意図しておらず、むしろその意図は、添付の請求項の主旨及び範囲に含まれる全ての変更形態、均等形態、及び代替形態を網羅することであることを理解されたい。本出願を通して使用される「〜し得る(may)」という語は、義務的な意味(すなわち、〜しなければならない(must)を意味する)ではなく、許容的な意味(すなわち、〜する可能性を有することを意味する)で使用される。同様に、「含む(include、including、及びincludes)」という語は、「〜を含むが、それに限定されない」ことを意味する。
種々のユニット、回路、又は他の構成要素については、タスク(単数又は複数)を実行「するように構成されている(configured to)」ものとして述べる場合がある。このような状況では、「〜するように構成されている」は、動作中にタスク(単数又は複数)を実行する「回路を備えている(having circuitry)」ことを広く意味する構造の広義な記述である。よって、ユニット/回路/構成要素は、そのユニット/回路/構成要素が現在作動していない時でも、タスクを実施するように構成することができる。一般に、「〜するように構成されている」に対応する構造を形成する回路は、ハードウェア回路を含み得る。同様に、様々なユニット/回路/構成要素は、説明の便宜上、タスク(単数又は複数)を実行すると記述される場合がある。このような説明は、「〜するように構成されている」という語句を含むと解釈されるべきである。1つ以上のタスクを実行するように構成されているユニット/回路/構成要素の記載は、そのユニット/回路/構成要素に関して米国特許法第112条(f)を援用しないことを明示的に意図する。
以下の説明では、本開示で説明される実施形態の完全な理解を提供するために、数多くの具体的な詳細が記載される。しかし、実施形態はこれら具体的な詳細がなくとも実施され得ることを、当業者は認識するはずである。いくつかの事例において、例示を容易にするために、並びに実施形態の説明を不明瞭にすることがないように、周知の回路、構造、及び技術は、詳細には示していない。
ここで図1を参照すると、電力変換器100の一実施形態の概要ブロック図が示される。例示される実施形態において、電力変換器100は、コントローラ110と、ハイサイドトランジスタ132と、ローサイドトランジスタ134と、電流フィードバックブロック170と、インダクタ150及びコンデンサ160を有するローパスフィルタとを含む。コントローラ110は、誤差増幅器102と、パルス幅変調器(PWM)比較器120とを、少なくとも含む。電流を電圧に変化するために使用される抵抗器及びコンデンサなどの受動素子は、例示を容易にするために図示しない。様々な実施形態において、電力変換器100は、相対的に高い入力電圧(input voltage、VIN)130を、ローパスフィルタのコンデンサ160の相対的に小さい調整された出力電圧(output voltage、VOUT)162に変換する。出力電圧VOUT162は、中央処理装置(CPU)、グラフィック処理ユニット(GPU)、及びシステムオンチップ(SOC)などのうちの1つの上に存在する他の個々のダイなどといった、1つ以上の構成要素に送られる。
いくつかの実施形態において、調整済VOUT162を供給しながら電池寿命を最長化するために、電力変換器100がモバイルデバイス内で使用される。一実施形態において、電力変換器100は、谷制御型電流モード降圧変換器の降圧(バック)切替特性を提供する。一実施形態において、コントローラ110は、直流−直流(direct current、DC)直接変換器適用のための固定周波数パルス幅変調(PWM)コントローラである。コントローラ110は特定の既知の周波数で作動することから、電磁干渉(electromagnetic interference、EMI)を抑制する他の回路の構造は、比較的より簡素になる。
いくつかの実施形態において、ハイサイドトランジスタ132及びローサイドトランジスタ134のそれぞれは、電力用電界効果トランジスタ(field effect transistor、FET)である。例えば、ハイサイドトランジスタ132は電力p型FET(pfet)であり、ローサイドトランジスタ134は電力n型FET(nfet)である。トランジスタ132が作動状態であり、トランジスタ134が停止状態である時、インダクタ150を介して入力電圧(VIN)130から電流が流れ、コンデンサ160を充電する。電流は、正勾配で流れる。代替的な事例では、トランジスタ132が停止状態であり、トランジスタ134が作動中である時、コンデンサ160は放電する。代替的な事例では、インダクタ電流の大部分は、グラウンド基準からコンデンサ160に流れ、電流の相対的小部分は、電流フィードバックブロック170からコンデンサ160に流れる。
いくつかの実施形態において、インダクタ150を通るピーク電流とインダクタ150のサイズの両方が、インダクタ150の飽和電流定格に関連することから、インダクタ150を通るピーク電流を使用して、インダクタ150のサイズが決定される。コンデンサ160は、VOUT162における電圧オーバーシュート及び電圧リプルを最小化する。コンデンサ160のサイズ決定は、VOUT162における電圧オーバーシュート及び電圧リプルの両方を生じる不十分な出力容量の回避程度に依存する。電圧リプルはまた、コンデンサ160における相対的に高い等価直列抵抗(equivalent-series resistance、ESR)に依存する。このため、全ての直列ESRは、相対的に低くなるように設計される。
様々な実施形態において、コントローラ110内のドライバは、インダクタ電流(inductor current、IL)152の変化に少なくとも基づいて、2つのパワートランジスタ132及び134を作動、並びに停止させる。インダクタ電流IL152の平均値は、1つ以上の構成要素に供給される負荷電流の値である。出力電圧VOUT162が比較的同一値で存続する中、1つ以上の構成要素により引かれる負荷電流が変化すると、インダクタ電流IL152も変化し、これは電流フィードバックブロック170により監視される。
本明細書において用いられるように、値が評価可能な状態に達すると、値はアサートされると判定される。一例では、論理低値を有するパルス幅変調(PWM)信号122は、ハイサイドトランジスタ132が電流を導電してそのドレイン端子上の出力ノード136を充電することを可能にし、これにより、ノード136の電圧は増大する。このような場合、信号122はアサートされると判定される。この場合、信号122にアサートされる資格を与える状態として、論理低値が使用される。これに対して、論理高値を有する信号122は、ハイサイドトランジスタ132が電流を導電することを無効にする。このような場合、信号122はネゲートされると判定される。
いくつかの実施形態において、コントローラ110が出力信号PWM122に対し論理高値を生成する場合、コントローラ110は同時に、ハイサイドトランジスタ132のゲート電圧をアサートすることによりハイサイドトランジスタ132を作動させ、ローサイドトランジスタ134のゲート電圧をネゲートすることによりローサイドトランジスタ134を停止させる。反対に、コントローラ110が出力信号PWM122に対し論理低値を生成する場合、コントローラ110は同時に、ハイサイドトランジスタ132のゲート電圧をネゲートすることによりハイサイドトランジスタ132を停止させ、ローサイドトランジスタ134のゲート電圧をアサートすることによりローサイドトランジスタ134を作動させる。
いくつかの実施形態において、コントローラ110からの切替制御により、ノード136の信号は、VIN130のピーク値とグラウンド基準の低値とを有する方形波形である。信号VOUT162は、ノード136の信号のフィルタ処理版であり、また、ノード136の信号のデューティサイクルに依存する。例えば、電源VIN130が5ボルト(volt、V)の値を有し、コントローラ110が20%のデューティサイクルでノード136の信号の方形波形を生成する場合、出力信号VOUT162は一定値1.0Vを有する。別の一例では、コントローラ110が10%のデューティサイクルでノード136の信号の方形波形を生成する場合、出力信号VOUT162は一定値0.5Vを有する。インダクタ150及びコンデンサ160は、ローパスフィルタとして用いられ、これにより、ノード136の平均電圧値として出力VOUT162が提供される。一実施形態において、コントローラ110は、外部電力管理ユニットからの制御信号(図示せず)に加えて、電流フィードバックブロック170及び出力電圧VOUT162からフィードバック情報を受信する。コントローラ110は、受信した情報を使用して、デューティサイクル及びVOUT162の結果値を特定する。
出力電圧VOUT162は、1つ以上の構成要素に送られることに加えて、コントローラ110内の誤差増幅器102へ、フィードバック電圧164として送られる。いくつかの実施形態において、フィードバック電圧164は、出力電圧VOUT162と等しい。別の実施形態において、出力電圧VOUT162からフィードバック電圧164を作るために、分圧器が使用される。基準電圧102が受け取られ、フィードバック電圧164と比較される。一実施形態において、誤差増幅器102は、差動入力電圧に基づいて出力電流を生成する演算相互コンダクタンス増幅器(operational transconductance amplifier、OTA)である。
いくつかの実施形態において、生成された出力電流は、PWM比較器120へ送られる。別の実施形態において、1つ以上の受動素子を使用して、生成された出力電流は、PWM比較器120により受け取られる電圧値に変換される。一実施形態において、2つのパワートランジスタ132及び134のうちのどちらを作動させるかを判定するために、生成された出力電流、及び誤差増幅器102からの変換電圧のうち1つを用いて、PWM比較器120の閾値が設定される。この閾値判定は、ノード136のデューティサイクルと、出力電圧VOUT162とを決定する。PWM比較器120の他の入力が閾値を超えた場合、PWM比較器は、PWM信号122に対し論理低値を生成し、これにより、ハイサイドパワートランジスタ132は作動する。一実施形態において、コントローラ110は、PMW比較器120とPMW信号122との間のセットリセット(set-reset、SR)ラッチ及び1つ以上のバッファを使用する。
電流フィードバックブロック170は、電流センス増幅器(図示せず)を含み、これは、インダクタ電流IL152を受け取り、1つ以上の比較器に送るインダクタ電流IL152の低減版としてセンス電流を生成する。いくつかの実施形態において、センス電流は、係数Kで分割されたインダクタ電流に等しい。一例では、Kが1,000であり、インダクタ電流が3アンペア(A)である時、センス電流は3ミリアンペア(mA)である。1つ以上の比較器の出力は、コントローラ110に送られる。一実施形態において、生成されたセンス電流は、ノード108によりPWM比較器120へ送られる。別の一実施形態において、生成されたセンス電流は、1つ以上の受動素子を使用して電圧に変換され、変換された電圧は、ノード108によりPWM比較器120へ送られる。別の実施形態において、電流電圧変換は、コントローラ110内にて行われる。
前述のように、インダクタ電流IL152の平均値は、1つ以上の構成要素に供給される負荷電流の値である。出力電圧VOUT162が比較的同一値で存続することが望ましくある中、1つ以上の構成要素により引かれる負荷電流が変化すると、インダクタ電流IL152も変化し、これは電流フィードバックブロック170により監視される。クロック周期は、高位相と低位相に分割され、これらの位相のうちの1つは、相対的短位相である。相対的短位相の間、電流フィードバックブロック170内の電流センス増幅器などの1つ以上の構成要素は、起動して、インダクタ電流IL152からセンス電流を生成し、任意の電流電圧変換を実行し、限られた時間内に情報をコントローラ110へ送信するのに十分な時間を有さない。そのため、電流フィードバックブロック170及びコントローラ110のうちの1つの制御ロジックは、PWM比較器120への入力を提供するソースを2つのソースから選択する。
一実施形態において、2つのソースから選択を行う上記の制御ロジックは、電流フィードバックブロック170内に配置される。制御ロジックは、電力変換器100がクロック周期の長位相にあると判定すると、電流センス増幅器の出力から生成される第1の電圧を選択して、PWM比較器120へ送る。しかし、制御ロジックは、電力変換器100がクロック周期の相対的短位相にあると判定すると、電圧発生器から第2の電圧を選択して、コントローラ110内のPWM比較器120へ送る。よって、相対的短位相の間は、電流センス増幅器に依存することはない。むしろ、相対的短位相の間は、エミュレート電圧ランプが、インダクタ電流IL152の傾斜を模倣する。様々な実施形態において、電圧発生器は、コンデンサと直列に接続された電流源である。電流源は、コンデンサを充電して、第2の電圧を生成する。電流源は、入力電圧VIN130と出力電圧VOUT162との差に比例した電流を生成する。
ここで図2を参照すると、電力変換器の作動時における信号波形200の一実施形態の概要ブロック図が示される。例示される実施形態において、前述の信号波形には、同一の番号が付与される。様々な実施形態において、クロック信号210は、固定周波数を有する。したがって、クロック信号210は、固定クロック周期212を有する。クロック周期212は、時間t1と時間t4との間に合致する。クロック周期212は、相対的短位相214及び長位相216に分割される。短位相214は、時間t1と時間t2との間である。長位相は、時間t2と時間t4との間である。例示される実施形態において、長位相216は、クロック周期212の約4分の3であり、短位相214は、クロック周期212の約4分の1であるが、他の割合も可能であり、想定される。示されるように、信号PWM122及びノード136のそれぞれは、電力供給VIN130の値とグラウンド基準とを交互に繰り返す方形波である。
クロック信号210の立ち上がりエッジに到達すると、PWM信号122は、論理高値から論理低値に遷移する。その結果、ローサイドパワートランジスタ134が停止し、ハイサイドパワートランジスタ132が作動する。したがって、ノード136の信号は、論理低値から論理高値に遷移し、時間t1と時間t2との間で論理高値を維持する。ノード136の信号のデューティサイクルは、半分未満として示される。短位相214の間にノード136の信号は論理高値となるため、デューティサイクルは約25%である。例えば、ノード136の信号は、時間t1と時間t2との間、及び時間t4と時間t5との間に、論理高値となる。
前述のように、信号VOUT162(ここでは図示せず)である電力変換器100の出力は、インダクタ150とコンデンサ160との対により生成されるローパスフィルタに起因するノード136の電圧信号の平均である。よって、出力信号VOUT162は、ノード136の信号のピーク電圧と、ノード136の信号のデューティサイクルとの乗法の積である。非ゼロの正の負荷電流を生成するために、電力変換器100は、インダクタ電流IL152を生成する。前述のように、インダクタ電流IL152の平均値は、供給される負荷電流の値である。よって、インダクタ電流IL152の三角波形の平均値は、供給される負荷電流の値である。したがって、インダクタ電流IL152のピークは、供給される負荷電流の値を超え、インダクタ電流IL152の谷(最低値)は、供給される負荷電流の値を下回る。
示されるように、ハイサイドトランジスタ132が作動し、ローサイドトランジスタ134が停止している短位相214である時間t1とt2の間に、インダクタ電流IL152はランプ上昇する。ハイサイドトランジスタ132が停止し、ローサイドトランジスタ134が作動している長位相216である時間t2とt4の間に、インダクタ電流IL152はランプ下降する。インダクタ電流IL152は、交互のランプ上昇とランプ下降を繰り返す。例えば、t4とt5との間に、インダクタ電流IL152は再びランプ上昇する。
前述のように、相対的短位相214の間、電流フィードバックブロック170内の電流センス増幅器は、起動して、インダクタ電流IL152からセンス電流を生成し、任意の電流電圧変換を実行し、限られた時間内に情報をコントローラ110へ送信するのに十分な時間を有さない。生成されたセンス電流は、ICS202と示される。時間t1とt2との間、更に時間t4とt5との間の短位相214中に、センス電流ICS202は、非ゼロで正の値の直流(direct current、DC)にリセットされる。図2に示されるように、時間t1とt2との間、時間t4とt5との間、センス電流ICS202は一定の横電圧値である。短位相214の間にICS202から生成される電圧値も、したがって一定値となる。これに対して、時間t2とt4との間、更に時間t5とt7との間の長位相中に、センス電流ICS202は、インダクタ電流IL152に追従する。
PWM比較器への入力に、短位相214間の既定のノンゼロ電圧値を使用するのではなく、制御ロジックは第2の電圧値を選択する。第2の電圧値は、電圧発生器に由来する。様々な実施形態において、電圧発生器は、コンデンサと直列に接続された電流源である。電流源は、コンデンサを充電して、第2の電圧を生成する。電流源は、入力電圧VIN130と出力電圧VOUT162との差に比例した電流を生成する。よって、相対的短位相214の間は、電流センス増幅器に依存することはない。むしろ、相対的短位相214の間は、エミュレート電圧ランプが、インダクタ電流IL152の傾斜を模倣する。
時間t1とt2との間の短位相214中、センス電圧220にエミュレート電圧ランプが示される。センス電圧220の傾斜は、インダクタ電流IL152の傾斜と比較的に同一である。時間t2とt4との間の長位相216中、電流センス増幅器の出力が選択され、センス電圧220が提供される。再び、センス電圧220の傾斜は、インダクタ電流IL152の傾斜と比較的に同一となる。長位相216の間に、インダクタ電流IL152の低減版であるセンス電流ICS202から、センス電圧220は生成される。いくつかの実施形態において、時間t2とt4との間などの長位相の間、センス電流ICS202は、係数Kで分割されたインダクタ電流IL152に等しい。一例では、Kが1,000であり、インダクタ電流IL152が3アンペア(A)である時、センス電流ICS202は3ミリアンペア(mA)である。時間t1とt2との間などの短位相214の間、センス電圧220は、インダクタ電流IL152を模倣する電圧発生器から生成される。
図3を参照すると、電力変換器300の別の一実施形態の概要ブロック図が示される。前述の制御ロジック及び回路には、同一の番号が付与される。示されるように、電流フィードバックブロック370は、電流センス増幅器310と、レジスタR1 312と、スイッチS1 320及びS2 340と、電流源I1 330と、コンデンサC1 342とを含む。インダクタ電流IL152は、電流センス増幅器310によりランプ電圧信号に変換される。ランプ電圧は、インダクタ電流IL152を表す。いくつかの実施形態において、ランプ電圧はまた、インダクタ電流IL152と組み合わされた補償ランプ信号を表す。センス電圧350は、電流センス増幅器310、又は電流源I1 330とコンデンサC1 342とを含む電圧発生器のいずれからから生成される。センス電圧350は、コントローラ110内のPWM比較器に送られ、内部電流制御ループが形成される。
示されるように、スイッチS1 320が閉じられ、スイッチS2 340が開かれると、センス電圧350は、電流センス増幅器310からの出力を受け取る。電力変換器300がクロック周期の長位相にあると制御ロジックが判定する時、制御信号は、このようにスイッチを開閉するように設定され得る。これに対して、スイッチS1 320が開かれ、スイッチS2 340が閉じられると、センス電圧350は、電流源I1 330により充電されたコンデンサC1 342の出力を受け取る。電力変換器300がクロック周期の短位相にあると制御ロジックが判定する時、制御信号は、このようにスイッチを開閉するように設定され得る。
ここで図4を参照すると、クロック周期全体のフィードバック情報を確認することで、1つ以上の構成要素に対し安定した出力電圧を効率的に生成する方法400の一実施形態の概要フロー図が示される。説明のために、この実施形態のステップが順番に示される。しかし、他の実施形態において、いくつかのステップは示されるものと異なる順序で起こってもよく、いくつかのステップは同時に行われてもよく、いくつかのステップは他のステップと組み合わされてもよく、いくつかのステップは欠けてもよい。
電力変換器は、クロック信号を受信する(ブロック402)。電力変換器は、入力電圧を更に受け取り、ローパスフィルタのコンデンサの出力電圧を生成する。これを行うために、電力変換器は、1度に2つのパワートランジスタのうちの1つを交代で作動させることで(ブロック404)、1つ以上の構成要素に対するインダクタ電流及び負荷電流を生成する(ブロック406)。クロック周期の短位相で作動していると制御ロジックが判定した場合には(条件ブロック408の「はい」分岐)、電力変換器の入力電圧と出力電圧との差に基づいて、電流が生成される(ブロック410)。生成された電流に基づく電圧が生成される(ブロック412)。いくつかの実施形態において、電流源は、コンデンサを充電するための電流を生成し、これにより電圧が生成される。生成された電圧は、第1の電圧としてコントローラ内のPWM比較器へ送られる(ブロック418)。
クロック周期の長位相で作動していると制御ロジックが判定した場合には(条件ブロック408の「いいえ」分岐)、インダクタ電流の低減版としてセンス電流が生成される(ブロック414)。インダクタ電流の低減版は、係数Kで分割されたインダクタ電流に等しい電流である。一例では、Kが1,000であり、インダクタ電流が3アンペア(A)である時、センス電流は3ミリアンペア(mA)である。センス電流に基づいて、電圧が生成される(ブロック416)。いくつかの実施形態において、1つ以上の受動素子を用いて、センス電流が電圧値に変換される。生成された電圧は、第1の電圧としてコントローラ内のPWM比較器へ送られる(ブロック418)。したがって、PWM比較器に送られる第1の電圧の値は、クロック周期の短位相で作動しているか、長位相で作動しているかに基づく。
電力変換器の出力電圧と基準電圧との差に基づいて、第2の電圧が生成される(ブロック420)。いくつかの実施形態において、演算相互コンダクタンス増幅器(OTA)を使用して、差動入力電圧に基づいて出力電流が生成され、出力電流は、1つ以上の受動素子を使用して第2の電圧に変換される。第1の電圧は、第2の電圧と比較される(ブロック422)。様々な実施形態において、PWM比較器は、第1の電圧と第2の電圧を比較する。比較の結果により、2つのパワートランジスタのうちのどちらが作動しているかが特定される。方法400の制御フローは、電力変換器が1度に2つのパワートランジスタのうちの1つを交代で作動させるブロック404に戻る。
ここで図5を参照すると、電流源500の一実施形態の概要ブロック図が示される。前述の回路及び信号には、同一の番号が付与される。示されるように、電流源500は、スイッチS2 340を流れる電流を生成して、コンデンサC1 342をセンス電圧350まで充電する。電流量は、入力電圧VIN130と出力電圧VOUT162との差に基づく。様々な実施形態において、電流センス増幅器がローサイドパワートランジスタ134を通る電流を測定する場合に、電流源500が選択される。よって、クロック周期の長位相は、低位相でもある。電流源500(並びに電流源600)は、入力電圧VIN130と出力電圧VOUT162との差に比例した電流を生成する一実施形態であることに留意されたい。入力電圧VIN130と出力電圧VOUT162との差に比例した電流を生成する電流源の他の実施形態も可能であり、想定される。
いくつかの実施形態において、増幅器540は、その差動入力電圧に基づいて、出力電圧を生成する増幅器である。別の実施形態では、増幅器540は、その差動入力電圧に基づいて出力電流を生成するOTAであり、出力電流は、1つ以上の受動素子を使用して電圧値に変換される。増幅器540は、出力電圧VOUT162を、1つの入力として受け取る。更に、増幅器540は、入力電圧VIN130と抵抗R1 520の両端の電圧降下との差に等しい値を、第2の入力として受け取る。生成された出力電圧は、nfetと示されるトランジスタ530のゲート端子により受け取られる。
トランジスタ530のドレイン端子は、抵抗R1 520に接続されている。ソース端子は、ダイオード接続トランジスタ550のドレイン端子に接続されている。トランジスタ550及び552は、電流ミラーを形成する。トランジスタ550及び552のそれぞれは、nfetである。トランジスタ552は、電流ミラーの電流シンクトランジスタである。電流ミラーのダイオード接続トランジスタ550のデバイス幅と、電流ミラーの電流シンクトランジスタ552のデバイス幅が一致する場合、トランジスタ552を流れるセンス電流は、ダイオード接続トランジスタ550を通る基準電流に等しくなる。デバイス幅が非統一比である場合、センス電流は、非統一比に基づいた基準電流の低減版となる。
トランジスタ552のドレイン端子は、pfetであるダイオード接続トランジスタ510のドレイン端子に接続されている。トランジスタ510及び512は、第2の電流ミラーを形成する。トランジスタ510及び512のそれぞれは、pfetである。トランジスタ512は、電流ミラーの電流シンクトランジスタである。トランジスタ512のドレイン端子は、スイッチS2 340に接続されている。第1の電流ミラーと同様に、電流ミラーのダイオード接続トランジスタ510のデバイス幅と、電流ミラーの電流シンクトランジスタ512のデバイス幅が一致する場合、トランジスタ512を流れるセンス電流は、ダイオード接続トランジスタ510を通る基準電流に等しくなる。デバイス幅が非統一比である場合、センス電流は、非統一比に基づいた基準電流の低減版となる。
図6を参照すると、電流源600の一実施形態の概要ブロック図が示される。前述の回路及び信号には、同一の番号が付与される。示されるように、電流源600は、コンデンサC1 342からスイッチS2 340を流れる電流を生成する。様々な実施形態において、電流センス増幅器がハイサイドパワートランジスタ132を通る電流を測定する場合に、電流源600が選択される。よって、クロック周期の長位相は、高位相でもある。
電流源500と同様に、電流源600は増幅器640を含み、増幅器は、その差動入力電圧に基づいて、pfet630のゲート端子の出力電圧を生成する。増幅器640は、出力電圧VOUT162を、1つの入力として受け取る。更に、増幅器640は、抵抗R1 620の両端の電圧降下に等しい値を、第2の入力として受け取る。pfet630のソース端子は、ダイオード接続pfetトランジスタ610のドレイン端子に接続されている。
pfet612は、ダイオード接続pfetトランジスタ610を伴って形成された電流ミラーの電流シンクトランジスタである。トランジスタ610と612とのデバイス幅の比により、pfet610を流れる基準電流と比べたpfet612を流れる出力電流の比が決定される。nfet650のドレイン端子は、pfet612のドレイン端子に接続されている。電流ミラーの出力電流は、pfet650を作動させ、これはnfet652も作動させる。スイッチS2 340が閉じられると、コンデンサC1 342は、nfet652を通してグラウンド基準まで放電する。
様々な実施形態において、前述の方法及び/又は機構を実施するために、ソフトウェアアプリケーションのプログラム命令が使用され得る。プログラム命令は、ハードウェアの行動をC言語などの高水準プログラミング言語で記述し得る。あるいは、Verilogなどのハードウェア設計言語(hardware design language、HDL)が使用され得る。プログラム命令は、非一時的コンピュータ可読記憶媒体に記憶され得る。多数の種類の記憶媒体が利用可能である。記憶媒体は、プログラム実行のためのプログラム命令及び関連データをコンピュータに提供するために、コンピュータにより使用中にアクセス可能であり得る。いくつかの実施形態において、ゲートのリストを含むネットリストを合成ライブラリから生成するために、合成ツールがプログラム命令を読み出す。
上述の実施形態は、実施態様の非限定的な例にすぎないことが強調される。上述の開示内容が十分に理解されれば、多くの変形及び修正が当業者には明らかになるであろう。以下の「特許請求の範囲」は、そのような変形及び修正の全てを包含するように解釈されることが意図される。
本明細書において説明される実施形態は、集積回路の分野に関し、特に、クロック周期のフィードバック情報を監視することにより、1つ以上の構成要素に対し安定した出力電圧を生成することに関する。
コンピューティングシステムは通常、複数の構成要素を含み、これらのうちの多くは、データを処理することが可能である。これらの複数の構成要素は、インターフェースと、機能ブロック又はユニットとを含む。様々な実施形態において、これらの複数の構成要素は、システムオンチップ(system on a chip、SOC)、マルチチップモジュール(multi−chip module、MCM)、又はプリント回路基板のうちの1つの上に存在する個々のダイである。このような構成要素の例としては、中央処理装置(central processing unit、CPU)内の1つ以上のコアを有する汎用プロセッサ、グラフィック処理ユニット(graphics processing units、GPU)及びデジタル信号プロセッサ(digital signal processors、DSP)内の1つ以上のコアを有する高度並列データ処理アーキテクチャプロセッサ、表示コントローラ、音声処理構成要素、ネットワーク構成要素、周辺インターフェースコントローラ、並びにメモリコントローラなどが挙げられる。
コンピューティングシステム内の電力管理ユニットなどの制御ロジックは、様々な構成要素の1つ以上の動作状態を特定する。動作状態には、電源電圧と、動作クロック周波数とが含まれる。クロック生成回路は、1つ以上の特定の異なる周波数を有する異なるクロック信号を生成するのに対し、配電ネットワークは、1つ以上の特定の異なる電源電圧を提供する。このオンチップネットワークは、電源及び調整回路を用いて、機能ユニット内のデバイスが使用する特定の異なる電源電圧を生成する。更に、ネットワークは1組のオンチップ面(例えば金属層)に依存し得る。オンチップ面では、1つの面(「電源プレーン」)が電源電圧に特化され、別の1つのプレーン(「グラウンドプレー」)がグラウンド値に特化される。
構成要素内のデバイスが電源プレーン及びグラウンドプレーンから電流を引く時、電流の需要の変化により、電流抵抗(current-resistance、IR)降下及び過渡電圧降下の両方が生じる。更に、モバイルデバイスなどのバッテリ駆動デバイスの場合、バッテリにより提供される電圧値は、蓄積されたエネルギーが消費されるにつれて減少する。電圧変動の持続時間は一時的かもしれないが、電圧変動は、システム内のデバイスの行動を信頼性のないものにし得る。一般に、フィードバック情報を監視し、安定した出力電圧を提供するために、電力変換器が使用される。しかし、多くの場合、フィードバック情報を提供するために使用される回路は、フィードバック情報を適切に提供するのに十分な時間を有さない。
このことから、クロック周期全体のフィードバック情報を確認することで、1つ以上の構成要素に対し安定した出力電圧を生成する方法及び機構が望まれる。
クロック周期全体のフィードバック情報を確認することで、1つ以上の構成要素に対し安定した出力電圧を生成するシステム及び方法が開示される。様々な実施形態において、電力変換器は、入力電圧を受け取り、ローパスフィルタのコンデンサの出力電圧を生成する。出力電圧は、中央処理装置(CPU)、及びグラフィック処理ユニット(GPU)などといった1つ以上の構成要素に送られる。電力変換器は、ローパスフィルタに接続された出力と直列に接続された2つのパワートランジスタを含む。電力変換器内のドライバは、インダクタ電流の変化に少なくとも基づいて、2つのパワートランジスタを作動及び停止させる。インダクタ電流の平均値は、供給される負荷電流の値である。出力電圧が同一値で存続することが望ましくある中、1つ以上の構成要素により引かれる負荷電流が変化すると、インダクタ電流も変化し、これは電流フィードバック回路により監視される。
電流フィードバック回路は、電流センス増幅器を含み、これは、インダクタ電流を受け取り、1つ以上の比較器へ送るインダクタ電流の低減版としてセンス電流を生成する。所与電流の低減版は、所与電流と比べるとアンペア数の低い電流である。例えば、一実施形態において、所与電流の低減版は、係数Kで分割された所与電流に等しい電流である。例えば、Kが1,000であり、インダクタ電流が3アンペア(amperes、A)である時、センス電流は3ミリアンペア(milliamperes、mA)である。クロック周期は、高位相と低位相に分割され、これらの位相のうちの1つは、相対的短位相である。インダクタ電流は負荷電流に比例するため、負荷電流が変化すると、インダクタ電流も変化する。インダクタ電流信号が所与の閾値を超えると、比較器のうちの1つは、2つのパワートランジスタへの制御信号を調整し、これにより、2つのパワートランジスタのうちのハイサイドトランジスタが作動している場合、クロック周期の短位相の時間も調整される。ハイサイドトランジスタが作動している時間を調整することにより、出力電圧も調整される。
相対的短位相の間、電流センス増幅器などの1つ以上の構成要素は、起動してフィードバック情報を測定するのに十分な時間を有さない。したがって、電流フィードバック回路内の制御ロジックは、電力変換器がクロック周期の長位相にあると判定すると、電流センス増幅器から第1の電圧を選択して、コントローラ内のパルス幅変調器(pulse width modulator、PWM)比較器へ送る。しかし、制御ロジックは、電力変換器がクロック周期の相対的短位相にあると判定すると、電圧発生器から第2の電圧を選択して、コントローラ内のPWM比較器へ送る。よって、相対的短位相の間は、電流センス増幅器に依存することはない。むしろ、相対的短位相の間は、エミュレート電圧ランプが、インダクタ電流の傾斜を模倣する。
様々な実施形態において、電圧発生器は、コンデンサと直列に接続された電流源である。電流源は、コンデンサを充電して、第2の電圧を生成する。電流源は、電力変換器の入力電圧と出力電圧との差に比例した電流を生成する。電流源により提供される第2の電圧は、コンデンサの電圧ランプであり、これは、クロック周期の相対的短位相間のインダクタ電流像である。したがって、相対的短位相の間に1つ以上の閾値に達したか否か判定を行うために、センス電流のピーク値に基づく既定の定電圧値は、1つ以上の比較器へ送られない。代わりに、インダクタ電流像に基づく第2の電圧が、1つ以上の閾値に対する比較に使用される。いくつかの実施形態において、制御ロジックによる第1の電圧及び第2の電圧間の選択は、スイッチにより行われる。別の実施形態においては、マルチプレクサ回路が選択に使用される。
下記の説明及び図面を参照することで、これら及び他の実施形態が更に理解されよう。
方法及び機構の上記の利点及び更なる利点は、添付図面と併せて以下の説明を参照することにより、より理解され得る。
電力変換器の一実施形態のブロック図である。 電力変換器の作動時における信号波形の一実施形態のブロック図である。 電力変換器の別の一実施形態のブロック図である。 クロック周期全体のフィードバック情報を確認することで、1つ以上の構成要素に対し安定した出力電圧を効率的に生成する方法の一実施形態のフロー図である。 電流源の一実施形態のブロック図である。 電流源の別の一実施形態のブロック図である。
本開示において説明される実施形態は、様々な変更形態及び代替形態が可能であり得るが、その具体的な実施形態は、例として図面で示され、本明細書において詳細に説明される。しかし、図面及び図面に関する詳細な説明は、開示する特定の形態に実施形態を限定することを意図しておらず、むしろその意図は、添付の請求項の主旨及び範囲に含まれる全ての変更形態、均等形態、及び代替形態を網羅することであることを理解されたい。本出願を通して使用される「〜し得る(may)」という語は、義務的な意味(すなわち、〜しなければならない(must)を意味する)ではなく、許容的な意味(すなわち、〜する可能性を有することを意味する)で使用される。同様に、「含む(include、including、及びincludes)」という語は、「〜を含むが、それに限定されない」ことを意味する。
種々のユニット、回路、又は他の構成要素については、タスク(単数又は複数)を実行「するように構成されている(configured to)」ものとして述べる場合がある。このような状況では、「〜するように構成されている」は、動作中にタスク(単数又は複数)を実行する「回路を備えている(having circuitry)」ことを広く意味する構造の広義な記述である。よって、ユニット/回路/構成要素は、そのユニット/回路/構成要素が現在作動していない時でも、タスクを実施するように構成することができる。一般に、「〜するように構成されている」に対応する構造を形成する回路は、ハードウェア回路を含み得る。同様に、様々なユニット/回路/構成要素は、説明の便宜上、タスク(単数又は複数)を実行すると記述される場合がある。このような説明は、「〜するように構成されている」という語句を含むと解釈されるべきである。1つ以上のタスクを実行するように構成されているユニット/回路/構成要素の記載は、そのユニット/回路/構成要素に関して米国特許法第112条(f)を援用しないことを明示的に意図する。
以下の説明では、本開示で説明される実施形態の完全な理解を提供するために、数多くの具体的な詳細が記載される。しかし、実施形態はこれら具体的な詳細がなくとも実施され得ることを、当業者は認識するはずである。いくつかの事例において、例示を容易にするために、並びに実施形態の説明を不明瞭にすることがないように、周知の回路、構造、及び技術は、詳細には示していない。
ここで図1を参照すると、電力変換器100の一実施形態の概要ブロック図が示される。例示される実施形態において、電力変換器100は、コントローラ110と、ハイサイドトランジスタ132と、ローサイドトランジスタ134と、電流フィードバックブロック170と、インダクタ150及びコンデンサ160を有するローパスフィルタとを含む。コントローラ110は、誤差増幅器102と、パルス幅変調器(PWM)比較器120とを、少なくとも含む。電流を電圧に変化するために使用される抵抗器及びコンデンサなどの受動素子は、例示を容易にするために図示しない。様々な実施形態において、電力変換器100は、相対的に高い入力電圧(input voltage、VIN)130を、ローパスフィルタのコンデンサ160の相対的に小さい調整された出力電圧(output voltage、VOUT)162に変換する。出力電圧VOUT162は、中央処理装置(CPU)、グラフィック処理ユニット(GPU)、及びシステムオンチップ(SOC)などのうちの1つの上に存在する他の個々のダイなどといった、1つ以上の構成要素に送られる。
いくつかの実施形態において、調整済VOUT162を供給しながら電池寿命を最長化するために、電力変換器100がモバイルデバイス内で使用される。一実施形態において、電力変換器100は、谷制御型電流モード降圧変換器の降圧(バック)切替特性を提供する。一実施形態において、コントローラ110は、直流−直流(direct current、DC)直接変換器適用のための固定周波数パルス幅変調(PWM)コントローラである。コントローラ110は特定の既知の周波数で作動することから、電磁干渉(electromagnetic interference、EMI)を抑制する他の回路の構造は、比較的より簡素になる。
いくつかの実施形態において、ハイサイドトランジスタ132及びローサイドトランジスタ134のそれぞれは、電力用電界効果トランジスタ(field effect transistor、FET)である。例えば、ハイサイドトランジスタ132は電力p型FET(pfet)であり、ローサイドトランジスタ134は電力n型FET(nfet)である。トランジスタ132が作動状態であり、トランジスタ134が停止状態である時、インダクタ150を介して入力電圧(VIN)130から電流が流れ、コンデンサ160を充電する。電流は、正勾配で流れる。代替的な事例では、トランジスタ132が停止状態であり、トランジスタ134が作動中である時、コンデンサ160は放電する。代替的な事例では、インダクタ電流の大部分は、グラウンド基準からコンデンサ160に流れ、電流の相対的小部分は、電流フィードバックブロック170からコンデンサ160に流れる。
いくつかの実施形態において、インダクタ150を通るピーク電流とインダクタ150のサイズの両方が、インダクタ150の飽和電流定格に関連することから、インダクタ150を通るピーク電流を使用して、インダクタ150のサイズが決定される。コンデンサ160は、VOUT162における電圧オーバーシュート及び電圧リプルを最小化する。コンデンサ160のサイズ決定は、VOUT162における電圧オーバーシュート及び電圧リプルの両方を生じる不十分な出力容量の回避程度に依存する。電圧リプルはまた、コンデンサ160における相対的に高い等価直列抵抗(equivalent-series resistance、ESR)に依存する。このため、全ての直列ESRは、相対的に低くなるように設計される。
様々な実施形態において、コントローラ110内のドライバは、インダクタ電流(inductor current、IL)152の変化に少なくとも基づいて、2つのパワートランジスタ132及び134を作動、並びに停止させる。インダクタ電流IL152の平均値は、1つ以上の構成要素に供給される負荷電流の値である。出力電圧VOUT162が比較的同一値で存続する中、1つ以上の構成要素により引かれる負荷電流が変化すると、インダクタ電流IL152も変化し、これは電流フィードバックブロック170により監視される。
本明細書において用いられるように、値が評価可能な状態に達すると、値はアサートされると判定される。一例では、論理低値を有するパルス幅変調(PWM)信号122は、ハイサイドトランジスタ132が電流を導電してそのドレイン端子上の出力ノード136を充電することを可能にし、これにより、ノード136の電圧は増大する。このような場合、信号122はアサートされると判定される。この場合、信号122にアサートされる資格を与える状態として、論理低値が使用される。これに対して、論理高値を有する信号122は、ハイサイドトランジスタ132が電流を導電することを無効にする。このような場合、信号122はネゲートされると判定される。
いくつかの実施形態において、コントローラ110が出力信号PWM122に対し論理高値を生成する場合、コントローラ110は同時に、ハイサイドトランジスタ132のゲート電圧をアサートすることによりハイサイドトランジスタ132を作動させ、ローサイドトランジスタ134のゲート電圧をネゲートすることによりローサイドトランジスタ134を停止させる。反対に、コントローラ110が出力信号PWM122に対し論理低値を生成する場合、コントローラ110は同時に、ハイサイドトランジスタ132のゲート電圧をネゲートすることによりハイサイドトランジスタ132を停止させ、ローサイドトランジスタ134のゲート電圧をアサートすることによりローサイドトランジスタ134を作動させる。
いくつかの実施形態において、コントローラ110からの切替制御により、ノード136の信号は、VIN130のピーク値とグラウンド基準の低値とを有する方形波形である。信号VOUT162は、ノード136の信号のフィルタ処理版であり、また、ノード136の信号のデューティサイクルに依存する。例えば、電源VIN130が5ボルト(volt、V)の値を有し、コントローラ110が20%のデューティサイクルでノード136の信号の方形波形を生成する場合、出力信号VOUT162は一定値1.0Vを有する。別の一例では、コントローラ110が10%のデューティサイクルでノード136の信号の方形波形を生成する場合、出力信号VOUT162は一定値0.5Vを有する。インダクタ150及びコンデンサ160は、ローパスフィルタとして用いられ、これにより、ノード136の平均電圧値として出力VOUT162が提供される。一実施形態において、コントローラ110は、外部電力管理ユニットからの制御信号(図示せず)に加えて、電流フィードバックブロック170及び出力電圧VOUT162からフィードバック情報を受信する。コントローラ110は、受信した情報を使用して、デューティサイクル及びVOUT162の結果値を特定する。
出力電圧VOUT162は、1つ以上の構成要素に送られることに加えて、コントローラ110内の誤差増幅器102へ、フィードバック電圧164として送られる。いくつかの実施形態において、フィードバック電圧164は、出力電圧VOUT162と等しい。別の実施形態において、出力電圧VOUT162からフィードバック電圧164を作るために、分圧器が使用される。基準電圧102が受け取られ、フィードバック電圧164と比較される。一実施形態において、誤差増幅器102は、差動入力電圧に基づいて出力電流を生成する演算相互コンダクタンス増幅器(operational transconductance amplifier、OTA)である。
いくつかの実施形態において、生成された出力電流は、PWM比較器120へ送られる。別の実施形態において、1つ以上の受動素子を使用して、生成された出力電流は、PWM比較器120により受け取られる電圧値に変換される。一実施形態において、2つのパワートランジスタ132及び134のうちのどちらを作動させるかを判定するために、生成された出力電流、及び誤差増幅器102からの変換電圧のうち1つを用いて、PWM比較器120の閾値が設定される。この閾値判定は、ノード136のデューティサイクルと、出力電圧VOUT162とを決定する。PWM比較器120の他の入力が閾値を超えた場合、PWM比較器は、PWM信号122に対し論理低値を生成し、これにより、ハイサイドパワートランジスタ132は作動する。一実施形態において、コントローラ110は、PWM比較器120とPWM信号122との間のセットリセット(set-reset、SR)ラッチ及び1つ以上のバッファを使用する。
電流フィードバックブロック170は、電流センス増幅器(図示せず)を含み、これは、インダクタ電流IL152を受け取り、1つ以上の比較器に送るインダクタ電流IL152の低減版としてセンス電流を生成する。いくつかの実施形態において、センス電流は、係数Kで分割されたインダクタ電流に等しい。一例では、Kが1,000であり、インダクタ電流が3アンペア(A)である時、センス電流は3ミリアンペア(mA)である。1つ以上の比較器の出力は、コントローラ110に送られる。一実施形態において、生成されたセンス電流は、ノード108によりPWM比較器120へ送られる。別の一実施形態において、生成されたセンス電流は、1つ以上の受動素子を使用して電圧に変換され、変換された電圧は、ノード108によりPWM比較器120へ送られる。別の実施形態において、電流電圧変換は、コントローラ110内にて行われる。
前述のように、インダクタ電流IL152の平均値は、1つ以上の構成要素に供給される負荷電流の値である。出力電圧VOUT162が比較的同一値で存続することが望ましくある中、1つ以上の構成要素により引かれる負荷電流が変化すると、インダクタ電流IL152も変化し、これは電流フィードバックブロック170により監視される。クロック周期は、高位相と低位相に分割され、これらの位相のうちの1つは、相対的短位相である。相対的短位相の間、電流フィードバックブロック170内の電流センス増幅器などの1つ以上の構成要素は、起動して、インダクタ電流IL152からセンス電流を生成し、任意の電流電圧変換を実行し、限られた時間内に情報をコントローラ110へ送信するのに十分な時間を有さない。そのため、電流フィードバックブロック170及びコントローラ110のうちの1つの制御ロジックは、PWM比較器120への入力を提供するソースを2つのソースから選択する。
一実施形態において、2つのソースから選択を行う上記の制御ロジックは、電流フィードバックブロック170内に配置される。制御ロジックは、電力変換器100がクロック周期の長位相にあると判定すると、電流センス増幅器の出力から生成される第1の電圧を選択して、PWM比較器120へ送る。しかし、制御ロジックは、電力変換器100がクロック周期の相対的短位相にあると判定すると、電圧発生器から第2の電圧を選択して、コントローラ110内のPWM比較器120へ送る。よって、相対的短位相の間は、電流センス増幅器に依存することはない。むしろ、相対的短位相の間は、エミュレート電圧ランプが、インダクタ電流IL152の傾斜を模倣する。様々な実施形態において、電圧発生器は、コンデンサと直列に接続された電流源である。電流源は、コンデンサを充電して、第2の電圧を生成する。電流源は、入力電圧VIN130と出力電圧VOUT162との差に比例した電流を生成する。
ここで図2を参照すると、電力変換器の作動時における信号波形200の一実施形態の概要ブロック図が示される。例示される実施形態において、前述の信号波形には、同一の番号が付与される。様々な実施形態において、クロック信号210は、固定周波数を有する。したがって、クロック信号210は、固定クロック周期212を有する。クロック周期212は、時間t1と時間t4との間に合致する。クロック周期212は、相対的短位相214及び長位相216に分割される。短位相214は、時間t1と時間t2との間である。長位相216は、時間t2と時間t4との間である。例示される実施形態において、長位相216は、クロック周期212の約4分の3であり、短位相214は、クロック周期212の約4分の1であるが、他の割合も可能であり、想定される。示されるように、信号PWM122及びノード136のそれぞれは、電力供給VIN130の値とグラウンド基準とを交互に繰り返す方形波である。
クロック信号210の立ち上がりエッジに到達すると、PWM信号122は、論理高値から論理低値に遷移する。その結果、ローサイドパワートランジスタ134が停止し、ハイサイドパワートランジスタ132が作動する。したがって、ノード136の信号は、論理低値から論理高値に遷移し、時間t1と時間t2との間で論理高値を維持する。ノード136の信号のデューティサイクルは、半分未満として示される。短位相214の間にノード136の信号は論理高値となるため、デューティサイクルは約25%である。例えば、ノード136の信号は、時間t1と時間t2との間、及び時間t4と時間t5との間に、論理高値となる。
前述のように、信号VOUT162(ここでは図示せず)である電力変換器100の出力は、インダクタ150とコンデンサ160との対により生成されるローパスフィルタに起因するノード136の電圧信号の平均である。よって、出力信号VOUT162は、ノード136の信号のピーク電圧と、ノード136の信号のデューティサイクルとの乗法の積である。非ゼロの正の負荷電流を生成するために、電力変換器100は、インダクタ電流IL152を生成する。前述のように、インダクタ電流IL152の平均値は、供給される負荷電流の値である。よって、インダクタ電流IL152の三角波形の平均値は、供給される負荷電流の値である。したがって、インダクタ電流IL152のピークは、供給される負荷電流の値を超え、インダクタ電流IL152の谷(最低値)は、供給される負荷電流の値を下回る。
示されるように、ハイサイドトランジスタ132が作動し、ローサイドトランジスタ134が停止している短位相214である時間t1とt2の間に、インダクタ電流IL152はランプ上昇する。ハイサイドトランジスタ132が停止し、ローサイドトランジスタ134が作動している長位相216である時間t2とt4の間に、インダクタ電流IL152はランプ下降する。インダクタ電流IL152は、交互のランプ上昇とランプ下降を繰り返す。例えば、t4とt5との間に、インダクタ電流IL152は再びランプ上昇する。
前述のように、相対的短位相214の間、電流フィードバックブロック170内の電流センス増幅器は、起動して、インダクタ電流IL152からセンス電流を生成し、任意の電流電圧変換を実行し、限られた時間内に情報をコントローラ110へ送信するのに十分な時間を有さない。生成されたセンス電流は、ICS202と示される。時間t1とt2との間、更に時間t4とt5との間の短位相214中に、センス電流ICS202は、非ゼロで正の値の直流(direct current、DC)にリセットされる。図2に示されるように、時間t1とt2との間、時間t4とt5との間、センス電流ICS202は一定の横電圧値である。短位相214の間にICS202から生成される電圧値も、したがって一定値となる。これに対して、時間t2とt4との間、更に時間t5とt7との間の長位相中に、センス電流ICS202は、インダクタ電流IL152に追従する。
PWM比較器への入力に、短位相214間の既定のノンゼロ電圧値を使用するのではなく、制御ロジックは第2の電圧値を選択する。第2の電圧値は、電圧発生器に由来する。様々な実施形態において、電圧発生器は、コンデンサと直列に接続された電流源である。電流源は、コンデンサを充電して、第2の電圧を生成する。電流源は、入力電圧VIN130と出力電圧VOUT162との差に比例した電流を生成する。よって、相対的短位相214の間は、電流センス増幅器に依存することはない。むしろ、相対的短位相214の間は、エミュレート電圧ランプが、インダクタ電流IL152の傾斜を模倣する。
時間t1とt2との間の短位相214中、センス電圧220にエミュレート電圧ランプが示される。センス電圧220の傾斜は、インダクタ電流IL152の傾斜と比較的に同一である。時間t2とt4との間の長位相216中、電流センス増幅器の出力が選択され、センス電圧220が提供される。再び、センス電圧220の傾斜は、インダクタ電流IL152の傾斜と比較的に同一となる。長位相216の間に、インダクタ電流IL152の低減版であるセンス電流ICS202から、センス電圧220は生成される。いくつかの実施形態において、時間t2とt4との間などの長位相の間、センス電流ICS202は、係数Kで分割されたインダクタ電流IL152に等しい。一例では、Kが1,000であり、インダクタ電流IL152が3アンペア(A)である時、センス電流ICS202は3ミリアンペア(mA)である。時間t1とt2との間などの短位相214の間、センス電圧220は、インダクタ電流IL152を模倣する電圧発生器から生成される。
図3を参照すると、電力変換器300の別の一実施形態の概要ブロック図が示される。前述の制御ロジック及び回路には、同一の番号が付与される。示されるように、電流フィードバックブロック370は、電流センス増幅器310と、レジスタR1 312と、スイッチS1 320及びS2 340と、電流源I1 330と、コンデンサC1 342とを含む。インダクタ電流IL152は、電流センス増幅器310によりランプ電圧信号に変換される。ランプ電圧は、インダクタ電流IL152を表す。いくつかの実施形態において、ランプ電圧はまた、インダクタ電流IL152と組み合わされた補償ランプ信号を表す。センス電圧350は、電流センス増幅器310、又は電流源I1 330とコンデンサC1 342とを含む電圧発生器のいずれからから生成される。センス電圧350は、コントローラ110内のPWM比較器に送られ、内部電流制御ループが形成される。
示されるように、スイッチS1 320が閉じられ、スイッチS2 340が開かれると、センス電圧350は、電流センス増幅器310からの出力を受け取る。電力変換器300がクロック周期の長位相にあると制御ロジックが判定する時、制御信号は、このようにスイッチを開閉するように設定され得る。これに対して、スイッチS1 320が開かれ、スイッチS2 340が閉じられると、センス電圧350は、電流源I1 330により充電されたコンデンサC1 342の出力を受け取る。電力変換器300がクロック周期の短位相にあると制御ロジックが判定する時、制御信号は、このようにスイッチを開閉するように設定され得る。
ここで図4を参照すると、クロック周期全体のフィードバック情報を確認することで、1つ以上の構成要素に対し安定した出力電圧を効率的に生成する方法400の一実施形態の概要フロー図が示される。説明のために、この実施形態のステップが順番に示される。しかし、他の実施形態において、いくつかのステップは示されるものと異なる順序で起こってもよく、いくつかのステップは同時に行われてもよく、いくつかのステップは他のステップと組み合わされてもよく、いくつかのステップは欠けてもよい。
電力変換器は、クロック信号を受信する(ブロック402)。電力変換器は、入力電圧を更に受け取り、ローパスフィルタのコンデンサの出力電圧を生成する。これを行うために、電力変換器は、1度に2つのパワートランジスタのうちの1つを交代で作動させることで(ブロック404)、1つ以上の構成要素に対するインダクタ電流及び負荷電流を生成する(ブロック406)。クロック周期の短位相で作動していると制御ロジックが判定した場合には(条件ブロック408の「はい」分岐)、電力変換器の入力電圧と出力電圧との差に基づいて、電流が生成される(ブロック410)。生成された電流に基づく電圧が生成される(ブロック412)。いくつかの実施形態において、電流源は、コンデンサを充電するための電流を生成し、これにより電圧が生成される。生成された電圧は、第1の電圧としてコントローラ内のPWM比較器へ送られる(ブロック418)。
クロック周期の長位相で作動していると制御ロジックが判定した場合には(条件ブロック408の「いいえ」分岐)、インダクタ電流の低減版としてセンス電流が生成される(ブロック414)。インダクタ電流の低減版は、係数Kで分割されたインダクタ電流に等しい電流である。一例では、Kが1,000であり、インダクタ電流が3アンペア(A)である時、センス電流は3ミリアンペア(mA)である。センス電流に基づいて、電圧が生成される(ブロック416)。いくつかの実施形態において、1つ以上の受動素子を用いて、センス電流が電圧値に変換される。生成された電圧は、第1の電圧としてコントローラ内のPWM比較器へ送られる(ブロック418)。したがって、PWM比較器に送られる第1の電圧の値は、クロック周期の短位相で作動しているか、長位相で作動しているかに基づく。
電力変換器の出力電圧と基準電圧との差に基づいて、第2の電圧が生成される(ブロック420)。いくつかの実施形態において、演算相互コンダクタンス増幅器(OTA)を使用して、差動入力電圧に基づいて出力電流が生成され、出力電流は、1つ以上の受動素子を使用して第2の電圧に変換される。第1の電圧は、第2の電圧と比較される(ブロック422)。様々な実施形態において、PWM比較器は、第1の電圧と第2の電圧を比較する。比較の結果により、2つのパワートランジスタのうちのどちらが作動しているかが特定される。方法400の制御フローは、電力変換器が1度に2つのパワートランジスタのうちの1つを交代で作動させるブロック404に戻る。
ここで図5を参照すると、電流源500の一実施形態の概要ブロック図が示される。前述の回路及び信号には、同一の番号が付与される。示されるように、電流源500は、スイッチS2 340を流れる電流を生成して、コンデンサC1 342をセンス電圧350まで充電する。電流量は、入力電圧VIN130と出力電圧VOUT162との差に基づく。様々な実施形態において、電流センス増幅器がローサイドパワートランジスタ134を通る電流を測定する場合に、電流源500が選択される。よって、クロック周期の長位相は、低位相でもある。電流源500(並びに電流源600)は、入力電圧VIN130と出力電圧VOUT162との差に比例した電流を生成する一実施形態であることに留意されたい。入力電圧VIN130と出力電圧VOUT162との差に比例した電流を生成する電流源の他の実施形態も可能であり、想定される。
いくつかの実施形態において、増幅器540は、その差動入力電圧に基づいて、出力電圧を生成する増幅器である。別の実施形態では、増幅器540は、その差動入力電圧に基づいて出力電流を生成するOTAであり、出力電流は、1つ以上の受動素子を使用して電圧値に変換される。増幅器540は、出力電圧VOUT162を、1つの入力として受け取る。更に、増幅器540は、入力電圧VIN130と抵抗R1 520の両端の電圧降下との差に等しい値を、第2の入力として受け取る。生成された出力電圧は、nfetと示されるトランジスタ530のゲート端子により受け取られる。
トランジスタ530のドレイン端子は、抵抗R1 520に接続されている。ソース端子は、ダイオード接続トランジスタ550のドレイン端子に接続されている。トランジスタ550及び552は、電流ミラーを形成する。トランジスタ550及び552のそれぞれは、nfetである。トランジスタ552は、電流ミラーの電流シンクトランジスタである。電流ミラーのダイオード接続トランジスタ550のデバイス幅と、電流ミラーの電流シンクトランジスタ552のデバイス幅が一致する場合、トランジスタ552を流れるセンス電流は、ダイオード接続トランジスタ550を通る基準電流に等しくなる。デバイス幅が非統一比である場合、センス電流は、非統一比に基づいた基準電流の低減版となる。
トランジスタ552のドレイン端子は、pfetであるダイオード接続トランジスタ510のドレイン端子に接続されている。トランジスタ510及び512は、第2の電流ミラーを形成する。トランジスタ510及び512のそれぞれは、pfetである。トランジスタ512は、電流ミラーの電流シンクトランジスタである。トランジスタ512のドレイン端子は、スイッチS2 340に接続されている。第1の電流ミラーと同様に、電流ミラーのダイオード接続トランジスタ510のデバイス幅と、電流ミラーの電流シンクトランジスタ512のデバイス幅が一致する場合、トランジスタ512を流れるセンス電流は、ダイオード接続トランジスタ510を通る基準電流に等しくなる。デバイス幅が非統一比である場合、センス電流は、非統一比に基づいた基準電流の低減版となる。
図6を参照すると、電流源600の一実施形態の概要ブロック図が示される。前述の回路及び信号には、同一の番号が付与される。示されるように、電流源600は、コンデンサC1 342からスイッチS2 340を流れる電流を生成する。様々な実施形態において、電流センス増幅器がハイサイドパワートランジスタ132を通る電流を測定する場合に、電流源600が選択される。よって、クロック周期の長位相は、高位相でもある。
電流源500と同様に、電流源600は増幅器640を含み、増幅器は、その差動入力電圧に基づいて、pfet630のゲート端子の出力電圧を生成する。増幅器640は、出力電圧VOUT162を、1つの入力として受け取る。更に、増幅器640は、抵抗R1 620の両端の電圧降下に等しい値を、第2の入力として受け取る。pfet630のソース端子は、ダイオード接続pfetトランジスタ610のドレイン端子に接続されている。
pfet612は、ダイオード接続pfetトランジスタ610を伴って形成された電流ミラーの電流シンクトランジスタである。トランジスタ610と612とのデバイス幅の比により、pfet610を流れる基準電流と比べたpfet612を流れる出力電流の比が決定される。nfet650のドレイン端子は、pfet612のドレイン端子に接続されている。電流ミラーの出力電流は、pfet650を作動させ、これはnfet652も作動させる。スイッチS2 340が閉じられると、コンデンサC1 342は、nfet652を通してグラウンド基準まで放電する。
様々な実施形態において、前述の方法及び/又は機構を実施するために、ソフトウェアアプリケーションのプログラム命令が使用され得る。プログラム命令は、ハードウェアの行動をC言語などの高水準プログラミング言語で記述し得る。あるいは、Verilogなどのハードウェア設計言語(hardware design language、HDL)が使用され得る。プログラム命令は、非一時的コンピュータ可読記憶媒体に記憶され得る。多数の種類の記憶媒体が利用可能である。記憶媒体は、プログラム実行のためのプログラム命令及び関連データをコンピュータに提供するために、コンピュータにより使用中にアクセス可能であり得る。いくつかの実施形態において、ゲートのリストを含むネットリストを合成ライブラリから生成するために、合成ツールがプログラム命令を読み出す。
上述の実施形態は、実施態様の非限定的な例にすぎないことが強調される。上述の開示内容が十分に理解されれば、多くの変形及び修正が当業者には明らかになるであろう。以下の「特許請求の範囲」は、そのような変形及び修正の全てを包含するように解釈されることが意図される。

Claims (20)

  1. 電力変換器のインダクタ電流に基づいて、第1の電圧を生成するように構成された電流センス増幅器と、
    第2の電圧を生成するように構成された電圧発生器と、
    前記電力変換器がデューティサイクルの長位相にあるという判定に応じて、外部パルス幅変調器比較器へ前記第1の電圧を送り、
    前記電力変換器がデューティサイクルの短位相にあるという判定に応じて、前記外部パルス幅変調器比較器へ前記第2の電圧を送る
    ように構成された制御ロジックと、
    を備える、電流フィードバック回路。
  2. 前記電圧発生器は、コンデンサと直列に接続された電流源を含み、前記コンデンサを充電する前記電流源は、前記第2の電圧を生成する、請求項1に記載の電流フィードバック回路。
  3. 前記電流源は、前記電力変換器の入力電圧と出力電圧との差に比例した電流を生成するように構成されている、請求項2に記載の電流フィードバック回路。
  4. 電流センス増幅器は、
    前記電力変換器のインダクタ電流を受け取り、
    前記インダクタ電流の低減版として、センス電流を生成し、
    前記センス電流に基づいて、前記第1の電圧を生成する
    ように構成されている、請求項1に記載の電流フィードバック回路。
  5. 前記電流センス増幅器の出力と前記PWM比較器の入力との間に第1のスイッチを更に備える前記電流フィードバック回路であって、
    前記制御ロジックは、前記電力変換器が前記デューティサイクルの前記長位相にあるという判定に応じて、前記第1のスイッチを閉じるように更に構成されている、請求項1に記載の電流フィードバック回路。
  6. 前記電流源の出力と前記コンデンサの入力との間に第2のスイッチを更に備える前記電流フィードバック回路であって、
    前記制御ロジックは、前記電力変換器が前記デューティサイクルの前記短位相にあるという判定に応じて、前記第2のスイッチを閉じるように更に構成されている、請求項5に記載の電流フィードバック回路。
  7. 電力変換器のインダクタ電流に基づいて、第1の電圧を生成することと、
    電圧発生器により第2の電圧を生成することと、
    前記電力変換器がデューティサイクルの長位相にあるという判定に応じて、外部パルス幅変調器比較器へ前記第1の電圧を送ることと、
    前記電力変換器がデューティサイクルの短位相にあるという判定に応じて、前記外部パルス幅変調器比較器へ前記第2の電圧を送ることと、
    を含む方法。
  8. 前記電圧発生器は、コンデンサと直列に接続された電流源を含み、前記コンデンサを充電する前記電流源は、前記第2の電圧を生成する、請求項7に記載の方法。
  9. 前記電流源により、前記電力変換器の入力電圧と出力電圧との差に比例した電流を生成する、請求項8に記載の方法。
  10. 電流センス増幅器により、前記電力変換器のインダクタ電流を受け取ることと、
    前記インダクタ電流の低減版として、センス電流を生成することと、
    前記センス電流に基づいて、前記第1の電圧を生成することと、
    を更に含む、請求項7に記載の方法。
  11. 前記電力変換器が前記デューティサイクルの前記長位相にあるという判定に応じて、第1のスイッチを閉じることを更に含む前記方法であって、
    前記第1のスイッチは、前記電流センス増幅器の出力と前記PWM比較器の入力との間に存在する、請求項10に記載の方法。
  12. 前記電力変換器が前記デューティサイクルの前記短位相にあるという判定に応じて、第2のスイッチを閉じることを更に含む前記方法であって、
    前記第2のスイッチは、前記電流源の出力と前記コンデンサの入力との間に存在する、請求項11に記載の方法。
  13. 前記電力変換器が前記デューティサイクルの前記短位相にあるという判定に応じて、前記第1のスイッチを開くことと、
    前記電力変換器が前記デューティサイクルの前記長位相にあるという判定に応じて、前記第2のスイッチを開くことと、
    を更に含む請求項12に記載の方法。
  14. スイッチングノードに接続された出力に直列に接続された2つのパワートランジスタと、
    前記2つのパワートランジスタを作動及び停止させて、ローパスフィルタのスイッチングノード入力の電圧を変化させるように構成されたコントローラと、
    前記コントローラ内のパルス幅変調器比較器へ、前記ローパスフィルタ内を流れるインダクタ電流に少なくとも基づく電圧を送るように構成された電流フィードバック回路と、
    を備える電力変換器であって、
    前記電流フィードバック回路は、
    電力変換器のインダクタ電流に基づいて、第1の電圧を生成するように構成された電流センス増幅器と、
    第2の電圧を生成するように構成された電圧発生器と、
    前記電力変換器がデューティサイクルの長位相にあるという判定に応じて、外部パルス幅変調器比較器へ前記第1の電圧を送り、
    前記電力変換器がデューティサイクルの短位相にあるという判定に応じて、前記外部パルス幅変調器比較器へ前記第2の電圧を送る
    ように構成された制御ロジックと、
    を含む、電力変換器。
  15. 前記電圧発生器は、コンデンサと直列に接続された電流源を含み、前記コンデンサを充電する前記電流源は、前記第2の電圧を生成する、請求項14に記載の電力変換器。
  16. 前記電流源は、前記電力変換器の入力電圧と出力電圧との差に比例した電流を生成するように構成されている、請求項15に記載の電力変換器。
  17. 電流センス増幅器は、
    前記電力変換器のインダクタ電流を受け取り、
    前記インダクタ電流の低減版として、センス電流を生成し、
    前記センス電流に基づいて、前記第1の電圧を生成する
    ように構成されている、請求項14に記載の電力変換器。
  18. 前記電流フィードバック回路は、前記電流センス増幅器の出力と前記PWM比較器の入力との間に第1のスイッチを更に含み、
    前記制御ロジックは、前記電力変換器が前記デューティサイクルの前記長位相にあるという判定に応じて、前記第1のスイッチを閉じるように更に構成されている、請求項14に記載の電力変換器。
  19. 前記電流フィードバック回路は、前記電流源の出力と前記コンデンサの入力との間に第2のスイッチを更に含み、
    前記制御ロジックは、前記電力変換器が前記デューティサイクルの前記短位相にあるという判定に応じて、前記第2のスイッチを閉じるように更に構成されている、請求項18に記載の電力変換器。
  20. 前記制御ロジックは、
    前記電力変換器が前記デューティサイクルの前記短位相にあるという判定に応じて、前記第1のスイッチを開き、
    前記電力変換器が前記デューティサイクルの前記長位相にあるという判定に応じて、前記第2のスイッチを開く
    ように更に構成されている、請求項19に記載の電力変換器。
JP2018161018A 2017-08-30 2018-08-30 Dc−dc変換器にてフィードバック電流を生成するシステム及び方法 Active JP6695943B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/691,461 US10348198B2 (en) 2017-08-30 2017-08-30 Systems and methods for generating a feedback current in a DC-DC converter
US15/691,461 2017-08-30

Publications (3)

Publication Number Publication Date
JP2019047720A true JP2019047720A (ja) 2019-03-22
JP2019047720A5 JP2019047720A5 (ja) 2019-08-08
JP6695943B2 JP6695943B2 (ja) 2020-05-20

Family

ID=63518362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018161018A Active JP6695943B2 (ja) 2017-08-30 2018-08-30 Dc−dc変換器にてフィードバック電流を生成するシステム及び方法

Country Status (7)

Country Link
US (1) US10348198B2 (ja)
JP (1) JP6695943B2 (ja)
KR (1) KR102134515B1 (ja)
CN (1) CN109428489B (ja)
DE (1) DE102018214670A1 (ja)
GB (1) GB2567046B (ja)
TW (1) TWI715861B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102399072B1 (ko) * 2021-01-12 2022-05-17 서울시립대학교 산학협력단 트랜스컨덕턴스 개선 회로, 이를 포함하는 스위치 제어 회로 및 dc-dc 컨버터

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152859B2 (en) * 2017-12-27 2021-10-19 Intel Corporation Synchronous voltage regulators
US11223272B2 (en) * 2019-09-13 2022-01-11 Semiconductor Components Industries, Llc Uninterrupted current sense
US11682961B2 (en) * 2020-03-02 2023-06-20 Texas Instruments Incorporated Current regulator system
TWI740434B (zh) * 2020-03-30 2021-09-21 茂達電子股份有限公司 電源轉換器
TWI729870B (zh) * 2020-06-29 2021-06-01 新唐科技股份有限公司 恆定功率控制電路
WO2022139435A1 (ko) * 2020-12-22 2022-06-30 한국과학기술원 부하 구동 장치
CN112953220B (zh) * 2021-02-03 2022-12-30 电子科技大学 带有电流检测和控制的dc-dc转换器
US11507128B1 (en) * 2021-08-31 2022-11-22 Texas Instruments Incorporated Low on-time control for switching power supply
KR20230168480A (ko) * 2022-06-07 2023-12-14 삼성전자주식회사 스위칭 컨버터에서 입력 전류의 크기를 검출하기 위한 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045993B1 (en) * 2004-04-29 2006-05-16 National Semiconductor Corporation Apparatus and method for step-down switching voltage regulation
JP2009044779A (ja) * 2007-08-06 2009-02-26 Rohm Co Ltd 電源装置及びこれを備えた電子機器
US20120235652A1 (en) * 2011-03-16 2012-09-20 Honggang Sheng Switching mode power supply with virtual current sensing and associated methods
JP2014204536A (ja) * 2013-04-03 2014-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
WO2017124115A1 (en) * 2016-01-14 2017-07-20 Dialog Semiconductor (Uk) Limited Sensor-less buck current regulator with average current mode control

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576941A (en) * 1994-08-10 1996-11-19 York Technologies, Inc. Modular power supply system
US6377032B1 (en) * 2000-07-20 2002-04-23 Semtech Corporation Method and apparatus for virtual current sensing in DC-DC switched mode power supplies
US6583610B2 (en) 2001-03-12 2003-06-24 Semtech Corporation Virtual ripple generation in switch-mode power supplies
US6806689B2 (en) 2002-03-22 2004-10-19 International Rectifier Corporation Multi-phase buck converter
US7196503B2 (en) * 2004-07-26 2007-03-27 Intersil Americas, Inc. Current averaging circuit for a PWM power converter
CN102548143B (zh) * 2011-12-28 2014-03-12 凹凸电子(武汉)有限公司 对led光源进行电能控制的驱动电路、调光控制器和方法
US8330388B2 (en) * 2008-12-12 2012-12-11 O2Micro, Inc. Circuits and methods for driving light sources
CN103053104B (zh) 2010-07-30 2015-04-08 三菱电机株式会社 Dc/dc转换器
US8981753B2 (en) 2012-03-22 2015-03-17 Intersil Americas LLC Current-sensing auto-calibration in power converters
US8879217B2 (en) 2012-06-29 2014-11-04 Infineon Technologies Austria Ag Switching regulator with negative current limit protection
US9362829B2 (en) 2012-07-20 2016-06-07 The Hong Kong University Of Science And Technology Voltage regulation associated with a switching converter and a set of linear regulators
US9209690B2 (en) * 2012-10-01 2015-12-08 Cirel Systems Private Limited Spread-spectrum switching regulator for eliminating modulation ripple
US9678521B2 (en) * 2013-04-15 2017-06-13 Virginia Tech Intellectual Properties, Inc. External ramp autotuning for current mode control of switching converter
EP2858224A1 (en) 2013-10-07 2015-04-08 Dialog Semiconductor GmbH Assymetric inductor in multi-phase DCDC converters
US9923468B2 (en) 2014-04-02 2018-03-20 Apple Inc. Multiphase power conversion using skewed per-phase inductor current limits
US9647556B2 (en) 2014-07-08 2017-05-09 O2Micro, Inc. DC to DC converters and controllers thereof
US9563214B2 (en) 2014-09-24 2017-02-07 Rohm Co., Ltd. Power supply device including an electro-conductive cable wound around an output capacitor
JP6783776B2 (ja) 2015-01-12 2020-11-11 ツァォ ホア スイッチングレギュレータ及びその制御方法
US10520970B2 (en) 2015-09-30 2019-12-31 Apple Inc. Multi-phase current mode control loop incorporating a distributed transconductance stage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045993B1 (en) * 2004-04-29 2006-05-16 National Semiconductor Corporation Apparatus and method for step-down switching voltage regulation
JP2009044779A (ja) * 2007-08-06 2009-02-26 Rohm Co Ltd 電源装置及びこれを備えた電子機器
US20120235652A1 (en) * 2011-03-16 2012-09-20 Honggang Sheng Switching mode power supply with virtual current sensing and associated methods
JP2014204536A (ja) * 2013-04-03 2014-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
WO2017124115A1 (en) * 2016-01-14 2017-07-20 Dialog Semiconductor (Uk) Limited Sensor-less buck current regulator with average current mode control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102399072B1 (ko) * 2021-01-12 2022-05-17 서울시립대학교 산학협력단 트랜스컨덕턴스 개선 회로, 이를 포함하는 스위치 제어 회로 및 dc-dc 컨버터

Also Published As

Publication number Publication date
TWI715861B (zh) 2021-01-11
DE102018214670A1 (de) 2019-02-28
KR102134515B1 (ko) 2020-07-15
TW201913270A (zh) 2019-04-01
GB2567046B (en) 2019-10-30
JP6695943B2 (ja) 2020-05-20
US10348198B2 (en) 2019-07-09
CN109428489B (zh) 2020-05-01
KR20190024710A (ko) 2019-03-08
CN109428489A (zh) 2019-03-05
GB2567046A (en) 2019-04-03
US20190068054A1 (en) 2019-02-28
GB201812577D0 (en) 2018-09-19

Similar Documents

Publication Publication Date Title
JP6695943B2 (ja) Dc−dc変換器にてフィードバック電流を生成するシステム及び方法
US7884590B2 (en) Voltage converter
US8552703B2 (en) Method and apparatus for low standby current switching regulator
US7629778B2 (en) Voltage converter
US9312772B2 (en) Current limiting scheme for a converter
US9030184B2 (en) DC-DC converter and voltage conversion method thereof
US20150091544A1 (en) Timer based pfm exit control method for a boost regulator
US20130241516A1 (en) Switching regulator
US10447154B2 (en) PWM control scheme for providing minimum on time
US10110037B2 (en) Battery charging circuit, control circuit and associated control method
US11349396B2 (en) Interleaved pulse frequency modulation mode for a multi-phase buck converter using coupled inductors
US10389222B2 (en) Systems and methods for sensing current in a power converter
US11581810B2 (en) Voltage regulation circuit
JP2008178257A (ja) スイッチングレギュレータの制御回路およびそれを利用したスイッチングレギュレータならびに電子機器
US10811972B2 (en) Buck-boost converter power supply with drive circuit
US20230188037A1 (en) Fixed-frequency hysteretic dc-dc converter
US11831241B2 (en) Three-level buck converter configurable for two-level buck converter mode operation
US11569743B2 (en) DC-DC converter with pulse modulation control circuit
US11444538B2 (en) Switching regulator based on load estimation and operating method thereof
CN116134719A (zh) 降压转换器的限流技术
Chen et al. Improving the transient response of voltage-mode controller with the ripple-based circuit for an on-chip buck converter
Lou et al. High-conversion-ratio buck regulator for SoC in 0.13 µm digital CMOS process
Guo Accuracy-enhanced ramp-generation design for D-CAP3 modulation
KR20230144897A (ko) 펄스 스킵 기능과 온-타임 제어 기능을 포함하는 dc-dc 컨버터, 및 이를 포함하는 전자 장치들
TW202341628A (zh) 直流-直流轉換器、電力管理積體電路、電子裝置以及直流-直流轉換器的操作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190626

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190626

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200422

R150 Certificate of patent or registration of utility model

Ref document number: 6695943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250