JP2019045744A - アライメントマーク付き基板の製造方法 - Google Patents
アライメントマーク付き基板の製造方法 Download PDFInfo
- Publication number
- JP2019045744A JP2019045744A JP2017170136A JP2017170136A JP2019045744A JP 2019045744 A JP2019045744 A JP 2019045744A JP 2017170136 A JP2017170136 A JP 2017170136A JP 2017170136 A JP2017170136 A JP 2017170136A JP 2019045744 A JP2019045744 A JP 2019045744A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- layer side
- metal film
- lower layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 145
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 213
- 239000002184 metal Substances 0.000 claims abstract description 213
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 121
- 238000000034 method Methods 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 38
- 238000000059 patterning Methods 0.000 claims abstract description 27
- 239000000470 constituent Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 27
- 238000000151 deposition Methods 0.000 abstract 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 238000005137 deposition process Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 389
- 239000010410 layer Substances 0.000 description 257
- 239000011521 glass Substances 0.000 description 45
- 239000004973 liquid crystal related substance Substances 0.000 description 39
- 239000011229 interlayer Substances 0.000 description 34
- 238000001514 detection method Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000012905 input function Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133354—Arrangements for aligning or assembling substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
本発明の実施形態1を図1から図12によって説明する。本実施形態では、表示機能に加えてタッチパネル機能(位置入力機能)を備えた液晶パネル(表示パネル、位置入力機能付き表示パネル)10を構成するアレイ基板(アライメントマーク付き基板)10Bの製造方法について例示する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、上下方向については、図3,図7,図9から図12を基準とし、且つ同図上側を表側とするとともに同図下側を裏側とする。
本発明の実施形態2を図13から図19によって説明する。この実施形態2では、アレイ基板の製造方法を変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記した各実施形態では、上層側アライメントマークや上層側アライメントマーク構成部が第2金属膜からなる場合を示したが、上層側アライメントマークや上層側アライメントマーク構成部が第3金属膜または第4金属膜からなるようにしても構わない。その場合は、下層側アライメントマークや下層側アライメントマーク構成部は、第1金属膜、第2金属膜及び第3金属膜の中のいずれかからなるようにすることができる。
(2)上記した各実施形態では、下層側アライメントマークや下層側アライメントマーク構成部が第1金属膜からなる場合を示したが、下層側アライメントマークや下層側アライメントマーク構成部が第2金属膜または第3金属膜からなるようにしても構わない。その場合は、上層側アライメントマークや上層側アライメントマーク構成部は、第3金属膜または第4金属膜からなるようにすることができる。
(3)上記した各実施形態では、タッチ引き出し配線が第1金属膜からなる場合を示したが、タッチ引き出し配線が第2金属膜または第3金属膜からなるようにしても構わない。その場合は、第1金属膜を省略することも可能であり、それに伴って下層側アライメントマークや下層側アライメントマーク構成部は、上記した(2)のように第2金属膜または第3金属膜からなるようすればよい。
(4)上記した各実施形態以外にも、第4金属膜を省略することが可能である。その場合は、例えばタッチ配線がソース配線と同じ第3金属膜からなるようにすればよい。
(5)上記した実施形態1では、フォトレジスト膜形成工程において下層側アライメントマーク重畳部が下層側アライメントマークの一部と重畳する配置とされる場合を示したが、下層側アライメントマーク重畳部が下層側アライメントマークの全域と重畳する配置であっても構わない。
(6)上記した実施形態2では、フォトレジスト膜形成工程において下層側アライメントマークが下層側アライメントマーク非重畳部の下層側アライメントマーク重畳開口部の一部と重畳する配置とされる場合を示したが、下層側アライメントマークが下層側アライメントマーク重畳開口部の全域と重畳する配置であっても構わない。
(7)上記した各実施形態以外にも、各アライメントマークの具体的な平面形状は適宜に変更可能である。
(8)上記した各実施形態では、上層側アライメントマークがマザーガラス基板の四隅位置付近に配された場合を示したが、マザーガラス基板における上層側アライメントマークの具体的な配置は適宜に変更可能である。また、マザーガラス基板における上層側アライメントマークの具体的な設置数についても適宜に変更可能である。
(9)上記した各実施形態以外にも、マザーガラス基板におけるガラス基板の具体的な設置数や配置などは適宜に変更可能である。
(10)上記した各実施形態では、タッチパネルパターンが自己容量方式とされる場合を示したが、タッチパネルパターンが相互容量方式であっても構わない。また、タッチパネルパターンの一部または全てをCF基板に設けることも可能である。また、液晶パネルがタッチパネルパターンを有さない構成であっても構わない。
(11)上記した各実施形態では、ドライバが液晶パネルのアレイ基板に対してCOG実装される場合を示したが、ドライバがフレキシブル基板に対してCOF(Chip On Film)実装される構成であってもよい。
(12)上記した各実施形態では、透過型の液晶パネルを例示したが、反射型の液晶パネルや半透過型の液晶パネルであっても本発明は適用可能である。
(13)上記した各実施形態では、液晶パネルの平面形状が縦長の長方形とされる場合を示したが、液晶パネルの平面形状が横長の長方形、正方形、円形、半円形、長円形、楕円形、台形などであっても構わない。
Claims (4)
- 基板の上層側に下層側金属膜を成膜しパターニングすることで開口からなる下層側アライメントマークを有する下層側アライメントマーク構成部を形成する下層側金属膜形成工程と、
前記基板及び前記下層側金属膜の上層側に上層側金属膜を成膜する上層側金属膜成膜工程と、
前記上層側金属膜の上層側にフォトレジスト膜を成膜しパターニングすることで前記下層側アライメントマークの少なくとも一部と重畳する下層側アライメントマーク重畳部を形成するフォトレジスト膜形成工程と、
前記下層側金属膜及び前記上層側金属膜のうち前記フォトレジスト膜の前記下層側アライメントマーク重畳部とは非重畳となる部分を選択的にエッチングして除去することで前記上層側金属膜からなる上層側アライメントマークを形成するエッチング工程と、
前記フォトレジスト膜を剥離するフォトレジスト膜剥離工程と、を備えるアライメントマーク付き基板の製造方法。 - 前記フォトレジスト膜形成工程では、前記下層側アライメントマーク重畳部が前記下層側アライメントマークより一回り小さくなるよう形成される請求項1記載のアライメントマーク付き基板の製造方法。
- 基板の上層側に下層側金属膜を成膜しパターニングすることで下層側アライメントマークを形成する下層側金属膜形成工程と、
前記基板及び前記下層側金属膜の上層側に上層側金属膜を成膜する上層側金属膜成膜工程と、
前記上層側金属膜の上層側にフォトレジスト膜を成膜しパターニングすることで前記下層側アライメントマークと重畳する下層側アライメントマーク重畳開口部を有していて前記下層側アライメントマークとは非重畳となる下層側アライメントマーク非重畳部を形成するフォトレジスト膜形成工程と、
前記下層側金属膜及び前記上層側金属膜のうち前記フォトレジスト膜の前記下層側アライメントマーク非重畳部とは非重畳となる部分を選択的にエッチングして除去することで前記上層側金属膜からなる上層側アライメントマーク構成部であって、前記下層側アライメントマーク重畳開口部と重畳する開口からなる上層側アライメントマークを有する上層側アライメントマーク構成部を形成するエッチング工程と、
前記フォトレジスト膜を剥離するフォトレジスト膜剥離工程と、を備えるアライメントマーク付き基板の製造方法。 - 前記フォトレジスト膜形成工程では、前記下層側アライメントマーク非重畳部が、前記下層側アライメントマーク重畳開口部が前記下層側アライメントマークより一回り大きくなるよう形成される請求項3記載のアライメントマーク付き基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017170136A JP6596048B2 (ja) | 2017-09-05 | 2017-09-05 | アライメントマーク付き基板の製造方法 |
US16/055,205 US10520761B2 (en) | 2017-09-05 | 2018-08-06 | Method of producing substrate having alignment mark |
CN201811015011.1A CN109427661B (zh) | 2017-09-05 | 2018-08-31 | 带对准标记的基板的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017170136A JP6596048B2 (ja) | 2017-09-05 | 2017-09-05 | アライメントマーク付き基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019045744A true JP2019045744A (ja) | 2019-03-22 |
JP6596048B2 JP6596048B2 (ja) | 2019-10-23 |
Family
ID=65514817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017170136A Active JP6596048B2 (ja) | 2017-09-05 | 2017-09-05 | アライメントマーク付き基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10520761B2 (ja) |
JP (1) | JP6596048B2 (ja) |
CN (1) | CN109427661B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019061130A (ja) * | 2017-09-27 | 2019-04-18 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の製造方法 |
US10529593B2 (en) * | 2018-04-27 | 2020-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package comprising molding compound having extended portion and manufacturing method of semiconductor package |
CN110034358B (zh) * | 2019-04-04 | 2024-02-23 | 信利半导体有限公司 | 一种液晶移相器、液晶天线及液晶移相器的制作方法 |
CN113534626A (zh) * | 2020-04-14 | 2021-10-22 | 中国科学院微电子研究所 | 用于套刻精度测量的标记系统及量测方法 |
EP4148798A4 (en) * | 2020-05-09 | 2023-06-07 | BOE Technology Group Co., Ltd. | DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF, AND DISPLAY DEVICE |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5933744A (en) * | 1998-04-02 | 1999-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Alignment method for used in chemical mechanical polishing process |
JP2004317728A (ja) | 2003-04-15 | 2004-11-11 | Seiko Epson Corp | アライメントマーク付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置 |
JP3962713B2 (ja) * | 2003-09-30 | 2007-08-22 | キヤノン株式会社 | アライメントマークの形成方法、およびデバイスが構成される基板 |
JP4373874B2 (ja) * | 2004-08-04 | 2009-11-25 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置、半導体基板 |
TWI466259B (zh) | 2009-07-21 | 2014-12-21 | Advanced Semiconductor Eng | 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法 |
CN103199084B (zh) | 2013-03-08 | 2015-10-14 | 京东方科技集团股份有限公司 | 基板对位标记、基板及基板对位标记的制作方法 |
US9633925B1 (en) | 2016-03-25 | 2017-04-25 | Globalfoundries Inc. | Visualization of alignment marks on a chip covered by a pre-applied underfill |
-
2017
- 2017-09-05 JP JP2017170136A patent/JP6596048B2/ja active Active
-
2018
- 2018-08-06 US US16/055,205 patent/US10520761B2/en active Active
- 2018-08-31 CN CN201811015011.1A patent/CN109427661B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109427661A (zh) | 2019-03-05 |
JP6596048B2 (ja) | 2019-10-23 |
US20190072790A1 (en) | 2019-03-07 |
US10520761B2 (en) | 2019-12-31 |
CN109427661B (zh) | 2023-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6596048B2 (ja) | アライメントマーク付き基板の製造方法 | |
US10663821B2 (en) | Display board having insulating films and terminals, and display device including the same | |
US9753590B2 (en) | Display device integrated with touch screen panel and method of fabricating the same | |
JP6510067B2 (ja) | 表示基板、表示装置及び表示基板の製造方法 | |
US9733530B2 (en) | Liquid crystal display panel and method of manufacturing the same | |
JP2018063348A (ja) | 液晶表示パネルおよび液晶表示装置 | |
JP2009162981A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
US20180314098A1 (en) | Display board and display device | |
US10797082B2 (en) | Thin film transistor array substrate and method of producing the same | |
US8941792B2 (en) | Liquid crystal display device and manufacturing method thereof | |
KR101631620B1 (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
WO2012165221A1 (ja) | 液晶表示装置およびその製造方法 | |
JPWO2018008619A1 (ja) | タッチパネル付き表示装置 | |
WO2018230440A1 (ja) | 表示基板及び表示装置 | |
KR20130065246A (ko) | 프린지 필드형 액정표시장치의 제조방법 | |
KR20120075207A (ko) | 터치 패널 인 셀 방식의 액정표시장치용 어레이기판 및 그 제조방법 | |
JP2012073669A (ja) | タッチパネル及び画像表示装置 | |
WO2018190214A1 (ja) | 表示基板及び表示装置 | |
KR20120133130A (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
JP6621673B2 (ja) | 液晶表示装置及びその製造方法 | |
KR20070065077A (ko) | 터치 스크린 패널 및 이의 제조 방법 | |
KR101697587B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
KR20170063308A (ko) | 액정 표시장치 | |
JP2015022253A (ja) | 液晶装置用基板の製造方法、液晶装置用基板、液晶装置、電子機器 | |
KR101643267B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6596048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |