JP2019041086A - 半導体パッケージおよび半導体装置 - Google Patents

Abstract

【課題】 放熱性を向上させ、応力負荷を低減させることができる半導体パッケージおよび半導体装置を提供すること。【解決手段】 本発明の実施形態係る半導体パッケージ１は、実装基板４と、第１メタライズ層５と、第２メタライズ層６と、基板２と、枠体３とを備えている。実装基板４は、上面に半導体素子７が実装される。第１メタライズ層５は、実装基板４の上面に位置している。第２メタライズ層６は、実装基板４の下面に位置している。基板２は、上面に実装基板４が実装されている。枠体３は、基板２の上面に、実装基板４を囲んで位置している。平面視において、第２メタライズ層６は、第１メタライズ層５よりも実装基板４の外縁と離れて位置している。【選択図】 図１０

Description

本発明は、半導体素子を収容するための半導体パッケージおよびそれを用いた半導体装置に関するものである。

近年、ＩＣ（Integrated Circuit）、ＬＳＩ（Large-Scale Integration）、パワーデ
バイス等の半導体素子を収納する半導体パッケージおよび半導体装置は、半導体素子の容量が大きくなり、大きな熱が発生するため高放熱化が要求されている（特許文献１を参照）。

特開平２−１３７３８９号公報

特許文献１に開示された技術は、半導体パッケージにおいて、半導体素子を実装するための実装基板と、実装基板が実装される基板と、実装基板の上面、下面および側面に設けられたメタライズ層とを有している。このメタライズ層は、４面に亘って端まで設けられている。このため、メタライズ層と実装基板との間に熱膨張係数差が生じるおそれがあった。このとき、実装基板の角部に応力による負荷がかかるおそれがあった。

本発明の一実施形態に係る半導体パッケージは、実装基板と、第１メタライズ層と、第２メタライズ層と、基板と、枠体とを備えている。実装基板は、上面に半導体素子が実装される。第１メタライズ層は、実装基板の上面に位置している。第２メタライズ層は、実装基板の下面に位置している。基板は、上面に実装基板が実装されている。枠体は、基板の上面に、実装基板を囲んで位置している。平面視において、第２メタライズ層は、第１メタライズ層よりも実装基板の外縁と離れて位置している。

本発明の一実施形態に係る半導体装置は、上記の半導体パッケージと、半導体パッケージの実装基板の上面に実装された半導体素子とを備えている。

本発明の一実施形態に係る半導体パッケージは、上記のような構成であることによって、実装基板において放熱性を向上させ、応力負荷を低減させることができる。

本発明の一実施形態に係る半導体装置は、上記のような半導体パッケージを備えていることによって、放熱性を向上させ、応力負荷を低減させることができる。

本発明の一実施形態導体に係る半導体装置を示す斜視図である。 本発明の一実施形態に係る半導体パッケージを示す斜視図である。 本発明の一実施形態に係る半導体パッケージを示す上面図である。 本発明の一実施形態に係る半導体パッケージを示す下面図である。 本発明の一実施形態に係る半導体パッケージを示す側面図である。 本発明の一実施形態に係る半導体パッケージを示す分解斜視図である。 本発明の一実施形態に係る半導体パッケージのうち実装基板を示す斜視図である。 本発明の一実施形態に係る半導体パッケージのうち実装基板を示す上面図である。 図８に示したＡの拡大図である。 本発明の一実施形態に係る半導体パッケージのうち実装基板を示す下面図である。 図１０に示したＢの拡大図である。 図１０に示したＣの拡大図である。

以下、本発明の実施形態に係る半導体パッケージおよび半導体装置について、図面を参照しながら説明する。

＜半導体パッケージの構成＞
図１は、本発明の一実施形態導体に係る半導体装置を示す斜視図である。図２は、本発明の一実施形態に係る半導体パッケージを示す斜視図である。図３は、本発明の一実施形態に係る半導体パッケージを示す上面図である。図４は、本発明の一実施形態に係る半導体パッケージを示す下面図である。図５は、本発明の一実施形態に係る半導体パッケージを示す側面図である。図６は、本発明の一実施形態に係る半導体パッケージを示す分解斜視図である。図７は、本発明の一実施形態に係る半導体パッケージのうち実装基板を示す斜視図である。図８は、本発明の一実施形態に係る半導体パッケージのうち実装基板を示す上面図である。図９は、図８に示したＡの拡大図である。図１０は、本発明の一実施形態に係る半導体パッケージのうち実装基板を示す下面図である。図１１は、図１０に示したＢの拡大図である。図１２は、図１０に示したＣの拡大図である。これらの図において、本発明の実施形態に係る半導体装置１０は、本発明の実施形態に係る半導体パッケージ１と、半導体素子７とを備えている。また、本発明の実施形態に係る半導体パッケージ１は、基板２と、枠体３と、実装基板４と、第１メタライズ層５と、第２メタライズ層６とを備えている。

基板２は、平面視したときの形状が四角形の板状の部材であり、上面に実装基板４を実装するための実装領域を有する。また、実装領域は、基板２を平面視した場合に四角形状の枠体３で取り囲まれる領域であって、実装基板４が実装される領域を意味している。このとき、実装領域には、実装基板４以外にもプリント配線基板、フレキシブル基板、電子部品等が実装されていてもよい。

基板２は、セラミック材料が用いられている。セラミック材料としては、酸化アルミニウム（アルミナ）、ムライト、炭化珪素、窒化アルミニウム、窒化珪素、ガラスセラミック等である。また、基板２は、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料が用いられていてもよい。あるいは、上記の金属材料からなる合金またはコンポジット材が用いられてもよい。基板２は、平面視において、大きさは３ｍｍ×１０ｍｍ〜１０ｍｍ×３０ｍｍであり、厚みは１ｍｍ〜５ｍｍである。

枠体３は、基板２の上面に、実装基板４を収容する空間を確保するための部材である。枠体３は、実装基板４を取り囲むように設けられる。枠体３は、平面視したときの内周および外周の形状がそれぞれ略四角形の枠状であってもよい。このとき枠体３の各辺が、基板２の各辺と平行になるように枠体３は、金（Ａｕ）−錫（Ｓｎ）からなる低融点ろう材等の接合材を介して基板２の上面に接合されて設けられていてもよい。また、枠体３は、実装基板４の四方を囲むのではなく、２辺で挟み込むようになっていてもよい。また、基板２と枠体３は、一体的に設けられていてもよい。

枠体３は、セラミック材料が用いられている。セラミック材料としては、酸化アルミニウム（アルミナ）、ムライト、炭化珪素、窒化アルミニウム、窒化珪素、ガラスセラミック等である。また、枠体３は、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料を用いてもよい。あるいは、これらの金属からなる合金を用いてもよい。

枠体３は、基板２の外縁に沿って設けられてもよいし、基板２の外縁よりも内側に設けられていてもよい。また、基板２の上面全てを囲っていなくてもよい。

実装基板４は、上面に半導体素子７が実装される。実装基板４は、例えば直方体であり、基板２の上面に実装される。実装基板４は、例えば、アルミナ（酸化アルミニウム：Ａｉ_２Ｏ_３）や窒化アルミ（窒化アルミニウム：ＡｌＮ）等から成っていてもよい。また、実装基板４は、平面視において、大きさは０．５ｍｍ×５ｍｍ〜３ｍｍ×２０ｍｍである。実装基板４は、窒化アルミであれば、他のセラミックス材料と比較して放熱性が良くなる。

第１メタライズ層５は、実装基板４の上面に位置している。第１メタライズ層５は、例えば、Ｔｉ−Ｐｄ−Ａｕ、Ｔｉ−Ｐｔ−Ａｕ、Ｍｏ−Ｍｎ、Ｗ（タングステン）等から成っていてもよい。また、第１メタライズ層５は、平面視において、矩形状であり、大きさは３ｍｍ×１０ｍｍ〜１０ｍｍ×３０ｍｍである。このとき、第１メタライズ層５は、わずかに実装基板４の外縁よりも内側に位置している。このことによって、実装基板４と、第１メタライズ層５との熱膨張係数差によって生じる応力のうち、特に実装基板４の外縁付近に加わりやすい力を低減させることができる。また、第１メタライズ層５の外周辺と、実装基板４の外縁との間が大きくなりすぎると、上面に実装される半導体素子７で生じる熱を外部に放熱させにくくなる。このため、平面視において、第１メタライズ層５の外周辺と、実装基板４の外縁との間は、３０μｍ〜２００μｍであるのがよい。この大きさであれば、放熱性を保ちつつ、応力による負荷を低減させることができる。

また、平面視において、第１メタライズ層５の外周辺と、実装基板４の外縁は平行に配置され、それらの距離が一定であるのがよい。一定とは、わずかな誤差、５μｍ〜１０μｍの幅のずれを含めていう。このとき、第１メタライズ層５の外周辺と実装基板４の外縁との間の全てにおいて距離が一定であるのがよい。このことによって、実装基板４と第１メタライズ層５との間の熱膨張係数差は均一になり、実装基板４に加わる応力が偏り難くなるため、クラック等が生じることを低減させることができる。

第２メタライズ層６は、実装基板４の下面に位置している。また、第２メタライズ層６は、基板２の上面と接合される。第２メタライズ層６は、例えば、Ｔｉ−Ｐｄ−Ａｕ、Ｔｉ−Ｐｔ−Ａｕ、Ｍｏ−Ｍｎ、Ｗ（タングステン）等から成っていてもよい。また、第１メタライズ層５と同じ材料からなっていてもよい。また、第２メタライズ層６は、平面視において、矩形状であり、大きさは３ｍｍ×１０ｍｍ〜１０ｍｍ×３０ｍｍである。このとき、第２メタライズ層６は、わずかに実装基板４の外縁よりも内側に位置している。このことによって、実装基板４と、第２メタライズ層６との熱膨張係数差によって生じる応力のうち、特に実装基板４の外縁付近に加わりやすい力を低減させることができる。また、第２メタライズ層６の外周辺と、実装基板４の外縁との間が大きくなりすぎると、上面に実装される半導体素子７で生じる熱を外部に放熱させにくくなる。このため、平面視において、第２メタライズ層６の外周辺と、実装基板４の外縁との間は、５０μｍ〜２００μｍであるのがよい。この大きさであれば、放熱性を保ちつつ、応力による負荷を低減させることができる。

また、平面視において、第２メタライズ層６長辺側の外周辺と、実装基板４長辺側の外縁は平行に配置され、それらの距離が、一定であってもよい。一定とは、わずかな誤差、５μｍ〜１０μｍの幅のずれを含めていう。このとき、第２メタライズ層６の外周辺と実装基板４の外縁との間の全てにおいて距離が一定であってもよい。一定であれば、または一定で有る箇所があれば、実装基板４と第２メタライズ層６との間の熱膨張係数差は均一になり、長辺方向において実装基板４に加わる応力が偏り難くなるため、クラック等が生じることを低減させることができる。

また、平面視において、第２メタライズ層６の外周辺は、第１メタライズ層５の外周辺よりも実装基板４の外縁との間が大きくなっている。このことによって、実装基板４と、第２メタライズ層６との熱膨張係数差によって生じる応力のうち、特に実装基板４の外縁付近に加わりやすい力をより低減させることができる。

図１１および図１２に示すように、実装基板４の角から第２メタライズ層６の外縁までの距離が、実装基板４の外縁の中心までの距離より遠くてもよい。特に、第２メタライズ層６は、短辺において、実装基板４の角から第２メタライズ層６の外縁までの距離と、実装基板４の外縁の中心までの距離とが遠いと、放熱性を保ちつつ、応力による負荷の低減をすることができる。

言いかえると、第２メタライズ層６の短辺部分は平面視において、テーパー状となり、第２メタライズ層６は多角形状となっていてもよい。実装基板４の下方は周囲を枠体３で囲われているため、自由空間が少なくなっている。このため実装基板４の下面では半導体素子７から発生した熱を放熱しづらく、実装基板４と基板２の熱膨張差による熱応力の影響を受けやすい。特に実装基板４の角部には大きな熱応力が加わるため、角部に第２メタライズ層６が配置されていないと、メタライズの剥離や実装基板４の破損のリスクを低くすることができる。そのために、実装基板４の角部にメタライズを配置しないよう角部における第２メタライズ層６の外周辺と実装基板４の外縁との距離を他の箇所よりも大きく間を空けることで、メタライズの剥離や実装基板４の破損のリスクを低減できる。

例として、図１１に示すように、第２メタライズ層６が六角形状となっていてもよい。多角形上の頂点が少ないとメタライズ層を生成しやすく、生産性が向上する。また、他の例として、図１２に示すように、テーパー状となっている短辺部分の中央付近でメタライズ層が切り欠かれて、第２メタライズ層６が八角形状となっていてもよい。これにより第２メタライズ層６の頂点における角度が六角形状と比較して鈍角になるため、頂点部分に熱応力が集中することを緩和できる。これにより、第２メタライズ層６の剥離や亀裂が入る虞を低減できる。

実装基板４は、側面には、メタライズ層を有していなくてもよい。このとき、枠体３等と電気的な接触をするおそれを低減させることができる。また、メタライズ層と実装基板４との間に生じる熱応力を低減させることができる。

実装基板４の側面と、枠体３の内面は接触していてもよい。接触している場合には、実装基板４が位置ずれを起こしにくくすることができる。また、実装基板４の側面と、枠体３の内面は離れていてもよい。離れている場合には、実装基板４および枠体３が熱によって熱膨張・熱収縮したとしても、緩衝させることができる。

以上のような構成であることによって、本発明の実施形態に係る半導体パッケージ１は、放熱性を向上させ、応力の負荷を低減させることができる。特に半導体素子７と接合される実装基板４の上面は、下面よりも広く放熱性に優れた第１メタライズ層５を有している。また、実装基板４の角部への負荷の観点より、第２メタライズ層６は第１メタライズ層５の広さよりも小さくしている。これにより、実装基板４の上下の見分けも簡単にできるため、半導体素子７の実装が容易である。また、上下のメタライズ層の実装基板４との距離に差がほとんどない場合には、上下方向から加わる、メタライズ層と実装基板４との熱膨張差によって生じる応力による負荷を低減させることができる。

＜半導体パッケージの製造方法＞
以下に、本発明の一実施形態に係る半導体パッケージ１の製造方法について説明する。

基板２は、セラミック材料から成る場合には、以下のようにして作製される。まず、Ａｌ_２Ｏ_３等のセラミック材料の粉末と、焼結助材としての酸化カルシウム（ＳｉＯ_２）、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）などの粉末と、適当なバインダーおよび溶剤とを混合してこれをスラリーとなす。次に、このスラリーを用いて、ドクターブレード法などのテープ成形法によって所定厚さのセラミックグリーンシートに成形する。そして、複数のセラミックグリーンシートの内層に内部配線となるタングステン（Ｗ）等の金属を主成分とする金属ペーストをスクリーン印刷法で塗布形成する。この後、後述する条件にて焼成される。また、基板２は、金属材料から成る場合には、金属材料からなるインゴットに圧延加工法、打ち抜き加工法、切削加工法等の金属加工法を施すことにより、所定の形状に加工される。

枠体３は、セラミック材料から成る場合には、以下のようにして作製される。まず、Ａｌ_２Ｏ_３等のセラミック材料の粉末と、焼結助材としての酸化カルシウム（ＳｉＯ_２）、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）などの粉末と、適当なバインダーおよび溶剤とを混合してこれをスラリーとなす。次に、このスラリーを用いて、ドクターブレード法などのテープ成形法によって所定厚さのセラミックグリーンシートに成形する。そして、複数のセラミックグリーンシートの内層に内部配線となるタングステン（Ｗ）等の金属を主成分とする金属ペーストをスクリーン印刷法で塗布形成する。この後、後述する条件にて焼成される。また、枠体３は、金属材料から成る場合には、金属材料のインゴットに圧延加工法、打ち抜き加工法、切削加工法のような金属加工法を施すことによって、作製することができる。そして、基板２の上面にＡｇロウによるロウ付け接合等によって接合する。または、基板２と切削加工等によって一体に形成してもよい。

実装基板４は、アルミナセラミックスから成る場合は以下のようにして作製される。まず、Ａｌ_２Ｏ_３の粉末と、焼結助材としての酸化ケイ素（ＳｉＯ_２）、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）などの粉末と、適当なバインダーおよび溶剤とを混合してこれをスラリーとなす。次に、このスラリーを用いて、ドクターブレード法などのテープ成形法によって所定厚さのセラミックグリーンシートに成形する。そして、セラミックグリーンシートの上面に第１メタライズ層５および下面に第２メタライズ層６となるタングステン（Ｗ）等の金属を主成分とする金属ペーストをスクリーン印刷法で塗布形成する。また、窒化アルミから成る場合は以下のようにして作製される。まず、ＡｌＮの粉末と、焼結助材としての酸化カルシウム（ＣａＯ）などの粉末と、適当なバインダーおよび溶剤とを混合してこれをスラリーとなす。次に、このスラリーを用いて、ドクターブレード法などのテープ成形法によって所定厚さのセラミックグリーンシートに成形する。そして、セラミックグリーンシートの上面に第１メタライズ層５および下面に第２メタライズ層６となるタングステン（Ｗ）等の金属を主成分とする金属ペーストをスクリーン印刷法で塗布形成する。

得られたセラミックグリーンシートを所定長さに切断し、非酸化雰囲気中で１５００℃〜１８００℃の温度で焼成することによって、基板２、枠体３および実装基板４をそれぞれ得る。そして、得られた実装基板４を、基板２と枠体３の間に設けられた空間に嵌着してＡｇロウなどのロウ材で接合する。また、この実装基板４の上面の半導体素子７が載置
される実装領域を囲繞するようにＡｇロウなどのロウ材を介して接合する。次いで、基板２、枠体３の導体などの露出した金属表面部分に酸化防止のためのニッケルメッキを施すことにより半導体パッケージ１が得られる。

＜半導体装置の構成＞
図１は、本発明の一実施形態導体に係る半導体装置を示す斜視図である。図１において、半導体装置１０は、本発明の一実施形態に係る半導体パッケージ１に加えて、半導体素子７を備えている。

本発明の一実施形態に係る半導体装置１０は、上述の半導体パッケージ１の実装基板４上の実装領域に半導体素子７が実装され、枠体３に設けられた入出力端子等と電気的に接続されることによって完成する。半導体素子７は、Ａｕ−Ｓｎからなる低融点ろう材や、Ｓｎ−銀（Ａｇ）−銅（Ｃｕ）からなる鉛フリーはんだ等の接合材を介して実装基板４に実装される。その後、半導体素子７の電極とプリント基板等の導体とをボンディングワイヤ等を介して電気的に接続する。半導体素子７の例としては、ＩＣやＬＳＩの他、パワーデバイス用の半導体素子７等が挙げられる。また、半導体素子７は図１のように、実装基板４の上面とほぼ同じ大きさであってもよい。ほぼ同じとは、平面視において第１メタライズ層５の大きさと、半導体素子７の下面の大きさが同じであってもよい。または、平面視において第１メタライズ層５の外縁がわずかに見える程度に半導体素子７の下面よりも第１メタライズ層５が大きくてもよい。このような構成であることによって、平面視において第１メタライズ層５が半導体素子７の下面よりも小さい場合と比較して、半導体素子７からの熱を放熱しやすくすることができる。また、半導体素子７の下面は、第１メタライズ層５よりも小さいのがよい。半導体素子７と第１メタライズ層５が同じ大きさでなく、半導体素子７が小さければ、半導体素子７から生じる熱を放熱させやすくなる。

本発明の一実施形態に係る半導体装置１０は、上記のような構成であることによって、半導体素子７で生じる熱を逃がしやすくしつつ、角部に応力が加わり変形することを抑制することができる。半導体装置１０は、良好な条件で半導体素子７を使用することができるとともに、半導体素子７を実装する実装基板４に熱膨張係数差によるクラック等が生じるおそれを低減させることができる。

なお、本発明は上述の実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。例えば、実装基板４の角部が円弧状であったり、第２メタライズ層６の六角形状の角部が曲線を有していてもよい。

１ 半導体パッケージ
２ 基板
３ 枠体
４ 実装基板
５ 第１メタライズ層
６ 第２メタライズ層
７ 半導体素子
１０ 半導体装置

Claims (5)

1. 上面に半導体素子が実装される実装基板と、
   前記実装基板の上面に位置した第１メタライズ層と、
   前記実装基板の下面に位置した第２メタライズ層と、
   上面に前記実装基板が実装される基板と、
   前記基板の上面に、前記実装基板を囲んで位置した枠体とを備えており、
   平面視において、前記第２メタライズ層は、前記第１メタライズ層よりも前記実装基板の外縁と離れて位置していることを特徴とする半導体パッケージ。
2. 平面視において、前記第２メタライズ層は、矩形状であり、
   平面視において、前記第２メタライズ層の短辺は、前記第２メタライズ層の長辺よりも前記実装基板の外縁と離れている箇所を有していることを特徴とする請求項１に記載の半導体パッケージ。
3. 前記実装基板は、平面視において多形状であり、
   平面視において、前記第２メタライズ層は、前記実装基板の角からの距離が、前記実装基板の外縁の中心からの距離よりも遠いことを特徴とする請求項１に記載の半導体パッケージ。
4. 平面視において、前記第１メタライズ層の外縁と、前記実装基板の外縁との距離は、一定であることを特徴とする請求項１〜３のいずれか１つに記載の半導体パッケージ。
5. 請求項１〜４のいずれか１つに記載の半導体パッケージと、
   前記半導体パッケージの前記実装基板の上面に実装された半導体素子とを備えたことを特徴とする半導体装置。

Images