JP2019040905A - 半導体装置 - Google Patents

Abstract

【課題】一方の半導体チップからのアナログの出力信号を、他方の半導体チップ内の回路へ入力させるように構成されたものであって、ノイズの影響を防止する。【解決手段】半導体装置は、パッケージ４内に少なくとも２個の半導体チップ２、３を封止したものであって、一方の半導体チップ２は、アナログ信号を出力する出力回路５と、アナログ信号が出力されるパッド６とを有し、他方の半導体チップ３は、アナログ信号を入力する入力回路８と、アナログ信号が入力されるパッド９とを有し、パッケージ４に埋設されパッケージ４の外部のコンデンサに接続するためのリード端子１２、３０を備え、リード端子１２、３０に延長部３１、４１を設け、延長部３１、４１の一方の端部と半導体チップ２のパッド６との間をワイヤボンディングし、延長部３１、４１の他方の端部と半導体チップ３のパッド９との間をワイヤボンディングするように構成したものである。【選択図】図５

Description

本発明は、半導体装置に関する。

例えば２個の半導体チップを有するＭＣＰ（Multi Chip Package）において、一方のチップ内にあるアナログ回路（例えばオペアンプ等）の出力信号を、他方のチップ内の回路（例えばＡＤコンバータ等）へ入力させる構成が考えられる。例えば、シャント抵抗に印加される電圧をオペアンプで増幅し、増幅した電圧をＡＤコンバータによりデジタル値に変換し、その変換値を制御パラメータとしてマイコン内の演算に用いるといった使い方が考えられる。ＭＣＰにおいて、２個のチップの間を接続する方法としては、従来より、ワイヤボンディングにより接続する方法が知られている。

しかし、このように２個のチップ間をボンディングワイヤにより直接接続した場合、一方のチップから発生するノイズ（例えばクロックノイズ等）が他方のチップに伝搬し、回路が意図通り動作しない場合が生ずる。例えば、ノイズがＡＤコンバータ、オペアンプ、コンパレータ等に入力されると、ノイズの影響を受けて回路が誤動作してしまうことがあった。

特開２００３−１６３３２２号公報

本発明の目的は、一方の半導体チップからのアナログの出力信号を、他方の半導体チップ内の回路へ入力させるように構成されたものであって、ノイズの影響を防止することができる半導体装置を提供することにある。

請求項１の発明は、パッケージ４内に少なくとも２個の半導体チップ２、３を封止した半導体装置であって、一方の半導体チップ２は、アナログ信号を出力する出力回路５と前記アナログ信号が出力されるパッド６とを有し、他方の半導体チップ３は、アナログ信号を入力する入力回路８と、前記アナログ信号が入力されるパッド９とを有し、前記パッケージ４に埋設され、前記パッケージの外部のコンデンサに接続するためのリード端子１２、３０を備え、前記リード端子のうちの前記パッケージ内に埋設された部分に、前記一方の半導体チップから前記他方の半導体チップへ向けて延びる延長部（３１、４１）を設け、前記延長部の一方の端部と前記一方の半導体チップのパッドとの間をワイヤボンディングし、前記延長部の他方の端部と前記他方の半導体チップのパッドとの間をワイヤボンディングするように構成し、前記リード端子、前記延長部及び前記コンデンサを有するフィルタのゲインを最小にするように構成したものである。

比較例を示すものであって、ＭＣＰの要部の構成を模式的に示す図 フィルタの等価回路図 ＭＣＰの全体構成を示す図 第１実施形態を示すものであって、ＭＣＰの要部の構成を模式的に示す図 フィルタの等価回路図 ＭＣＰの全体構成を示す図 周波数特性を示す図 周波数特性を示す図 ワイヤボンディング位置を変更したＭＣＰの要部の構成を模式的に示す図 周波数特性を示す図 ワイヤボンディング位置を変更したＭＣＰの要部の構成を模式的に示す図 周波数特性を示す図 第２実施形態を示すものであって、ＭＣＰの要部の構成を模式的に示す図 周波数特性を示す図

（第１実施形態）
以下、第１実施形態について、図１ないし図１２を参照して説明する。本実施形態のＭＣＰを説明する前に、本実施形態のＭＣＰを開発する前に先行して開発したＭＣＰ、以下、比較例のＭＣＰと称すものについて説明する。

比較例のＭＣＰ１は、図１に示すように、２個の半導体チップ２、３と、これらチップ２、３をモールドするモールド樹脂（パッケージ）４と備えている。一方のチップ２には、例えばオペアンプ等のアナログ回路からなる信号出力回路５と、この信号出力回路５の出力端子５ａが接続されたパッド６とが設けられている。尚、上記チップ２には、信号出力回路５の他に、図示しない種々の回路が設けられており、チップ２の上面の外周縁部には、図３に示すように、上記パッド６の他に多数のパッド７が設けられている。チップ２は、例えばアナログＩＣで構成されている。

他方のチップ３には、例えばＡＤコンバータ等からなる信号入力回路８と、この信号入力回路８の入力端子８ａが接続されたパッド９とが設けられている。尚、上記チップ３には、信号入力回路８の他に、図示しない種々の回路が設けられており、チップ３の上面の外周縁部には、図３に示すように、上記パッド９の他に多数のパッド１０が設けられている。チップ３は、例えばマイコンで構成されている。

また、リードフレーム１１のリード端子１２が、モールド樹脂４内に埋設されており、リード端子１２の図１中の上半部は、モールド樹脂４から外方へ突出するように設けられている。この外方へ突出した部分にモールド樹脂４の外部のコンデンサ１９が接続されるように構成されている。尚、この接続の具体的構成については、後述する。

リードフレーム１１は、図３に示すように、矩形板状のアイランド１３と、このアイランド１３の外周囲に離間して配置された多数のリード端子１４とを備えている。多数のリード端子１４の中の１つが前記リード端子１２であり、このリード端子１２の長さ寸法は他のリード端子１４の長さ寸法よりも少し長くなるように構成されている。各リード端子１４は、その半部がモールド樹脂４内に埋設されており、残りの半部がモールド樹脂４から外方へ突出するように設けられている。そして、アイランド１３は、モールド樹脂４内に埋設されており、その上面に２個のチップ２、３が載置固定されている。

また、図１及び図３に示すように、リード端子１２と、チップ２のパッド６とをボンディングワイヤ１５で接続している。更に、リード端子１２と、チップ３のパッド９とをボンディングワイヤ１６で接続している。尚、図３に示すように、リードフレーム１１の他のリード端子１４と、チップ２、３の他のパッド７、１０とが、ボンディングワイヤ１７で接続されている。また、図３に示すように、チップ２の左辺部のパッド７と、チップ３の右辺部のパッド１０とがボンディングワイヤ１８で接続されている。

更に、上記した構成のＭＣＰ１は、図示しないプリント配線基板の上に実装されている。そして、ＭＣＰ１の上記リード端子１２と、プリント配線基板の上に実装されたコンデンサ１９の一方の端子１９ａとが、プリント配線基板に設けられた基板配線（即ち、導体パターン）２０を介して接続されている。コンデンサ１９の他方の端子１９ｂは、プリント配線基板に設けられたグランドパターンに接続されている。即ち、リード端子１２は、コンデンサ１９に接続するためのリード端子である。尚、コンデンサ１９は、ノイズ対策用のフィルタを構成するコンデンサである。

上記外付けのコンデンサ１９の接続によるフィルタ効果によって、一方のチップ２から発生するノイズを除去することができる。外付けのコンデンサ１９を接続する構成では、例えば数１０ｐＦ〜数１０μＦ程度の容量値の幅が広いコンデンサを接続することが可能となることから、様々の特性を有するフィルタを構成することができる。

ここで、上記した構成のフィルタの周波数特性について、調べてみる。まず、上記フィルタの等価回路を、図２に示す。この図２に示すように、チップ２の信号出力回路５の出力端子５ａと、チップ３の信号入力回路８の入力端子８ａとの間に、ボンディングワイヤ１５、１６の抵抗成分２１とインダクタンス成分２２とが直列に接続されている。尚、抵抗成分２１の抵抗値をＲ１とし、インダクタンス成分２２のインダクタンス値をＬ１とする。

また、信号入力回路８の入力端子８ａと、コンデンサ１９の一方の端子１９ａとの間に、リードフレーム１１のリード端子１２の抵抗成分２３及びインダクタンス成分２４の直列回路と、プリント配線基板の基板配線２０の抵抗成分２５及びインダクタンス成分２６の直列回路とが直列に接続されている。尚、抵抗成分２３の抵抗値をＲ２とし、インダクタンス成分２４のインダクタンス値をＬ２とし、抵抗成分２５の抵抗値をＲ３とし、インダクタンス成分２６のインダクタンス値をＬ３とする。また、コンデンサ１９の容量値をＣとする。

上記した構成の等価回路において、チップ２の信号出力回路５の出力電圧Ｖoutと、チップ３の信号入力回路８の入力電圧Ｖinは、次の２つの式で表される。

フィルタの特性は、出力電圧Ｖoutと入力電圧Ｖinの振幅比（ゲイン、ＧＡＩＮ）で定義されることから、ＧＡＩＮは、上記式（１）、式（２）に基づいて次の式で表される。

基板配線２０の抵抗成分２５とリードフレーム１１のリード端子１２の抵抗成分２３は、数ｍΩ程度であり、ボンディングワイヤ１５、１６の抵抗成分２１が数１００ｍΩであることと比較して無視できるほど小さい。このため、上記式（３）において、基板配線２０の抵抗成分２５の抵抗値Ｒ３及びリード端子１２の抵抗成分２３の抵抗値Ｒ２に対して、それぞれ０を代入すると、下記の式（４）が得られる。

得られたゲインの対数を取ることにより、下記のデシベル値の式（５）が得られる。

ここで、ボンディングワイヤ１５、１６の抵抗成分２１の抵抗値Ｒ１を０．３Ω、ボンディングワイヤ１５、１６のインダクタンス成分２２のインダクタンス値Ｌ１を３ｎＨ、リードフレーム１１のリード端子１２のインダクタンス成分２４のインダクタンス値Ｌ２を０．３ｎＨ、基板配線２０のインダクタンス成分２６のインダクタンス値Ｌ３を１ｎＨ、コンデンサ１９の容量値Ｃを１μＦとする。そして、これらの値を、式（５）に代入すると、下記の式（６）、即ち、角周波数ωに依存する周波数特性の式（６）が得られる。

さて、上記構成のフィルタは、前記式（５）の分母を大きくする、または、式（５）の分子を小さくすることにより、ゲインが小さくなることから、周波数特性が改善される。例えば、ボンディングワイヤを伸ばすことができたと仮定した場合、Ｌ１とＲ２が大きくなることから、式（５）の分母が大きくなり、ゲインを小さくすることができる。

しかし、チップ２、３とリードフレーム１１のリード端子１２との位置関係を大きく変更することは、困難であることから、ボンディングワイヤ１５、１６を伸ばすことは難しい。そこで、ボンディングワイヤ１５、１６ではなく、ボンディングワイヤ１５、１６が接続されたリードフレーム１１のリード端子１２を伸ばすことを考えて、第１実施形態を発明した。

図４ないし図１２は、第１実施形態を示すものである。尚、前記比較例と同一構成には、同一符号を付している。第１実施形態では、図４に示すように、リード端子１２に代わるリード端子３０の図４中の下端部には、延長部３１が横方向に延びるように設けられている。この延長部３１の図４中の右端部と、チップ２のパッド６との間をボンディングワイヤ１５で接続している。そして、リード端子３０の図４中の下端部と、チップ３のパッド９との間をボンディングワイヤ１６で接続している。

上記構成のフィルタの等価回路を、図５に示す。この図５に示すように、チップ２の信号出力回路５の出力端子５ａと、チップ３の信号入力回路８の入力端子８ａとの間に、ボンディングワイヤ１５、１６の抵抗成分２１及びインダクタンス成分２２の直列回路と、リードフレーム１１のリード端子３０の延長部３１の抵抗成分３２及びインダクタンス成分３３の直列回路とが直列に接続されている。尚、抵抗成分２１の抵抗値をＲ１とし、インダクタンス成分２２のインダクタンス値をＬ１とし、抵抗成分３２の抵抗値をＲ２とし、インダクタンス成分３３のインダクタンス値をＬ２とする。この構成の場合、リード端子３０の抵抗成分３２及びインダクタンス成分３３の直列回路が、第１実施形態にない構成であって、新たに生成された部分である。

そして、信号入力回路８の入力端子８ａと、コンデンサ１９の一方の端子１９ａとの間に、リードフレーム１１のリード端子３０の抵抗成分３４及びインダクタンス成分３５の直列回路と、プリント配線基板の基板配線２０の抵抗成分２５及びインダクタンス成分２６の直列回路とが直列に接続されている。尚、抵抗成分３４の抵抗値をＲ３とし、インダクタンス成分３５のインダクタンス値をＬ３とし、抵抗成分２５の抵抗値をＲ４とし、インダクタンス成分２６のインダクタンス値をＬ４とする。

上記構成の等化回路において、チップ２の信号出力回路５の出力電圧Ｖoutと、チップ３の信号入力回路８の入力電圧Ｖinは、次の２つの式で表される。

この構成のゲインは、下記の式（９）で表される。

基板配線２０の抵抗成分２５とリードフレーム１１のリード端子３０の抵抗成分３２、３４は、数ｍΩ程度であり、ボンディングワイヤ１５、１６の抵抗成分２１が数１００ｍΩであることと比較して無視できるほど小さい。このため、上記式（９）において、基板配線２０の抵抗成分２５の抵抗値Ｒ４及びリード端子３０の抵抗成分３２、３４の抵抗値Ｒ２、Ｒ３に対して、それぞれ０を代入すると、下記の式（１０）が得られる。

得られたゲインの対数を取ることにより、下記のデシベル値の式（１１）が得られる。

ここで、ボンディングワイヤ１５、１６の抵抗成分２１の抵抗値Ｒ１を０．３Ω、ボンディングワイヤ１５、１６のインダクタンス成分２２のインダクタンス値Ｌ１を３ｎＨ、延長したリードフレーム１１のリード端子３０の延長部３１のインダクタンス成分３３のインダクタンス値Ｌ２を４ｎＨ、リードフレーム１１のリード端子３０のうちの基板配線２０に繋がる部分のインダクタンス成分３５のインダクタンス値Ｌ３を０．３ｎＨ、基板配線２０のインダクタンス成分２６のインダクタンス値Ｌ４を１ｎＨ、コンデンサの容量値Ｃを１μＦとする。そして、これらの値を、前記式（１１）に値を代入すると、下記の式（１２）、即ち、角周波数ωに依存する周波数特性の式（１２）が得られる。

さて、角周波数ωとして、ω＝２πｆを、前記式（６）と上記式（１２）に代入すると、図７に示すような周波数特性のグラフが得られる。図７においては、横軸を周波数ｆとし、縦軸をゲインとしている。図７において、実線Ｐ１は比較例（即ち、式（６））を示し、破線Ｐ２は第１実施形態（即ち、式（１２））を示す。

第１実施形態は、比較例と比較して、２０ＭＨｚ以上の高周波領域において、ゲインが６ｄＢ程度低くなり、フィルタの効果が改善されていることがわかる。ゲインが６ｄＢ低下すると、ノイズの振幅を約半分に抑えることができる。そして、数十ＭＨｚの周波数は、ＩＣのクロックとして頻繁に使用される周波数であるため、フィルタにより数十ＭＨｚのノイズの振幅が半分になれば、回路の誤動作を防ぐ点でかなり有効である。尚、上述した以外の第１実施形態の構成は、比較例の構成と同じ構成となっている。

さて、第１実施形態のフィルタ（即ち、式（１２）で示すフィルタ）は、ｆ≒４．４５ＭＨｚの場合に、最もゲインが小さくなり、ノイズを抑える効果が高くなる。ＩＣの動作クロックは、２の累乗であることが多く、４ＭＨｚのクロックは一般的によく用いられる。フィルタ特性は、コンデンサの定数（容量値）を変更することで調整できる。コンデンサを例えば１．２μＦとすれば、４ＭＨｚに対するゲインを小さくすることができるが（図８参照）、市販されるコンデンサの容量の種類は限定されており、Ｅ６系列であれば１μＦの次に大きいコンデンサは１．５μＦである。コンデンサを１．５μＦとした場合、フィルタ特性が悪化してしまう。尚、図８において、実線Ｑ１はコンデンサが１μＦの場合を示し、実線Ｑ２はコンデンサが１．２μＦの場合を示し、実線Ｑ３はコンデンサが１．５μＦの場合を示す。また、Ｅ１２系列であれば１．２μＦのコンデンサが存在するが、Ｅ６系列と比較して価格が高いというデメリットがある。

これに対して、第１実施形態においては、図９に示すように、チップ３のパッド９に接続されたボンディングワイヤ１６を、リード端子３０の延長部３１に接続する位置、即ち、ボンディング位置を変更することにより、インダクタンス値Ｌ３が大きくなると共に、インダクタンス値Ｌ２が小さくなるように調整することができる。これにより、コンデンサを変えることなく、フィルタ特性を調整することができる。

具体的には、ボンディング位置を変更し、Ｌ２を３．７ｎＨ、Ｌ３を０．６ｎＨとすることで、フィルタ特性は下記の式（１３）で示すようになる。

この式（１３）で示すフィルタ特性のグラフは、図１０に示すようになる。この図１０によれば、コンデンサを変更することなく、ボンディング位置の変更によって周波数が４ＭＨｚにおけるフィルタ特性を高めることができることがわかる。尚、図１０において、実線Ｒ１はボンディング位置を変更していない構成（図４参照）の特性を示す。実線Ｒ２は、ボンディング位置を変更した構成（図９参照）の特性を示す。

また、第１実施形態においては、図１１に示すように、チップ２のパッド６に接続されたボンディングワイヤ１５を、リード端子３０の延長部３１に接続する位置、即ち、ボンディング位置を変更した場合、ボンディングワイヤが長くなる。ボンディングワイヤはリード電極よりも細いことから、同じ長さの場合、一般的にボンディングワイヤのインダクタンス成分及び抵抗成分は、リード電極のインダクタンス成分及び抵抗成分よりも大きい。よって、ボンディングワイヤを長くすることにより、ボンディングワイヤとリード電極とを合わせたインダクタンス成分のインダクタンス値（Ｌ１＋Ｌ２）と、抵抗成分の抵抗値Ｒ２が大きくなる。これにより、コンデンサを変えることなく、フィルタ特性を調整することができる。

具体的には、ボンディングワイヤのインダクタンス成分（Ｌ１）と抵抗成分（Ｒ１）を倍にし（即ち、Ｌ１＝６ｎＨ、Ｒ１＝０．６Ω）、リード電極のインダクタンス成分（Ｌ２）を半分（Ｌ２＝２ｎＨ）にした場合、フィルタ特性は、下記の式（１４）に示すようになる。

この式（１４）で示すフィルタ特性のグラフは、図１２に示すようになる。この図１２によれば、全体域において特性が改善することがわかる。尚、図１２において、実線Ｓ１はボンディング位置を変更していない構成（図４参照）の特性を示す。実線Ｓ２は、ボンディング位置を変更した構成（図１１参照）の特性を示す。

（第２実施形態）
図１３及び図１４は、第２実施形態を示すものである。尚、第１実施形態と同一構成には、同一符号を付している。第２実施形態では、図１３に示すように、リード端子３０の延長部３１に代わる延長部４１には、折れ曲がりの形状４２が作り込まれている。これにより、インダクタンス成分のインダクタンス値Ｌ２が増えることから、前記式（１１）の分母が大きくなり、フィルタの効果が改善される。仮にインダクタンス成分のインダクタンス値Ｌが２倍となった場合（Ｌ２＝８ｎＨ）、フィルタ特性は下記の式（１５）に示すようになる。

この式（１５）で示すフィルタ特性のグラフは、図１４に示すようになる。この図１４によれば、高周波域において特性が改善していることがわかる。尚、図１４において、実線Ｔ１は第１実施形態（即ち、延長部３１は真っ直ぐな形状である）の特性を示す。実線Ｔ２は第２実施形態（即ち、延長部４１は折れ曲がりの形状４２を有する）の特性を示す。尚、上述した以外の第２実施形態の構成は、第１実施形態の構成と同じ構成となっている。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１はＭＣＰ、２は半導体チップ、３は半導体チップ、４はモールド樹脂、５は信号出力回路、６はパッド、７はパッド、８は信号入力回路、９はパッド、１０はパッド、１１はリードフレーム、１２はリード端子、１５はボンディングワイヤ、１６はボンディングワイヤ、１９はコンデンサ、２０は基板配線、２１は抵抗成分、２２はインダクタンス成分、２３は抵抗成分、２４はインダクタンス成分、２５は抵抗成分、２６はインダクタンス成分、３０はリード端子、３１は延長部、４１は延長部である。

Claims (4)

1. パッケージ（４）内に少なくとも２個の半導体チップ（２、３）を封止した半導体装置であって、
   一方の半導体チップ（２）は、アナログ信号を出力する出力回路（５）と、前記アナログ信号が出力されるパッド（６）とを有し、
   他方の半導体チップ（３）は、アナログ信号を入力する入力回路（８）と、前記アナログ信号が入力されるパッド（９）とを有し、
   前記パッケージに埋設され、前記パッケージの外部のコンデンサに接続するためのリード端子（１２、３０）を備え、
   前記リード端子のうちの前記パッケージ内に埋設された部分に、前記一方の半導体チップから前記他方の半導体チップへ向けて延びる延長部（３１、４１）を設け、
   前記延長部の一方の端部と前記一方の半導体チップのパッドとの間をワイヤボンディングし、前記延長部の他方の端部と前記他方の半導体チップのパッドとの間をワイヤボンディングするように構成し、
   前記リード端子、前記延長部及び前記コンデンサを有するフィルタのゲインが最小になるように構成された半導体装置。
2. 前記出力回路の出力端子と入力回路の入力端子との間に、ボンディングワイヤの抵抗成分（２１）及びインダクタンス成分（２２）の直列回路と、リード端子の延長部の抵抗成分（３２）及びインダクタンス成分（３３）の直列回路とを直列に接続し、抵抗成分（２１）の抵抗値をＲ１、インダクタンス成分（２２）のインダクタンス値をＬ１、抵抗成分（３２）の抵抗値をＲ２、インダクタンス成分（３３）のインダクタンス値をＬ２とし、また、入力回路の入力端子とコンデンサの一方の端子との間に、リード端子の抵抗成分（３４）及びインダクタンス成分（３５）の直列回路と、プリント配線基板の基板配線（２０）の抵抗成分（２５）及びインダクタンス成分（２６）の直列回路とを直列に接続し、抵抗成分（３４）の抵抗値をＲ３、インダクタンス成分（３５）のインダクタンス値をＬ３、抵抗成分（２５）の抵抗値をＲ４、インダクタンス成分（２６）のインダクタンス値をＬ４とし、前記コンデンサの容量値をＣとした場合に、前記ゲインは、次の式
   

   

   で表されるように構成された請求項１記載の半導体装置。
3. 前記延長部の一方の端部と前記一方の半導体チップのパッドとの間をワイヤボンディングし、前記延長部における前記他方の半導体チップのパッドとワイヤボンディングする位置を調整して、Ｌ３が大きくなると共に、Ｌ２が小さくなるように構成された請求項２記載の半導体装置。
4. 前記延長部の他方の端部と前記他方の半導体チップのパッドとの間をワイヤボンディングし、前記延長部における前記一方の半導体チップのパッドとワイヤボンディングする位置を調整して、（Ｌ１＋Ｌ２）とＲ２が大きくなるように構成された請求項２記載の半導体装置。
   

Images