JP2019029426A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2019029426A
JP2019029426A JP2017145077A JP2017145077A JP2019029426A JP 2019029426 A JP2019029426 A JP 2019029426A JP 2017145077 A JP2017145077 A JP 2017145077A JP 2017145077 A JP2017145077 A JP 2017145077A JP 2019029426 A JP2019029426 A JP 2019029426A
Authority
JP
Japan
Prior art keywords
bump
electrode
semiconductor element
substrate
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017145077A
Other languages
English (en)
Other versions
JP6956313B2 (ja
Inventor
石川　隆稔
Takatoshi Ishikawa
隆稔 石川
哲平 小塩
Teppei Koshio
哲平 小塩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2017145077A priority Critical patent/JP6956313B2/ja
Priority to US16/040,617 priority patent/US10636762B2/en
Publication of JP2019029426A publication Critical patent/JP2019029426A/ja
Application granted granted Critical
Publication of JP6956313B2 publication Critical patent/JP6956313B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体素子のバンプと基板の電極との接触部分における酸化膜除去の作用を向上させて、バンプと電極との接合を低い温度域で効率よく行うことができる半導体装置の製造方法を提供することを目的とする。【解決手段】基板７に超音波接合により実装される半導体素子６として、バンプ８が形成された機能面６ａに、フラックス成分を含有するフィルム状の接着剤層９がバンプ８を覆った状態で設けられた接着剤層付きの半導体素子６を用い、超音波接合過程において、接着剤層９を電極７ａに押圧するとともに半導体素子６に超音波振動を印加することにより、バンプ８と電極７ａに挟まれた活性化対象領域９ａ内のフラックス成分を活性化して酸化膜除去の作用を向上させ、バンプ８と電極７ａとをはんだ８ｂを溶融させることなく超音波接合により接合する。【選択図】図３

Description

本発明は、半導体素子のバンプを基板の電極に接合した半導体装置の製造方法に関する。
半導体装置の製造過程では、半導体素子に形成された外部接続用のバンプを基板の電極に接合することにより半導体素子を基板に実装する。このような構成の半導体装置では、半導体素子と基板とを固着させるとともにバンプと電極との接合部を周囲から補強することを目的として、半導体素子と基板との間の隙間を樹脂封止することが行われる。このような半導体装置の製造における半導体素子の部品実装方法として、基板上に樹脂封止のための液状の樹脂を電極を覆って塗布しておき、半導体素子のバンプを液状の樹脂を介して超音波接合により電極に接合する技術が知られている（例えば特許文献１参照）。
この特許文献１に示す先行技術では、電極が形成された基板の表面に、フラックスの作用とアンダーフィル樹脂としての機能とを併せ有する液状のフラックスフィルを塗布した状態で、電子部品に形成されたハンダバンプと電極とを超音波接合する。この過程において、ハンダバンプをフラックスフィルで覆われた電極に接近させ、ハンダバンプが電極と接触した後でハンダバンプと電極との接触部分に超音波振動エネルギーを作用させるようにしている。
特開２００５−２６５７９号公報
しかしながら上述の先行技術には、ハンダバンプが電極と接触した状態で超音波の印加が行われることに起因して、以下に述べるような不都合があった。すなわち先行技術では、超音波印加時にはフラックスフィルはハンダバンプと電極との間の接触部分から大半が排除されている。このため、ハンダバンプと電極の表面に対するフラックス成分による酸化膜除去が十分に作用せず、ハンダバンプと電極との接合不良を招く結果となる。
このような課題に対する対策として、加熱によりフラックスフィルを活性化して酸化膜除去作用を上昇させることも考えられる。しかしこの場合には、接合対象の電子部品が加熱されることによる反り変形などの問題が生じる。特に製造対象が薄型の半導体素子を重ねて実装した積層型の半導体装置である場合には、熱による変形を極力抑制するため、超音波接合をできるだけ低い温度域で行えることが求められている。
そこで本発明は、半導体素子のバンプと基板の電極との接触部分における酸化膜除去の作用を向上させて、バンプと電極との接合を低い温度域で効率よく行うことができる半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、外部接続用のバンプが形成された機能面に、フラックス成分を含有するフィルム状の接着剤層が前記バンプを覆った状態で設けられた接着剤層付きの半導体素子を準備する第１工程と、前記バンプが接合される電極を有する基板の上方に、前記バンプおよび前記電極が向かい合う状態で前記接着剤層付きの半導体素子を位置させる第２工程と、前記接着剤層を前記電極に押圧するとともに前記半導体素子に超音波振動を印加することにより前記バンプと前記電極に挟まれた部分の前記フラックス成分を活性化する第３工程と、さらに、前記半導体素子を前記基板に前記超音波振動を印加しながら押圧して前記バンプと前記電極の間から前記フラックス成分を押し出し、前記バンプと前記電極とを接触させる第４工程と、前記超音波振動の印加と前記押圧を継続して前記バンプを前記電極に接合する第５工程と、を含む。
本発明によれば、半導体素子のバンプと基板の電極との接触部分における酸化膜除去の作用を向上させて、バンプと電極との接合を低い温度域で効率よく行うことができる。
本発明の一実施の形態の半導体装置の製造方法に用いられるボンディング装置の構成説明図 本発明の一実施の形態の半導体装置の製造方法に用いられる半導体素子の断面図 本発明の一実施の形態の半導体装置の製造方法における半導体素子の実装過程の工程説明図 本発明の一実施の形態の半導体装置の製造方法における半導体素子の実装過程の工程説明図 本発明の一実施の形態の半導体装置の製造方法によって製造された半導体装置の断面図
次に本発明の実施の形態を図面を参照して説明する。まず図１を参照して、本実施の形態の半導体装置の製造に用いられるボンディング装置１の構成を説明する。ボンディング装置１は、半導体素子のバンプを基板の電極に接合した半導体装置の製造において、半導体素子を基板に超音波接合によりボンディングする機能を有する。
図１において、ボンディング装置１は素子供給部２、素子反転ユニット３、ボンディング機構４、および基板位置決め部５を備えている。ボンディング装置１によるボンディング動作では、素子供給部２から取り出した半導体素子６を素子反転ユニット３を介してボンディング機構４に受け渡し、基板位置決め部５に保持された基板７に、半導体素子６をボンディング機構４によって超音波接合によりボンディングする。
素子供給部２には水平移動機構（図示省略）によってＸ方向、Ｙ方向に水平移動可能な素子保持テーブル１０が設けられている。素子保持テーブル１０の上面には、本実施の形態において接合の対象となる複数の半導体素子６が、接着剤層９が設けられた機能面６ａを上向きにしたフェイスアップ姿勢で保持されている。半導体素子６は、ウェハからダイシングによって個片化された状態で素子供給部２に供給される。なお、半導体素子６の供給形態として、トレイなど複数の半導体素子６を規則配列で収納する部品容器を用いてもよい。
ここで半導体素子６の構成について図２を参照して説明する。図２において、半導体素子６の下面は外部接続用のバンプ８が形成された機能面６ａとなっている。機能面６ａには、フラックス成分を含有するフィルム状の接着剤層９がバンプ８を覆った状態で設けられている。すなわち本実施の形態では、フラックス成分を含有するフィルム状の接着剤層９が機能面６ａを覆った、接着剤層９付きの半導体素子６を作業対象としている。
ここでバンプ８は、銅などの導電性金属よりなる突起電極であるバンプ基部８ａの先端面に、接合用のはんだ８ｂを形成した構成となっている。バンプ基部８ａは、半導体素子６の機能面６ａに形成された回路電極６ｂと導通して形成されており、回路電極６ｂの周囲の機能面６ａは絶縁膜６ｃによって被覆されている（図３参照）。本実施の形態では、バンプ８のはんだ８ｂを、基板７の上面に形成された銅などの導電性金属よりなる電極７ａに超音波接合する。
機能面６ａにおいてバンプ８を覆う接着剤層９は、基板７の電極７ａへのバンプ８の超音波接合において、接合部位である電極７ａの上面とはんだ８ｂの下面に存在する酸化膜を除去するフラックスとしての機能を有している。さらに接着剤層９は、半導体素子６の基板７への超音波接合による実装後に硬化して、半導体素子６と基板７との隙間を封止する封止樹脂としての機能も有している。
このような機能を果たすため、接着剤層９は、樹脂からなる主剤と、熱可塑剤と、樹脂の硬化剤および硬化促進剤と、有機酸と、フィラーとを含む組成となっている。主剤としては、エポキシ樹脂などの熱硬化性樹脂が用いられる。フィルム成形のために配合される熱可塑剤としては、フェノキシジル樹脂が用いられる。樹脂を硬化させる硬化剤としては、ヒドラジド類、イミダゾール類、酸無水物などが用いられる。
また樹脂の硬化を促進する硬化促進剤としては、イミダゾールが用いられる。さらに接合部位の酸化膜を還元して除去するフラックス成分である有機酸としては、こはく酸、安息香酸、アジピン酸、サリチル酸などが用いられる。そして硬化後の接着剤層９の熱膨張を調整するためのフィラーとしては、シリカ、アルミナなどが用いられる。なお上述の組成において示した物質種は例示であり、同様作用を有する他種の物質を用いることもできる。
上述構成の半導体素子６は、素子供給部２において接着剤層９を上面に向けたフェイスアップ姿勢で素子保持テーブル１０の上面に配置される。そしてこれらの半導体素子６は素子反転ユニット３によって順次取り出されて、接着剤層９が下向きのフェイスダウン姿勢に反転された後、ボンディング機構４に受け渡される。素子反転ユニット３は、反転機構３ａから放射状に延出した複数（ここでは２つ）のピックアップノズル１１を備えている。
下向きに位置したピックアップノズル１１を素子保持テーブル１０に対して昇降させる（矢印ａ）ことにより、素子保持テーブル１０に保持されたフェイスアップ姿勢の半導体素子６をピックアップノズル１１によって吸着保持して取り出すことができる。次いで反転機構３ａを駆動してピックアップノズル１１を上向きに回動させる（矢印ｂ）ことにより、取り出された半導体素子６はフェイスダウン姿勢に反転された状態で、ボンディング機構４への受渡位置に位置する。
ボンディング機構４は、半導体素子６を保持して超音波接合を行うボンディングヘッド１６を、ボンディングヘッド移動機構１９によって水平方向および上下方向に移動させる構成となっている。ボンディングヘッド移動機構１９によるボンディングヘッド１６の移動経路の下方には、カメラ１２が撮像方向を上向きにして配置されている。カメラ１２は保持ノズル１３によって保持された状態の半導体素子６を下方から撮像する。この撮像結果を制御部２１が認識処理することにより、半導体素子６の正誤識別や位置ずれ状態が検出される。
ボンディングヘッド１６は、半導体素子６を保持する保持ノズル１３が下方に延出して設けられた超音波ホーン１５の一端部に、振動子１４を装着して構成されている。振動子１４を作動させることにより、超音波ホーン１５を介して保持ノズル１３に超音波振動が伝達される。ボンディングヘッド１６はヘッド保持部１７を介してボンディングヘッド移動機構１９に結合されており、ヘッド保持部１７には押圧機構１８が内蔵されている。押圧機構１８は、ボンディングヘッド１６によって半導体素子６を基板７に対して押圧する際の押圧荷重を制御する荷重制御機能、および接合過程において半導体素子６が基板７に接触したタイミングを検出する接触検出機能を有している。
基板位置決め部５には基板７を保持する基板ステージ２０が設けられている。ボンディング機構４によるボンディング動作では、保持ノズル１３によって保持した半導体素子６を、基板７に設定された複数の接合部位に順次超音波接合によりボンディングする。このボンディング動作では、押圧機構１８の機能によって保持ノズル１３に保持した半導体素子６のバンプ８を基板７の電極７ａ（図２参照）に押圧しながら、振動子１４を作動させて超音波ホーン１５および保持ノズル１３を介して半導体素子６に超音波振動を印加する（図２に示す矢印ｅ参照）。本実施の形態においては、押圧機構１８の接触検出機能によって接着剤層９が基板７に接触したタイミングを検出し、このタイミングをトリガーとして超音波振動の印加を開始するようにしている。
ボンディング装置１は制御部２１を備えており、上述構成において制御部２１は素子供給部２、素子反転ユニット３、ボンディング機構４および基板位置決め部５の動作を制御する。この動作制御において、制御部２１はカメラ１２によって取得された半導体素子６の位置認識結果を加味してボンディング機構４を制御することにより、ボンディング動作時の半導体素子６の基板７に対する位置合わせを行う。
ボンディング機構４によるボンディング動作では、まずボンディングヘッド移動機構１９によってボンディングヘッド１６を素子反転ユニット３の上方に移動させ、ピックアップノズル１１による半導体素子６の受渡位置の上方に保持ノズル１３を位置させる。次に、ボンディングヘッド１６を下降させて保持ノズル１３によってフェイスダウン姿勢の半導体素子６を吸着保持する。次いでボンディングヘッド１６をカメラ１２の上方に移動させて、保持ノズル１３に保持された半導体素子６をカメラ１２によって撮像し（矢印ｃ）、半導体素子６の位置認識を行う。
次に、位置認識後の半導体素子６を保持したボンディングヘッド１６を、基板位置決め部５において基板ステージ２０に保持された基板７の上方に移動させ、所定のボンディング部位に対してフェイスダウン姿勢の半導体素子６を下降させる（矢印ｄ）。すなわち図２に示すように、半導体素子６の機能面６ａに形成されたバンプ８を基板７の電極７ａに対して位置合わせする。そしてこれ以降、以下に詳述する超音波接合過程により、バンプ８をはんだ８ｂを介して基板７の電極７ａに接合する。
次に図３、図４を参照して、上述構成の半導体素子６を基板７に超音波接合して製造される半導体装置の製造方法について説明する。なお、図３、図４では、半導体素子６、基板７において接合対象となる１対のバンプ８、電極７ａのみを局部的に取り出して図示し、半導体素子６を保持する保持ノズル１３の図示は省略している。
この半導体装置の製造方法では、まず図３（ａ）に示す接着剤層付きの半導体素子６、すなわち外部接続用のバンプ８が形成された機能面６ａに、フラックス成分を含有するフィルム状の接着剤層９がバンプ８を覆った状態で設けられた接着剤層付きの半導体素子６を準備する（第１工程）。バンプ８は、機能面６ａに形成された回路電極６ｂと導通して設けられたバンプ基部８ａと、バンプ基部８ａの先端面に形成されたはんだ８ｂとを有している。
次いで上述構成の半導体素子６を保持ノズル１３によって保持し（図示省略）、ボンディングヘッド１６を移動させることにより、半導体素子６を基板７の上方に移動させて、基板７におけるボンディング部位に位置合わせする。すなわち図３（ａ）に示すように、バンプ８が接合される電極７ａを有する基板７の上方に、バンプ８および電極７ａが向かい合う状態で接着剤層９付きの半導体素子６を位置させる（第２工程）。
次いで超音波接合過程が開始される。すなわち保持ノズル１３に保持した半導体素子６を基板７に対して下降させる。そして半導体素子６の接着剤層９が基板７の電極７ａに接触したことを押圧機構１８が検出したタイミングにおいて半導体素子６の下降を停止させ、この状態で超音波振動の印加を開始する。そしてこの状態を所定時間保持することにより、バンプ８と電極７ａに挟まれた部分の接着剤層９のフラックス成分を活性化する。
すなわち図３（ｂ）に示すように、接着剤層９を電極７ａに押圧する（矢印ｆ）とともに、半導体素子６に超音波振動を印加する（矢印ｇ）ことにより、バンプ８と電極７ａに挟まれた部分（破線で示す活性化対象領域９ａ）の接着剤層９に含有されるフラックス成分を活性化する（第３工程）。そして活性化したフラックス成分が超音波接合における接合面、すなわち基板７の電極７ａの上面およびバンプ８を形成するはんだ８ｂの下面に作用することにより、これらの接合面に存在する酸化膜を還元して除去する。
上述のフラックス成分の活性化は以下のような機序によるものと推測される。すなわち、活性化対象領域９ａ内の接着剤層９にバンプ８を介して超音波振動の物理力を作用させることにより、活性化対象領域９ａにおいて接着剤層９は粘度が低下して、ミクロ的には液相に近い挙動を示す。このような液相に超音波振動が作用すると、活性化対象領域９ａ内の接着剤層９には微小なキャビティが発生する。
これにより、接着剤層９に含有された有機酸などの還元成分がこれらのキャビティを介して接合面に接触する度合いが高まり、結果としてフラックス成分の活性化が実現される。このフラックス成分の活性化において、接着剤層９は全体としてはフィルム状の固体であることから、半導体素子６のバンプ８が電極７ａに押圧される前に超音波振動を作用させても、半導体素子６の位置ずれなどの不具合を生じることがない。
このようにして接着剤層９のフラックス成分を活性化した後、超音波接合過程が進行する。この過程では図４（ａ）に示すように、半導体素子６を基板７に超音波振動を印加しながら（矢印ｇ）基板７に対して押圧する（矢印ｆ）。このとき、バンプ８が下降することにより、前述の接合面、すなわち電極７ａの上面とはんだ８ｂの下面との間に存在していた接着剤層９は接合面の間から排除される。これにより、これらの接合面の接触状態はフラックス成分により酸化膜が還元除去されて金属新生面が相互に接触した状態となる。すなわち図４（ａ）に示す過程では、さらに半導体素子６を基板７に超音波振動を印加しながら押圧して、バンプ８のはんだ８ｂと電極７ａの間からフラックス成分を含有する接着剤層９を押し出し、バンプ８と電極７ａとを接触させる（第４工程）。
そしてこの状態で超音波接合過程が継続される。すなわち図４（ｂ）に示すように、超音波振動の印加（矢印ｇ）と半導体素子６の押圧（矢印ｆ）を継続して、バンプ８を電極７ａに接合する（第５工程）。この過程では、接合面である電極７ａの上面とはんだ８ｂの下面とは酸化膜が除去された状態の金属新生面となっていることから、この接合面に作用する超音波振動（矢印ｉ）により、接合性に優れた金属接合を短い所要時間（例えば１ｓｅｃ．）で行うことができる。
この超音波振動による金属接合では、バンプ８のはんだ８ｂを溶融させることなく、超音波振動の機械的エネルギーで金属新生面相互を接合することから、接合過程においてはんだ８ｂの融点温度以上に接合部位を加熱する必要がない。したがって、はんだ８ｂや電極７ａなど接合部位を構成する金属部の融点温度よりも低い温度域（例えば８０℃〜１５０℃）で接合の全過程を行うことが可能となっている。このため、製造対象が薄型の半導体素子を重ねて実装した積層型の半導体装置である場合においても、半導体素子の熱による変形を極力抑制して、良好な品質を確保することができる。
そしてこの後、所定数の個片の半導体素子６が超音波接合により実装された基板７は、キュア装置に送られる（第６工程）。キュア装置では、実装後の基板７を接着剤層９を構成する主剤（ここではエポキシ樹脂）の熱硬化温度よりも高い温度雰囲気で所定時間保持することにより、接着剤層９を熱硬化させる。これにより、個片の半導体素子６毎に、基板７と半導体素子６との間の隙間を封止し、バンプ８と電極７ａとの接合部を周囲から囲んで補強する樹脂封止部９＊（図５参照）が形成される。次にキュアが終了した後の基板７はダイシング工程に送られ、ここで基板７は個片の半導体素子６毎に分割される。これにより、図５に示すように、半導体素子６のバンプ８を基板７の電極７ａに接合した半導体装置６０が完成する。
上記説明したように、本実施の形態に示す半導体装置の製造方法においては、基板７に超音波接合により実装される半導体素子６として、外部接続用のバンプ８が形成された機能面６ａに、フラックス成分を含有するフィルム状の接着剤層９がバンプ８を覆った状態で設けられた接着剤層付きの半導体素子６を用い、超音波接合過程において、接着剤層９を電極７ａに押圧するとともに半導体素子６に超音波振動を印加することにより、バンプ８と電極７ａに挟まれた部分のフラックス成分を活性化するようにしている。
したがってバンプ８と電極７ａとの接触部分である接合面の酸化膜除去の作用を向上させることができ、バンプ８と電極７ａとをはんだ８ｂを溶融させることなく超音波により接合することが可能となっている。これにより、半導体素子６のバンプ８と基板７の電極７ａとの接合を、低い温度域で効率よく行うことができる。
なお上述の実施例では、バンプ８としてバンプ基部８ａに接合剤としてのはんだ８ｂを形成し、バンプ８のみが接合用のはんだを有する構成を示したが、本発明はこのような構成には限定されない。例えば、接合対象の電極７ａの上面に接合剤としてのはんだを形成するようにしてもよい。さらに、バンプ８、電極７ａの双方にはんだを形成するようにしてもよい。要は、バンプ８もしくは電極７ａの少なくとも一方の表面にはんだを有する形態であれば、本発明の適用対象となる。
本発明の半導体装置の製造方法は、半導体素子のバンプと基板の電極との接触部分における酸化膜除去の作用を向上させて、バンプと電極との接合を低い温度域で効率よく行うことができるという効果を有し、半導体素子のバンプを基板の電極に接合した半導体装置の製造分野において有用である。
１ ボンディング装置
２ 素子供給部
４ ボンディング機構
６ 半導体素子
６ａ 機能面
７ 基板
７ａ 電極
８ バンプ
８ａ バンプ基部
８ｂ はんだ
９ 接着剤層
９ａ 活性化対象領域
９＊ 樹脂封止部
６０ 半導体装置

Claims (3)

  1. 外部接続用のバンプが形成された機能面に、フラックス成分を含有するフィルム状の接着剤層が前記バンプを覆った状態で設けられた接着剤層付きの半導体素子を準備する第１工程と、
    前記バンプが接合される電極を有する基板の上方に、前記バンプおよび前記電極が向かい合う状態で前記接着剤層付きの半導体素子を位置させる第２工程と、
    前記接着剤層を前記電極に押圧するとともに前記半導体素子に超音波振動を印加することにより前記バンプと前記電極に挟まれた部分の前記フラックス成分を活性化する第３工程と、
    さらに、前記半導体素子を前記基板に前記超音波振動を印加しながら押圧して前記バンプと前記電極の間から前記フラックス成分を押し出し、前記バンプと前記電極とを接触させる第４工程と、
    前記超音波振動の印加と前記押圧を継続して前記バンプを前記電極に接合する第５工程と、を含む、半導体装置の製造方法。
  2. 前記接着剤層は、樹脂からなる主剤と、熱可塑剤と、樹脂の硬化剤および硬化促進剤と、有機酸と、フィラーと、を含む、請求項１に記載の半導体装置の製造方法。
  3. 前記バンプもしくは前記電極の少なくとも一方の表面にはんだを有する、請求項１もしくは２のいずれかに記載の半導体装置の製造方法。
JP2017145077A 2017-07-27 2017-07-27 半導体装置の製造方法 Active JP6956313B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017145077A JP6956313B2 (ja) 2017-07-27 2017-07-27 半導体装置の製造方法
US16/040,617 US10636762B2 (en) 2017-07-27 2018-07-20 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017145077A JP6956313B2 (ja) 2017-07-27 2017-07-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019029426A true JP2019029426A (ja) 2019-02-21
JP6956313B2 JP6956313B2 (ja) 2021-11-02

Family

ID=65039142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017145077A Active JP6956313B2 (ja) 2017-07-27 2017-07-27 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10636762B2 (ja)
JP (1) JP6956313B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100805A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置の製造方法
JP2005026579A (ja) * 2003-07-04 2005-01-27 Fujitsu Ltd ハンダバンプ付き電子部品の実装方法およびこれに用いるフラックスフィル
JP2012079880A (ja) * 2010-09-30 2012-04-19 Sumitomo Bakelite Co Ltd 接着剤、多層回路基板、半導体用部品および半導体装置
JP2013227429A (ja) * 2012-04-25 2013-11-07 Shin-Etsu Chemical Co Ltd 接着剤組成物、並びにこれを用いた接着シート、半導体装置保護用材料、及び半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
WO2006043422A1 (ja) * 2004-10-19 2006-04-27 Nichia Corporation 半導体素子
JP6530242B2 (ja) * 2015-06-01 2019-06-12 日東電工株式会社 半導体裏面用フィルム及びその用途

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100805A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置の製造方法
JP2005026579A (ja) * 2003-07-04 2005-01-27 Fujitsu Ltd ハンダバンプ付き電子部品の実装方法およびこれに用いるフラックスフィル
JP2012079880A (ja) * 2010-09-30 2012-04-19 Sumitomo Bakelite Co Ltd 接着剤、多層回路基板、半導体用部品および半導体装置
JP2013227429A (ja) * 2012-04-25 2013-11-07 Shin-Etsu Chemical Co Ltd 接着剤組成物、並びにこれを用いた接着シート、半導体装置保護用材料、及び半導体装置

Also Published As

Publication number Publication date
US10636762B2 (en) 2020-04-28
JP6956313B2 (ja) 2021-11-02
US20190035762A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
JP2004006771A (ja) 半導体装置及びその製造方法並びに半導体装置の実装方法
TWI548012B (zh) 接合半導體元件的系統及方法
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JP2002158257A (ja) フリップチップボンディング方法
JP2004311709A (ja) 半導体装置の製造方法および半導体製造装置
JP2011243725A (ja) 半導体装置の製造方法
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
WO2006019670A2 (en) Vibratable die attachment tool
TWI259516B (en) Method of flip-chip mounting a semiconductor chip and mounting apparatus using the same
TWI443761B (zh) Manufacturing method for flip chip packaging
JPH10112478A (ja) ボールグリッドアレイ半導体装置及びその実装方法
JP6956313B2 (ja) 半導体装置の製造方法
JP2009259997A (ja) 電子部品モジュールの製造方法
JP4640380B2 (ja) 半導体装置の実装方法
JP2009010062A (ja) 電極接合ユニット、電極接合方法、及び電極接合構造体
JP4790587B2 (ja) ノーフローアンダーフィルによるフリップチップ実装方法
JP4289779B2 (ja) 半導体実装方法および半導体実装装置
JP2004253663A (ja) 半導体装置の製造方法、及び同製造方法に用いるチップボンディング装置
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JP2005183561A (ja) 半導体装置の製造方法
JP4043391B2 (ja) 電子部品の実装方法およびその実装装置
JP3996412B2 (ja) 電子部品実装方法
JPH08139138A (ja) 電子部品の接続方法
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
KR101464189B1 (ko) 헤비 와이어 본딩 방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210830