JP2019028714A - 車両用制御装置 - Google Patents

Abstract

【課題】ＲＡＭ及びＲＯＭ内の処理データの誤りを検出しても一度もリセットさせないことによって、誤り検出とリセットとの繰り返しを抑制し、システムの通常動作を継続させる技術を提供することを目的とする。【解決手段】ＲＡＭ及びＲＯＭ内の処理データに誤りを検出してもリセットを発行させないアドレス領域を、システム起動前にＲＯＭ内のリセット対象外アドレス格納部に保存し、システム起動以降、リセット発行部はそれらのアドレス領域については、誤り検出部から誤り検出に伴うリセット要求がある場合にもリセットを発行しない仕組みとする。【選択図】 図２

Description

本発明は、車両用制御装置に関する。

マイコンには、メモリ内の処理データに誤りを検出した場合に、マイコン内をリセットし再起動させる機能を有するものがある。

このような機能を使用する場合、メモリ内の処理データに誤りがある状況下においては、誤り検出とリセットが繰り返されることによってシステムの通常動作を継続できなくなるおそれがある。

また、メモリ内の処理データには、誤りを検出してもリセットさせずにシステムの通常動作を継続させたい種類のものが存在する場合がある。

特開２０１６−９９７９７号公報

特許文献１に記載の技術は、ＲＡＭ内の処理データの誤りを検出後に一度マイコン内をリセットし、再起動直後にリセット直前の誤り検出情報を元にＲＡＭ内のデータを書き換えることによって誤りを解消し、それ以降はリセットを発行させないようにしている。
このことによって、ＲＡＭ内の処理データの誤り検出とリセットとの繰り返しの抑制を行う技術である。

しかしながら、メモリ内の処理データには誤りを検出しても一度もリセットさせずにシステムの通常動作を継続させたい種類のものも存在し、また、その処理データはＲＡＭではなくＲＯＭに格納されており書き換えが不可能な場合も想定される。 そこで、本発明では、ＲＡＭ及びＲＯＭ内の処理データの誤りを検出しても一度もリセットさせないことによって、誤り検出とリセットとの繰り返しを抑制し、システムの通常動作を継続させる技術を提供することを目的とする。

上記課題を解決するために、ＲＡＭ及びＲＯＭ内の処理データに誤りを検出してもリセットを発行させないアドレス領域を、システム起動前にＲＯＭ内のリセット対象外アドレス格納部に保存し、システム起動以降、リセット発行部はそれらのアドレス領域については、誤り検出部から誤り検出に伴うリセット要求がある場合にもリセットを発行しない仕組みとする。

本発明によれば、ＲＡＭ及びＲＯＭ内の処理データについて、誤り検出後のリセットを一度も行わないことによって、誤り検出とリセットとの繰り返しを抑制し、システムの通常動作を継続させ車両用制御装置が動作不良となることを回避することができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

本発明の第１から第３の実施形態における車両用制御装置のシステム構成を示すブロック図 本発明の第１から第３の実施形態におけるマイコンの構成を示すブロック図 本発明の第１から第３の実施形態におけるＲＡＭまたはＲＯＭに格納されている処理データを示す図表 本発明の第１の実施形態におけるＲＯＭに格納されているリセット対象外アドレスを示す図表 本発明の第１から第３の実施形態におけるシステム起動前のＲＯＭへの書き込みのフローチャート 本発明の第１から第３の実施形態におけるＲＡＭまたはＲＯＭからの処理データ読出し時のフローチャート 本発明の第１から第３の実施形態におけるリセット要求がある場合のフローチャート 本発明の第２の実施形態におけるＲＯＭに格納されているリセット対象外アドレスを示す図表 本発明の第３の実施形態におけるＲＯＭに格納されているリセット対象外アドレスを示す図表

以下、本発明の実施の形態を図に基づき説明する。

以下に、本発明の第１の実施形態について説明する。

図１は、本発明の第１から第３の実施形態における車両用制御装置２のシステム構成例を示すブロック図である。

車載センサ１から各種のセンサ情報としてスイッチ入力、エンジン回転数、吸入空気量などを示す情報が、車両用制御装置２に入力される。

車両用制御装置２は、エンジン、トランスミッション、インバータなどを制御するために使用される装置であり、入力回路４、マイコン６、出力ドライバ５から構成されている。

入力回路４は、入力フィルタやＡＤコンバータなどから構成されており、デジタル入力信号やアナログ入力信号をマイコン６に入力できる信号レベルやデジタル値に変換することを行っている。

マイコン６は、入力回路４からの各種の入力信号を元に制御量を演算し、出力ドライバ５への出力信号を生成している。

出力ドライバ５は、マイコン６の出力信号に従いアクチュエータ３が駆動できる信号の形態への変換や電圧増幅をし、オンオフ出力、パルス出力、ＰＷＭ出力などを行っている。

アクチュエータ３は、ソレノイドバルブ、モータ、リレーなどの部品であり、燃料噴射装置や点火装置などを駆動させることを行っている。

図２は、本発明の第１から第３の実施形態におけるマイコン６の構成を示すブロック図である。

マイコン６は、リセット発行部７、論理部８、ＲＯＭ９、ＲＡＭ１０を有している。

リセット発行部７は、論理部８内の誤り検出部８ｄから誤り検出に伴うリセット要求がある場合に、ＲＯＭ９内のリセット対象外アドレス格納部９ａから取得したリセット対象外アドレスに起因するリセット要求でないと判断した場合には、マイコン内にリセットを発行する。ＲＯＭ９内のリセット対象外アドレス格納部９ａから取得したリセット対象外アドレスに起因するリセット要求であると判断した場合には、マイコン内にリセットを発行しない。

論理部８は、ＣＰＵ８ａ、データ処理部８ｂ、割り込みコントローラ８ｃ、誤り検出部８ｄを有している。

ＣＰＵ８ａは、ＲＯＭ９から動作プログラム９ｂを取得し実行する。

データ処理部８ｂは、入力回路４からの各種の入力信号や、ＲＡＭ１０内の処理データ１０ａ及びＲＯＭ９内の処理データ９ｃを元に制御量を演算し出力ドライバ５への出力信号を生成している。データ処理部８ｂは、ＲＡＭ１０内の処理データ１０ａ及びＲＯＭ９内の処理データ９ｃを読みだした際に、誤り検出部８ｄから１ビット誤り検出信号が出力された場合には、誤りを検出したデータに対して１ビット誤り訂正を行った後のデータを使用し処理を行う。また、誤り検出部８ｄから２ビット以上誤り検出信号が出力された場合には、そのアドレスからのデータを使用せずに、代わりにＲＯＭ９内のバックアップデータ９ｄからデータを読出し、処理を行う。

割り込みコントローラ８ｃは、誤り検出部８ｄからの割り込み要求がある場合には、他の割り込み要求との優先順位設定などに従いＣＰＵ８ａに対する割り込み信号を発行する。
割り込みコントローラ８ｃから割り込みが発行された場合には、ＣＰＵ８ａは実行している処理を一時中断してその割り込み要因に応じた処理を実行する。割り込み処理内では後述の誤り検出部８ｄ内に有する４つレジスタの値を参照し所望の処理を行う。その処理を終了後は、一時中断していた処理を再開し通常のプログロム実行に移行する。

誤り検出部８ｄは、データ処理部８ｂが読みだしたＲＡＭ１０内の処理データ１０ａ及びＲＯＭ９内の処理データ９ｃの誤り検出を行う。
誤りの検出には、ＥＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋ ａｎｄ Ｃｏｒｒｅｃｔ）機能を用いており、１ビット誤りと２ビット以上誤りを検出できる。

また、誤り検出部８ｄは、誤り検出フラグ１レジスタ８ｄ１、誤り検出フラグ２レジスタ８ｄ２、誤り検出アドレス１レジスタ８ｄ３、誤り検出アドレス２レジスタ８ｄ４を有する。
誤り検出フラグ１レジスタ８ｄ１は、１ビット誤りを検出した時にセットされる。
誤り検出フラグ２レジスタ８ｄ２は、２ビット以上誤りを検出した時にセットされる。
誤り検出アドレス１レジスタ８ｄ３は、１ビット誤りを検出したアドレス値に更新される。
誤り検出アドレス２レジスタ８ｄ４は、２ビット以上誤りを検出したアドレス値に更新される。

誤り検出部８ｄは、リセット発行部７に対してリセット要求を出力するか、割り込みコントローラ８ｃに対して割り込み要求を出力するか、マイコン６の出力信号である誤り検出出力信号１１を出力するかによって、誤りの検出を報告できる。 ＲＯＭ９は、リセット対象外アドレス格納部９ａ、動作プログラム９ｂ、処理データ９ｃ、バックアップデータ９ｄを有する。

リセット対象外アドレス格納部９ａは、誤り検出部８ｄによってＲＡＭ１０内の処理データ１０ａ及びＲＯＭ９内の処理データ９ｃに誤りが検出された場合に、リセットを発行させないアドレス領域を保存するためのエリアである。
リセット対象外アドレス格納部９ａへのリセット対象外アドレスの保存は、システム起動前に実施され、システム起動後はリセット発行部７によって参照される。
指定できるリセット対象外アドレス領域は、ＲＡＭ１０内の処理データ１０ａ及びＲＯＭ９内の処理データ９ｃの任意のアドレスである。
例えば、システム起動直後に実施される誤り検出機能の診断において、誤り注入を行うアドレスや、データ処理に用いられるハードウェア固有情報のアドレスを指定することによって、リセットを発行しないようにすることができる。

動作プログラム９ｂは、ＣＰＵ８ａによって取得し実行されるプログラムを保存する領域である。

処理データ９ｃは、システム起動前に各種のパラメータ値が保存される領域であり、システム起動後はデータ処理部８ｂによって読み出され誤り検出部８ｄによって誤り検出される。

バックアップデータ９ｄは、システム起動前にＲＯＭ９内のリセット対象外アドレス格納部９ａに保存されたアドレス領域のデータの代替データが保存されるバックアップ領域である。システム起動後はＲＡＭ１０内の処理データ１０ａ及びＲＯＭ９内の処理データ９ｃに誤りが検出された際に、データ処理部８ｂによって代わりのデータとして読み出され使用される。

ＲＡＭ１０は、処理データ１０ａを有している。

処理データ１０ａは、データ処理中のデータが保存される領域でありデータ処理部８ｂによって読み出され、その際に誤り検出部８ｄによって誤り検出される。

図３は、本発明の第１から第３の実施形態におけるＲＡＭ１０内の処理データ１０ａ及びＲＯＭ９内の処理データ９ｃを示す図表である。
図３に示すように、処理データが書き込まれる際に１つあるいは複数の処理データ毎に誤り訂正コードが付加され、データ処理部８ｂによる読み出し時に誤り検出部８ｄによる誤り検出とデータ処理部８ｂによる１ビット誤り訂正に使用される。

図４は、本発明の第１の実施形態におけるＲＯＭ９内のリセット対象外アドレス格納部９ａに格納されているリセット対象外アドレスを示す図表である。
誤り検出部８ｄによって、ＲＡＭ１０内の処理データ１０ａ及びＲＯＭ９内の処理データ９ｃに誤りが検出された場合に、リセットを発行させないアドレス領域のＳＴＡＲＴアドレスとＥＮＤアドレスをシステム起動前に保存する。

図５は、本発明の第１から第３の実施形態におけるシステム起動前のＲＯＭ９への書き込みのフローチャートである。

ステップＳ５０１：処理データ９ｃに書き込みを行う。

ステップＳ５０２：リセット対象外アドレスをリセット対象外アドレス格納部９ａに書き込む。

ステップＳ５０３：バックアップデータ９ｄに書き込みを行う。

ステップＳ５０４：動作プログラム９ｂに書き込みを行う。なお、本フローチャートで示した各データの書き込み順序は一例であり、ここに示す限りではない。

図６は、本発明の第１から第３の実施形態におけるＲＡＭ１０内の処理データ１０ａ及びＲＯＭ９内の処理データ９ｃの読出し時のフローチャートである。

ステップＳ６０１：データ処理部８ｂは、ＲＡＭ１０内の処理データ１０ａの読出し、またはＲＯＭ９内の処理データ９ｃの読出しを行う。

ステップＳ６０２：誤り検出部８ｄはステップＳ６０１において読みだしたデータの誤り検出を行う。
誤りが検出された場合にはステップＳ６０３の処理に移行し、誤りが検出されなかった場合にはステップＳ６０６の処理に移行する。

ステップＳ６０３：誤り検出部８ｄは、１ビット誤りを検出した場合、誤り検出フラグ１レジスタ８ｄ１をセットするとともに、誤り検出アドレス１レジスタ８ｄ３のアドレスを更新する。２ビット以上誤りを検出した場合、誤り検出フラグ２レジスタ８ｄ２をセットするとともに、誤り検出アドレス２レジスタ８ｄ４のアドレスを更新する。

ステップＳ６０４：誤り検出部８ｄによって検出された誤りが１ビット誤りの場合にはステップＳ６０５の処理に移行し、２ビット以上誤りの場合にはステップＳ６０７の処理に移行する。

ステップＳ６０５：データ処理部８ｂは１ビット誤りが検出されたデータに対して誤りの訂正を行う。

ステップＳ６０６：データ処理部８ｂはステップＳ６０１で読出したデータまたはステップＳ６０５において誤り訂正されたデータを用いてデータ処理を行うか、ステップＳ６０７の処理後のデータ処理を行う。

ステップＳ６０７：誤り検出部８ｄは、２ビット以上誤りを検出した場合に、リセット発行部７に対してリセット要求を出力するか、割り込みコントローラ８ｃに対して割り込み要求を出力するか、マイコン６の出力信号である誤り検出出力信号１１を出力することによって、２ビット以上誤りが検出されたことを報告する。

図７は、本発明の第１から第３の実施形態におけるリセット要求がある場合のフローチャートである。図６のステップＳ６０７において誤り検出部８ｄがリセット発行部７に対してリセット要求を出力した場合の、リセット発行部７とデータ処理部８ｂの動作を示している。

ステップＳ７０１：リセット発行部７は論理部８内の誤り検出部８ｄがリセット要求を出力した場合にはステップＳ７０２の処理に移行し、リセット要求を出力しなかった場合にはステップＳ７０１にてリセット要求が出力されるのを待つ。

ステップＳ７０２：リセット発行部７は、ＲＯＭ９内のリセット対象外アドレス格納部９ａから取得したリセット対象外アドレスに起因するリセット要求であると判断した場合には、ステップＳ７０３の処理に移行する。ＲＯＭ９内のリセット対象外アドレス格納部９ａから取得したリセット対象外アドレスに起因するリセット要求でないと判断した場合にはステップＳ７０４の処理に移行する。

ステップＳ７０３：データ処理部８ｂは、誤りを検出したデータの代わりに、バックアップデータ９ｄ領域に保存されたデータを使用してデータ処理を継続する。

ステップＳ７０４：リセット発行部７はマイコン内にリセットを発行する。
以上説明した本実施形態によれば、ＲＡＭ１０内の処理データ１０ａ及びＲＯＭ９内の処理データ９ｃ内の任意のアドレスについて、誤り検出後のリセットの発行を１度も行わないことによって、誤り検出とリセットとの繰り返しを抑制し、システムの通常動作を継続させ車両用制御装置の動作不良となることを回避することができる。

本実施例をまとめると以下のようになる。

ＲＡＭと、リセット対象外アドレス格納部を有するＲＯＭと、リセット発行部と、前記ＲＡＭ内及び前記ＲＯＭの処理データに誤りを検出する誤り検出部を備えた車両用制御装置において、前記ＲＯＭは前記リセット対象外アドレス格納部を有し、前記車両制御装置の起動以降に、前記リセットを発行させないアドレス領域に対して前記誤り検出部からの誤り検出に伴うリセット要求がある場合においても、
前記リセット発行部はリセットを発行しないことを特徴とする。
前記ＲＯＭ内に前記リセット対象外アドレス格納部に保存された前記アドレス領域のデータの代替データを保存するバックアップデータ領域と、データ処理部を有し、前記車両用制御装置の起動以降に、前記データ処理部は誤りを検出した前記ＲＡＭ及び前記ＲＯＭ内の処理データの代わりに、前記バックアップデータ領域に保存されたデータを使用してデータ処理を継続することを特徴とする。

前記誤り検出部が誤りを検出した場合には、前記誤り検出部は誤り検出フラグ１レジスタまたは誤り検出フラグ２レジスタをセットし、誤りを検出したアドレスを前記誤り検出アドレス１レジスタもしくは前記誤り検出アドレス２レジスタに保存することで、誤り検出情報を参照することを特徴とする。

前記誤り検出部は前記リセット発行部に対してリセット要求を出力するか、割り込みコントローラに対して割り込み要求を出力するか、マイコン出力である誤り検出出力信号を出力することによって誤りの検出を報告できることを特徴とする。

前記誤り検出部はＥＣＣ機能により、前記ＲＡＭ内及び前記ＲＯＭ内の処理データの誤りを検出することを特徴とする。

以下に、本発明の第２の実施形態について説明する。

図８は、本発明の第２の実施形態におけるＲＯＭ９内のリセット対象外アドレス格納部９ａに格納されているリセット対象外アドレスを示す図表である。
本発明の第１の実施形態との相違点は、図４に示すリセット対象外アドレス格納部９ａのリセット対象外アドレス毎に、ＲＯＭ９内のバックアップデータ９ｄを使用するかどうかの選択機能を追加したことである。

リセット対象外アドレス格納部９ａに格納されたリセット対象外アドレス領域が非常に多く、また広い場合には、ＲＯＭ９の容量によってはすべてのバックアップデータをバックアップデータ９ｄに用意することが困難となる可能性がある。
そこで、図８に示したバックアップデータ使用設定を未使用：０にした場合には、データ処理部８ｂは、ＲＡＭ１０内の処理データ１０ａ及びＲＯＭ９内の処理データ９ｃの代わりにＲＯＭ９内のバックアップデータ９ｄのデータを使用せずに、代わりにオール０やオール１などのデフォルト値のデータを使用し処理を行う。
デフォルト値のデータを使用した処理を行えるかどうかは、データの種類に依存しており、そのため、リセット対象外アドレス毎に、ＲＯＭ９内のバックアップデータ９ｄを使用するかどうかの選択機能が必要となる。
例えば、システム起動直後に実施される誤り検出機能の診断において、誤り注入対象となるデータの場合には誤り検出時のリセットの対象外として扱うが、その後のデータ処理に使用されることがないため、バックアップデータとして固定値を用意する必要はなくこの機能を使用できる。
以上説明した本実施形態によれば、ＲＯＭ９の使用容量を削減することができる。

以下に、本発明の第３の実施形態について説明する。

図９は、本発明の第３の実施形態におけるＲＯＭ９内のリセット対象外アドレス格納部９ａに格納されているリセット対象外アドレスを示す図表である。

本発明の第１の実施形態との相違点は、図４に示すリセット対象外アドレス格納部９ａのリセット対象外アドレス毎に誤り検出出力信号１１を使用するかどうかの選択機能を追加したことである。

誤り検出出力信号１１は、誤り検出部８ｄがＲＡＭ１０内の処理データ１０ａ及びＲＯＭ９内の処理データ９ｃの誤りを検出した際に誤り検出部８ｄによってマイコンの外に出力される。この信号を使用することによって、例えばエンジン用の車両用制御装置２であればエンジンへの燃料供給を制御する回路を停止させフューエルカットの処理を行う。
そのため、誤り検出出力信号１１をマイコンの外に出力することは、車両用制御装置２の動作に大きな影響を与えることになり、可能であれば出力することを回避しシステム全体の正常動作を継続させることが望ましい。

そこで、図９に示した誤り検出出力使用設定を未使用：０にした場合には、誤り検出部８ｄは誤り検出出力信号１１を出力しない機能が用いられる。
誤り検出出力信号１１を出力する必要があるかどうかは、データの種類に依存しており、そのため、リセット対象外アドレス毎に誤り検出出力信号１１を使用するかどうかの選択機能が必要となる。

例えば、データ処理に用いられるハードウェア固有情報の場合には誤り検出時のリセットの対象外として扱うが、上述したような車両用制御装置２の動作に大きな影響を与えるほど重要なものではなく、割り込みなどの他の手段でも誤り検出を報告できるためこの機能を使用できる。

以上説明した本実施形態によれば、誤り検出出力信号１１の不要な出力を抑制し車両用制御装置２の動作に大きな影響を与えることを回避し、システム全体の正常動作を継続させることができる。

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、上記の各構成、機能、処理部、処理手段などは、それらの一部または全部を、例えば集積回路で設計するなどによりハードウェアで実現してもよい。また、上記の各構成、機能などは、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。

１…車載センサ
２…車両用制御装置
３…アクチュエータ
４…入力回路
５…出力ドライバ
６…マイコン
７…リセット発行部
８…論理部
８ａ…ＣＰＵ
８ｂ…データ処理部
８ｃ…割り込みコントローラ
８ｄ…誤り検出部
８ｄ１…誤り検出フラグ１レジスタ
８ｄ２…誤り検出フラグ２レジスタ
８ｄ３…誤り検出アドレス１レジスタ
８ｄ４…誤り検出アドレス２レジスタ
９…ＲＯＭ
９ａ…リセット対象外アドレス格納部
９ｂ…動作ブログラム
９ｃ…ＲＯＭ内の処理データ
９ｄ…バックアップデータ
１０…ＲＡＭ
１０ａ…ＲＡＭ内の処理データ
１１…誤り検出出力信号

Claims (5)

1. ＲＡＭと、
   ＲＯＭと、リセット発行部と、前記ＲＡＭ内及び前記ＲＯＭの処理データに誤りを検出する誤り検出部を備えた車両用制御装置において、
   前記ＲＯＭはリセット対象外アドレス格納部を有し、
   前記車両制御装置の起動以降に、前記リセット対象外アドレス格納部に保存されたアドレス領域に対して前記誤り検出部からの誤り検出に伴うリセット要求がある場合においても、
   前記リセット発行部はリセットを発行しないことを特徴とする車両用制御装置。
2. 請求項１に記載の車両制御装置において、
   前記ＲＯＭ内に前記リセット対象外アドレス格納部に保存された前記アドレス領域のデータの代替データを保存するバックアップデータ領域と、データ処理部を有し、
   前記車両用制御装置の起動以降に、前記データ処理部は誤りを検出した前記ＲＡＭ及び前記ＲＯＭ内の処理データの代わりに、前記バックアップデータ領域に保存されたデータを使用してデータ処理を継続することを特徴とする車両用制御装置。
3. 請求項１に記載の車両用制御装置において、
   前記誤り検出部が誤りを検出した場合には、前記誤り検出部は誤り検出フラグ１レジスタまたは誤り検出フラグ２レジスタをセットし、
   誤りを検出したアドレスを前記誤り検出アドレス１レジスタもしくは前記誤り検出アドレス２レジスタに保存することで、誤り検出情報を参照することを特徴とする車両用制御装置。
4. 請求項１に記載の車両用制御装置において、
   前記誤り検出部は前記リセット発行部に対してリセット要求を出力するか、割り込みコントローラに対して割り込み要求を出力するか、マイコン出力である誤り検出出力信号を出力することによって誤りの検出を報告できることを特徴とする車両制御装置。
5. 請求項１から４のいずれか一項に記載の車両用制御装置において、
   前記誤り検出部はＥＣＣ機能により、前記ＲＡＭ内及び前記ＲＯＭ内の処理データの誤りを検出することを特徴とする車両用制御装置。

Images