JP2019015902A - 表示装置の製造方法、及び表示装置 - Google Patents
表示装置の製造方法、及び表示装置 Download PDFInfo
- Publication number
- JP2019015902A JP2019015902A JP2017134549A JP2017134549A JP2019015902A JP 2019015902 A JP2019015902 A JP 2019015902A JP 2017134549 A JP2017134549 A JP 2017134549A JP 2017134549 A JP2017134549 A JP 2017134549A JP 2019015902 A JP2019015902 A JP 2019015902A
- Authority
- JP
- Japan
- Prior art keywords
- connection line
- terminals
- display panel
- line
- planned cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 7
- 238000005520 cutting process Methods 0.000 claims description 75
- 239000002245 particle Substances 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/0259—Electrostatic discharge [ESD] protection
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/22—Antistatic materials or arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10128—Display
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】切断予定線の両脇に端子が並んだマザーパネルでも電気的に分離することが可能な表示装置の製造方法を提供する。
【解決手段】マザーパネルは、第2表示パネル領域と隣接する第1表示パネル領域の縁部で前記切断予定線に沿って並んだ複数の第1端子21と、前記第1表示パネル領域と隣接する前記第2表示パネル領域の縁部で前記切断予定線に沿って並んだ複数の第2端子22と、前記切断予定線9を第1横断位置で横断し、前記複数の第1端子の1つと前記複数の第2端子の1つとを電気的に接続する第1接続線と、前記切断予定線を前記第1横断位置と離れた第2横断位置で横断し、前記複数の第1端子の前記1つと前記複数の第2端子の前記1つの隣の1つとを電気的に接続する第2接続線と、を含む。
【選択図】図3
【解決手段】マザーパネルは、第2表示パネル領域と隣接する第1表示パネル領域の縁部で前記切断予定線に沿って並んだ複数の第1端子21と、前記第1表示パネル領域と隣接する前記第2表示パネル領域の縁部で前記切断予定線に沿って並んだ複数の第2端子22と、前記切断予定線9を第1横断位置で横断し、前記複数の第1端子の1つと前記複数の第2端子の1つとを電気的に接続する第1接続線と、前記切断予定線を前記第1横断位置と離れた第2横断位置で横断し、前記複数の第1端子の前記1つと前記複数の第2端子の前記1つの隣の1つとを電気的に接続する第2接続線と、を含む。
【選択図】図3
Description
本発明は、表示装置の製造方法、及び表示装置に関する。
表示パネルの縁部には、外部から信号を入力するための複数の端子が設けられている。これらの端子は、製造時に静電気放電(ESD)を防ぐためのショートリングによって同電位にされる。
ところで、表示パネルとして切り出される複数の表示パネル領域を含むマザーパネルでは、切断予定線の両脇に端子が設けられることがある。例えば上下2つの縁部に端子を振り分けた分割駆動の表示パネルのマザーパネルで、そのように設けられる。
しかしながら、切断予定線の両脇に端子が並んだマザーパネルには、従来のショートリングを適用することができない。すなわち、従来のショートリングでは、マザーパネルを切断予定線で切断しても、切り離される2つの表示パネルの一方において端子を互いに電気的に分離することができない。
本発明は、上記課題に鑑みてなされたものであって、その目的は、切断予定線の両脇に端子が並んだマザーパネルであっても、それらの端子を電気的に接続し、且つ切断に伴って電気的に分離することが可能な表示装置の製造方法、及び表示装置を提供することにある。
上記課題を解決するため、本発明の表示装置の製造方法は、切断予定線を挟んで隣接する第1表示パネル領域と第2表示パネル領域とを含むマザーパネルを用意する工程と、前記マザーパネルを前記切断予定線で切断する工程と、を含む。前記マザーパネルは、前記第2表示パネル領域と隣接する前記第1表示パネル領域の縁部で前記切断予定線に沿って並んだ複数の第1端子と、前記第1表示パネル領域と隣接する前記第2表示パネル領域の縁部で前記切断予定線に沿って並んだ複数の第2端子と、前記切断予定線を第1横断位置で横断し、前記複数の第1端子の1つと前記複数の第2端子の1つとを電気的に接続する第1接続線と、前記切断予定線を前記第1横断位置と離れた第2横断位置で横断し、前記複数の第1端子の前記1つと前記複数の第2端子の前記1つの隣の1つとを電気的に接続する第2接続線と、を含む。
また、本発明の表示装置は、表示パネルの縁部で端面に沿って並んだ複数の第1端子と、前記複数の第1端子の1つと電気的に接続され、前記端面まで延び、第1出現位置で前記端面に出現する第1接続線と、前記複数の第1端子の前記1つと電気的に接続され、前記端面まで延び、前記第1出現位置と離れた第2出現位置で前記端面に出現する第2接続線と、を含む。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実施の形態に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
さらに、本発明の実施形態の詳細な説明において、ある構成物と他の構成物の位置関係を規定する際、「上に」「下に」とは、ある構成物の直上あるいは直下に位置する場合のみでなく、特に断りの無い限りは、間にさらに他の構成物を介在する場合を含むものとする。
以下の説明では、表示装置の例として、有機発光ダイオードを表示素子として含む有機EL表示装置を挙げる。
図1は、マザーパネル100を示す平面図である。図2は、マザーパネル100に含まれる2つの表示パネル領域1A,1Bの拡大図である。マザーパネル100は、パネル用意工程によって用意される。パネル用意工程では、例えばガラス、又はポリイミド等の可撓性がある樹脂からなる透明基板上に絶縁膜及び導体層などが積層される。
図1に示すように、マザーパネル100は複数の表示パネル領域1を含んでいる。表示パネル領域1は、マザーパネル100から切り出されることにより表示パネルとなる領域である。表示パネル領域1は2次元状に配列しており、切断予定線9を挟んで隣接している。すなわち、表示パネル領域1は切断予定線9によって区画されている。
切断予定線9は、マザーパネル100に実在する線ではなく、パネル切断工程において切断されることが予定される想像線である。
図2に示すように、マザーパネル100に含まれる各々の表示パネル領域1は、表示領域10と、それを囲む4つの縁部13,15,17,19とを備えている。表示領域10は、例えば赤、緑及び青からなる複数色の単位画素(サブピクセル)を組み合わせてフルカラーの画素を形成し、フルカラーの画像を表示するようになっている。
以下の説明では、表示領域10に対して縁部13が位置する方向を下方向、表示領域10に対して縁部15が位置する方向を上方向、表示領域10に対して縁部17が位置する方向を左方向、表示領域10に対して縁部19が位置する方向を右方向という。
マザーパネル100では、複数の表示パネル領域1が上下方向と左右方向とにそれぞれ配列している。図2は、マザーパネル100に含まれる複数の表示パネル領域1のうち、上下方向に並ぶ2つの表示パネル領域1A,1Bのみを拡大して示している。表示パネル領域1Aは第1表示パネル領域の例であり、表示パネル領域1B第2表示パネル領域の例である。
表示パネル領域1A,1Bは、切断予定線9を挟んで上下方向に隣接している。具体的には、表示パネル領域1Aの下側の縁部13と表示パネル領域1Bの上側の縁部15とが切断予定線9を挟んで隣接している。
表示パネル領域1A,1Bは、下側の縁部13に切断予定線9に沿って並んだ複数の端子21(以下、第1端子21ともいう)を有しており、上側の縁部15に切断予定線9に沿って並んだ複数の端子22(以下、第2端子22ともいう)を有している。端子21,22には、パネル切断工程後のFPC接続工程においてFPC(フレキシブルプリント基板)が接続される。
すなわち、本実施形態では、上下2つの縁部13,15に端子21,22を振り分けた分割駆動の表示パネルが採用されている。下側の縁部13に設けられた表示領域10の下半分を駆動するための第1端子21と、上側の縁部15に設けられた表示領域10の上半分を駆動するための第2端子22とを使用し、表示領域10の下半分と上半分とを同時に書込むことで、高解像度の画面であっても画素の書込み時間を確保することを可能としている。
このため、本実施形態のマザーパネル100では、切断予定線9の両脇に端子21,22が並んでいる。すなわち、切断予定線9の上方に表示パネル領域1Aの第1端子21が並んでおり、切断予定線9の下方に表示パネル領域1Bの第2端子22が並んでいる。
以下に説明するように、本実施形態では、マザーパネル100の状態においてはこれらの端子21,22を電気的に接続し、マザーパネル100の切断に伴ってこれらの端子21,22を電気的に分離するためのショートリング3が設けられている。
まず、第1例に係るショートリング3Aについて説明する。図3は、切断予定線9近傍を拡大した、ショートリング3Aの回路図である。図4は、図3に示す表示パネル領域1Aを切り出した表示パネル1Zの縁部13にFPC7を取り付けた状態を示す図である。図5は、図4に示すV−V線で切断したときの断面図である。図6は、図4に示すVI−VI線で切断したときの断面図である。
表示パネル領域1Aの第1端子21は切断予定線9から上方に離れており、表示パネル領域1Bの第2端子22は切断予定線9から下方に離れている。ショートリング3Aは、第1端子21と第2端子22との間の領域で切断予定線9を繰り返し横断するように設けられている。
ショートリング3Aは、第1端子21の1つと第2端子22の1つとを電気的に接続する第1接続線313と、第1端子21の当該1つと第2端子22の当該1つの隣の1つとを電気的に接続する第2接続線32と、を含む組を最小単位として、当該組を繰り返し含んでいる。
第1接続線31は、切断予定線9を横断し、第1端子21とそれに最も近い第2端子22とを電気的に接続している。具体的には、第1接続線31は、対向する第1端子21と第2端子22とを電気的に接続している。第1接続線31は、対向する第1端子21と第2端子22との間で上下方向に延びており、第1接続線31が切断予定線9を横断する横断位置は、対向する第1端子21と第2端子22との間に位置している。第1接続線31の各端は、対向する第1端子21と第2端子22とにそれぞれ物理的に接続されており、これにより、対向する第1端子21と第2端子22とが第1接続線31を介して電気的に接続されている。
第2接続線32は、切断予定線9を横断し、第1端子21とそれに最も近い第2端子22の隣の第2端子22とを電気的に接続している。具体的には、第2接続線32は、第1端子21とそれに対向する第2端子22の隣の第2端子22とを電気的に接続している。第2接続線32が切断予定線9を横断する横断位置は、第1接続線31が切断予定線9を横断する横断位置から左右方向に離れている。第2接続線32の各端は、第1接続線31とその隣の第1接続線31とにそれぞれ物理的に接続されており、これにより、第1端子21とそれに対向する第2端子22の隣の第2端子22とが第2接続線32を介して電気的に接続されている。
第2接続線32は、蛇行しながら左右方向に延び、すなわち上下方向に往復しながら左右方向に延びて、切断予定線9を複数回横断している。本例では、第2接続線32は矩形波状に形成されている。第2接続線32が切断予定線9を横断する横断位置は複数個存在し、互いに左右方向に離れている。具体的には、第2接続線32は、切断予定線9を3以上の奇数回横断している。このため、第2接続線32の両端は、切断予定線9に対して互いに逆側に位置している。これに限らず、第2接続線32は、切断予定線9を1回のみ横断してもよいし、偶数回横断してもよい。
第2接続線32は、切断予定線9から上方への振幅と下方への振幅とが互いに等しくなるように設けられている。すなわち、第2接続線32は、上側の頂部と下側の頂部との中間を切断予定線9が通るように設けられている。本例において第2接続線32の頂部は、矩形波状に形成された第2接続線32のうちの左右方向に延びる線分である。第2接続線32の上側の頂部は切断予定線9よりも第1端子21に近く、第2接続線32の下側の頂部は切断予定線9よりも第2端子22に近い。第2接続線32は、頂部において第1接続線31に接続されている。
図4乃至図6に示すように、パネル切断工程においてマザーパネル100から切り出された表示パネル1Zの下側の縁部13に設けられた第1端子21には、FPC接続工程においてFPC7が接続される。上側の縁部15に設けられた第2端子22にも、同様にFPC(不図示)が接続される。
FPC7は、樹脂基材73の一方の面に端子71を有している。表示パネル1Zに設けられた第1端子21とFPC7に設けられた端子71とは層厚方向に対向し、異方性導電膜8を介して接続される。異方性導電膜8は、樹脂膜81中に複数の導電粒子83を含んでおり、面内方向に絶縁性を発揮する一方で層厚方向に導電性を発揮する。異方性導電膜8は、表示パネル1Zの外縁よりも外側にはみ出し、表示パネル1Zの端面14の一部を覆う(図6を参照)。
表示パネル1Zの下側の縁部13には端面14に沿って複数の第1端子21が並んでいる。第1端子21と端面14との間の領域には、切断されたショートリング3A(図3を参照)の一部が残っている。
具体的には、第1端子21と端面14との間の領域には、第1端子21に電気的に接続された第1及び第2接続線313,322と、第1端子21に電気的に接続されていない非接続線324とが設けられている。このうち、第1接続線313は、図3に示すショートリング3Aの第1接続線31が切断されたことによりできたものであり、第2接続線322及び非接続線324は、図3に示すショートリング3Aの第2接続線32が切断されたことによりできたものである。
第1接続線313は、端面14まで延び、端面14に出現している。第1接続線313は一直線に延び、一端が第1端子21に物理的に接続されている。第2接続線322も、端面14まで延び、端面14に出現している。第2接続線322はL字状に折れ曲がり、一端が第1接続線313に物理的に接続されている。第1接続線313が端面14に出現する出現位置と、第2接続線322が端面14に出現する出現位置とは、左右方向に互いに離れている。
非接続線324は、第1端子21と端面14との間で折り返され、両端が端面14に出現している。非接続線324は角括弧状に折り返されている。第1接続線313とその隣の第1接続線313との間には、複数の非接続線324が並んでいる。非接続線324の各端が端面14に出現する出現位置は、左右方向に互いに離れている。
上述したようにマザーパネル100において第2接続線32を波状にし、第2接続線32が切断予定線9を複数回横断するように形成することで(図3を参照)、切り出された表示パネル1Zにおいて第1端子21に電気的に接続された第2接続線322の左右方向(端面14に沿った方向)の広がりを抑制することが可能である。
すなわち、FPC7の端子71がずれて配置された場合であっても、端面14に出現する第2接続線322と、隣の第1端子21に接続されるべきFPC7の端子71とが導電粒子83を介して短絡することを抑制することが可能である。第2接続線322は、第1端子21の左右方向の幅の内側に収まっていることが好ましい。
第2接続線322と非接続線324との間隔、第1接続線313と非接続線324との間隔、又は非接続線324と隣の非接続線324との間隔、特には端面14における各線の間隔(すなわち、マザーパネル100において第2接続線32が切断予定線9を横断する間隔)は、異方性導電膜8に含まれる導電粒子83の平均粒径の2倍よりも大きいことが好ましい。
すなわち、各線の間隔が狭過ぎる場合、絶縁膜43,45を破った導電粒子83が隣り合う線同士を短絡したり、端面14まで回り込んだ導電粒子83が端面14に出現した隣り合う線同士を短絡するおそれがある。そのような短絡は、導電粒子83が2つ連なって起こることも想定される。このため、各線の間隔を導電粒子83の平均粒径の2倍よりも大きくすることが好ましい。
第1接続線313、第2接続線322及び非接続線324(すなわち、マザーパネル100における第1接続線31及び第2接続線32)は、第1端子21下の絶縁膜43下に形成されている。具体的には、基板41上に第1接続線313、第2接続線322及び非接続線324が形成され、これらの線を絶縁膜43が覆い、第1端子21が形成され、第1端子21を絶縁膜45が覆っている。
第1端子21は、絶縁膜43に形成されたスルーホールを通じて第1接続線313に接続されている。また、第1端子21は、絶縁膜45に形成された開口によって表面に露出している。第1接続線313、第2接続線322及び非接続線324は、例えばポリシリコン等の半導体で形成される。これらは、例えば表示領域10に設けられるTFT(薄膜トランジスタ)の半導体層と同時に形成される。
なお、積層構造はこれに限らず、例えば基板41と絶縁膜43との間、絶縁膜43と絶縁膜45との間、又は絶縁膜45上に他の絶縁膜が設けられてもよい。
次に、第2例に係るショートリング3Bについて説明する。図7は、切断予定線9近傍を拡大した、ショートリング3Bの回路図である。図8は、図7に示す表示パネル領域1Aを切り出した表示パネル1Zの縁部13にFPC7を取り付けた状態を示す図である。
図7に示すように、本例に係るショートリング3Bでは、第2接続線32が三角波状に形成されている。すなわち、第2接続線32は、左下から右上に斜めに延びる線分と、左上から右下に斜めに延びる線分とが組み合わされてできている。本例において第2接続線32の頂部は、三角波状に形成された第2接続線32のうちの2種類の斜めに延びる線分が突き当たる角である(以下、山部ともいう)。
図8に示すように、表示パネル1Zの第1端子21と端面14との間の領域には、切断されたショートリング3Bの一部が残っている。具体的には、第2接続線322は、第1接続線313から斜めに延びて端面14に出現している。非接続線324は、V字状に折り返されて、両端が端面14に出現している。端面14における各線の間隔は、上述したように導電粒子83の平均粒径の2倍よりも大きいことが好ましい。
本例のようにマザーパネル100において第2接続線32を三角波状に形成することにより、切り出された表示パネル1Zにおいて端面14から離れるほど、第2接続線322と非接続線324との間隔、第1接続線313と非接続線324との間隔、又は非接続線324と隣の非接続線324との間隔が広がるので、導電粒子83が絶縁膜43,45を破って隣り合う線同士を短絡することを抑制することが可能である。
図9は、変形例に係るショートリング3Cを示す回路図である。パネル切断工程では切断予定線9を目標としてマザーパネル100を切断するが、9A又は9Bのように実際に切断される位置が切断予定線9からずれることがある。その場合、上記第2例に係るショートリング3Bでは端面14における各線の間隔が所望の値よりも狭まることがある。
そこで、本例に係るショートリング3Cでは、三角波状の第2接続線32に、上側に他の山部よりも張り出した第1山部326と、下側に他の山部よりも張り出した第2山部328とを設けている。これにより、実際に切断される位置が切断予定線9からずれても各線の間隔を何れかの位置で確保するようにしている。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、種々の変形実施が当業者にとって可能であるのはもちろんである。
例えば、図10に示すショートリング3Dのように、第2接続線32を斜め方向に一直線に形成し、切断予定線9を1回のみ横断するようにしてもよい。また、図11に示すように端子21,22を千鳥状に配置してもよいし、第1接続線31も第2接続線32と同様に波状に形成してもよい。
本実施形態においては、開示例として有機EL表示装置の場合を例示したが、その他の適用例として、液晶表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能であることは言うまでもない。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
1,1A,1B 表示パネル領域、1Z 表示パネル、10 表示領域、13,15,17,19 縁部、14 端面、21 第1端子、22 第2端子、31,313 第1接続線、32,322 第2接続線、324 非接続線、326 第1山部、327 第2山部、41 基板、43,45 絶縁膜、7 FPC(フレキシブルプリント基板)、71 端子、73 樹脂基材、8 異方性導電膜、81 樹脂膜、83 導電粒子、9 切断予定線、100 マザーパネル。
Claims (14)
- 切断予定線を挟んで隣接する第1表示パネル領域と第2表示パネル領域とを含むマザーパネルであって、
前記第2表示パネル領域と隣接する前記第1表示パネル領域の縁部で前記切断予定線に沿って並んだ複数の第1端子と、
前記第1表示パネル領域と隣接する前記第2表示パネル領域の縁部で前記切断予定線に沿って並んだ複数の第2端子と、
前記切断予定線を第1横断位置で横断し、前記複数の第1端子の1つと前記複数の第2端子の1つとを電気的に接続する第1接続線と、
前記切断予定線を前記第1横断位置と離れた第2横断位置で横断し、前記複数の第1端子の前記1つと前記複数の第2端子の前記1つの隣の1つとを電気的に接続する第2接続線と、
を含むマザーパネルを用意する工程と、
前記マザーパネルを前記切断予定線で切断する工程と、
を含む、表示装置の製造方法。 - 前記第2接続線は、前記切断予定線を複数回横断する、
請求項1に記載の表示装置の製造方法。 - 前記第2接続線は、前記切断予定線を3以上の奇数回横断する、
請求項1に記載の表示装置の製造方法。 - 前記第2接続線は、矩形波状に形成される、
請求項2又は3に記載の表示装置の製造方法。 - 前記第2接続線は、三角波状に形成される、
請求項2又は3に記載の表示装置の製造方法。 - 前記第2接続線は、前記第1端子側に他の山部よりも張り出した第1山部と、前記第2端子側に他の山部よりも張り出した第2山部とを含む、
請求項5に記載の表示装置の製造方法。 - 樹脂膜中に導電粒子を含んだ異方性導電膜を介して前記複数の第1端子にフレキシブルプリント基板を接続する工程をさらに含み、
前記第2接続線の前記切断予定線を横断する間隔は、前記導電粒子の平均粒径の2倍よりも大きい、
請求項2又は3に記載の表示装置の製造方法。 - 前記マザーパネルは、前記第1表示パネル領域に対して前記第2表示パネル領域とは逆側で前記第1表示パネル領域と他の切断予定線を挟んで隣接する第3表示パネル領域をさらに含み、
前記マザーパネルは、
前記第3表示パネル領域と隣接する前記第1表示パネル領域の縁部で前記他の切断予定線に沿って並んだ複数の第3端子と、
前記第1表示パネル領域と隣接する前記第3表示パネル領域の縁部で前記他の切断予定線に沿って並んだ複数の第4端子と、
前記他の切断予定線を第3横断位置で横断し、前記複数の第3端子の1つと前記複数の第4端子の1つとを電気的に接続する第3接続線と、
前記他の切断予定線を前記第3横断位置と離れた第4横断位置で横断し、前記複数の第3端子の前記1つと前記複数の第4端子の前記1つの隣の1つとを電気的に接続する第4接続線と、
をさらに含む、
請求項1に記載の表示装置の製造方法。 - 前記第1接続線は前記第1端子及び前記第2端子に接続され、前記第2接続線は前記第1接続線に接続される、
請求項1に記載の表示装置の製造方法。 - 前記第1端子及び前記第2端子は、前記第1接続線及び前記第2接続線を覆う絶縁膜上に形成される、
請求項1に記載の表示装置の製造方法。 - 前記第1接続線及び前記第2接続線は、半導体で形成される、
請求項1に記載の表示装置の製造方法。 - 表示パネルの縁部で端面に沿って並んだ複数の第1端子と、
前記複数の第1端子の1つと電気的に接続され、前記端面まで延び、第1出現位置で前記端面に出現する第1接続線と、
前記複数の第1端子の前記1つと電気的に接続され、前記端面まで延び、前記第1出現位置と離れた第2出現位置で前記端面に出現する第2接続線と、
を含む表示装置。 - 前記複数の第1端子に電気的に接続されず、前記複数の第1端子と前記端面との間で折り返され、両端が前記端面に出現する非接続線をさらに含む、
請求項12に記載の表示装置。 - 前記表示パネルの前記縁部とは逆側の縁部で端面に沿って並んだ複数の第2端子と、
前記複数の第2端子の1つと電気的に接続され、当該端面まで延び、第3出現位置で当該端面に出現する第3接続線と、
前記複数の第2端子の前記1つと電気的に接続され、当該端面まで延び、前記第3出現位置と離れた第4出現位置で当該端面に出現する第4接続線と、
をさらに含む、請求項12に記載の表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017134549A JP2019015902A (ja) | 2017-07-10 | 2017-07-10 | 表示装置の製造方法、及び表示装置 |
PCT/JP2018/014428 WO2019012757A1 (ja) | 2017-07-10 | 2018-04-04 | 表示装置の製造方法、及び表示装置 |
US16/738,017 US20200142240A1 (en) | 2017-07-10 | 2020-01-09 | Method of manufacturing display device and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017134549A JP2019015902A (ja) | 2017-07-10 | 2017-07-10 | 表示装置の製造方法、及び表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019015902A true JP2019015902A (ja) | 2019-01-31 |
Family
ID=65002501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017134549A Pending JP2019015902A (ja) | 2017-07-10 | 2017-07-10 | 表示装置の製造方法、及び表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20200142240A1 (ja) |
JP (1) | JP2019015902A (ja) |
WO (1) | WO2019012757A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200142240A1 (en) * | 2017-07-10 | 2020-05-07 | Japan Display Inc. | Method of manufacturing display device and display device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115483229A (zh) * | 2022-09-28 | 2022-12-16 | 厦门天马显示科技有限公司 | 一种显示面板和显示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129325A (ja) * | 1989-10-13 | 1991-06-03 | Sony Corp | 薄膜集積回路の製法 |
KR0139373B1 (ko) * | 1994-10-06 | 1998-06-15 | 김광호 | 액정표시소자의 정전기 방지 회로 |
JP2005352419A (ja) * | 2004-06-14 | 2005-12-22 | Sharp Corp | デバイス基板の製造方法、デバイス基板およびマザー基板 |
US8183755B2 (en) * | 2008-06-12 | 2012-05-22 | Samsung Mobile Display Co., Ltd. | Flat panel display apparatus and method of manufacturing the same |
JP4911169B2 (ja) * | 2008-12-25 | 2012-04-04 | 三菱電機株式会社 | アレイ基板及び表示装置 |
US10128171B1 (en) * | 2016-03-25 | 2018-11-13 | Marvell International Ltd. | Leadframe with improved half-etch layout to reduce defects caused during singulation |
JP2019015902A (ja) * | 2017-07-10 | 2019-01-31 | 株式会社ジャパンディスプレイ | 表示装置の製造方法、及び表示装置 |
-
2017
- 2017-07-10 JP JP2017134549A patent/JP2019015902A/ja active Pending
-
2018
- 2018-04-04 WO PCT/JP2018/014428 patent/WO2019012757A1/ja active Application Filing
-
2020
- 2020-01-09 US US16/738,017 patent/US20200142240A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200142240A1 (en) * | 2017-07-10 | 2020-05-07 | Japan Display Inc. | Method of manufacturing display device and display device |
Also Published As
Publication number | Publication date |
---|---|
US20200142240A1 (en) | 2020-05-07 |
WO2019012757A1 (ja) | 2019-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11550190B2 (en) | Display device comprising a first slit separating first and second common electrodes and overlapping first and second metal lines | |
CN103383512B (zh) | 液晶显示装置及其制造方法 | |
KR102330882B1 (ko) | 표시 장치 | |
KR102529828B1 (ko) | 표시장치 및 다면 표시장치 | |
CN106324927A (zh) | 显示装置 | |
KR102167715B1 (ko) | 표시 장치 | |
KR101905027B1 (ko) | 표시장치 및 다면 표시장치 | |
CN107957645A (zh) | 显示面板与其制作方法 | |
US20180063970A1 (en) | Display device | |
JP2012108464A5 (ja) | 電気光学装置、電子機器、及び電気光学装置用基板 | |
US11181794B2 (en) | Display device and display panel thereof, and manufacturing method for display device | |
US9274385B2 (en) | Pixel structures having a scan line passes through the edges of a first-pixel row and through an area of a second sub-pixel row | |
TWI676849B (zh) | 顯示裝置 | |
KR20150133934A (ko) | 표시 장치 | |
JP6393529B2 (ja) | 液晶表示装置 | |
US20200142240A1 (en) | Method of manufacturing display device and display device | |
JP2006234918A (ja) | 表示装置 | |
JP6462479B2 (ja) | 多分割駆動ディスプレイ及び表示装置 | |
JP6462478B2 (ja) | 多分割駆動ディスプレイ及び表示装置 | |
CN102809866B (zh) | 一种液晶透镜及制作方法、显示装置 | |
CN104570527A (zh) | 阵列基板及显示面板 | |
US11410596B2 (en) | Display device preventing a flow of static electricity | |
TW202022444A (zh) | 顯示裝置 | |
CN109148485A (zh) | 阵列基板及其制作方法和显示装置 | |
US11327379B2 (en) | Display device and display panel thereof, and manufacturing method for display device |