JP2019009989A

JP2019009989A - 電源装置

Info

Publication number: JP2019009989A
Application number: JP2018116962A
Authority: JP
Inventors: 丸本　共治; Tomoji Marumoto; 共治丸本; 明幸小松; Akiyuki Komatsu
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2017-06-22
Filing date: 2018-06-20
Publication date: 2019-01-17
Anticipated expiration: 2038-06-20
Also published as: JP7075829B2

Abstract

【課題】突入電流の抑制と効率の改善を図ることのできる電源装置を提供する。【解決手段】電源装置１０１は、交流入力電源AC1に対してスイッチSW14（例えばスイッチ素子SW14a,SW14b）とコイルL4を直列に設けるとともに、コイルL4の両端間に設けられた第１整流器BD13（例えばダイオードブリッジ）で昇圧整流を行い、出力平滑コンデンサC7の端子間電圧を充電することで出力電力を得る。なお、電源装置１０１では、電流抑制素子Ireset21と第２整流器D25を含む予備充電回路をさらに設けて、交流入力電源AC1の一端から予備充電回路を経由して出力平滑コンデンサC7に予備充電を行うとよい。また、電源装置１０１は、スイッチSW14の端子間電圧Vdがゼロとなるタイミング、または、所定値にクランプされているタイミングで、スイッチSW14をオンするようにスイッチング制御を行う制御回路CTRL91をさらに有するとよい。【選択図】図１２

Description

本明細書中に開示されている発明は、電源装置に関する。

商用交流電源を入力とする電源装置には、入力電流波形と入力電圧波形との位相差を無くす為の力率改善回路が一般的に用いられている。

従来のこの種の回路においては、商用交流電源の入力電圧に比例した入力電流を昇圧整流するために、入力電圧を第１整流器と入力平滑コンデンサで整流した後、スイッチ素子とコイルによって電流を流し、スイッチオフ時に生じるコイルの励磁電流を出力端に繋がる別の第２整流器で昇圧整流する構成となっている。

なお、上記に関連する従来技術の一例としては、特許文献１及び特許文献２を挙げることができる。

特開２０１２−１８２９６８号公報特開２０１６−０４６０４５号公報

従来の回路の場合、電源投入時に入力平滑コンデンサまたは第１整流器に流れる突入電流が大きいという課題、商用交流電源の定格電圧が低い場合に入力平滑コンデンサへの供給電流が大きくなり、第１整流器の発熱が大きくなって電力効率が低下するという課題、更には、商用交流電源の定格電圧が高い場合にスイッチング素子のドレイン電圧を共振制御してもスイッチ素子の端子間電圧がゼロにならず、ゼロ電圧スイッチングができない為に電力効率が低下するという課題があった。

図１に力率改善機能（いわゆるＰＦＣ［Power Factor Correction］機能）を備えた従来の電源装置１００を示す。図１に示す電源装置１００の回路構成と動作を以下に示す。

図１の電源装置１００において、AC1は交流入力電源、BD2はダイオードブリッジ構成の整流器、C3は入力平滑コンデンサ、L4はコイル、D5はファストリカバリーダイオードからなる整流器（整流ダイオード）、SW6はNチャネル高耐圧MOSFETからなるスイッチ素子、D12はSW6のボディーダイオードまたはスイッチ素子SW6に並列に配置したダイオード、C10はノイズやスイッチング発熱を抑制する為のコンデンサ、Isens11は抵抗とコンパレータからなる電流検出器、C7は出力平滑コンデンサ、Load8は出力負荷、CTRL9はスイッチ素子SW6のスイッチング動作を制御する制御回路である。

ダイオードブリッジ構成の整流器BD2は、ダイオードD21,D22,D23,D24をブリッジ構成で接続した図２のような構成を取ることができる。コイルL4は、図３のようなコイルL単体の構成を取ることができる。出力負荷Load8は、図１では電源装置１００に組み込まれているが、実際には電源装置１００の出力につながる別の装置による負荷を表しており、便宜的に図４のような抵抗負荷Roで表す。電流検出器Isens11は、図５に示すような抵抗RsensとコンパレータCmpSensからなる構成を取ることができる。

スイッチ素子SW6のスイッチング動作を制御する制御回路CTRL9は、図６のような構成を取ることができる。図６において、R1,R2は抵抗である。Rf,Cfはそれぞれ抵抗及びコンデンサである。Vref1は電源装置１００の出力電圧Voutを一定に制御する為の基準電圧である。Amp1はオペアンプである。Cmp1はコンパレータである。SawGenはのこぎり波発生回路である。OneShotは入力エッジ変化に同期して一定の時間間隔後にパルスを生成するワンショットパルス生成回路である。FFrsはリセット／セット入力のＲＳフリップフロップである。Buf1はスイッチ素子SW6をドライブするためのバッファである。

なお、コンパレータCmp1、オペアンプAmp1、ワンショットパルス生成回路OneShot、RSフリップフロップFFrs、のこぎり波発生回路SawGenには駆動電源が必要である。これらの駆動電源の構成としては、交流入力電源AC1から供給する構成や、電源装置１００の出力電圧Voutから供給する構成、或いは、電源装置１００とは異なる外部装置から供給する構成など、様々な方法が考えられる。以下のすべての説明、図示の表記、及び、表示では、適切な駆動電源が供給されているものとして省略する。

図１の従来例における電源投入時の突入電流について説明する。電源装置１００に交流入力電源AC1が投入される直前の状態では、入力平滑コンデンサC3の端子間電圧Vin（以下入力電圧Vinと呼ぶ）が０Ｖであり、出力平滑コンデンサC7の端子間電圧、すなわち、出力電圧Voutも０Ｖとなっている。交流入力電源AC1が投入されると、交流入力電圧Vacがサイン波形で供給される。ここで、整流器BD2を構成するダイオードD21〜D24それぞれの順方向電圧をいずれもVf2とした場合、交流入力電圧Vacの位相がゼロから始まっても、交流入力電圧VacがVf2×2以上となると、整流器BD2により整流されて入力平滑コンデンサC3を充電する。入力電圧Vinが上昇し、整流ダイオードD5の順方向電圧Vf5を超えると、整流ダイオードD5によって入力電圧Vinが整流されて、出力平滑コンデンサC7を充電する。

図７はこの様子を表したものである。突入電流は、入力平滑コンデンサC3を最初に充電する為に流れるサージ状の電流の成分と、出力平滑コンデンサC7のチャージ電圧（すなわち出力電圧Vout）について、次の（１）式の関係が成立するときに、交流入力電源AC1から出力平滑コンデンサC7に至る直接充電経路に流れる電流の成分を持つ。

Vout < Vac_Peak - 2×Vf2 - Vf5 … （１）

上記（１）式を満たす期間には、上記説明の通り、交流入力電源AC1から出力平滑コンデンサC7への直接充電経路が存在する為に、通常はスイッチング動作による出力平滑コンデンサC7の昇圧整流動作は行わない。図７の時刻t0以降にスイッチング動作を開始する。

このような突入電流、とりわけサージ状の突入電流は、構成部品を劣化させる要因となり、電源装置１００の信頼性を悪化させる。突入電流対策の為に、電流フィルタ装置を追加する対策を行う場合、電源装置１００のコスト増加となり、更には追加装置による電力効率悪化を招く場合もある。

次に、図１の従来例における整流器BD2での発熱について説明する。図１の出力負荷Load8が400Wであったとする。電源装置１００は、整流ダイオードD5による昇圧整流で力率改善されるので、出力電圧Voutは、次の（２）式の条件を満たす必要がある。

Vout > Vac_Peak - 2×Vf2 - Vf5 … （２）

電源装置１００を世界中の商用交流電源に対応した仕様とする場合、Vac_Peak=240*√2=339.4Vが一番高い定格電圧規格のときのピーク電圧となる。そこで、定格電圧のばらつきのマージン等を考えて、一般的には定常時の出力電圧Vout=400V程度に設定する。出力負荷Load8への供給電流は、400W/400V=1Aが必要であり、整流ダイオードD5でのダイオードロス（発熱）は、Vf5=1Vのダイオードを選択すると、1A×1V＝1Wとなる。

一方、整流器BD2に流れる電流は、定格電圧が240Vなので、400W/240V＝1.67Aである。従って、例えば、Vf2=1Vのダイオードを選択すると、1.67A×2×1V=3.34Wの発熱となる。問題は、世界中の商用交流電源に対応した仕様の電源装置１００において、定格電圧が低い場合の整流器BD2での発熱である。一番低い定格電圧は100Vであるので、上記と同じように発熱を考えると、400W/100V×2×1V=8Wとなり、整流ダイオードD5の発熱に対して、整流器BD2の発熱が8倍にもなる。この発熱のために電力変換効率が低下することや、発熱対策のために電源装置１００の小型化に制限がかかるという問題点がある。

次に、図１の従来例において交流入力電源AC1の定格電圧が高い場合にスイッチ素子SW6がゼロ電圧スイッチングできず、電力効率が低下することを説明する。今、出力負荷Load8が要求する電力を定常的に供給している状態を考える。一般的に、図８に示すように、力率改善機能を備えた電源装置１００は、３つの動作モードで制御することができる。すなわち、AC1電流が常に流れている連続モード、AC1電流が断続的に流れなくなる断続モード、そして、連続モードと断続モードの境界の臨界モードである。

各動作モードにおけるスイッチ素子SW6のスイッチング損失を説明する為に、SW6ゲート電圧、SW6端子間電圧Vd、SW6端子間電流Isw6、及び、SW6損失について、それぞれの時系列波形の模式図を図９Ａ〜図９Ｃに示す。

図９Ａの連続モードを説明する。スイッチ素子SW6がオンからオフに変化する時刻Toff1には、SW6端子間電流Isw6が最大になっており、SW6ゲート電圧がオン電圧からオフ電圧に変化する。時刻Toff1から時刻Toff2までの期間は、スイッチ素子SW6のオフ遷移期間である。この期間では、ノイズ−スイッチング発熱抑制コンデンサC10の充電により、SW6端子間電圧Vdの上昇が遅くなり、SW6損失（＝Vd×Isw6）が抑えられる。スイッチ素子SW6が完全にオフすると、オフ開始時のSW6端子間電流Isw6を、ノイズ−スイッチング発熱抑制コンデンサC10、スイッチ素子SW6の寄生容量、及び、コイルL4の共振エネルギーとして、SW6端子間電圧Vdが上昇する。SW6端子間電圧VdがVout+Vf5になると、整流ダイオードD5による整流が行われ、出力平滑コンデンサC7の充電が始まる。次に、スイッチ素子SW6がオンする時刻Ton1になっても、連続モードでは整流ダイオードD5による整流が行われており、コイルL4には、励磁エネルギーによるオフセット電流Ioffsetが流れ続けている。スイッチ素子SW6は、そのオンに伴ってオフセット電流Ioffsetを流さなければならず、更には、SW6端子間電圧VdをVout+Vf5からGNDレベルに落とさなければならない。従って、SW6端子間電圧Vdは緩やかに下降し、SW6端子間電流Isw6は、オフセット電流Ioffsetまで緩やかに上昇する。その結果、SW6損失は、時刻Ton1から時刻Ton2までの期間に大きくなる。

次に、図９Ｂの臨界モードを説明する。スイッチ素子SW6がオンからオフに変化するタイミングでのスイッチング損失は、連続モードと同じである。次に、スイッチ素子SW6のがオンする時刻Ton1では、整流ダイオードD5の整流が完了して、出力平滑コンデンサC7への充電電流はゼロとなる。このタイミングを図９では「Trecend」と表記しており、電流検出器Isens11で電流変化を検出することにより、制御回路CTRL9は、「Trecend」を認識できる。なお、臨界モードでは、時刻Ton1と「Trecend」が同じタイミングである。時刻Ton1から時刻Ton2までの期間は、スイッチ素子SW6のオン遷移期間である。この期間では、ノイズ−スイッチング発熱抑制コンデンサC10の放電により、電流を消費しながらスイッチ素子SW6がオンする。このとき、スイッチ素子SW6は、ノイズ−スイッチング発熱抑制C10の充電エネルギーのみを流し出して、SW6端子間電圧VdをVout+Vf5からGNDレベルに落とす動作となる為、SW6端子間電圧Vdは急峻に下降し、SW6端子間電流Isw6はノイズ−スイッチング発熱抑制コンデンサC10の放電電流だけとなる。その結果、SW6損失は、時刻Ton1〜時刻Ton2までの期間に大きくなるものの、先の連続モードと比べれば抑えられる。

次に、図９Ｃの断続モードを説明する。スイッチ素子SW6がオンからオフに変化するタイミングでのスイッチング損失は、連続モードと同じである。次に、整流ダイオードD5の整流電流は、スイッチ素子SW6をオンする時刻Ton1以前に「Trecend」となっており、電流検出器Isens11で電流変化を検出することにより、制御回路CTRL9は、「Trecend」を認識できる。「Trecend」を過ぎると、SW6端子間電圧Vdは、ノイズ−スイッチング発熱抑制コンデンサC10、スイッチ素子SW6の寄生容量、及び、コイルL4による共振により下降する。なお、共振周期Tresは、次の（３）式で計算できる。なお、（３）式において、Csw6は、スイッチ素子SW6の寄生容量を示している。

Tres = 2π√{L4・(C10+Csw6)} … （３）

従って、電流検出器Isens11を用いて、整流ダイオードD5での整流終了を検出したタイミングから、共振周期Tresの1/2に相当する時間（=Tres/2）が経過した後に、スイッチ素子SW6をオンすることにより、ゼロ電圧スイッチングを実現でき、スイッチ素子SW6のオン抵抗による損失はほぼゼロとなる。

断続モードで整流ダイオードD5の整流が終わった後、SW6端子間電圧Vdは共振動作をする。このとき、SW6端子間電圧Vdは、図１０に示すように、入力電圧Vinを基準に共振電圧波形を生成する。従って、図１０の様に入力電圧Vinが低い場合には、SW6端子間電圧VdがGNDに到達し、ゼロ電圧スイッチングができる。厳密に言えば、スイッチ素子SW6のボディーダイオードD12がある場合には、ボディーダイオードD12の順方向電圧をVf12とすると、SW6端子間電圧Vdが-Vf12でクランプされる期間、すなわち、時刻Tz1から時刻Tz3までの期間がゼロ電圧スイッチングできる期間である。スイッチ素子SW6のボディーダイオードD12が無い場合には、SW6端子間電圧Vdの共振波形がマイナス側にも伸び、スイッチ素子SW6には、そのスイッチオンにより逆方向電流が流れて損失となる。従って、時刻Tz1と時刻Tz2の２点でのみ、ゼロ電圧スイッチングができる。一方、入力電圧Vinが高い場合には、SW6端子間電圧VdがGNDまで下がらず、ゼロ電圧スイッチングによるスイッチオン時のSW6損失をゼロにできない。すなわち、臨界モード時の様に、スイッチオン時のSW6端子間電圧Vdに相当するノイズ−スイッチング発熱抑制コンデンサC10の充電エネルギー分だけ、スイッチ素子SW6のオン遷移時に電流が流れ損失が発生する。世界中の定格電圧規格に対応しようとすると、入力電圧Vinの定格電圧が高い場合にこの問題が発生する。

本明細書中に開示されている発明の主旨の一つは、電力交換効率を上げることにあり、スイッチ素子SW6のオン遷移時における損失を減らし得る動作モードとして、前述の断続モードを従来例として挙げている。従来例の制御回路CTRL9についても、前述の断続モードについて動作を説明する。また、信号タイミングについては、図１１に示している。

制御回路CTRL9の構成例を示した図６において、電流検出パルスVsensの入力端は、電流検出器Isens11につながっており、電源装置１００の整流ダイオードD5に整流電流が流れ終わると、電流検出器Isens11から電流検出パルスVsensが出力される。電流検出パルスVsensの立下りタイミングは、図１１のTrecendに相当する。この信号変化から先出の（３）式で表わされるディレイ時間Tres/2の経過後、ワンショットパルス生成回路OneShotは、セット信号Vsetにワンショットパルス（立上りパルス）を生成させる。そのタイミングは図１１の時刻Ton1に相当する。セット信号Vsetは、ＲＳフリップフロップFFrsのSet入力端に入力されており、ＲＳフリップフロップFFrsのQ出力を論理１とする。Q出力は、バッファBuf1を経由してSWon信号の出力端に伝達されて、スイッチ素子SW6をオンさせる。また、Q出力が論理１となると、のこぎり波発生回路SawGenのStart/Stop入力端に論理１が入り、のこぎり波電圧Vsawが生成される。

一方、基準電圧Vref1と電源装置１００の出力電圧Voutを抵抗R1,R2で分圧した電圧との差分を、オペアンプAmp1、キャパシタCf、及び、抵抗Rfからなる積分フィルターで処理することにより、制御電圧Vcntを生成する。ここで、基準電圧Vref1と抵抗R1,R2との関係は次の（４）式の通りである。なお、（４）式において、Vout_targetは、出力電圧Voutの設定値（目標値）を示している。

Vref1 = Vout_target×{R2/(R1+R2)} … （４）

制御電圧Vcntは、出力電圧Voutを設定値とする為に、スイッチ素子SW6のオン時間を決定する電圧信号である。コンパレータCmp1は、のこぎり波発生回路SawGenから出力されるのこぎり波電圧Vsawが制御電圧Vcntと一致するまで、ＲＳフリップフロップFFrsのReset入力端に入力されるリセット信号Vresetにゼロ電圧を出力する一方、両電圧が一致した瞬間に、リセット信号Vresetをハイレベルとして、ＲＳフリップフロップFFrsのQ出力を論理０にする。また、のこぎり波電圧Vsawもゼロ電圧となる。このタイミングは、図１１の時刻Toff1に相当する。論理０のQ出力は、バッファBuf1を経由してスイッチ素子SW6をオフさせる。なお、電源装置１００において、スイッチ素子SW6がオフになり、SW6端子間電圧VdがVout+Vf2まで上昇すると、整流ダイオードD5を通して昇圧整流が開始される。

整流ダイオードD5に整流電流が流れ終わると、電流検出器Isens11から電流検出パルスVsensが出力され、再びゼロ電圧スイッチングの為の時間待ち処理状態に戻り、制御回路CTRL9は、上記で説明した制御を繰り返す。

本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、突入電流の抑制と効率の改善を図ることのできる電源装置を提供することを目的とする。

そこで、本明細書中に開示されている電源装置は、交流入力電源に対してスイッチとコイルを直列に設けるとともに、前記コイルの両端間に設けられた第１整流器で昇圧整流を行い、出力平滑コンデンサの端子間電圧を充電することで出力電力を得る構成（第１の構成）とされている。

なお、上記第１の構成から成る電源装置において、前記スイッチは、少なくとも一つのスイッチ素子を含む構成（第２の構成）にするとよい。

また、上記第１または第２の構成から成る電源装置において、前記スイッチは、第１スイッチ素子と第２スイッチ素子を含み、前記コイルは、前記第１スイッチ素子と前記第２スイッチ素子との間に直列接続されている構成（第３の構成）にするとよい。

また、上記第１の構成から成る電源装置において、前記スイッチは、双方向スイッチである構成（第４の構成）にするとよい。

また、上記第１〜第４いずれかの構成から成る電源装置は、電流抑制素子と第２整流器を含む予備充電回路を設けて、前記交流入力電源の一端または両端から前記予備充電回路を経由して前記出力平滑コンデンサに予備充電を行う構成（第５の構成）にするとよい。

また、上記第１〜第５いずれかの構成から成る電源装置は、前記スイッチの端子間電圧がゼロとなるタイミング、または、所定値にクランプされているタイミングで、前記スイッチをオンするようにスイッチング制御を行う制御回路を更に有する構成（第６の構成）にするとよい。

また、上記第１〜第６いずれかの構成から成る電源装置において、前記第１整流器は、ダイオードブリッジである構成（第７の構成）にするとよい。

また、上記第１〜第６いずれかの構成から成る電源装置において、前記第１整流器は、アノードが前記コイルの一端に接続されてカソードが前記出力平滑コンデンサの第１端に接続された第１ダイオードと、カソードが前記コイルの一端に接続されてアノードが前記出力平滑コンデンサの第２端に接続された第２ダイオードと、を含む構成（第８の構成）にするとよい。

また、上記第１〜第６いずれかの構成から成る電源装置において、前記コイルは、前記出力平滑コンデンサの中点ノードにそれぞれの第１端が接続されて互いに逆向きに結合された第１巻線及び第２巻線を含むトランスとして構成されており、前記第１整流器は、アノードが前記第１巻線の第２端に接続されてカソードが前記出力平滑コンデンサの第１端に接続された第１ダイオードと、カソードが前記第１巻線の第２端に接続されてアノードが前記出力平滑コンデンサの第２端に接続された第２ダイオードと、カソードが前記第２巻線の第２端に接続されてアノードが前記出力平滑コンデンサの第２端に接続された第３ダイオードと、アノードが前記第２巻線の第２端に接続されてカソードが前記出力平滑コンデンサの第１端に接続された第４ダイオードを含む構成（第９の構成）にするとよい。

また、上記第１〜第６いずれかの構成から成る電源装置において、前記出力平滑コンデンサは、第１端が前記コイルの第１端に接続されて第２端が前記交流入力電源の第１端に接続された第１コンデンサと、第１端が前記コイルの第２端に接続されて第２端が前記スイッチを介して前記交流入力電源の第２端に接続された第２コンデンサと、を含み、前記第１整流器は、アノードが前記第２コンデンサの第２端に接続されてカソードが前記コイルの第１端に接続された第１ダイオードと、アノードが前記第１コンデンサの第２端に接続されてカソードが前記コイルの第２端に接続された第２ダイオードと、を含む構成（第１０の構成）にするとよい。

また、上記第１〜第１０いずれかの構成から成る電源装置は、入力電流波形と入力電圧波形との位相差を無くすように前記スイッチのスイッチング制御を行う力率改善機能を備えている構成（第１１の構成）にするとよい。

本明細書中に開示されている発明によれば、突入電流の抑制と効率の改善を図ることのできる電源装置を提供することが可能となる。

従来の電源装置１００を示す図整流器BD2の構成例を示す図コイルL4の構成例を示す図出力負荷Load8を表す等価回路例を示す図電流検出器Isens11の構成例を示す図制御回路CTRL9の構成例を示す図従来における突入電流の課題を説明する波形図電源装置１００の各動作モードにおける入力電流波形を示す図連続モードにおけるスイッチ素子SW6の損失を説明する波形図臨界モードにおけるスイッチ素子SW6の損失を説明する波形図断続モードにおけるスイッチ素子SW6の損失を説明する波形図低入力電圧時のゼロ電圧スイッチングの課題を説明する波形図制御回路CTRL9の制御動作を説明する波形図第１実施形態の電源装置１０１を示す図整流器BD13の構成例を示す図電流制限素子Irest21の構成例を示す図電流検出器Isens26の構成例を示す図制御回路CTRL91の構成例を示す図電源装置１０１による電源投入時の予備充電波形図電源装置１０１による電流抑制スイッチングのタイミング波形図電源装置１０１による電源投入時からの出力電圧波形図電源装置１０１によるゼロ電圧スイッチングを説明する波形図（Vac>0）電源装置１０１によるゼロ電圧スイッチングを説明する波形図（Vac<0）第２実施形態の電源装置１０２を示す図第３実施形態の電源装置１０３を示す図双方向スイッチSW15の構成例を示す図制御回路CTRL92の構成例を示す図電源装置１０３によるゼロ電圧スイッチングを説明する波形図第４実施形態の電源装置１０４を示す図第５実施形態の電源装置１０５を示す図第６実施形態の電源装置１０６を示す図同期整流素子D30の構成例を示す図

以下、種々の実施形態を参照しながら、本明細書中に開示されている発明について詳細に説明する。なお、実施形態の説明対象となる全ての図において、同一の部材には同一の記号を付すことにより、記号説明の繰り返しは省略する。

＜第１実施形態＞
図１２は、本発明の第１実施形態に係る電源装置１０１を示す図である。AC1は交流入力電源である。C3は入力平滑コンデンサである。L4はコイルであり、図３のようにコイルL単体の構成を取ることができる。C7は出力平滑コンデンサである。Load8は出力負荷であり、図１２では電源装置１０１に組み込まれているが、実際には電源装置１０１の出力につながる別の装置による負荷を表しており、便宜的に図４のような抵抗負荷Roで表す。

電流検出器Isens11は、図５に示すような抵抗RsensとコンパレータCmpSensからなる構成を取ることができる。BD13は第１整流器であり、図１３のようにファストリカバリーダイオードD131,D132,D133,D134によるブリッジ構成を取ることができる。SW14a,SW14bはスイッチSW14を構成するスイッチ素子であり、いずれもNチャネルMOSFETである。C16はスイッチング時のノイズや発熱を抑制する為のコンデンサである。D20a,D20bは、それぞれ、スイッチ素子SW14a,SW14bのボディーダイオードまたは並列ダイオードである。

入力平滑コンデンサC3の第１端、コイルL4の第１端、及び、第１整流器BD13の第１入力端は、交流入力電源AC1の第１端に接続されている。コイルL4の第２端、第１整流器BD13の第２入力端、及び、コンデンサC16の第１端は、スイッチ素子SW14aの第１端に接続されている。入力平滑コンデンサC3の第２端、コンデンサC16の第２端、及び、電流検出器Isens26の第１端は、交流入力電源AC1の第２端に接続されている。スイッチ素子SW14aの第２端は、スイッチ素子SW14bの第１端に接続されている。スイッチ素子SW14bの第２端と、電流検出器Isens26の第２端は、電流抑制素子Irest21の第１端に接続されている。電流抑制素子Irest21の第２端は、第２整流器D25のアノードに接続されている。第２整流器D25のカソードは、第１整流器BD13の第１出力端に接続されている。第１整流器BD13の第１出力端は、出力平滑コンデンサC7の第１端と出力負荷Load8の第１端に接続されている。第１整流器BD13の第２端は、電流検出器Isens11の第１端に接続されている。電流検出器Isens11の第２端は、出力平滑コンデンサC7の第２端と出力負荷Load8の第２端に接続されている。スイッチ素子SW14a及びSW14bそれぞれの制御端、電流検出器Isens11及びIsens26それぞれの信号出力端、及び、出力電圧Voutの印加端は、制御回路CTRL91に接続されている。

このように、電源装置１０１は、交流入力電源AC1に対してスイッチSW14（スイッチ素子SW14a,SW14b）とコイルL4を直列に設けるとともに、コイルL4の両端間に設けられた第１整流器BD13で昇圧整流を行い、出力平滑コンデンサC7の端子間電圧を充電することにより出力電力を得る構成とされている。なお、スイッチSW14を構成するスイッチ素子は、一つでも構わない。

Irest21は電流抑制素子であり、図１４のように抵抗Rrestで構成することができる。D25は第２整流器でありダイオード単体での構成で示している。Isens26はスイッチ素子SW14a,SW14bがいずれもオンしているときにコイルL4に流れる電流を検出する電流検出器であり、図１５のように電流トランスTcurとアンプAmpSensで構成できる。

CTRL91は、電源装置１０１を制御する制御回路であり、入力電流波形と入力電圧波形との位相差を無くすようにスイッチ素子SW14a,SW14bを制御する機能（＝力率改善機能）を備えている。なお、制御回路CTRL91は、例えば図１６のような構成を取ることができる。

図１６において、出力電圧Voutの入力端は、電源装置１０１の出力端（＝出力負荷Load8の高電位端）とつながっている。R1,R2は抵抗である。Rf,Cfはそれぞれ抵抗及びコンデンサである。Vref1は電源装置１０１の出力電圧Voutを一定に制御するための基準電圧である。Amp1はオペアンプである。Cmp1はコンパレータである。SawGenはのこぎり波発生回路である。電流検出パルスVsens1の入力端は、電流検出器Isens11の出力につながっている。OneShotは電流検出パルスVsens1の入力エッジ変化に同期して一定の時間間隔後にパルスを生成するワンショットパルス生成回路である。FFrsはリセット／セット入力のＲＳフリップフロップである。Buf1はスイッチ素子SW14aをドライブするためのバッファである。これらの構成要素は、制御回路CTRL91が制御回路CTRL9と同等の動作をする為に設けられている。

Cmp2,Cmp3,Cmp4,Cmp5,Cmp6はいずれもコンパレータである。Vref2は、電源装置１０１の出力電圧Voutを判断して電流抑制スイッチング動作（ソフト起動制御）を行うための基準電圧である。電流検出信号Vsens2の入力端は、電流検出器Isens26の出力につながっている。Vref3は、スイッチング制御による出力電圧Voutの上昇速度を抑制する為にコイルL4の励磁電流の上限値に相当する電圧を設定するための基準電圧である。Vref4は、予備充電動作を終了してスイッチング動作を開始する出力電圧Voutの電圧値を判断するための基準電圧である。

AND2,AND3,AND4はそれぞれ２入力の論理積に相当する電圧を出力する論理回路である。NOTは入力信号（＝コンパレータCmp4の出力）の逆論理に相当する電圧を出力する論理回路である。なお、論理回路AND2は、論理回路NOTの出力とＲＳフリップフロップFFrsのQ出力との論理積信号をのこぎり波発生回路SawGenのStart/Stop入力端に出力する。

OR0,OR1,OR2はそれぞれ２入力の論理和に相当する電圧を出力する論理回路である。MUXは２入力のマルチプレクサである。FFはDフリップフロップであり、そのクロック端子はＲＳフリップフロップFFrsのQ出力が接続されている。Buf2はスイッチ素子SW14bをドライブするためのバッファである。

交流入力電源AC1が投入されると、入力平滑コンデンサC3の充電電圧を上昇させ、電流抑制素子Irest21を経由して第２整流器D25で整流された電流により、出力平滑コンデンサC7が充電される。このとき、電流抑制素子Irest21によって突入電流が抑制されるので、大きな電流が流れない。電流抑制素子Irest21と第２整流器D25は、予備充電回路として働く。交流入力電源AC1の投入後、従来の構成と違って予備充電回路（Irest21,D25）の経路のみが出力平滑コンデンサC7を予備充電する。そのため、スイッチング制御による第１整流器BD13の昇圧整流が開始するまでの間は、図１７に示すように、突入電流が電流抑制素子Irest21で抑制されることになる。図１７でのVac_Peak,-Vac_Peakは、それぞれ、交流入力電圧Vacの正側ピーク電圧と負側ピーク電圧を示している。また、Vf13は第１整流器BD13を構成するファストリカバリーダイオードD131〜D134それぞれの順方向電圧を表わしている。図１７の時刻T0より以前は、次の（５）式が成立し、予備充電回路（Irest21,D25）による予備充電動作が行われる。

Vout ≦ Vac_Peak - 2×Vf13 …（５）

一方、図１７の時間T0以降では、スイッチングによる昇圧整流により、出力平滑コンデンサC7が充電される様子を示している。

電流抑制素子Irest21を構成する抵抗Rrestの値を大きくすれば、図１７のAC1電流（＝交流入力電源AC1から供給される電流）は更に低く抑えられ、時刻T0のタイミングを更に遅らせることができる。このようにして、第１実施形態の電源装置１０１では、交流入力電源AC1の投入時における突入電流を抑制することができる。

予備充電回路（Irest21,D25）により、出力平滑コンデンサC7の両端間に現れる出力電圧Voutが上昇した後、または、出力電圧Voutが上昇している最中に、通常のスイッチング動作が開始されるタイミング（＝当該タイミングでの出力電圧Voutに相当する電圧）を、基準電圧Vref4で設定する。出力電圧Voutは、抵抗R1,R2により分圧されてから基準電圧Vref4と比較される。従って、次の（６）式で示すように、出力電圧VoutがVac_Peak-2×Vf13よりも低い電圧であるように、基準電圧Vref4を設定するのが適当である。

Vref4 ＜ (Vac_Peak - 2×Vf13)×{R2/(R1+R2)} … （６）

出力電圧Voutの分圧値と基準電圧Vref4との比較を行うコンパレータCmp5の出力は、論理回路AND3,AND4に入力されている。従って、スイッチ素子SW14a,SW14bそれぞれのゲートにつながるバッファBuf1,Buf2のスイッチング制御出力SWon1,SWon2は、論理回路AND3,AND4によって制御される。すなわち、予備充電による出力電圧Voutが基準電圧Vref4で設定した電圧になるまで、スイッチ素子SW14a,SW14bはオフに保たれる構成となっている。出力電圧Vout電圧が基準電圧Vref4で設定した電圧より高くなると、コンパレータCmp5の出力が論理１に相当する電圧となる。従って、スイッチング制御出力SWon1,SWon2として、制御回路CTRL91によるスイッチング波形を出力できるようになる。

スイッチング制御を開始し、制御回路CTRL91によってスイッチ素子SW14a,SW14bをスイッチングすることで、出力平滑コンデンサC7の両端間に現れる出力電圧Voutを上昇させるが、前述の従来例と同じ帰還制御を行うと、出力定格が大きい場合に出力平滑コンデンサC7の充電電流が大き過ぎて出力電圧Voutの電圧上昇が急峻になり過ぎる場合がある。そのため、出力電圧Voutの電圧上昇を緩慢にする機構を設けても良い。

本図の例では、出力電圧Voutが基準電圧Vref2に相当する電圧に上昇するまでの間、コンパレータCmp4は論理１に相当する電圧を出力し、マルチプレクサMUXは、論理回路OR0の出力を選択する。コイルL4に流れる励磁電流が正である場合、ゼロ電圧スイッチングによるスイッチオン後、電流検出器Isens26から出力される電流検出信号Vsens2が基準電圧Vref3で設定した電圧に到達すると、コンパレータCmp2が論理１に相当する電圧を出力する。その結果、論理回路OR0とマルチプレクサMUXを経由して、ＲＳフリップフロップFFrsのリセット信号Vresetが論理１となるので、スイッチオンが解除される。逆に、コイルL4に流れる励磁電流が負である場合、ゼロ電圧スイッチングによるスイッチオン後、電流検出器Isens26から出力される電流検出信号Vsens2が基準電圧-Vref3で設定した電圧に到達すると、コンパレータCmp3が論理１に相当する電圧を出力する。その結果、論理回路OR0とマルチプレクサMUXを経由して、ＲＳフリップフロップFFrsのリセット信号Vresetが論理１となるので、やはりスイッチオンが解除される。このことは、コイルL4の励磁電流を±Vref3相当の上限値以下に制御することに等しい。従って、出力平滑コンデンサC7の充電電流を制御し、出力電圧Voutの電圧上昇速度を制御することができる。すなわち、出力電圧Voutのソフト起動制御が行える。

予備充電回路（Irest21,D25）で突入電流を減らしたとしても、出力電圧Voutがスイッチングにより定格の設定電圧まで上昇を続ける時に、まだ出力負荷Load8がつながって無い場合も考えられ、通常のスイッチング動作で出力負荷Load8の電力供給を行うと、出力平滑コンデンサC7への電流が大き過ぎて、出力電圧Voutが設定電圧を大きく超えてしまう場合がある。これを回避するためには、電流抑制スイッチング動作（ソフト起動制御）が有効な手段となる。この電流抑制スイッチング動作（ソフト起動制御）のタイミング波形を図１８に示す。

上記の電流抑制スイッチング動作（ソフト起動制御）は、出力電圧Voutが基準電圧Vref2で設定した電圧になるまで続けられる。なお、基準電圧Vref2は、出力電圧Voutの定格出力電圧に相当する電圧よりも低い電圧にすることが適当である。出力電圧Voutが基準電圧Vref2で設定された電圧を超えると、コンパレータCmp4の出力が論理０となる。従って、マルチプレクサMUXでは、オペアンプAmp1から出力される制御電圧Vcntと、のこぎり波電圧Vsawとを比較するコンパレータCmp1の出力経路が選択されるので、出力電圧Voutが定格出力電圧になるように制御される。このように、基準電圧Vref2,Vref4と出力電圧Voutとが比較され、３種類の動作モード（予備充電動作、電流抑制スイッチング動作、及び、基準電圧Vref1への追従スイッチング動作）を切り替えながら、出力電圧Voutが上昇する様子を図１９に模式図として示す。

出力平滑コンデンサC7の両端間に現れる出力電圧Voutが設定電圧に到達した時には、出力負荷Load8への負荷電流を消費しながら設定電圧を保持するように、制御回路CTRL91がスイッチング制御を行う。このとき、制御回路CTRL91は、スイッチングモードを断続モードで制御することで、スイッチング周期毎に、スイッチオン時に蓄えられたコイルL4の励磁電流を全てスイッチオフ時に第１整流器BD13経由で出力平滑コンデンサC7に流し出す。

このときの第１整流器BD13による損失を説明する。上述のように、第１整流器BD13は、コイルL4の励磁電流をコイルL4の両端に対して昇圧整流することにより、出力電圧Voutを定常状態に制御する。前述の従来例（図１）において、整流ダイオードD5（Vf5=1V）及び整流器BD2（Vf2=1V）の損失は、出力定格が400V/400Wのときに交流入力電源AC1が240Vの条件で、それぞれ1W及び3,34Wとなっていた。また、交流入力電源AC1が100Vの条件では、それぞれ1W及び8Wとなっていた。

一方、図１２の構成では、第１整流器BD13のファストリカバリーダイオードD131〜D134それぞれの順方向電圧Vf13を1Vとしたときに、昇圧整流電流は400W/400V=1Aなので、1A×1V×2=2Wが第１整流器BD13での損失となる。この損失は、従来の構成に比べて小さいことは自明である。また、交流入力電源AC1の定格電圧が100Vから240Vの範囲でも同じ損失となり、交流入力電源AC1の定格電圧による損失の変化も無い。このように、本実施形態を採用すれば、交流入力電源AC1の定格電圧による第１整流器BD13の損失が変化せず、従来例に比べて損失を小さくすることができる。

次に、図２０及び図２１を参照して、本実施形態のスイッチング制御であれば、交流入力電圧Vacの定格値が240Vのときでも、出力電圧Voutが400Vであれば、ゼロ電圧スイッチングを行うことができることを説明する。

図２０には、交流入力電圧Vacがプラス電圧（240V×√2=339.4V）であるときのSW14端子間電圧Vd（＝スイッチ素子SW14a,SW14bからなるスイッチSW14の端子間電圧）の波形を示す。なお、図中の基準電位とは、交流入力電源AC1の両端電位のうち、電流検知器Isens26がつながる方の電位である。この電圧は接地電圧ACGNDである場合もあり、若しくは、接地電圧ACGNDを基準としてマイナス電位またはプラス電位である場合もある。

本実施形態のスイッチング制御は、図１６で構成される制御回路CTRL91から、電源装置１０１のスイッチ素子SW14a,SW14bをドライブするためのスイッチング制御出力SWon1,SWon2が出力されることで行われる。

このとき、電源装置１０１の電流検出器Isens26から出力される電流検出信号Vsens2をコンパレータCmp6でゼロ電圧と比較し、タイミング制御用のＤフリップフロップFFのデータ端Dに入力する。ＤフリップフロップFFは、ＲＳフリップフロップFFrsのQ出力をクロック入力として動作し、Q出力を論理回路OR2に出力し、QB出力を論理回路OR1に出力する。

論理回路OR1は、ＲＳフリップフロップFFrsのQ出力とＤフリップフロップFFのQB出力との論理和出力を生成して論理回路AND3に出力する。一方、論理回路OR2は、ＲＳフリップフロップFFrsのQ出力とＤフリップフロップFFのQ出力との論理和出力を生成して論理回路AND4に出力する。

従って、交流入力電圧Vacがプラス電圧であり、ＤフリップフロップFFのQ出力が論理１であるときには、スイッチ素子SW14ｂへのスイッチング制御出力SWon2が強制的にオン電位とされる。その結果、スイッチ素子SW14bが常にオン状態となり、スイッチ素子SW14aがスイッチング動作をする。

スイッチ素子SW14aがオフとなった瞬間に、SW14端子間電圧VdはVac=339.4Vに持ち上がる。その後、339.4VからコイルL4の励磁エネルギーにより、更に整流電圧400V+Vf13×2だけ上昇した時点で第１整流器BD13による昇圧整流が開始される。なお、Vf13は第１整流器BD13を構成するファストリカバリーダイオードD131〜D134それぞれの順方向電圧である。

次に、コイルL4による励磁電流が流れ終わった時点で、SW14端子間電圧Vdは、コイルL4とノイズ−スイッチング発熱抑制コンデンサC16、及び、スイッチ素子SW14aのドレイン寄生容量により共振する。この共振の中心電圧はVac=339.4Vであり、その振幅は400V+Vf13×2となる。そのため、SW14端子間電圧Vdは必ず交流入力電源AC1の基準電位に到達する。図２０の点線がその動作を表している。

このとき、低電位側のスイッチ素子SW14bはオンしている為、SW14端子間電圧Vdは、スイッチ素子SW14aのボディーダイオードD20aの順方向電圧Vf20分だけ、基準電位からマイナスの負電位でクランプされる。時刻Tz1〜時刻Tz3の間で、スイッチ素子SW14aを再びオンするように、図１６のワンショットパルス生成回路OneShotで時間調整され、ゼロ電圧スイッチングができる。ゼロ電圧スイッチングを行うことにより、スイッチ素子SW14aによる損失は無くなる。交流入力電圧Vacが339.4Vより低い場合に必ずゼロ電圧スイッチングができることは自明である。

図２１には、交流入力電圧Vacがマイナス電圧（-240V×√2=-339.4V）であるときのSW14端子間電圧Vdの波形を示す。なお、図中の基準電位とは、図２０と同じく、交流入力電源AC1の両端電位のうち、電流検知器Isens26がつながる方の電位である。この電圧は接地電圧ACGNDである場合もあり、若しくは、接地電圧ACGNDを基準としてマイナス電位またはプラス電位である場合もある。

先にも述べた通り、本実施形態のスイッチング制御は、図１６で構成される制御回路CTRL91から、電源装置１０１のスイッチ素子SW14a,SW14bをドライブするためのスイッチング制御出力SWon1,SWon2が出力されることで行われる。

論理回路OR1は、ＲＳフリップフロップFFrsのQ出力とＤフリップフロップFFのQB出力との論理和出力を生成して論理回路AND3に出力する。一方、論理回路OR2は、ＲＳフリップフロップFFrsのQ出力とＤフリップフロップFFのQ出力との論理和出力を生成して論理回路AND4に出力する。これらの動作についても、先に述べた通りである。

従って、交流入力電圧Vacがマイナス電圧であり、ＤフリップフロップFFのQB出力が論理１であるときには、スイッチ素子SW14aへのスイッチング制御出力SWon1が強制的にオン電位とされる。その結果、スイッチ素子SW14aが常にオン状態となり、スイッチ素子SW14bがスイッチング動作をする。

スイッチ素子SW14bがオフとなった瞬間、SW14端子間電圧VdはVac=-339.4Vに下降する。その後、-339.4VからコイルL4の励磁エネルギーにより、更に整流電圧400V+Vf13×2だけ下降した時点で、第１整流器BD13による昇圧整流が開始される。なお、Vf13は第１整流器BD13を構成するファストリカバリーダイオードD131〜D134それぞれの順方向電圧である。

次に、コイルL4による励磁電流が流れ終わった時点で、SW14端子間電圧Vdは、コイルL4とノイズ−スイッチング発熱抑制コンデンサC16、及び、スイッチ素子SW14aのドレイン寄生容量により共振する。この共振の中心電圧はVac=-339.4Vであり、その振幅は400V+Vf13×2となる。そのため、SW14端子間電圧Vdは必ず交流入力電源AC1の基準電位に到達する。図２１の点線がその動作を表している。

このとき、低電位側のスイッチ素子SW14aはオンしている為、SW14端子間電圧Vdは、スイッチ素子SW14bのボディーダイオードD20bの順方向電圧Vf20分だけ、基準電位からプラスの正電位でクランプされる。時刻Tz1〜時刻Tz3の間で、スイッチ素子SW14bを再びオンするように、図１６のワンショットパルス生成回路OneShotで時間調整され、ゼロ電圧スイッチングができる。ゼロ電圧スイッチングを行うことにより、スイッチ素子SW14bによる損失は無くなる。交流入力電圧Vacが-339.4Vより高い場合に必ずゼロ電圧スイッチングができることは自明である。

以上のように、本実施形態の電源装置１０１は、交流入力電源AC1の入力電圧Vacが広い範囲で任意に設定される場合であっても、ゼロ電圧スイッチングが可能な構成であり、スイッチング素子SW14a,SW14bの損失を無くすことができる。

＜第２実施形態＞
図２２は、本発明の第２実施形態に係る電源装置１０２を示す図である。C17,C18はスイッチング時のノイズや発熱を抑制する為のコンデンサである。Irest22a,Irest22bは電流抑制素子である。D26a,D26bはいずれも第２整流器であり、それぞれダイオードで構成される。第１実施形態と異なるところは、コイルL4の接続位置が異なることであるが、交流入力電源AC1に対して、スイッチ素子SW14a,SW14bとコイルL4が直列に接続されている点は同じである。

入力平滑コンデンサC3の第１端、コンデンサC17の第１端、スイッチ素子SW14aの第１端及び、電流抑制素子Irest22aの第１端は、交流入力電源AC1の第１端に接続されている。コンデンサC17の第２端、スイッチ素子SW14aの第２端、及び、コイルL4の第１端は、第１整流器BD13の第１入力端に接続されている。コンデンサC18の第１端、スイッチ素子SW14bの第１端、及び、コイルL4の第２端は、第１整流器BD13の第２入力端に接続されている。入力平滑コンデンサC3の第２端と電流検出器Isens26の第１端は、交流入力電源AC1の第２端に接続されている。コンデンサC18の第２端、スイッチ素子SW14bの第２端、及び、電流検出器Isens26の第２端は、電流抑制素子Irest22bの第１端に接続されている。電流抑制素子Irest22aの第２端は、第２整流器D26aのアノードに接続されている。電流抑制素子Irest22bの第２端は、第２整流器D26bのアノードに接続されている。第２整流器D26a及びD26bそれぞれのカソードは、第１整流器BD13の第１出力端に接続されている。第１整流器BD13の第１出力端は、出力平滑コンデンサC7の第１端と出力負荷Load8の第１端に接続されている。第１整流器BD13の第２端は、電流検出器Isens11の第１端に接続されている。電流検出器Isens11の第２端は、出力平滑コンデンサC7の第２端と出力負荷Load8の第２端に接続されている。スイッチ素子SW14a及びSW14bそれぞれの制御端、電流検出器Isens11及びIsens26それぞれの信号出力端、及び、出力電圧Voutの印加端は、制御回路CTRL91に接続されている。

交流入力電源AC1が投入されると、入力平滑コンデンサC3の充電電圧を上昇させ、電流抑制素子Irest22a,Irest22bを経由して第２整流器D26a,D26bで整流された電流により、出力平滑コンデンサC7が充電される。このとき、電流抑制素子Irest22a,Irest22bによって突入電流が抑制されるので、大きな電流が流れない。電流抑制素子Irest22a,Irest22bと第２整流器D26a,D26bは、予備充電回路として働く。突入電流の抑制効果は、第１実施形態で示したものと同一であり、第２実施形態でも同様の効果を得ることができる。

予備充電回路（Irest22a,D24a、及び、Irest22b,D24b）により、出力平滑コンデンサC7の両端間に現れる出力電圧Voutが上昇すると、制御回路CTRL91がスイッチング動作を開始する。ここで、制御回路CTRL91のスイッチング動作は、出力電圧Voutの分圧電圧を基準電圧Vref4と比較することにより適切に設定される。すなわち、第１実施形態での説明と同様に、制御回路CTRL91で基準電圧Vref2,Vref4と出力電圧Voutとが比較され、３種類の動作モード（予備充電動作、電流抑制スイッチング動作、及び、基準電圧Vref1への追従スイッチング動作）を切り替えながら、突入電流抑制、及び、出力電圧Voutの上昇速度制御を行うことができる。

出力平滑コンデンサC7の両端間に現れる出力電圧Voutが設定電圧に到達したときには、出力負荷Load8への負荷電流を消費しながら設定電圧を保持するように、制御回路CTRL91がスイッチング制御を行う。

交流入力電圧Vacがプラス電圧のときには、制御回路CTRL91によってスイッチ素子SW14bが常にオン状態とされ、スイッチ素子SW14aがスイッチング制御される。これにより、出力平滑コンデンサC7を充電し、出力電圧Voutが基準電圧Vref1に応じた設定電圧となるように制御する。

また、交流入力電圧Vacがマイナス電圧のときには、制御回路CTRL91によってスイッチ素子SW14aが常にオン状態とされ、スイッチ素子SW14bがスイッチング制御される。これにより、出力平滑コンデンサC7を充電し、出力電圧Voutが基準電圧Vref1に応じた設定電圧になるよう制御する。

なお、第２実施形態では、第１実施形態の説明と同様に、昇圧されたコイルL4の端子間電圧（=Vd1-Vd2）が第１整流器BD13により整流される。そのため、交流入力電圧Vacを整流器BD2で整流していた従来構成（図１）と比べて、第１整流器BD13に流れる電流を低減することができるので、第１整流器BD13による損失が抑えられる。

また、制御回路CTRL91において、スイッチ素子SW14a,SW14bそれぞれの端子間電圧がゼロであるときに、スイッチ素子SW14a,SW14bをオンすることにより、スイッチ素子SW14a,SW14bの損失を最適化することができる。なお、第１実施形態の説明と同様に、コイルL4の端子間電圧を第１整流器BD13で昇圧整流し、出力平滑コンデンサC7を充電する方式にしているので、交流入力電源AC1の定格電圧が広い範囲で任意に設定される場合であっても、ゼロ電圧スイッチングが可能であり、スイッチ素子SW14a,SW14bのスイッチング時における発熱を大きく抑制することが可能である。

＜第３実施形態＞
図２３は、本発明の第３実施形態に係る電源装置１０３を示す図である。SW15は双方向スイッチであり、図２４の構成例を取ることができる。SW15a,SW15bはNチャネルMOSFETであり、D15a,D15bはボディーダイオードまたはそれぞれのMOSFETに並列のダイオードである。CTRL92は制御回路であり、図２５の構成を取ることができる。

図２５において、OneShot1はワンショットパルス生成回路であり、制御回路CTRL91のOneShotとは異なるタイミングでパルスを出力する。Cmp7は電源装置１０３の双方向スイッチSW15の両端にそれぞれ現れる端子電圧Vsw1,Vsw2を比較するコンパレータである。AND5は２入力の論理積に相当する電圧を出力する論理回路である。

入力平滑コンデンサC3の第１端、コイルL4の第１端、及び、第１整流器BD13の第１入力端は、交流入力電源AC1の第１端に接続されている。コイルL4の第２端、コンデンサC16の第１端、及び双方向スイッチSW15の第１端は、第１整流器BD13の第２入力端に接続されている。双方向スイッチSW15の第２端は、電流検出器Isens26の第１端に接続されている。入力平滑コンデンサC3の第２端、コンデンサC16の第２端、電流検出器Isens26の第２端、及び、電流抑制素子Irest21の第１端は、交流入力電源AC1の第２端に接続されている。電流抑制素子Irest21の第２端は、第２整流器D25のアノードに接続されている。第２整流器D25のカソードは、第１整流器BD13の第１出力端に接続されている。第１整流器BD13の第１出力端は、出力平滑コンデンサC7の第１端及び出力負荷Load8の第１端に接続されている。第１整流器BD13の第２端は、電流検出器Isens11の第１端に接続されている。電流検出器Isens11の第２端は、出力平滑コンデンサC7の第２端と出力負荷Load8の第２端に接続されている。双方向スイッチSW15の制御端及び両端、電流検出器Isens11及びIsens26それぞれの信号出力端、及び、出力電圧Voutの印加端は、制御回路CTRL92に接続されている。

交流入力電源AC1が投入されると、入力平滑コンデンサC3の充電電圧を上昇させ、電流抑制素子Irest21を経由して第２整流器D25で整流された電流により、出力平滑コンデンサC7が充電される。このとき、電流抑制素子Irest21によって突入電流が抑制されるので、大きな電流が流れない。電流抑制素子Irest21と第２整流器D25は、予備充電回路として働く。突入電流の抑制効果は、第１実施形態で示したものと同一であり、第３実施形態でも同様の効果を得ることができる。

予備充電回路（Irest21,D25）により、出力平滑コンデンサC7の両端間に現れる出力電圧Voutが上昇すると、制御回路CTRL92がスイッチング動作を開始する。ここで、制御回路CTRL92のスイッチング動作は、出力電圧Voutの分圧電圧を基準電圧Vref4と比較することにより適切に設定される。すなわち、第１実施形態での説明と同様に、制御回路CTRL92で基準電圧Vref2,Vref4と出力電圧Voutとが比較されて、３種類の動作モード（予備充電動作、電流抑制スイッチング動作、及び、基準電圧Vref1への追従スイッチング動作）を切り替えながら、突入電流抑制、及び、出力電圧Voutの上昇速度制御を行うことができる。

出力平滑コンデンサC7の両端間に現れる出力電圧Voutが設定電圧に到達したときには、出力負荷Load8への負荷電流を消費しながら設定電圧を保持するように、制御回路CTRL92がスイッチング制御を行う。このとき、第３実施形態では、第１実施形態の説明と同様にして、昇圧されたコイルL4の端子間電圧が第１整流器BD13により整流される。そのため、交流入力電圧Vacを整流器BD2で整流していた従来構成（図１）と比べて、第１整流器BD13に流れる電流を低減することができるので、第１整流器BD13による損失が抑えられる。

また、制御回路CTRL92において、双方向スイッチSW15の端子間電圧がゼロであるときに双方向スイッチSW15をオンすることにより、双方向スイッチSW15の損失を最適化することができる。

なお、双方向スイッチSW15は、制御回路CTRL92から入力されるスイッチング制御出力SWon1のみでスイッチング制御されるので、第１実施形態の電源装置１０１とは、ゼロ電圧スイッチングのタイミングが異なる。すなわち、双方向スイッチSW15が図２４の構成の場合、SW15端子間電圧Vd（＝双方向スイッチSW15の端子間電圧）が図２０、図２１で示す点線の共振動作をする為である。そのため、ゼロ電圧スイッチオンは、図２０、図２１の時刻Tz2のタイミングで行う必要がある。

上記のタイミング制御を実現すべく、制御回路CTRL92のワンショットパルス生成回路OneShot1は、制御回路CTRL91のワンショットパルス生成回路OneShotとは異なるタイミング波形の出力を生成する。そして、論理回路AND5では、ワンショットパルス生成回路OneShot1の出力と、コンパレータCmp7の出力（＝双方向スイッチSW15の両端にそれぞれ現れる端子電圧Vsw1,Vsw2の比較信号）との論理積演算によってセット信号Vsetが生成され、このセット信号Vsetを用いて双方向スイッチSW15のオンタイミングが決定される。この様子を図２６に示す。なお、図中のCsw15は双方向スイッチSW15の寄生容量を示す。

なお、第１実施形態の説明と同様に、コイルL4の端子間電圧を第１整流器BD13で昇圧整流し、出力平滑コンデンサC7を充電する方式にしているので、交流入力電源AC1の定格電圧が広い範囲で任意に設定される場合であっても、ゼロ電圧スイッチングが可能であり、双方向スイッチSW15のスイッチング時における発熱を大きく抑制することが可能である。

＜第４実施形態＞
図２７は、本発明の第４実施形態に係る電源装置１０４を示す図である。D27は第１整流器であり、ファストリカバリーダイオードD27a,D27bからなる。C71,C72は出力平滑コンデンサであり、出力電圧Voutの出力端と接地端GNDとの間に直列に接続されている。Irest21は電流制限素子であり、D25a,D25bは第２整流器を構成するダイオードである。

入力平滑コンデンサC3の第１端、コイルL4の第１端、及び、電流検出器Isens11の第１端は、交流入力電源AC1の第１端に接続されている。コイルL4の第２端、コンデンサC16の第１端、及び、双方向スイッチSW15の第１端は、ファストリカバリーダイオードD27aのアノードとファストリカバリーダイオードD27bのカソードに接続されている。双方向スイッチSW15の第２端は、電流検出器Isens26の第１端に接続されている。入力平滑コンデンサC3の第２端、コンデンサC16の第２端、電流検出器Isens26の第２端、及び、電流抑制素子Irest21の第１端は、交流入力電源AC1の第２端に接続されている。電流抑制素子Irest21の第２端は、ダイオードD25aのアノードとダイオードD25bのカソードに接続されている。ファストリカバリーダイオードD27a及びダイオードD25aそれぞれのカソードは、出力平滑コンデンサC71の第１端及び出力負荷Load8の第１端に接続されている。出力平滑コンデンサC71の第２端と出力平滑コンデンサC72の第１端は、電流検出器Isens11の第２端に接続されている。ファストリカバリオーダイオードD27b及びダイオードD25bそれぞれのアノードは、出力平滑コンデンサC72の第２端と出力負荷Load8の第２端に接続されている。双方向スイッチSW15の制御端及び両端、電流検出器Isens11及びIsens26それぞれの信号出力端、及び、出力電圧Voutの印加端は、制御回路CTRL92に接続されている。

すなわち、コイルL4の第１端は、電流検出器Isens11を介して出力平滑コンデンサの中点ノード（＝コンデンサC71及びC72相互間の接続ノード）に接続されている。ファストリカバリオーダイオードD27aは、アノードがコイルL4の第２端に接続されており、カソードが出力電圧Voutの出力端に接続されている。ファストリカバリオーダイオードD27bは、カソードがコイルL4の第２端に接続されており、アノードが接地端GNDに接続されている。

交流入力電源AC1が投入され、交流入力電圧Vacがプラス電位となると、入力平滑コンデンサC3の充電電圧を上昇させ、電流抑制素子Irest21を経由して第２整流器D25bで整流された電流により、出力平滑コンデンサC72が充電される。このとき、電流抑制素子Irest21によって突入電流が抑制されるので、大きな電流が流れない。一方、交流入力電圧Vacがマイナス電位となると、第２整流器D25aが働き、電流制限素子Irest21で制限された適切な電流で出力平滑コンデンサC71が充電される。

なお、電流抑制素子Irest21と第２整流器D25a,D25bは、予備充電回路として働く。突入電流の抑制効果は、第１実施形態で示したものと同一であり、第４実施形態でも同様の効果を得ることができる。

予備充電回路（Irest21,D25a,D25b）により、直列接続された出力平滑コンデンサC71,C72の両端間に現れる出力電圧Voutが上昇すると、制御回路CTRL92がスイッチング動作を開始する。ここで、制御回路CTRL92のスイッチング動作は、出力電圧Voutの分圧電圧を基準電圧Vref4と比較することにより適切に設定される。すなわち、第１実施形態での説明と同様に、制御回路CTRL92で基準電圧Vref2,Vref4と出力電圧Voutとが比較されて、３種類の動作モード（予備充電動作、電流抑制スイッチング動作、及び、基準電圧Vref1への追従スイッチング動作）を切り替えながら、突入電流抑制、及び、出力電圧Voutの上昇速度制御を行うことができる。

直列接続された出力平滑コンデンサC71,C72の両端間に現れる出力電圧Voutが設定電圧に到達したときには、出力負荷Load8への負荷電流を消費しながら設定電圧を保持するように、制御回路CTRL92がスイッチング制御を行う。このとき、第４実施形態では、第１実施形態の説明と同様、昇圧されたコイルL4の端子間電圧が第１整流器D27により整流される。そのため、交流入力電圧Vacを整流器BD2で整流していた従来構成（図１）と比べて、第１整流器D27に流れる電流を低減することができるので、第１整流器D27による損失が抑えられる。

なお、第１実施形態（図１２）、第２実施形態（図２２）、及び、第３実施形態（図２３）では、出力平滑コンデンサが１つなので、その両端間に現れる昇圧電圧が出力電圧Voutそのものとなる。そのため、Vout=400Vと設定した場合に、全世界の交流入力電圧規格で定められた電圧範囲（100V〜240V）で、必ずゼロ電圧スイッチオンすることができる。

一方、第４実施形態（図２７）では、同じVout=400Vと設定しても、プラス昇圧の場合には出力平滑コンデンサC71の端子間電圧が昇圧整流され、マイナス昇圧の場合には出力平滑コンデンサC72の端子間電圧が昇圧整流される。従って、出力平滑コンデンサC71,C72それぞれの端子間電圧は200Vずつとなる。

すなわち、交流入力電圧Vacが240Vであり、VacピークがVac=240×√2＝339.4Vであるときには、339.4Vを中心として200VでSW15端子間電圧Vdが共振することになり、ゼロ電圧には到達しない。ただし、共振波形の最低電圧点でスイッチオンすると、第１整流器D27の順方向電圧を無視して339.4-200＝139.4Vが損失となるが、従来構成（図１）では、339.4-(400-339.4)＝278.8Vとなる。従って、第４実施形態においても、従来構成（図１）よりも損失を抑えられていることは確かである。

図２７の第４実施形態では、出力平滑コンデンサC71,C72を直列構成にすることで、第１整流器D27として、２つのファストリカバリーダイオードD27a,D27bを用いた構成としている。この構成により、第１実施形態、第２実施形態、第３実施形態と比較して、第１整流器D27での損失は、ファストリカバリーダイオード１段分となり、より省電力化が可能となる。勿論、第１実施形態、第２実施形態、第３実施形態についても、同じ構成を取りうることは自明である。

＜第５実施形態＞
第４実施形態（図２７）では、出力平滑コンデンサC71,C72が直列に接続されており、交流入力電源ACの交流入力電圧Vacがプラスの場合には、出力平滑コンデンサC71に昇圧充電され、交流入力電圧Vacがマイナスの場合には、出力平滑コンデンサC72に昇圧充電される。そのため、交流入力電圧Vacの電圧極性の周期（50Hz×2または60Hz×2）で、昇圧充電される出力平滑コンデンサが切り替わることになる。

一般的には、直列コンデンサを出力平滑コンデンサとする場合、それぞれの端子間電圧を等しくしてコンデンサの電圧特性が同じ領域となるようにして使われる。出力負荷Load8は、説明の為に抵抗負荷Roとしているが、実際には時間的に消費電力が変化することが常である。そのために、交流入力電圧Vacの周期で出力負荷Load8が変化する場合、出力平滑コンデンサC71,C72それぞれの端子間電圧が異なる場合がある。そこで、出力平滑コンデンサC71,C72それぞれの端子間電圧をバランスすることのできる実施形態として、第５実施形態を示す。

図２８は、本発明の第５実施形態に係る電源装置１０５を示す図である。L4はコイルであり、互いに逆向きに結合された第１巻線N1及び第２巻線N2を含むトランスT4で構成されている。なお、第１巻線N1と第２巻線N2の巻数比は、N1:N2=1:1である。なお、以下の説明では、トランスT4のN1側端子電圧をVd11とし、N2側端子電圧をVd12とする。D27は第１整流器であり、ファストリカバリーダイオードD27a,D27b,D27c,D27dからなる。

入力平滑コンデンサC3の第１端、第１巻線N1及び第２巻線N2それぞれの第１端、及び、電流検出器Isens11の第１端は、交流入力電源AC1の第１端に接続されている。第１巻線N1の第２端、コンデンサC16の第１端、及び、双方向スイッチSW15の第１端は、ファストリカバリーダイオードD27aのアノードとファストリカバリーダイオードD27bのカソードに接続されている。第２巻線N2の第２端は、ファストリカバリオーダイオードD27cのカソードとファストリカバリーダイオードD27dのアノードに接続されている。双方向スイッチSW15の第２端は、電流検出器Isens26の第１端に接続されている。入力平滑コンデンサC3の第２端、コンデンサC16の第２端、電流検出器Isens26の第２端、及び、電流抑制素子Irest21の第１端は、交流入力電源AC1の第２端に接続されている。電流抑制素子Irest21の第２端は、ダイオードD25aのアノードとダイオードD25bのカソードに接続されている。ファストリカバリーダイオードD27a及びD27d並びにダイオードD25aそれぞれのカソードは、出力平滑コンデンサC71の第１端及び出力負荷Load8の第１端に接続されている。出力平滑コンデンサC71の第２端と出力平滑コンデンサC72の第１端は、電流検出器Isens11の第２端に接続されている。ファストリカバリオーダイオードD27b及びD27c並びにダイオードD25bそれぞれのアノードは、出力平滑コンデンサC72の第２端と出力負荷Load8の第２端に接続されている。双方向スイッチSW15の制御端及び両端、電流検出器Isens11及びIsens26それぞれの信号出力端、及び、出力電圧Voutの印加端は、制御回路CTRL92に接続されている。

すなわち、第１巻線N1及び第２巻線N2それぞれの第１端は互いに接続されており、その接続ノードは、電流検出器Isens11を介して、出力平滑コンデンサの中点ノード（＝コンデンサC71及びC72相互間の接続ノード）に接続されている。ファストリカバリーダイオードD27aは、アノードが第１巻線N1の第２端に接続されており、カソードが出力電圧Voutの出力端に接続されている。ファストリカバリーダイオードD27bは、カソードが第１巻線N1の第２端に接続されており、アノードが接地端GNDに接続されている。ファストリカバリーダイオードD27cは、カソードが第２巻線N2の第２端に接続されており、アノードが接地端GNDに接続されている。ファストリカバリーダイオードD27dは、アノードが第２巻線N2の第２端に接続されており、カソードが出力電圧Voutの出力端に接続されている。

なお、電流抑制素子Irest21と第２整流器D25a,D25bは、予備充電回路として働く。突入電流の抑制効果は、第１実施形態で示したものと同一であり、第５実施形態でも同様の効果を得ることができる。

直列接続された出力平滑コンデンサC71,C72の両端間に現れる出力電圧Voutが設定電圧に到達したときには、出力負荷Load8への負荷電流を消費しながら設定電圧を保持するように、制御回路CTRL92がスイッチング制御を行う。

ここで、双方スイッチSW15がオフしたときに、交流入力電圧Vacがプラスである場合には、N1側端子電圧Vd11がプラス側に上昇し、出力平滑コンデンサC71の端子間電圧を越えると、ファストリカバリーダイオードD27aを通して昇圧整流を行う。また、コイルL4を構成するトランスT4の巻数比をN1=N2=1とすることにより、N2側端子電圧Vd12は、N1側端子電圧Vd11と逆極性で絶対値が等しい電圧レベルまで下降し、出力平滑コンデンサC72の端子間電圧を越えると、ファストリカバリーダイオードD27cを通して昇圧整流を行う。

同じように、双方向スイッチSW15がオフしたときに、交流入力電圧Vacがマイナスの場合には、N1側端子電圧Vd11がマイナス側に下降し、出力平滑コンデンサC72の端子間電圧を越えると、ファストリカバリーダイオードD27bを通して昇圧整流を行う。また、N2側端子電圧Vd12は、N1側端子電圧Vd11と逆極性で絶対値が等しい電圧レベルまで上昇し、出力平滑コンデンサC71の端子間電圧を越えると、ファストリカバリーダイオードD27dを通して昇圧整流を行う。

以上のように、出力平滑コンデンサC71,C72は、交流入力電圧Vacがプラスでもマイナスでも、各端子間が均等に充電されるので、それぞれの端子間電圧がバランスする。

このとき、第１実施形態の説明と同様、トランスT4の端子電圧Vd11,Vd12が第１整流器D27により昇圧整流される。そのため、交流入力電圧Vacを整流器BD2で整流していた従来構成（図１）と比べて、第１整流器D27に流れる電流を低減することができるので、第１整流器D27による損失が抑えられる。

＜第６実施形態＞
図２９は、本発明の第６実施形態に係る電源装置１０６である。L5はコイルであり、コイルL51,L52から成るトランスT5で構成されている。N1,N2はトランスT5の巻き数の比率を表しており、N1=N2=1である。D29a,D29bは第１整流器であり、ファストリカバリーダイオードで構成される。L6はコイルである。C73,C74は出力平滑コンデンサである。また、制御回路CTRL92を構成する回路の基準電位である接地電位は、図２９のGND表示された交流入力電源AC1の片側と繋がっている。

コイルL6の第１端、第１整流器D29aのカソード、出力平滑コンデンサC73の第１端、及び、出力負荷Load8の第１端は、第２整流器D23のカソードに接続されている。入力平滑コンデンサC3の第１端、第１整流器D29bのアノード、電流検出器Isens11の第１端、出力平滑コンデンサC73の第２端、及び、出力負荷Load8の第２端は、交流入力電源AC1の第１端に接続されている。第２整流器D23のアノードは、電流抑制素子Irest21の第１端に接続されている。入力平滑コンデンサC3の第２端、電流抑制素子Irest21の第２端、及び、電流検出器Isens26の第１端は、交流入力電源AC1の第２端に接続されている。コイルL6の第２端は、コイルL52の第１端に接続されている。コイルL52の第２端と第１整流器D29bのカソードは、出力平滑コンデンサC74の第１端に接続されている。電流検出器Isens11の第２端はコイルL51の第１端に接続されている。コイルL51の第２端、第１整流器D29aのアノード、出力平滑コンデンサC74の第２端、及び、コンデンサC16の第１端は、双方向スイッチSW15の第１端に接続されている。電流検出器Isens26の第２端は、コンデンサC16の第２端と双方向スイッチSW15の第２端に接続されている。双方向スイッチSW15の制御端及び両端、電流検出器Isens11及びIsens26それぞれの信号出力端、及び、出力電圧Voutの印加端は、制御回路CTRL92に接続されている。

交流入力電源AC1が繋げられる前の状態から、交流入力電源AC1が繋げられた状態になったとき、双方向スイッチSW15はオフしている。このとき、交流入力電源AC1の交流入力電圧Vacがマイナスに推移すると、電流抑制素子Irest21を経由して第２整流器D23で整流された電流により、出力平滑コンデンサC73が充電される。また、出力平滑コンデンサC74の両端は、出力平滑コンデンサC73の両端とコイルL6,L52及びL51を介して直流的に接続されている。そのため、出力平滑コンデンサC74の両端間電圧は、出力平滑コンデンサC73の両端間電圧と連動して推移する。このとき、電流抑制素子Irest21によって突入電流が抑制されるので、大きな電流は流れない。突入電流の抑制効果は、第１実施形態で示したものと同一であり、第６実施形態でも同様の効果を得ることができる。

予備充電回路（Irest21,D23）により、コイルL6,L52及びL51を介して並列接続された出力平滑コンデンサC73,C74の両端間電圧が上昇し、制御回路CTRL92がスイッチング動作を開始する。ここで、制御回路CTRL92のスイッチング動作は、出力平滑コンデンサC73の両端間電圧、すなわち、出力電圧Voutを基準電圧Vref4と比較することにより適切に設定される。すなわち、第１実施形態での説明と同様に、制御回路CTRL92で出力電圧Voutと基準電圧Vref2,Vref4が比較され、３種類の動作モード（予備充電動作、電流抑制スイッチング動作、及び、基準電圧Vref1への追従スイッチング動作）を切り替えながら、突入電流抑制、及び、出力電圧Voutの上昇速度制御を行うことができる。

出力平滑コンデンサC73の両端間に現れる出力電圧Voutが設定電圧に到達したときには出力負荷Load8への負荷電流を消費しながら設定電圧を保持するように、制御回路CTRL92がスイッチング制御を行う。

このとき、双方向スイッチSW15のオフ期間において、交流入力電圧Vacがプラスの場合は、端子電圧Vd1がプラス側に上昇し、出力平滑コンデンサC73の端子間電圧を越えると、第１整流器D29aを通して昇圧整流が行われる。

一方、双方向スイッチSW15のオフ期間において、交流入力電圧Vacがマイナスの場合には、端子電圧Vd1がマイナス側に下降し、もう一方の出力平滑コンデンサC74により、端子電圧Vd2が端子電圧Vd1に従って下降する。端子電圧Vd1が-Vout+Vacより低くなると、端子電圧Vd2が-Vacより低くなり、第１整流器D29bを通して出力平滑コンデンサC74に対する整流動作が行われる。

整流動作が完了すると、出力平滑コンデンサC74に充電されたエネルギーは、コイルL52と、平滑化を目的としたコイルL6を経由して、出力平滑コンデンサC73に供給され、やがて出力平滑コンデンサC73及びC74それぞれの両端間電圧は同じになる。

以上のように、交流入力電圧Vacがプラスでもマイナスでも、出力平滑コンデンサC73,C74それぞれの両端間電圧は、直流的に同じ電圧で推移する。このとき、第１実施形態の説明と同様に、第１整流器D29a,D29bによる整流動作は、昇圧整流動作となる。そのため、第１整流器D29a,D29bを流れる電流（＝出力負荷Load8の消費電力に相当）は、交流電圧Vacを整流器BD2で整流していた従来構成（図１）よりも抑えられるので、第１整流器D29a,D29bによる損失が抑えられる。

また、第６実施形態では、第１実施形態、第２実施形態、及び、第３実施形態の場合と同様に、出力平滑コンデンサC73,C74を１つのコンデンサとみなせるので、端子電圧Vd1またはVd2の昇圧整流電圧は、入力交流電圧Vacの状態に係らず、出力電圧Voutとなる。従って、Vout=400Vと設定した場合に全世界の交流入力電圧規格（100V〜240V）範囲で必ずゼロ電圧スイッチオンできる。

また、第６実施形態において、出力平滑コンデンサC73,C74は、スイッチング周波数における十分低いインピーダンスと、商用周波数におけるバックアップエネルギーを有するとよい。このような構成であれば、双方の容量を同値とする必要性はなく、自由に選択可能である。また、コイルL51、L52は、巻数比がほぼ１：１のトランスT5で構成してもよいが、適切に定められたインダクタンスのコイルであれば、独立したコイルで構成しても同じ動作が可能であることは言うまでもない。

＜変形例＞
なお、先出の第１実施形態及び第２実施形態では、一対のスイッチ素子SW14a,SW14bを別々のタイミングで制御する構成（＝一方を常にオンして他方をスイッチング制御する構成）を例に挙げたが、双方向スイッチSW15を用いる第３〜第５実施形態に倣い、スイッチ素子SW14a,SW14b双方を同じタイミングでスイッチング制御する構成としても構わない。

また、第１実施形態、第２実施形態、第３実施形態、第４実施形態、第５実施形態、及び、第６実施形態において、昇圧整流を行うためのファストリカバリーダイオード（D131〜D134,D27a〜D27d,D29a〜D29b）は、図３０に示すように、ファストリカバリーダイオードD30a、トランジスタスイッチTr30とその制御コンパレータComp30から成るいわゆる同期整流素子D30であってもよいことは言うまでもない。

＜総括＞
以下では、本明細書中に開示されている種々の実施形態について総括的に述べる。

本明細書中に開示されている発明は、例えば、力率改善機能を備えた電源装置に関するものであり、特に、商用交流電源を入力とし、交流入力電圧のピーク値よりも高い電圧に設定された直流安定電圧を出力する電源装置において、電力変換効率を高くすると共に、電源投入時の突入電流を抑制する有効な技術に関する。

従来、力率改善機能を備えた電源装置では、電源投入時に入力平滑コンデンサへ突入電流が流れるという課題があった。

そこで、本明細書中に開示されている発明は、交流入力電源に対してスイッチとコイルを直列に接続し、コイルの端子間電圧を昇圧整流する構成とすることにより、交流入力電源から電流抑制素子と整流器を使って出力への予備充電経路を提供し、突入電流を抑制することを主たる目的の一つとする。

また、交流入力電源の定格電圧が高い場合（例えば220Vを超える場合）には、スイッチ素子の端子間電圧が共振しても０Ｖを下回らないので、ゼロ電圧スイッチングができず、電力効率を最適化できないという課題もあった。

そこで、本明細書中に開示されている発明は、コイルの端子間電圧を昇圧整流することで、交流入力電源の定格電圧が高い場合であっても、スイッチ素子のドレイン電圧を共振制御することにより、スイッチ素子をゼロ電圧スイッチングし、スイッチ素子の損失を最適化することが主たる目的の一つとする。

更に、交流入力電源の定格電圧が低い場合、整流器を流れる電流が大きいので、整流器のロス電圧による損失が高くなり、電力効率に与える影響が大きいという課題もあった。

そこで、本明細書中に開示されている発明は、交流入力電源の定格電圧が低い場合であっても、整流器に流れる電流を制限してその発熱を抑えることにより、損失を抑制することを主たる目的の一つとする。

以上をまとめると、本明細書中に開示されている発明は、電源投入時の突入電流を抑制可能とし、入力電圧が高い場合でもスイッチ素子のゼロ電圧スイッチングを可能とし、さらには、コイルの励磁電流をコイル両端間の高い電圧で昇圧整流して整流ダイオードのロス電圧に対する整流後の電圧の比率を大きく設定することにより電力効率の最適化を可能とした電源装置を提供するものであると言える。

なお、上記課題を解決するために、本明細書中に開示されている電源装置は、交流入力電源にコイルとスイッチ（スイッチ素子または双方向スイッチ）を直列に接続してなり、コイルの両端間電圧を昇圧整流して出力平滑コンデンサの両端間電圧を充電することにより、直流の出力電圧を生成する。

また、本明細書中に開示されている電源装置は、スイッチをオンして交流入力電圧に比例した入力電流を流す一方、スイッチをオフにしてコイルの励磁電流を第１整流器経由で昇圧整流し、出力平滑コンデンサに流して出力負荷に電流を供給するとともに出力電圧を安定化するように制御する制御回路を有する。

交流入力電源が低電圧規格であっても、出力平滑コンデンサの端子間電圧を高い電圧に設定することで、第１整流器を流れる電流が少なくなり、第１整流器でのロス電圧による損失を抑制することが可能である。

更に、コイルの励磁電流が第１整流器を経由して出力平滑コンデンサに流れ終わると、コイルの端子間電圧は電圧共振を開始する。このとき、制御回路により適正なタイミングでスイッチ素子をオンすることにより、ゼロ電圧スイッチングを行うことができるので、損失を抑制することが可能となる。

また、電流抑制素子と第２整流器からなる予備充電回路を通して交流入力電源から出力平滑コンデンサを充電するように構成することで、電源投入時に流れる突入電流を抑制することが可能となる。なお、交流入力電圧が定常電圧となった場合には、この予備充電経路は働かず、定常電圧出力時の電流抑制素子での損失は無くなる様に働くものである。また、予備充電回路の構成を半波整流とすることで部品を少なくすることも可能である。

交流入力電源の定格電圧が低い場合であっても、交流入力電源の定格電圧が高い場合に比べて電流が増加することによる第１整流器の発熱は、コイルを用いた昇圧整流器を通すことで抑制されるので、第１整流器の損失を抑制することができる。

また、本明細書中に開示されている発明は、スイッチオフ時において、コイル、スイッチのコイル側端子に付随する寄生容量、及び、スイッチの両端間に接続されるノイズ低減用コンデンサによる共振動作をするようにスイッチング制御を行うことにより、次のスイッチオン時におけるスイッチの発熱を抑制するものである。

また、本明細書中に開示されている発明は、スイッチオン時において、スイッチの端子間電圧がゼロ電圧となる様にスイッチング制御を行うことにより、スイッチオン時におけるスイッチの発熱を抑制するものである。

以上の記載に示す通り、本明細書中に開示されている発明によれば、電源投入時の突入電流を抑制することができ、交流入力電源の定格電圧が低い場合であっても定格電圧が高い場合と比べて電力効率を低下させることなく、更に、交流入力電源の定格電圧が高い場合であってもスイッチ素子のドレイン電圧を共振制御してスイッチ素子をゼロ電圧スイッチングすることにより、電力効率を落とすことのない電源装置を提供することができる。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、種々の電気機器に搭載される電源装置に利用することが可能である。

100,101,102,103,104,105 電源装置
AC1 交流入力電源
BD2 整流器
C3 入力平滑コンデンサ
L4,L,L5,L51,L52,L6 コイル
T4,T5 トランス
D5 整流器（ファストリカバリーダイオード）
SW6,SW14a,SW14b,SW15a,SW15b スイッチ素子（ＮチャネルＭＯＳＦＥＴ）
SW15 双方向スイッチ
C7,C71,C72,C73,C74 出力平滑コンデンサ
Load8,Ro 出力負荷
CTRL9,CTRL91,CTRL92 制御回路
C10,C16,C17,C18 ノイズ−スイッチング発熱抑制コンデンサ
Isens11,Isens26 電流検出器
D12,D15a,D15b,D20a,D20b ボディーダイオード又は並列ダイオード
BD13,D27,D29a,D29b 第１整流器
D25,D25a,D25b,D26a,D26b 第２整流器
Irest21,Irest22a,Irest22b 電流抑制素子
D21,D22,D23,D24 ダイオード
D131,D132,D133,D134 ファストリカバリーダイオード
D27a,D27b,D27c,D27d,D29a,D29b ファストリカバリーダイオード
D30 同期整流素子
D30a ファストリカバリーダイオード
Tr30 トランジスタスイッチ
Comp30 制御コンパレータ
R,R1,R2,Rf 抵抗
Cf コンデンサ
CmpSens 電流センス用コンパレータ
AmpSens 電流センス用アンプ
Cmp1,Cmp2,Cmp3,Cmp4,Cmp5,Cmp6,Cmp7 コンパレータ
Amp1 オペアンプ
Buf1,Buf2 ゲートドライババッファ
OneShot,OneShot1 ワンショットパルス生成回路
SawGen のこぎり波発生回路
AND2,AND3,AND4,AND5 ２入力ＡＮＤ論理ブロック
NOT NOT論理ブロック
OR0,OR1,OR2 ２入力OR論理ブロック
FF Ｄフリップフロップ
FFrs ＲＳフリップフロップ
MUX ２入力マルチプレクサ
N1,N2 第１巻線、第２巻線
Vac 交流入力電圧
Vout 力率改善機能を備えた電源装置の出力電圧
GND 力率改善機能を備えた電源装置の出力基準電圧
ACGND 交流入力電源の接地電圧
Vref1 基準電圧（出力電圧Voutの目標設定値に相当）
Vref2 基準電圧（電流抑制スイッチング動作の終了タイミング設定値に相当）
Vref3 基準電圧（電流抑制スイッチング動作中の上限電流設定値に相当）
Vref4 基準電圧（予備充電動作の終了タイミング設定値に相当）

Claims

交流入力電源に対してスイッチとコイルを直列に設けるとともに、前記コイルの両端間に設けられた第１整流器で昇圧整流を行い、出力平滑コンデンサの端子間電圧を充電することで出力電力を得ることを特徴とする電源装置。
前記スイッチは、少なくとも一つのスイッチ素子を含むことを特徴とする請求項１に記載の電源装置。
前記スイッチは、第１スイッチ素子と第２スイッチ素子を含み、前記コイルは、前記第１スイッチ素子と前記第２スイッチ素子との間に直列接続されていることを特徴とする請求項１または請求項２に記載の電源装置。
前記スイッチは、双方向スイッチであることを特徴とする請求項１に記載の電源装置。
電流抑制素子と第２整流器を含む予備充電回路をさらに設けて、前記交流入力電源の一端または両端から前記予備充電回路を経由して前記出力平滑コンデンサに予備充電を行うことを特徴とした請求項１〜請求項４のいずれか一項に記載の電源装置。
前記スイッチの端子間電圧がゼロとなるタイミング、または、所定値にクランプされているタイミングで、前記スイッチをオンするようにスイッチング制御を行う制御回路をさらに有することを特徴とする請求項１〜請求項５のいずれか一項に記載の電源装置。
前記第１整流器は、ダイオードブリッジであることを特徴とする請求項１〜請求項６のいずれか一項に記載の電源装置。
前記第１整流器は、アノードが前記コイルの一端に接続されてカソードが前記出力平滑コンデンサの第１端に接続された第１ダイオードと、カソードが前記コイルの一端に接続されてアノードが前記出力平滑コンデンサの第２端に接続された第２ダイオードと、を含むことを特徴とする請求項１〜請求項６のいずれか一項に記載の電源装置。
前記コイルは、前記出力平滑コンデンサの中点ノードにそれぞれの第１端が接続されて互いに逆向きに結合された第１巻線及び第２巻線を含むトランスとして構成されており、
前記第１整流器は、アノードが前記第１巻線の第２端に接続されてカソードが前記出力平滑コンデンサの第１端に接続された第１ダイオードと、カソードが前記第１巻線の第２端に接続されてアノードが前記出力平滑コンデンサの第２端に接続された第２ダイオードと、カソードが前記第２巻線の第２端に接続されてアノードが前記出力平滑コンデンサの第２端に接続された第３ダイオードと、アノードが前記第２巻線の第２端に接続されてカソードが前記出力平滑コンデンサの第１端に接続された第４ダイオードと、を含むことを特徴とする請求項１〜請求項６のいずれか一項に記載の電源装置。
前記出力平滑コンデンサは、第１端が前記コイルの第１端に接続されて第２端が前記交流入力電源の第１端に接続された第１コンデンサと、第１端が前記コイルの第２端に接続されて第２端が前記スイッチを介して前記交流入力電源の第２端に接続された第２コンデンサと、を含み、
前記第１整流器は、アノードが前記第２コンデンサの第２端に接続されてカソードが前記コイルの第１端に接続された第１ダイオードと、アノードが前記第１コンデンサの第２端に接続されてカソードが前記コイルの第２端に接続された第２ダイオードと、を含む、
ことを特徴とする請求項１〜請求項６のいずれか一項に記載の電源装置。
入力電流波形と入力電圧波形との位相差を無くすように前記スイッチのスイッチング制御を行う力率改善機能を備えていることを特徴とする請求項１〜請求項１０のいずれか一項に記載の電源装置。