JP2019009584A - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP2019009584A JP2019009584A JP2017122823A JP2017122823A JP2019009584A JP 2019009584 A JP2019009584 A JP 2019009584A JP 2017122823 A JP2017122823 A JP 2017122823A JP 2017122823 A JP2017122823 A JP 2017122823A JP 2019009584 A JP2019009584 A JP 2019009584A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- divider
- output
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】基準信号の周波数が高いPLL回路において、位相比較器及びチャージポンプの位相検波特性の直線性を改善する。【解決手段】PLL回路Pは、基準信号refを2分周する基準信号分周器6と、帰還信号fbを2分周する帰還信号分周器7と、正相の分周基準信号ref2の位相に対する、正相の分周帰還信号fb2の位相の差分に応じて、第1の上昇信号up1及び第1の下降信号dw1を出力する、ディレイフリップフロップ型の第1の位相比較器1−1と、正相の分周基準信号ref2の位相に対する、逆相の分周帰還信号fb2xの位相の差分に応じて、第2の上昇信号up2及び第2の下降信号dw2を出力する、ディレイフリップフロップ型の第2の位相比較器1−2と、を備える。2系統の位相比較器からの上昇信号及び下降信号を、1系統のループフィルタ3への電流信号に統合する。【選択図】図10
Description
本開示は、基準信号の周波数が高いPLL(Phase−Locked−Loop)回路において、位相比較器及びチャージポンプの位相検波特性の直線性を改善する。
最近、高速データ処理や高速データ通信がますます要求されており、高速クロック信号を出力するPLL回路がますます重要になっている。
第1の従来技術のPLL回路Pの概要構成及び詳細構成を図1及び図2に示す。第1の従来技術のPLL回路Pは、位相比較器1、チャージポンプ2、ループフィルタ3、発振器4及び分周器5から構成される。
発振器4は、電圧信号に基づいて発振周波数を制御する。分周器5は、発振器4が出力する発振信号を、基準信号refの周波数とほぼ同じ周波数に分周する。
位相比較器1は、PLL回路Pに入力される基準信号refの位相に対する、分周器5が出力する帰還信号fbの位相の差分に応じて、発振器4の発振周波数の上昇を指示する上昇信号up及び発振器4の発振周波数の下降を指示する下降信号dwを出力する。位相比較器1は、ディレイフリップフロップ回路11、12及びAND回路13を備える。
ディレイフリップフロップ回路11は、CK端子において、基準信号refを入力され、D端子において、High信号“1”を入力され、Reset端子において、後述のAND回路13の出力信号を入力され、Q端子において、上昇信号upを出力する。
ディレイフリップフロップ回路12は、CK端子において、帰還信号fbを入力され、D端子において、High信号“1”を入力され、Reset端子において、後述のAND回路13の出力信号を入力され、Q端子において、下降信号dwを出力する。
AND回路13は、入力端子において、ディレイフリップフロップ回路11が出力する上昇信号up及びディレイフリップフロップ回路12が出力する下降信号dwを入力され、出力端子において、Reset信号を出力する。
チャージポンプ2は、位相比較器1が出力する上昇信号up及び下降信号dwのパルス幅に応じて、電流信号Icpを出力する。チャージポンプ2は、定電流源21、22及びスイッチ23、24を備える。
スイッチ23は、上昇信号upがHigh信号“1”であるとき、ONとなり、上昇信号upがLow信号“0”であるとき、OFFとなる。定電流源21は、スイッチ23がONであるとき、後述のコンデンサ31に電荷を供給する。
スイッチ24は、下降信号dwがHigh信号“1”であるとき、ONとなり、下降信号dwがLow信号“0”であるとき、OFFとなる。定電流源22は、スイッチ24がONであるとき、後述のコンデンサ31から電荷を引き抜く。
ループフィルタ3は、コンデンサ31及び抵抗32を有し、チャージポンプ2が出力する電流信号Icpを、発振器4に入力される電圧信号に変換する。ここで、ループフィルタ3は、コンデンサ31及び抵抗32を直列つなぎに接続したものに限られない。
Behzad Razavi著、黒田忠弘訳、「アナログCMOS集積回路の設計 応用編」、丸善株式会社、p.646.
第1の従来技術のPLL回路Pの位相比較器1及びチャージポンプ2の出力波形を図3に示す。ここで、実線で示した出力波形は、理想の場合の出力波形であり、一点鎖線で示した出力波形は、スルーレートを考慮する実際の場合の出力波形である。
帰還信号fbの位相が基準信号refの位相より遅いときを図3の左端に示す。上昇信号upは、基準信号refの位相に対する帰還信号fbの位相の遅れに応じたパルス幅を有する。下降信号dwは、位相比較器1の回路遅延に応じた狭いパルス幅を有する。電流信号Icpは、上昇信号upのパルス幅に応じたコンデンサ31への電荷供給を行う。
帰還信号fbの位相が基準信号refの位相に等しいときを図3の中央に示す。上昇信号up及び下降信号dwは、位相比較器1の回路遅延に応じた狭いパルス幅を有する。電流信号Icpは、上昇信号up及び下降信号dwのパルス幅が等しいため、コンデンサ31への電荷供給やコンデンサ31からの電荷引抜を行わない。
帰還信号fbの位相が基準信号refの位相より早いときを図3の右端に示す。上昇信号upは、位相比較器1の回路遅延に応じた狭いパルス幅を有する。下降信号dwは、基準信号refの位相に対する帰還信号fbの位相の進みに応じたパルス幅を有する。電流信号Icpは、下降信号dwのパルス幅に応じたコンデンサ31からの電荷引抜を行う。
第1の従来技術のPLL回路Pの位相比較器1及びチャージポンプ2の位相検波特性を図4に示す。ここで、実線で示した特性は、スルーレートを考慮する実際の場合の特性であり、破線で示した特性は、理想の場合の特性である。
帰還信号fbの位相が基準信号refの位相に等しいとき、電流信号Icpはコンデンサ31への電荷供給やコンデンサ31からの電荷引抜を行わず、発振器4に入力される電圧信号は変更されず、発振器4の発振周波数はロックされる。
位相比較器1及びチャージポンプ2の位相検波特性は、図3で説明したように、基準信号refの位相に対する帰還信号fbの位相の差分−2πradから2πradまで、基準信号refの位相に対する帰還信号fbの位相の差分に比例することが望ましい。
しかし、基準信号refの周波数が高いPLL回路Pにおいては、位相比較器1及びチャージポンプ2の位相検波特性は、図4で説明するように、基準信号refの位相に対する帰還信号fbの位相の差分0radの近傍で、基準信号refの位相に対する帰還信号fbの位相の差分に比例しないと考えられる。なぜなら、基準信号refの周波数が高いPLL回路Pにおいては、位相比較器1の回路遅延に応じた狭いパルス幅を有する上昇信号up及び下降信号dwに対して、立ち上り特性即ちスルーレートが低いからである。
位相比較器1及びチャージポンプ2の位相検波特性の直線性が劣化することは、MASH(Multi−stAge noise SHaping)が生成する分周コード値に誤差を与えるのと等価であり、PLL帯域内の位相雑音フロアの劣化を招くことになる。
ここで、MASHとは、分周器5が整数分周を行うのみならず小数分周を行うにあたり用いる技術である。分周コード値がN(Nは整数値)より大きくN+1より小さい小数値であるときについて説明する。分周器5の分周数は、基準信号refの周期毎に、MASH次数をMとするとき、N−2M+1、・・・、N+2Mの整数値のいずれかをランダムに選択し、時間的に平均すれば上記小数値となる。分周器5は、MASH次数を高くすることにより、整数値出力のランダム性を高くすることができ、フラクショナル・スプリアスをループフィルタ3の抑圧量が大きい高域に拡散することができる。
第1の従来技術の課題の解決に、第2、3の従来技術(それぞれ、特許文献1及び非特許文献1を参照のこと。)を挙げられる。
第2の従来技術のPLL回路Pの概要構成を図5に示す。第2の従来技術のPLL回路Pは、第1の従来技術のPLL回路Pと比べて、遅延回路14を付加される。遅延回路14は、入力端子において、AND回路13の出力信号を入力され、回路内部において、所定の遅延を施し、出力端子において、Reset信号を出力する。
第2の従来技術のPLL回路Pの位相比較器1及びチャージポンプ2の出力波形を図6に示す。ここで、実線で示した出力波形は、理想の場合の出力波形であり、一点鎖線で示した出力波形は、スルーレートを考慮する実際の場合の出力波形である。
第2の従来技術においては、第1の従来技術と比較して、上昇信号up及び下降信号dwのパルス幅は、位相の遅延αだけ広がる。
第2の従来技術のPLL回路Pの位相比較器1及びチャージポンプ2の位相検波特性を図7に示す。ここで、実線で示した特性は、スルーレートを考慮する実際の場合の特性であり、破線で示した特性は、理想の場合の特性である。
第2の従来技術においては、第1の従来技術と比較して、基準信号refの周波数が高いPLL回路Pにおいても、位相比較器1及びチャージポンプ2の位相検波特性は、基準信号refの位相に対する帰還信号fbの位相の差分0radの近傍で、基準信号refの位相に対する帰還信号fbの位相の差分にほぼ比例すると考えられる。しかし、第2の従来技術であっても、低位相雑音を実現することはできない。
第3の従来技術のPLL回路Pの概要構成を図8に示す。第3の従来技術のPLL回路Pは、第1の従来技術のPLL回路Pと比べて、ディレイフリップフロップ回路11、12及びAND回路13を除去され、EXOR回路15を付加される。EXOR回路15は、入力端子において、基準信号ref及び帰還信号fbを入力され、出力端子において、EXOR信号をスイッチ23、24に出力する。EXOR信号は、帰還信号fbの位相が基準信号refの位相よりπ/2radだけ遅いとき及びπ/2radだけ早いとき、デューティ比を50%とするため、PLL回路Pをロック状態にする。
第3の従来技術のPLL回路Pの位相比較器1及びチャージポンプ2の位相検波特性を図9に示す。
帰還信号fbの位相が基準信号refの位相よりπ/2radだけ遅いとき及びπ/2radだけ早いとき、発振器4の発振周波数はロックされる。このとき、位相比較器1の回路遅延に応じた狭いパルス幅を有する上昇信号up及び下降信号dwに対して、立ち上り特性即ちスルーレートが低いという問題がなくなる。
しかし、位相比較器1及びチャージポンプ2の位相検波特性は、帰還信号fbの位相が基準信号refの位相よりπ/2radだけ遅いとき及びπ/2radだけ早いとき、ともに同符号の同様な特性になる。よって、PLL回路Pは、周波数判別機能を有さないため、位相スリップを起こしやすく、ロックアップタイムを遅くする。
そこで、前記課題を解決するために、本開示は、基準信号の周波数が高いPLL回路において、MASHの位相の振り幅を十分に確保しつつ、周波数判別機能を有しつつ、位相比較器及びチャージポンプの位相検波特性の直線性を改善することを目的とする。
上記目的を達成するために、ディレイフリップフロップ型の位相比較器を2系統並列し、ループフィルタを従来と同様に1系統配置する。第1の位相比較器には、2n(nは自然数)分周された正相の基準信号及び2n分周された正相の帰還信号を入力する、又は、2n分周された逆相の基準信号及び2n分周された逆相の帰還信号を入力する。第2の位相比較器には、2n分周された正相の基準信号及び2n分周された逆相の帰還信号を入力する、又は、2n分周された逆相の基準信号及び2n分周された正相の帰還信号を入力する。つまり、分周基準信号及び分周帰還信号のうち、一方の信号は第1、2の位相比較器に対して同相で入力されればよく、他方の信号は第1、2の位相比較器に対して逆相で入力されればよい。そして、第1の位相比較器及び第2の位相比較器が出力する上昇信号及び下降信号を、1系統のループフィルタへの電流信号に統合することとした。
具体的には、本開示は、電圧信号に基づいて発振周波数を制御する発振器と、前記発振器が出力する発振信号を分周する分周器と、前記PLL回路に入力される基準信号を2n分周し、正相の分周基準信号及び逆相の分周基準信号を出力する基準信号分周器と、前記分周器が出力する帰還信号を2n分周し、正相の分周帰還信号及び逆相の分周帰還信号を出力する帰還信号分周器と、前記基準信号分周器が出力する前記正相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記正相の分周帰還信号の位相の差分に応じて、又は、前記基準信号分周器が出力する前記逆相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記逆相の分周帰還信号の位相の差分に応じて、前記発振器の前記発振周波数の上昇を指示する第1の上昇信号及び前記発振器の前記発振周波数の下降を指示する第1の下降信号を出力する、ディレイフリップフロップ型の第1の位相比較器と、前記基準信号分周器が出力する前記正相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記逆相の分周帰還信号の位相の差分に応じて、又は、前記基準信号分周器が出力する前記逆相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記正相の分周帰還信号の位相の差分に応じて、前記発振器の前記発振周波数の上昇を指示する第2の上昇信号及び前記発振器の前記発振周波数の下降を指示する第2の下降信号を出力する、ディレイフリップフロップ型の第2の位相比較器と、前記第1の位相比較器が出力する前記第1の上昇信号及び前記第1の下降信号のパルス幅に応じて、第1の電流信号を出力する第1のチャージポンプと、前記第2の位相比較器が出力する前記第2の上昇信号及び前記第2の下降信号のパルス幅に応じて、第2の電流信号を出力する第2のチャージポンプと、前記第1のチャージポンプが出力する前記第1の電流信号及び前記第2のチャージポンプが出力する前記第2の電流信号を統合し、前記発振器に入力される前記電圧信号に変換する、コンデンサを有するループフィルタと、を備えることを特徴とするPLL回路である。
この構成によれば、2n分周前の基準信号の位相に対する2n分周前の帰還信号の位相の差分±nπradで、発振器の発振周波数はロックされ、2n分周前の基準信号の位相に対する2n分周前の帰還信号の位相の差分±nπradの近傍で、上昇信号及び下降信号は2n分周前の位相の差分nπradに応じた広いパルス幅を有する。よって、基準信号の周波数が高いPLL回路において、上昇信号及び下降信号に対してスルーレートが低くても、MASHの位相の振り幅を十分に確保しつつ、周波数判別機能を有しつつ、位相比較器及びチャージポンプの位相検波特性の直線性を改善することができる。また、このPLL回路では、次に記載のPLL回路と比べて、位相比較器及びチャージポンプの位相検波特性の直線性が成り立つ範囲を拡大することができる。
また、本開示は、電圧信号に基づいて発振周波数を制御する発振器と、前記発振器が出力する発振信号を分周する分周器と、前記PLL回路に入力される基準信号を2n分周し、正相の分周基準信号及び逆相の分周基準信号を出力する基準信号分周器と、前記分周器が出力する帰還信号を2n分周し、正相の分周帰還信号及び逆相の分周帰還信号を出力する帰還信号分周器と、前記基準信号分周器が出力する前記正相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記正相の分周帰還信号の位相の差分に応じて、又は、前記基準信号分周器が出力する前記逆相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記逆相の分周帰還信号の位相の差分に応じて、前記発振器の前記発振周波数の上昇を指示する第1の上昇信号及び前記発振器の前記発振周波数の下降を指示する第1の下降信号を出力する、ディレイフリップフロップ型の第1の位相比較器と、前記基準信号分周器が出力する前記正相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記逆相の分周帰還信号の位相の差分に応じて、又は、前記基準信号分周器が出力する前記逆相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記正相の分周帰還信号の位相の差分に応じて、前記発振器の前記発振周波数の上昇を指示する第2の上昇信号及び前記発振器の前記発振周波数の下降を指示する第2の下降信号を出力する、ディレイフリップフロップ型の第2の位相比較器と、前記第1の位相比較器が出力する前記第1の上昇信号及び前記第2の位相比較器が出力する前記第2の上昇信号の論理和を算出し、統合上昇信号を出力する上昇信号統合器と、前記第1の位相比較器が出力する前記第1の下降信号及び前記第2の位相比較器が出力する前記第2の下降信号の論理和を算出し、統合下降信号を出力する下降信号統合器と、前記上昇信号統合器が出力する前記統合上昇信号及び前記下降信号統合器が出力する前記統合下降信号のパルス幅に応じて、電流信号を出力するチャージポンプと、前記チャージポンプが出力する前記電流信号を、前記発振器に入力される前記電圧信号に変換する、コンデンサを有するループフィルタと、を備えることを特徴とするPLL回路である。
この構成によれば、2n分周前の基準信号の位相に対する2n分周前の帰還信号の位相の差分±nπradで、発振器の発振周波数はロックされ、2n分周前の基準信号の位相に対する2n分周前の帰還信号の位相の差分±nπradの近傍で、上昇信号及び下降信号は2n分周前の位相の差分nπradに応じた広いパルス幅を有する。よって、基準信号の周波数が高いPLL回路において、上昇信号及び下降信号に対してスルーレートが低くても、MASHの位相の振り幅を十分に確保しつつ、周波数判別機能を有しつつ、位相比較器及びチャージポンプの位相検波特性の直線性を改善することができる。また、このPLL回路では、前に記載のPLL回路と比べて、チャージポンプを1系統のみ配置するため、チャージポンプの消費電流を低減することができる。
また、本開示は、前記分周器は、MASHを用いる、MASH次数がMであり小数点分周数がNである、小数点分周器であり、前記MASH次数M及び前記小数点分周数Nの間に、nπ≧2M/N×2πが成立することを特徴とするPLL回路である。
この構成によれば、MASHの位相の振り幅2M/N×2πradに渡って、位相比較器及びチャージポンプの位相検波特性の直線性を改善することができる。
また、本開示は、前記基準信号分周器は、前記PLL回路に入力される前記基準信号を2分周し、前記帰還信号分周器は、前記分周器が出力する前記帰還信号を2分周することを特徴とするPLL回路である。
この構成によれば、上昇信号及び下降信号は2分周前の位相の差分πradのみに応じたパルス幅を有し、チャージポンプのスイッチのON時間を低減し、チャージポンプの出力雑音を低減することができる。
このように、本開示は、基準信号の周波数が高いPLL回路において、MASHの位相の振り幅を十分に確保しつつ、周波数判別機能を有しつつ、位相比較器及びチャージポンプの位相検波特性の直線性を改善することができる。
添付の図面を参照して本開示の実施形態を説明する。以下に説明する実施形態は本開示の実施の例であり、本開示は以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
(第1の実施形態)
本開示の第1の実施形態のPLL回路Pの概要構成及び詳細構成を図10及び図11に示す。本開示の第1の実施形態のPLL回路Pは、第1の位相比較器1−1、第2の位相比較器1−2、第1のチャージポンプ2−1、第2のチャージポンプ2−2、ループフィルタ3、発振器4、分周器5、基準信号分周器6及び帰還信号分周器7から構成される。
本開示の第1の実施形態のPLL回路Pの概要構成及び詳細構成を図10及び図11に示す。本開示の第1の実施形態のPLL回路Pは、第1の位相比較器1−1、第2の位相比較器1−2、第1のチャージポンプ2−1、第2のチャージポンプ2−2、ループフィルタ3、発振器4、分周器5、基準信号分周器6及び帰還信号分周器7から構成される。
発振器4は、電圧信号に基づいて発振周波数を制御する。分周器5は、発振器4が出力する発振信号を、基準信号refの周波数とほぼ同じ周波数に分周する。
基準信号分周器6は、PLL回路Pに入力される基準信号refを2分周し、正相の分周基準信号ref2及び逆相の分周基準信号ref2xを出力する。帰還信号分周器7は、分周器5が出力する帰還信号fbを2分周し、正相の分周帰還信号fb2及び逆相の分周帰還信号fb2xを出力する。
第1の位相比較器1−1は、基準信号分周器6が出力する正相の分周基準信号ref2の位相に対する、帰還信号分周器7が出力する正相の分周帰還信号fb2の位相の差分に応じて、発振器4の発振周波数の上昇を指示する第1の上昇信号up1及び発振器4の発振周波数の下降を指示する第1の下降信号dw1を出力する。第1の位相比較器1−1は、ディレイフリップフロップ回路11−1、12−1及びAND回路13−1を備える。
ディレイフリップフロップ回路11−1は、CK端子において、正相の分周基準信号ref2を入力され、D端子において、High信号“1”を入力され、Reset端子において、後述のAND回路13−1の出力信号を入力され、Q端子において、第1の上昇信号up1を出力する。
ディレイフリップフロップ回路12−1は、CK端子において、正相の分周帰還信号fb2を入力され、D端子において、High信号“1”を入力され、Reset端子において、後述のAND回路13−1の出力信号を入力され、Q端子において、第1の下降信号dw1を出力する。
AND回路13−1は、入力端子において、ディレイフリップフロップ回路11−1が出力する第1の上昇信号up1及びディレイフリップフロップ回路12−1が出力する第1の下降信号dw1を入力され、出力端子において、Reset信号を出力する。
第2の位相比較器1−2は、基準信号分周器6が出力する正相の分周基準信号ref2の位相に対する、帰還信号分周器7が出力する逆相の分周帰還信号fb2xの位相の差分に応じて、発振器4の発振周波数の上昇を指示する第2の上昇信号up2及び発振器4の発振周波数の下降を指示する第2の下降信号dw2を出力する。第2の位相比較器1−2は、ディレイフリップフロップ回路11−2、12−2及びAND回路13−2を備える。
ディレイフリップフロップ回路11−2は、CK端子において、正相の分周基準信号ref2を入力され、D端子において、High信号“1”を入力され、Reset端子において、後述のAND回路13−2の出力信号を入力され、Q端子において、第2の上昇信号up2を出力する。
ディレイフリップフロップ回路12−2は、CK端子において、逆相の分周帰還信号fb2xを入力され、D端子において、High信号“1”を入力され、Reset端子において、後述のAND回路13−2の出力信号を入力され、Q端子において、第2の下降信号dw2を出力する。
AND回路13−2は、入力端子において、ディレイフリップフロップ回路11−2が出力する第2の上昇信号up2及びディレイフリップフロップ回路12−2が出力する第2の下降信号dw2を入力され、出力端子において、Reset信号を出力する。
第1のチャージポンプ2−1は、第1の位相比較器1−1が出力する第1の上昇信号up1及び第1の下降信号dw1のパルス幅に応じて、第1の電流信号Icp1を出力する。第1のチャージポンプ2−1は、定電流源21−1、22−1及びスイッチ23−1、24−1を備える。
スイッチ23−1は、第1の上昇信号up1がHigh信号“1”であるとき、ONとなり、第1の上昇信号up1がLow信号“0”であるとき、OFFとなる。定電流源21−1は、スイッチ23−1がONであるとき、後述のコンデンサ31に電荷を供給する。
スイッチ24−1は、第1の下降信号dw1がHigh信号“1”であるとき、ONとなり、第1の下降信号dw1がLow信号“0”であるとき、OFFとなる。定電流源22−1は、スイッチ24−1がONであるとき、後述のコンデンサ31から電荷を引き抜く。
第2のチャージポンプ2−2は、第2の位相比較器1−2が出力する第2の上昇信号up2及び第2の下降信号dw2のパルス幅に応じて、第2の電流信号Icp2を出力する。第2のチャージポンプ2−2は、定電流源21−2、22−2及びスイッチ23−2、24−2を備える。
スイッチ23−2は、第2の上昇信号up2がHigh信号“1”であるとき、ONとなり、第2の上昇信号up2がLow信号“0”であるとき、OFFとなる。定電流源21−2は、スイッチ23−2がONであるとき、後述のコンデンサ31に電荷を供給する。
スイッチ24−2は、第2の下降信号dw2がHigh信号“1”であるとき、ONとなり、第2の下降信号dw2がLow信号“0”であるとき、OFFとなる。定電流源22−2は、スイッチ24−2がONであるとき、後述のコンデンサ31から電荷を引き抜く。
ループフィルタ3は、コンデンサ31及び抵抗32を有し、第1のチャージポンプ2−1が出力する第1の電流信号Icp1及び第2のチャージポンプ2−2が出力する第2の電流信号Icp2を統合し、発振器4に入力される電圧信号に変換する。ここで、ループフィルタ3は、コンデンサ31及び抵抗32を直列つなぎに接続したものに限られない。そして、第1の電流信号Icp1及び第2の電流信号Icp2を統合して電流信号Icpoを生成する。
本開示の第1の実施形態のPLL回路Pの位相比較器1−1、1−2及びチャージポンプ2−1、2−2の出力波形を図12から図15までに示す。第1、2の上昇信号up1、up2及び第1、2の下降信号dw1、dw2の生成方法は、図3に示した上昇信号up及び下降信号dwの生成方法と同様である。第1、2の上昇信号up1、up2及び第1、2の下降信号dw1、dw2に対しては、第1、2の位相比較器1−1、1−2の回路遅延に応じた狭いパルスが出力されており白地で示す。第1、2の電流信号Icp1、Icp2及び電流信号Icpoに対しては、第1、2の位相比較器1−1、1−2の回路遅延に応じた狭いパルスは出力されていない。第1、2の位相比較器1−1、1−2の回路遅延に応じた狭いパルスの期間は、コンデンサに電荷を供給するためのスイッチと、コンデンサから電荷を引き抜くためのスイッチが、両方ともONになるからである。
帰還信号fbの位相が基準信号refの位相より90°早いときを図12の上段に示す。第1の下降信号dw1は、正相の分周基準信号ref2に対する正相の分周帰還信号fb2の位相の進み90°(2分周前を基準として)に応じたパルス幅を有する。第2の下降信号dw2は、正相の分周基準信号ref2に対する逆相の分周帰還信号fb2xの位相の進み450°(2分周前を基準として)に応じたパルス幅を有する。第1の電流信号Icp1は、第1の下降信号dw1のパルス幅に応じたコンデンサ31からの電荷引抜を行う。第2の電流信号Icp2は、第2の下降信号dw2のパルス幅に応じたコンデンサ31からの電荷引抜を行う。電流信号Icpoは、位相90°+450°=540°(2分周前を基準として)に比例したコンデンサ31からの電荷引抜を行う。
帰還信号fbの位相が基準信号refの位相に等しいときを図12の下段に示す。第2の下降信号dw2は、正相の分周基準信号ref2に対する逆相の分周帰還信号fb2xの位相の進み360°(2分周前を基準として)に応じたパルス幅を有する。第2の電流信号Icp2は、第2の下降信号dw2のパルス幅に応じたコンデンサ31からの電荷引抜を行う。電流信号Icpoは、位相360°(2分周前を基準として)に比例したコンデンサ31からの電荷引抜を行う。
帰還信号fbの位相が基準信号refの位相より90°遅いときを図13の上段に示す。第1の上昇信号up1は、正相の分周基準信号ref2に対する正相の分周帰還信号fb2の位相の遅れ90°(2分周前を基準として)に応じたパルス幅を有する。第2の下降信号dw2は、正相の分周基準信号ref2に対する逆相の分周帰還信号fb2xの位相の進み270°(2分周前を基準として)に応じたパルス幅を有する。第1の電流信号Icp1は、第1の上昇信号up1のパルス幅に応じたコンデンサ31への電荷供給を行う。第2の電流信号Icp2は、第2の下降信号dw2のパルス幅に応じたコンデンサ31からの電荷引抜を行う。電流信号Icpoは、位相270°−90°=180°(2分周前を基準として)に比例したコンデンサ31からの電荷引抜を行う。
帰還信号fbの位相が基準信号refの位相より180°遅いときを図13の下段に示す。第1の上昇信号up1は、正相の分周基準信号ref2に対する正相の分周帰還信号fb2の位相の遅れ180°(2分周前を基準として)に応じたパルス幅を有する。第2の下降信号dw2は、正相の分周基準信号ref2に対する逆相の分周帰還信号fb2xの位相の進み180°(2分周前を基準として)に応じたパルス幅を有する。第1の電流信号Icp1は、第1の上昇信号up1のパルス幅に応じたコンデンサ31への電荷供給を行う。第2の電流信号Icp2は、第2の下降信号dw2のパルス幅に応じたコンデンサ31からの電荷引抜を行う。電流信号Icpoは、コンデンサ31への電荷供給やコンデンサ31からの電荷引抜を行わない。
つまり、2分周前の基準信号refの位相に対する2分周前の帰還信号fbの位相の差分+πradで、発振器4の発振周波数はロックされ、2分周前の基準信号refの位相に対する2分周前の帰還信号fbの位相の差分+πradの近傍で、第1の上昇信号up1及び第2の下降信号dw2は2分周前の位相の差分πradに応じた広いパルス幅を有する。
帰還信号fbの位相が基準信号refの位相より270°遅いときを図14の上段に示す。第1の上昇信号up1は、正相の分周基準信号ref2に対する正相の分周帰還信号fb2の位相の遅れ270°(2分周前を基準として)に応じたパルス幅を有する。第2の下降信号dw2は、正相の分周基準信号ref2に対する逆相の分周帰還信号fb2xの位相の進み90°(2分周前を基準として)に応じたパルス幅を有する。第1の電流信号Icp1は、第1の上昇信号up1のパルス幅に応じたコンデンサ31への電荷供給を行う。第2の電流信号Icp2は、第2の下降信号dw2のパルス幅に応じたコンデンサ31からの電荷引抜を行う。電流信号Icpoは、位相270°−90°=180°(2分周前を基準として)に比例したコンデンサ31への電荷供給を行う。
帰還信号fbの位相が基準信号refの位相より360°遅いときを図14の下段に示す。第1の上昇信号up1は、正相の分周基準信号ref2に対する正相の分周帰還信号fb2の位相の遅れ360°(2分周前を基準として)に応じたパルス幅を有する。第1の電流信号Icp1は、第1の上昇信号up1のパルス幅に応じたコンデンサ31への電荷供給を行う。電流信号Icpoは、位相360°(2分周前を基準として)に比例したコンデンサ31への電荷供給を行う。
帰還信号fbの位相が基準信号refの位相より450°遅いときを図15に示す。第1の上昇信号up1は、正相の分周基準信号ref2に対する正相の分周帰還信号fb2の位相の遅れ450°(2分周前を基準として)に応じたパルス幅を有する。第2の上昇信号up2は、正相の分周基準信号ref2に対する逆相の分周帰還信号fb2xの位相の遅れ90°(2分周前を基準として)に応じたパルス幅を有する。第1の電流信号Icp1は、第1の上昇信号up1のパルス幅に応じたコンデンサ31への電荷供給を行う。第2の電流信号Icp2は、第2の上昇信号up2のパルス幅に応じたコンデンサ31への電荷供給を行う。電流信号Icpoは、位相450°+90°=540°(2分周前を基準として)に比例したコンデンサ31への電荷供給を行う。
本開示の第1の実施形態のPLL回路Pの第1、2の位相比較器1−1、1−2及び第1、2のチャージポンプ2−1、2−2の位相検波特性を図16に示す。横軸は、基準信号refの位相に対する帰還信号fbの位相の差分を、ロック点+πradを基準として示す。破線の位相検波特性は、第1の系統による位相検波特性であり、一点鎖線の位相検波特性は、第2の系統による位相検波特性であり、実線の位相検波特性は、第1、2の系統を統合した系統による位相検波特性である。
図4、7に示した位相検波特性では、入力位相差が2πradおきに、検波出力が0となるのに対して、第1、2の系統による位相検波特性では、入力位相差が4πradおきに、検波出力が0となる。このように位相検波特性が異なる理由は、(1)分周基準信号ref2及び分周帰還信号fb2が、基準信号ref及び帰還信号fbと比べて、2分周されていること、(2)分周基準信号ref2の位相に対する分周帰還信号fb2の位相の差分が、基準信号refの位相に対する帰還信号fbの位相の差分と比べて、等しいこと、がある。第1、2の従来技術から本開示の第1の実施形態へと移行するにあたり、PLLの帯域幅等の諸元を揃えるため、図16に示した位相検波特性の傾きを図4、7に示した位相検波特性の傾きと同じにする必要があり、本開示の第1の実施形態の各チャージポンプの電流を第1、2の従来技術の各チャージポンプの電流の半分にする必要がある。
図16に示したように、基準信号refの周波数が高いPLL回路Pにおいて、第1、2の上昇信号up1、up2及び第1、2の下降信号dw1、dw2に対してスルーレートが低くても、周波数判別機能を有しつつ、第1、2の位相比較器1−1、1−2及び第1、2のチャージポンプ2−1、2−2の位相検波特性の直線性を改善することができる。
ここで、分周器5が、MASHを用いる、MASH次数がMであり小数点分周数がNである、小数点分周器であるとき、MASHの位相の振り幅は、2M/N×2πradである。そこで、第1、2の位相比較器1−1、1−2及び第1、2のチャージポンプ2−1、2−2の位相検波特性の直線性が改善された入力位相差幅πradの中に、MASHの位相の振り幅2M/N×2πradが含まれることが望ましい。すると、MASHの位相の振り幅2M/N×2πradに渡って、第1、2の位相比較器1−1、1−2及び第1、2のチャージポンプ2−1、2−2の位相検波特性の直線性を改善することができる。
本開示の第1の実施形態のPLL回路Pでは、本開示の第2の実施形態のPLL回路Pと比べて、第1、2の位相比較器1−1、1−2及び第1、2のチャージポンプ2−1、2−2の位相検波特性の直線性が成り立つ範囲を拡大することができる。
以上の説明では、第1の位相比較器1−1は、正相の分周基準信号ref2の位相に対する、正相の分周帰還信号fb2の位相の差分に応じて、第1の上昇信号up1及び第1の下降信号dw1を出力し、第2の位相比較器1−2は、正相の分周基準信号ref2の位相に対する、逆相の分周帰還信号fb2xの位相の差分に応じて、第2の上昇信号up2及び第2の下降信号dw2を出力し、ロック点は+πradである。
ここで、変形例として、図17に示したように、第1の位相比較器1−1は、正相の分周基準信号ref2の位相に対する、正相の分周帰還信号fb2の位相の差分に応じて、第1の上昇信号up1及び第1の下降信号dw1を出力してもよく、第2の位相比較器1−2は、逆相の分周基準信号ref2xの位相に対する、正相の分周帰還信号fb2の位相の差分に応じて、第2の上昇信号up2及び第2の下降信号dw2を出力してもよく、ロック点は−πradであってもよい。
或いは、変形例として、図18に示したように、第1の位相比較器1−1は、逆相の分周基準信号ref2xの位相に対する、逆相の分周帰還信号fb2xの位相の差分に応じて、第1の上昇信号up1及び第1の下降信号dw1を出力してもよく、第2の位相比較器1−2は、正相の分周基準信号ref2の位相に対する、逆相の分周帰還信号fb2xの位相の差分に応じて、第2の上昇信号up2及び第2の下降信号dw2を出力してもよく、ロック点は−πradであってもよい。
或いは、変形例として、図19に示したように、第1の位相比較器1−1は、逆相の分周基準信号ref2xの位相に対する、逆相の分周帰還信号fb2xの位相の差分に応じて、第1の上昇信号up1及び第1の下降信号dw1を出力してもよく、第2の位相比較器1−2は、逆相の分周基準信号ref2xの位相に対する、正相の分周帰還信号fb2の位相の差分に応じて、第2の上昇信号up2及び第2の下降信号dw2を出力してもよく、ロック点は+πradであってもよい。
以上をまとめると、分周基準信号及び分周帰還信号のうち、一方の信号は第1、2の位相比較器1−1、1−2に対して同相で入力されればよく、他方の信号は第1、2の位相比較器1−1、1−2に対して逆相で入力されればよい。
以上の説明では、基準信号分周器6は、PLL回路Pに入力される基準信号refを2分周し、帰還信号分周器7は、分周器5が出力する帰還信号fbを2分周し、ロック点は±πradであり、π≧2M/N×2πが成り立つ。
ここで、変形例として、基準信号分周器6は、PLL回路Pに入力される基準信号refを2n(nは自然数)分周してもよく、帰還信号分周器7は、分周器5が出力する帰還信号fbを2n分周してもよく、ロック点は±nπradであってもよく、nπ≧2M/N×2πが成り立ってもよい。
しかし、基準信号ref及び帰還信号fbを2分周する場合には、基準信号ref及び帰還信号fbを2n分周する場合と比べて、第1の上昇信号up1及び第2の下降信号dw2は2分周前の位相の差分πradのみに応じたパルス幅を有し、第1、2のチャージポンプ2−1、2−2のスイッチ23−1、23−2、24−1、24−2のON時間を低減し、第1、2のチャージポンプ2−1、2−2の出力雑音を低減することができる。
なお、帰還信号fbの周波数が基準信号refの周波数より高いとき、初期に遅れ位相による上昇信号upを出力していても、一度進み位相による下降信号dwを出力し始めれば、その後進み位相による下降信号dwを出力し続ける。逆に、帰還信号fbの周波数が基準信号refの周波数より低いとき、初期に進み位相による下降信号dwを出力していても、一度遅れ位相による上昇信号upを出力し始めれば、その後遅れ位相による上昇信号upを出力し続ける。よって、PLL回路Pは、不安定な状態に遷移しない。
(第2の実施形態)
本開示の第2の実施形態のPLL回路Pの概要構成及び詳細構成を図20及び図21に示す。本開示の第2の実施形態のPLL回路Pは、第1の位相比較器1−1、第2の位相比較器1−2、チャージポンプ2、ループフィルタ3、発振器4、分周器5、基準信号分周器6、帰還信号分周器7、上昇信号統合器8及び下降信号統合器9から構成される。
本開示の第2の実施形態のPLL回路Pの概要構成及び詳細構成を図20及び図21に示す。本開示の第2の実施形態のPLL回路Pは、第1の位相比較器1−1、第2の位相比較器1−2、チャージポンプ2、ループフィルタ3、発振器4、分周器5、基準信号分周器6、帰還信号分周器7、上昇信号統合器8及び下降信号統合器9から構成される。
発振器4は、電圧信号に基づいて発振周波数を制御する。分周器5は、発振器4が出力する発振信号を、基準信号refの周波数とほぼ同じ周波数に分周する。
基準信号分周器6は、PLL回路Pに入力される基準信号refを2分周し、正相の分周基準信号ref2及び逆相の分周基準信号ref2xを出力する。帰還信号分周器7は、分周器5が出力する帰還信号fbを2分周し、正相の分周帰還信号fb2及び逆相の分周帰還信号fb2xを出力する。
第1の位相比較器1−1は、基準信号分周器6が出力する正相の分周基準信号ref2の位相に対する、帰還信号分周器7が出力する正相の分周帰還信号fb2の位相の差分に応じて、発振器4の発振周波数の上昇を指示する第1の上昇信号up1及び発振器4の発振周波数の下降を指示する第1の下降信号dw1を出力する。第1の位相比較器1−1は、ディレイフリップフロップ回路11−1、12−1及びAND回路13−1を備える。
ディレイフリップフロップ回路11−1は、CK端子において、正相の分周基準信号ref2を入力され、D端子において、High信号“1”を入力され、Reset端子において、後述のAND回路13−1の出力信号を入力され、Q端子において、第1の上昇信号up1を出力する。
ディレイフリップフロップ回路12−1は、CK端子において、正相の分周帰還信号fb2を入力され、D端子において、High信号“1”を入力され、Reset端子において、後述のAND回路13−1の出力信号を入力され、Q端子において、第1の下降信号dw1を出力する。
AND回路13−1は、入力端子において、ディレイフリップフロップ回路11−1が出力する第1の上昇信号up1及びディレイフリップフロップ回路12−1が出力する第1の下降信号dw1を入力され、出力端子において、Reset信号を出力する。
第2の位相比較器1−2は、基準信号分周器6が出力する正相の分周基準信号ref2の位相に対する、帰還信号分周器7が出力する逆相の分周帰還信号fb2xの位相の差分に応じて、発振器4の発振周波数の上昇を指示する第2の上昇信号up2及び発振器4の発振周波数の下降を指示する第2の下降信号dw2を出力する。第2の位相比較器1−2は、ディレイフリップフロップ回路11−2、12−2及びAND回路13−2を備える。
ディレイフリップフロップ回路11−2は、CK端子において、正相の分周基準信号ref2を入力され、D端子において、High信号“1”を入力され、Reset端子において、後述のAND回路13−2の出力信号を入力され、Q端子において、第2の上昇信号up2を出力する。
ディレイフリップフロップ回路12−2は、CK端子において、逆相の分周帰還信号fb2xを入力され、D端子において、High信号“1”を入力され、Reset端子において、後述のAND回路13−2の出力信号を入力され、Q端子において、第2の下降信号dw2を出力する。
AND回路13−2は、入力端子において、ディレイフリップフロップ回路11−2が出力する第2の上昇信号up2及びディレイフリップフロップ回路12−2が出力する第2の下降信号dw2を入力され、出力端子において、Reset信号を出力する。
上昇信号統合器8は、第1の位相比較器1−1が出力する第1の上昇信号up1及び第2の位相比較器1−2が出力する第2の上昇信号up2の論理和を算出し、統合上昇信号UPを出力する。上昇信号統合器8は、NOT回路81、82及びNAND回路83を備える。
NOT回路81は、入力端子において、第1の上昇信号up1を入力され、出力端子において、NOT信号を出力する。NOT回路82は、入力端子において、第2の上昇信号up2を入力され、出力端子において、NOT信号を出力する。NAND回路83は、入力端子において、NOT回路81、82が出力するNOT信号を入力され、NAND信号を出力する。ここで、このNAND信号は、統合上昇信号UPである。
下降信号統合器9は、第1の位相比較器1−1が出力する第1の下降信号dw1及び第2の位相比較器1−2が出力する第2の下降信号dw2の論理和を算出し、統合下降信号DWを出力する。下降信号統合器9は、NOT回路91、92及びNAND回路93を備える。
NOT回路91は、入力端子において、第1の下降信号dw1を入力され、出力端子において、NOT信号を出力する。NOT回路92は、入力端子において、第2の下降信号dw2を入力され、出力端子において、NOT信号を出力する。NAND回路93は、入力端子において、NOT回路91、92が出力するNOT信号を入力され、NAND信号を出力する。ここで、このNAND信号は、統合下降信号DWである。
チャージポンプ2は、上昇信号統合器8が出力する統合上昇信号UP及び下降信号統合器9が出力する統合下降信号DWのパルス幅に応じて、電流信号Icpoを出力する。チャージポンプ2は、定電流源21、22及びスイッチ23、24を備える。
スイッチ23は、統合上昇信号UPがHigh信号“1”であるとき、ONとなり、統合上昇信号UPがLow信号“0”であるとき、OFFとなる。定電流源21は、スイッチ23がONであるとき、後述のコンデンサ31に電荷を供給する。
スイッチ24は、統合下降信号DWがHigh信号“1”であるとき、ONとなり、統合下降信号DWがLow信号“0”であるとき、OFFとなる。定電流源22は、スイッチ24がONであるとき、後述のコンデンサ31から電荷を引き抜く。
ループフィルタ3は、コンデンサ31及び抵抗32を有し、チャージポンプ2が出力する電流信号Icpoを、発振器4に入力される電圧信号に変換する。ここで、ループフィルタ3は、コンデンサ31及び抵抗32を直列つなぎに接続したものに限られない。
本開示の第2の実施形態のPLL回路Pの位相比較器1−1、1−2及びチャージポンプ2の出力波形を図22から図25までに示す。第1、2の上昇信号up1、up2及び第1、2の下降信号dw1、dw2の生成方法は、図3に示した上昇信号up及び下降信号dwの生成方法と同様である。第1、2の上昇信号up1、up2及び第1、2の下降信号dw1、dw2に対しては、第1、2の位相比較器1−1、1−2の回路遅延に応じた狭いパルスが出力されており白地で示す。統合上昇信号UP及び統合下降信号DW及び電流信号Icpoに対しては、第1、2の位相比較器1−1、1−2の回路遅延に応じた狭いパルスは出力されていない。第1、2の位相比較器1−1、1−2の回路遅延に応じた狭いパルスの期間は、コンデンサに電荷を供給するためのスイッチと、コンデンサから電荷を引き抜くためのスイッチが、両方ともONになるからである。
帰還信号fbの位相が基準信号refの位相より90°早いときを図22の上段に示す。第1の下降信号dw1は、正相の分周基準信号ref2に対する正相の分周帰還信号fb2の位相の進み90°(2分周前を基準として)に応じたパルス幅を有する。第2の下降信号dw2は、正相の分周基準信号ref2に対する逆相の分周帰還信号fb2xの位相の進み450°(2分周前を基準として)に応じたパルス幅を有する。統合下降信号DWは、第1の下降信号dw1及び第2の下降信号dw2の論理和として、位相450°(2分周前を基準として)に比例したパルス幅を有する。電流信号Icpoは、位相450°(2分周前を基準として)に比例したコンデンサ31からの電荷引抜を行う。
帰還信号fbの位相が基準信号refの位相に等しいときを図22の下段に示す。第2の下降信号dw2は、正相の分周基準信号ref2に対する逆相の分周帰還信号fb2xの位相の進み360°(2分周前を基準として)に応じたパルス幅を有する。統合下降信号DWは、第1の下降信号dw1及び第2の下降信号dw2の論理和として、位相360°(2分周前を基準として)に比例したパルス幅を有する。電流信号Icpoは、位相360°(2分周前を基準として)に比例したコンデンサ31からの電荷引抜を行う。
帰還信号fbの位相が基準信号refの位相より90°遅いときを図23の上段に示す。第1の上昇信号up1は、正相の分周基準信号ref2に対する正相の分周帰還信号fb2の位相の遅れ90°(2分周前を基準として)に応じたパルス幅を有する。第2の下降信号dw2は、正相の分周基準信号ref2に対する逆相の分周帰還信号fb2xの位相の進み270°(2分周前を基準として)に応じたパルス幅を有する。統合上昇信号UPは、第1の上昇信号up1及び第2の上昇信号up2の論理和として、位相90°(2分周前を基準として)に比例したパルス幅を有する。統合下降信号DWは、第1の下降信号dw1及び第2の下降信号dw2の論理和として、位相270°(2分周前を基準として)に比例したパルス幅を有する。電流信号Icpoは、位相270°−90°=180°(2分周前を基準として)に比例したコンデンサ31からの電荷引抜を行う。
帰還信号fbの位相が基準信号refの位相より180°遅いときを図23の下段に示す。第1の上昇信号up1は、正相の分周基準信号ref2に対する正相の分周帰還信号fb2の位相の遅れ180°(2分周前を基準として)に応じたパルス幅を有する。第2の下降信号dw2は、正相の分周基準信号ref2に対する逆相の分周帰還信号fb2xの位相の進み180°(2分周前を基準として)に応じたパルス幅を有する。統合上昇信号UPは、第1の上昇信号up1及び第2の上昇信号up2の論理和として、位相180°(2分周前を基準として)に比例したパルス幅を有する。統合下降信号DWは、第1の下降信号dw1及び第2の下降信号dw2の論理和として、位相180°(2分周前を基準として)に比例したパルス幅を有する。電流信号Icpoは、コンデンサ31への電荷供給やコンデンサ31からの電荷引抜を行わない。
つまり、2分周前の基準信号refの位相に対する2分周前の帰還信号fbの位相の差分+πradで、発振器4の発振周波数はロックされ、2分周前の基準信号refの位相に対する2分周前の帰還信号fbの位相の差分+πradの近傍で、第1の上昇信号up1及び第2の下降信号dw2は2分周前の位相の差分πradに応じた広いパルス幅を有する。
帰還信号fbの位相が基準信号refの位相より270°遅いときを図24の上段に示す。第1の上昇信号up1は、正相の分周基準信号ref2に対する正相の分周帰還信号fb2の位相の遅れ270°(2分周前を基準として)に応じたパルス幅を有する。第2の下降信号dw2は、正相の分周基準信号ref2に対する逆相の分周帰還信号fb2xの位相の進み90°(2分周前を基準として)に応じたパルス幅を有する。統合上昇信号UPは、第1の上昇信号up1及び第2の上昇信号up2の論理和として、位相270°(2分周前を基準として)に比例したパルス幅を有する。統合下降信号DWは、第1の下降信号dw1及び第2の下降信号dw2の論理和として、位相90°(2分周前を基準として)に比例したパルス幅を有する。電流信号Icpoは、位相270°−90°=180°(2分周前を基準として)に比例したコンデンサ31への電荷供給を行う。
帰還信号fbの位相が基準信号refの位相より360°遅いときを図24の下段に示す。第1の上昇信号up1は、正相の分周基準信号ref2に対する正相の分周帰還信号fb2の位相の遅れ360°(2分周前を基準として)に応じたパルス幅を有する。統合上昇信号UPは、第1の上昇信号up1及び第2の上昇信号up2の論理和として、位相360°(2分周前を基準として)に比例したパルス幅を有する。電流信号Icpoは、位相360°(2分周前を基準として)に比例したコンデンサ31への電荷供給を行う。
帰還信号fbの位相が基準信号refの位相より450°遅いときを図25に示す。第1の上昇信号up1は、正相の分周基準信号ref2に対する正相の分周帰還信号fb2の位相の遅れ450°(2分周前を基準として)に応じたパルス幅を有する。第2の上昇信号up2は、正相の分周基準信号ref2に対する逆相の分周帰還信号fb2xの位相の遅れ90°(2分周前を基準として)に応じたパルス幅を有する。統合上昇信号UPは、第1の上昇信号up1及び第2の上昇信号up2の論理和として、位相450°(2分周前を基準として)に比例したパルス幅を有する。電流信号Icpoは、位相450°(2分周前を基準として)に比例したコンデンサ31への電荷供給を行う。
本開示の第2の実施形態のPLL回路Pの第1、2の位相比較器1−1、1−2及びチャージポンプ2の位相検波特性を図26に示す。横軸は、基準信号refの位相に対する帰還信号fbの位相の差分を、ロック点+πradを基準として示す。破線の位相検波特性は、第1の系統による位相検波特性であり、一点鎖線の位相検波特性は、第2の系統による位相検波特性であり、実線の位相検波特性は、第1、2の系統を統合した系統による位相検波特性である。
図4に示した位相検波特性では、入力位相差が2πradおきに、検波出力が0となるのに対して、第1、2の系統による位相検波特性では、入力位相差が4πradおきに、検波出力が0となる。このように位相検波特性が異なる理由は、(1)分周基準信号ref2及び分周帰還信号fb2が、基準信号ref及び帰還信号fbと比べて、2分周されていること、(2)分周基準信号ref2の位相に対する分周帰還信号fb2の位相の差分が、基準信号refの位相に対する帰還信号fbの位相の差分と比べて、等しいこと、がある。第1、2の従来技術から本開示の第2の実施形態へと移行するにあたり、PLLの帯域幅等の諸元を揃えるため、図26に示した位相検波特性の傾きを図4、7に示した位相検波特性の傾きと同じにする必要があり、本開示の第2の実施形態の各チャージポンプの電流を第1、2の従来技術の各チャージポンプの電流の半分にする必要がある。
図26に示したように、基準信号refの周波数が高いPLL回路Pにおいて、第1、2の上昇信号up1、up2及び第1、2の下降信号dw1、dw2に対してスルーレートが低くても、周波数判別機能を有しつつ、第1、2の位相比較器1−1、1−2及びチャージポンプ2の位相検波特性の直線性を改善することができる。
ここで、統合上昇信号UPは、第1の上昇信号up1及び第2の上昇信号up2の論理和信号である。そして、統合下降信号DWは、第1の下降信号dw1及び第2の下降信号dw2の論理和信号である。よって、ロック点+πradから±πrad離れた点において、第1、2の系統を統合した系統による位相検波特性はキンクを有する。
ここで、分周器5が、MASHを用いる、MASH次数がMであり小数点分周数がNである、小数点分周器であるとき、MASHの位相の振り幅は、2M/N×2πradである。そこで、第1、2の位相比較器1−1、1−2及びチャージポンプ2の位相検波特性の直線性が確保された入力位相差幅πradの中に、MASHの位相の振り幅2M/N×2πradが含まれることが望ましい。すると、MASHの位相の振り幅2M/N×2πradに渡って、第1、2の位相比較器1−1、1−2及びチャージポンプ2の位相検波特性の直線性を改善することができる。
本開示の第2の実施形態のPLL回路Pでは、本開示の第1の実施形態のPLL回路Pと比べて、チャージポンプ2を1系統のみ配置するため、チャージポンプ2の消費電流を低減することができる。
以上の説明では、第1の位相比較器1−1は、正相の分周基準信号ref2の位相に対する、正相の分周帰還信号fb2の位相の差分に応じて、第1の上昇信号up1及び第1の下降信号dw1を出力し、第2の位相比較器1−2は、正相の分周基準信号ref2の位相に対する、逆相の分周帰還信号fb2xの位相の差分に応じて、第2の上昇信号up2及び第2の下降信号dw2を出力し、ロック点は+πradである。
ここで、変形例として、図27に示したように、第1の位相比較器1−1は、正相の分周基準信号ref2の位相に対する、正相の分周帰還信号fb2の位相の差分に応じて、第1の上昇信号up1及び第1の下降信号dw1を出力してもよく、第2の位相比較器1−2は、逆相の分周基準信号ref2xの位相に対する、正相の分周帰還信号fb2の位相の差分に応じて、第2の上昇信号up2及び第2の下降信号dw2を出力してもよく、ロック点は−πradであってもよい。
或いは、変形例として、図28に示したように、第1の位相比較器1−1は、逆相の分周基準信号ref2xの位相に対する、逆相の分周帰還信号fb2xの位相の差分に応じて、第1の上昇信号up1及び第1の下降信号dw1を出力してもよく、第2の位相比較器1−2は、正相の分周基準信号ref2の位相に対する、逆相の分周帰還信号fb2xの位相の差分に応じて、第2の上昇信号up2及び第2の下降信号dw2を出力してもよく、ロック点は−πradであってもよい。
或いは、変形例として、図29に示したように、第1の位相比較器1−1は、逆相の分周基準信号ref2xの位相に対する、逆相の分周帰還信号fb2xの位相の差分に応じて、第1の上昇信号up1及び第1の下降信号dw1を出力してもよく、第2の位相比較器1−2は、逆相の分周基準信号ref2xの位相に対する、正相の分周帰還信号fb2の位相の差分に応じて、第2の上昇信号up2及び第2の下降信号dw2を出力してもよく、ロック点は+πradであってもよい。
以上をまとめると、分周基準信号及び分周帰還信号のうち、一方の信号は第1、2の位相比較器1−1、1−2に対して同相で入力されればよく、他方の信号は第1、2の位相比較器1−1、1−2に対して逆相で入力されればよい。
以上の説明では、基準信号分周器6は、PLL回路Pに入力される基準信号refを2分周し、帰還信号分周器7は、分周器5が出力する帰還信号fbを2分周し、ロック点は±πradであり、π≧2M/N×2πが成り立つ。
ここで、変形例として、基準信号分周器6は、PLL回路Pに入力される基準信号refを2n(nは自然数)分周してもよく、帰還信号分周器7は、分周器5が出力する帰還信号fbを2n分周してもよく、ロック点は±nπradであってもよく、nπ≧2M/N×2πが成り立ってもよい。
しかし、基準信号ref及び帰還信号fbを2分周する場合には、基準信号ref及び帰還信号fbを2n分周する場合と比べて、第1の上昇信号up1及び第2の下降信号dw2は2分周前の位相の差分πradのみに応じたパルス幅を有し、チャージポンプ2のスイッチ23、24のON時間を低減し、チャージポンプ2の出力雑音を低減することができる。
なお、帰還信号fbの周波数が基準信号refの周波数より高いとき、初期に遅れ位相による上昇信号upを出力していても、一度進み位相による下降信号dwを出力し始めれば、その後進み位相による下降信号dwを出力し続ける。逆に、帰還信号fbの周波数が基準信号refの周波数より低いとき、初期に進み位相による下降信号dwを出力していても、一度遅れ位相による上昇信号upを出力し始めれば、その後遅れ位相による上昇信号upを出力し続ける。よって、PLL回路Pは、不安定な状態に遷移しない。
本開示のPLL回路は、基準信号の周波数が高いとき、特に効果を奏する。
P:PLL回路
1:位相比較器
1−1:第1の位相比較器
1−2:第2の位相比較器
2:チャージポンプ
2−1:第1のチャージポンプ
2−2:第2のチャージポンプ
3:ループフィルタ
4:発振器
5:分周器
6:基準信号分周器
7:帰還信号分周器
8:上昇信号統合器
9:下降信号統合器
11、11−1、11−2、12、12−1、12−2:ディレイフリップフロップ回路
13、13−1、13−2:AND回路
14:遅延回路
15:EXOR回路
21、21−1、21−2、22、22−1、22−2:定電流源
23、23−1、23−2、24、24−1、24−2:スイッチ
31:コンデンサ
32:抵抗
81、82、91、92:NOT回路
83、93:NAND回路
1:位相比較器
1−1:第1の位相比較器
1−2:第2の位相比較器
2:チャージポンプ
2−1:第1のチャージポンプ
2−2:第2のチャージポンプ
3:ループフィルタ
4:発振器
5:分周器
6:基準信号分周器
7:帰還信号分周器
8:上昇信号統合器
9:下降信号統合器
11、11−1、11−2、12、12−1、12−2:ディレイフリップフロップ回路
13、13−1、13−2:AND回路
14:遅延回路
15:EXOR回路
21、21−1、21−2、22、22−1、22−2:定電流源
23、23−1、23−2、24、24−1、24−2:スイッチ
31:コンデンサ
32:抵抗
81、82、91、92:NOT回路
83、93:NAND回路
Claims (4)
- PLL(Phase−Locked−Loop)回路であって、
電圧信号に基づいて発振周波数を制御する発振器と、
前記発振器が出力する発振信号を分周する分周器と、
前記PLL回路に入力される基準信号を2n(nは自然数)分周し、正相の分周基準信号及び逆相の分周基準信号を出力する基準信号分周器と、
前記分周器が出力する帰還信号を2n分周し、正相の分周帰還信号及び逆相の分周帰還信号を出力する帰還信号分周器と、
前記基準信号分周器が出力する前記正相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記正相の分周帰還信号の位相の差分に応じて、又は、前記基準信号分周器が出力する前記逆相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記逆相の分周帰還信号の位相の差分に応じて、前記発振器の前記発振周波数の上昇を指示する第1の上昇信号及び前記発振器の前記発振周波数の下降を指示する第1の下降信号を出力する、ディレイフリップフロップ型の第1の位相比較器と、
前記基準信号分周器が出力する前記正相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記逆相の分周帰還信号の位相の差分に応じて、又は、前記基準信号分周器が出力する前記逆相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記正相の分周帰還信号の位相の差分に応じて、前記発振器の前記発振周波数の上昇を指示する第2の上昇信号及び前記発振器の前記発振周波数の下降を指示する第2の下降信号を出力する、ディレイフリップフロップ型の第2の位相比較器と、
前記第1の位相比較器が出力する前記第1の上昇信号及び前記第1の下降信号のパルス幅に応じて、第1の電流信号を出力する第1のチャージポンプと、
前記第2の位相比較器が出力する前記第2の上昇信号及び前記第2の下降信号のパルス幅に応じて、第2の電流信号を出力する第2のチャージポンプと、
前記第1のチャージポンプが出力する前記第1の電流信号及び前記第2のチャージポンプが出力する前記第2の電流信号を統合し、前記発振器に入力される前記電圧信号に変換する、コンデンサを有するループフィルタと、
を備えることを特徴とするPLL回路。 - PLL(Phase−Locked−Loop)回路であって、
電圧信号に基づいて発振周波数を制御する発振器と、
前記発振器が出力する発振信号を分周する分周器と、
前記PLL回路に入力される基準信号を2n(nは自然数)分周し、正相の分周基準信号及び逆相の分周基準信号を出力する基準信号分周器と、
前記分周器が出力する帰還信号を2n分周し、正相の分周帰還信号及び逆相の分周帰還信号を出力する帰還信号分周器と、
前記基準信号分周器が出力する前記正相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記正相の分周帰還信号の位相の差分に応じて、又は、前記基準信号分周器が出力する前記逆相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記逆相の分周帰還信号の位相の差分に応じて、前記発振器の前記発振周波数の上昇を指示する第1の上昇信号及び前記発振器の前記発振周波数の下降を指示する第1の下降信号を出力する、ディレイフリップフロップ型の第1の位相比較器と、
前記基準信号分周器が出力する前記正相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記逆相の分周帰還信号の位相の差分に応じて、又は、前記基準信号分周器が出力する前記逆相の分周基準信号の位相に対する、前記帰還信号分周器が出力する前記正相の分周帰還信号の位相の差分に応じて、前記発振器の前記発振周波数の上昇を指示する第2の上昇信号及び前記発振器の前記発振周波数の下降を指示する第2の下降信号を出力する、ディレイフリップフロップ型の第2の位相比較器と、
前記第1の位相比較器が出力する前記第1の上昇信号及び前記第2の位相比較器が出力する前記第2の上昇信号の論理和を算出し、統合上昇信号を出力する上昇信号統合器と、
前記第1の位相比較器が出力する前記第1の下降信号及び前記第2の位相比較器が出力する前記第2の下降信号の論理和を算出し、統合下降信号を出力する下降信号統合器と、
前記上昇信号統合器が出力する前記統合上昇信号及び前記下降信号統合器が出力する前記統合下降信号のパルス幅に応じて、電流信号を出力するチャージポンプと、
前記チャージポンプが出力する前記電流信号を、前記発振器に入力される前記電圧信号に変換する、コンデンサを有するループフィルタと、
を備えることを特徴とするPLL回路。 - 前記分周器は、MASH(Multi−stAge noise SHaping)を用いる、MASH次数がMであり小数点分周数がNである、小数点分周器であり、
前記MASH次数M及び前記小数点分周数Nの間に、nπ≧2M/N×2πが成立することを特徴とする、請求項1又は2に記載のPLL回路。 - 前記基準信号分周器は、前記PLL回路に入力される前記基準信号を2分周し、
前記帰還信号分周器は、前記分周器が出力する前記帰還信号を2分周する
ことを特徴とする、請求項1から3のいずれかに記載のPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017122823A JP6830301B2 (ja) | 2017-06-23 | 2017-06-23 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017122823A JP6830301B2 (ja) | 2017-06-23 | 2017-06-23 | Pll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019009584A true JP2019009584A (ja) | 2019-01-17 |
JP6830301B2 JP6830301B2 (ja) | 2021-02-17 |
Family
ID=65029168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017122823A Active JP6830301B2 (ja) | 2017-06-23 | 2017-06-23 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6830301B2 (ja) |
-
2017
- 2017-06-23 JP JP2017122823A patent/JP6830301B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP6830301B2 (ja) | 2021-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8854102B2 (en) | Clock generating circuit | |
US7629854B2 (en) | Switch-capacitor loop filter for phase lock loops | |
US8008955B2 (en) | Semiconductor device | |
US7323942B2 (en) | Dual loop PLL, and multiplication clock generator using dual loop PLL | |
US9019016B2 (en) | Accumulator-type fractional N-PLL synthesizer and control method thereof | |
US8598929B1 (en) | Bitwidth reduction in loop filters used for digital PLLS | |
EP4260465A1 (en) | Apparatus for digital representation of angular difference | |
JP2020136824A (ja) | 分数分周器および周波数シンセサイザ | |
US11088698B2 (en) | Phase-locked loop circuit | |
JP6830301B2 (ja) | Pll回路 | |
JP7100738B2 (ja) | Pll回路 | |
KR101722860B1 (ko) | 신호의 상승 에지와 하강 에지를 이용하여 높은 대역폭을 가지는 디지털 위상 동기 루프 | |
CN115149906A (zh) | 基于模拟反馈的占空比矫正的倍频器 | |
US6967503B2 (en) | Comparator | |
US11088697B2 (en) | PLL circuit | |
JP5213264B2 (ja) | Pll回路 | |
KR101430796B1 (ko) | 주파수 배수 기능을 제공하는 위상 주파수 검출기, 상기 위상 주파수 검출기를 포함하는 위상 고정 루프 및 클락 및 데이터 복원 회로 | |
KR100588221B1 (ko) | 디지털 피엘엘 | |
EP2629424A1 (en) | Frequency synthesizer | |
WO2023027078A1 (ja) | Pll回路および送信システム | |
TWI552532B (zh) | 展頻時脈產生器與展頻時脈信號產生方法 | |
JP2018074312A (ja) | 周波数検出器及びクロックデータリカバリ装置 | |
KR102024997B1 (ko) | 시간 영역 기반 오피 앰프 | |
CN109075795B (zh) | 脉冲移位电路和频率合成器 | |
JP2916943B2 (ja) | 周波数倍周器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6830301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |