JP2018532280A - 相関電子スイッチプログラム可能ファブリック - Google Patents

相関電子スイッチプログラム可能ファブリック Download PDF

Info

Publication number
JP2018532280A
JP2018532280A JP2018530978A JP2018530978A JP2018532280A JP 2018532280 A JP2018532280 A JP 2018532280A JP 2018530978 A JP2018530978 A JP 2018530978A JP 2018530978 A JP2018530978 A JP 2018530978A JP 2018532280 A JP2018532280 A JP 2018532280A
Authority
JP
Japan
Prior art keywords
ces
conductive lines
conductive
metallization layer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018530978A
Other languages
English (en)
Inventor
ルシアン・シフレン
グレッグ・イェリック
サウラブ・シンハ
ブライアン・クライン
ヴィカス・チャンドラ
Original Assignee
アーム・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アーム・リミテッド filed Critical アーム・リミテッド
Publication of JP2018532280A publication Critical patent/JP2018532280A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Abstract

提案された装置は、各々が複数の導電性ライン（601、602、603、604）を備える複数の金属化層と、金属化層の様々な導電性ライン間に接続を選択的に提供するための相関電子スイッチ（610、620、630）とを、特に、三次元クロスポイントアレイメモリ構成の中に備えている。

Description

本技法は、一般に相関電子スイッチデバイスに関し、より詳しくは相関電子スイッチデバイスを含むプログラム可能ファブリックに関し得る。
例えば電子スイッチングデバイスなどの集積回路デバイスは、広範囲の電子デバイスタイプに見られることもある。例えば、メモリおよび/または論理デバイスは、コンピュータ、デジタルカメラ、携帯電話、タブレットデバイス、個人用デジタル補助装置、その他に使用されることもある電子スイッチを組み込むこともある。任意の特定のアプリケーションへの適合性を考察する際に設計者にとって興味深いこともある、メモリおよび/または論理デバイスに組み込まれることもあるなどの電子スイッチングデバイスに関連する要因は、例えば物理的サイズ、記憶密度、動作電圧、および/または電力消費を含むこともある。設計者にとって興味深いこともある他の要因の例は、製造のコスト、製造の容易さ、スケーラビリティ、および/または信頼性を含むこともある。また、より低い電力および/またはより高い速度の特徴を示すメモリおよび/または論理デバイスの必要性が増え続けているようにも見える。
本技法は、例として添付の図面に図式的に例示される。
相関電子材料を含む相関電子スイッチデバイスの例示の実施形態のブロック図である。 相関電子スイッチについての例示のシンボルである。 相関電子スイッチの等価回路の概略図である。 相関電子スイッチについての電流密度対電圧の例示のプロットを示す図である。 相関電子スイッチを含む例示の集積回路の一部分の横断面図の説明図である。 相関電子スイッチを含む例示の集積回路の一部分の横断面図の説明図である。 相関電子スイッチを含む例示の集積回路の一部分の横断面図の説明図である。 複数の相関電子スイッチを含む例示の集積回路の一部分の横断面図の説明図である。 プログラム可能ファブリックの複数レベルに位置決めされる複数の相関電子スイッチを含む例示の集積回路の一部分の横断面図の説明図である。 相関電子スイッチデバイスのクロスポイントアレイを含む例示のプログラム可能ファブリックを示す図である。 例示の複合デバイスの概略図を示す図である。 ダイオードを備える例示の複合デバイスの概略図を示す図である。 ダイオードを含む例示の複合デバイスについて集められたデータを代表する例示の電流対電圧曲線を描写する例示のプロットを示す図である。 相関電子スイッチデバイスのクロスポイントアレイを含む例示のプログラム可能ファブリックを示す図である。 相関電子スイッチデバイスのクロスポイントアレイを含む例示のプログラム可能ファブリックを示す図である。
下記の詳細な記述では、その一部を形成する、添付の図面への言及がなされ、その図面では同様の数字は、全体にわたって対応するコンポーネントおよび/または似ているコンポーネントを示すために同様のパーツを指定してもよい。図に例示されるコンポーネントは、説明図の簡潔さおよび/または明瞭さなどのために、必ずしも一定の縮尺で描かれていないことが、認識されよう。例えば、いくつかのコンポーネントの寸法は、他のコンポーネントに対して誇張されることもある。さらに、他の実施形態が、利用されてもよいと理解すべきである。さらに、構造的変化および/または他の変化が、特許請求される主題から逸脱することなくなされてもよい。例えば、上方、下方、最上部、底部、その他などの、方向および/または基準は、図面の議論を容易にするために使用されることもあり、かつ/または特許請求される主題の適用を制限することを目的としないこともまた留意すべきである。従って、下記の詳細な記述は、特許請求される主題および/または等価物を限定すると受け取られるべきでない。
一実装形態、ある実装形態、一実施形態、ある実施形態および/または同様のものへのこの明細書全体にわたる言及は、特定の実装形態および/または実施形態に関連して述べられる特定の特徴、構造、および/または特性が、特許請求される主題の少なくとも1つの実装形態および/または実施形態に含まれることを意味する。それ故に、例えばこの明細書全体にわたる様々な場所における、そのような語句の出現は、必ずしも同じ実装形態または述べられる任意の1つの特定の実装形態を指すことを目的としていない。さらに、述べられる特定の特徴、構造、および/または特性は、1つまたは複数の実装形態において様々な方法で組み合わせることが可能あり、従って、例えば目的とする請求項範囲内であることを理解すべきである。一般に、もちろん、これらの問題および他の問題は、文脈によって変化する。従って、記述および/または使用の特定の文脈は、引き出されるべき推論に関して役に立つ助言を提供する。
本明細書で利用される場合、用語「結合される」、「接続される」、および/または同様の用語は、一般的に使用される。これらの用語は、同義語のつもりではないことを理解すべきである。それどころか、「接続される」は一般的に、例えば2つ以上のコンポーネントが、電気的を含み、直接物理的に接触していることを示すために使用され、一方「結合される」は一般的に、2つ以上のコンポーネントが、電気的を含み、直接物理的に接触している可能性があることを意味するために使用されるが、しかしながら、「結合される」はまた一般的に、2つ以上のコンポーネントが、必ずしも直接接触していないが、しかしそれにもかかわらず協力するかつ/または相互作用することができるということも意味するために使用される。用語「結合される」はまた一般的に、例えば適切な文脈において、間接的に接続されることを意味するとも理解される。
用語「および」、「または」、「および/または」および/または同様の用語は、本明細書で使用される場合、そのような用語が使用される特定の文脈に少なくとも部分的に依存するとまた期待もされる、いろいろな意味を含む。典型的には、「または」は、A、BまたはCなどのリストを関連付けるために使用されるならば、A、B、およびCを意味することを目的とし、ここでは包括的意味で使用され、同様にA、BまたはCを意味することを目的とし、ここでは排他的意味で使用される。加えて、用語「1つまたは複数」および/または同様の用語は、任意の特徴、構造、および/もしくは特性を単数形で述べるために使用され、かつ/または特徴、構造および/もしくは特性の複数形および/もしくはある他の組み合わせを述べるためにもまた使用される。同様に、用語「〜に基づいて」および/または同様の用語は、必ずしも要因の排他的な組をカバーすることを目的としないが、しかし必ずしも明確に述べられない追加の要因の存在を許容すると理解される。もちろん、前述のものすべてについて、記述および/または使用の特定の文脈は、引き出されるべき推論に関して役に立つ助言を提供する。下記の記述は、単に1つまたは複数の説明に役立つ例を提供するだけであり、特許請求される主題は、これらの1つまたは複数の説明に役立つ例に限定されないことに留意すべきであるが、しかしながら、この場合もやはり、記述および/または使用の特定の文脈は、引き出されるべき推論に関して役に立つ助言を提供する。
本開示の特定の実施形態は、例えばメモリおよび/または論理デバイスなどにおいて、相関電子スイッチ(CES)を形成するために相関電子材料(CEM)を組み込む。CESデバイスはまた、例えばフィルタ回路、データコンバータ、位相ロックループ回路、および高速トランシーバなどの、広範囲の他の電子回路タイプにおいて利用されてもよいが、特許請求される主題の範囲は、これらの点において範囲を限定されない。この文脈において、CESは、固体構造相変化(例えば、相変化メモリ(PCM)デバイスにおける結晶質/非晶質または抵抗性RAMデバイスにおけるフィラメント形成および伝導)よりもむしろ電子相関から生じる実質的に突然の導体/絶縁体転移を示すこともある。一実施形態では、CESにおける実質的に突然の導体/絶縁体転移は、例えば溶融/凝固またはフィラメント形成と対照的に、量子力学的現象に対応することもある。本明細書で使用される場合、用語「導電性状態」、「より低いインピーダンス状態」、および/または「金属状態」は、交換可能であってもよく、かつ/または時には「導電性/より低いインピーダンス状態」と呼ばれることもある。同様に、用語「絶縁状態」および「より高いインピーダンス状態」は、本明細書では交換可能に使用されてもよく、かつ/または時には「絶縁性/より高いインピーダンス状態」と呼ばれることもある。
絶縁性/より高いインピーダンス状態と導電性/より低いインピーダンス状態との間での相関電子スイッチ材料の量子力学的転移は、モット(Mott)転移の観点から理解されてもよい。モット転移では、材料は、もしモット転移条件が、生じるならば、絶縁性/より高いインピーダンス状態から導電性/より低いインピーダンス状態にスイッチすることもある。モット基準は、(nC)1/3a≒0.26によって規定され、ただしnCは、電子濃度、「a」は、ボーア(Bohr)半径である。臨界キャリア濃度が、モット基準が満たされるように達成されるとき、モット転移が、生じることになり、CESの状態は、より高い抵抗/より高いキャパシタンス状態(すなわち、絶縁性/より高いインピーダンス状態)からより低い抵抗/より低いキャパシタンス状態(すなわち、導電性/より低いインピーダンス状態)に変化することになる。
モット転移は、電子の局在化によって制御される。キャリアが、局在化されるとき、電子間の強いクーロン相互作用は、CEMのバンドを分裂させて絶縁体を生成する。電子が、もはや局在化されないとき、弱いクーロン相互作用が、優位を占め、バンド分裂は、除去され、金属(導電性)バンドをもたらす。これは時には、「混雑したエレベータ」現象と説明される。エレベータが、その中に数人だけを有する間は、人々は、容易に動き回ることができ、それは、導電性/より低いインピーダンス状態に似ている。他方では、エレベータが、人々のある集中度に達すると、人々は、もはや動くことができず、それは、絶縁性/より高いインピーダンス状態に似ている。しかしながら、説明に役立つために提供されるこの古典的説明は、量子現象のすべての古典的説明と同様に、ただ不完全な類推だけであり、特許請求される主題は、この点において限定されないことを理解すべきである。
さらに、ある実施形態では、絶縁性/より高いインピーダンス状態から導電性/より低いインピーダンス状態へのスイッチングは、抵抗の変化に加えてキャパシタンスの変化をもたらすこともある。例えば、CESは、可変キャパシタンスの特性と一緒に可変抵抗の特性を含むこともある。すなわち、CESデバイスのインピーダンス特性は、抵抗性成分および容量性成分の両方を含んでもよい。例えば、金属状態では、CEMは、実質的にゼロの電場、従って実質的にゼロのキャパシタンスを有することもある。同様に、絶縁性/より高いインピーダンス状態(その場合電子遮蔽は、自由電子のより低い密度に起因して非常に不完全なこともある)では、外部電場がCEMに侵入できる場合があり、従ってCEMは、CEMの誘電関数の物理的変化に起因してキャパシタンスを有することになる。それ故に、例えば、CESにおける絶縁性/より高いインピーダンス状態から導電性/より低いインピーダンス状態への転移は、ある実施形態では、抵抗およびキャパシタの両方の変化をもたらすこともある。
ある実施形態では、CESデバイスは、CESデバイスのCEMの体積の大部分におけるモット転移に応答してインピーダンス状態をスイッチすることもある。ある実施形態では、CESデバイスは、「バルクスイッチ」を備えてもよい。本明細書で使用される場合、用語「バルクスイッチ」は、モット転移に応答してなど、インピーダンス状態をスイッチするCESデバイスのCEMの少なくとも大部分の体積を指す。例えば、ある実施形態では、CESデバイスのCEMの実質的にすべては、モット転移に応答して絶縁性/より高いインピーダンス状態から導電性/より低いインピーダンス状態にまたは導電性/より低いインピーダンス状態から絶縁性/より高いインピーダンス状態にスイッチすることもある。ある実施形態では、CEMは、1つもしくは複数の遷移金属酸化物(TMO)、1つもしくは複数の希土類酸化物、周期表の1つもしくは複数のfブロック元素の1つもしくは複数の酸化物、1つもしくは複数の希土類遷移金属酸化物ペロブスカイト、イットリウム、および/またはイッテルビウムを含んでもよいが、特許請求される主題は、この点において範囲を限定されない。ある実施形態では、CESデバイスなどのデバイスは、アルミニウム、カドミウム、クロム、コバルト、銅、金、鉄、マンガン、水銀、モリブデン、ニッケル、パラジウム、レニウム、ルテニウム、銀、スズ、チタン、バナジウム、および亜鉛(それらは、酸化物または他のタイプのリガンドなどのカチオンに連結されてもよい)、またはそれらの組み合わせを含む群から選択される1つまたは複数の材料を含むCEMを含んでもよいが、特許請求される主題は、この点において範囲を限定されない。
図1aは、導電性端子101および103などの導電性端子間に挟まれた、材料102などのCEMを含むCESデバイスの例示の実施形態100を示す。ある実施形態では、CESデバイス100などのCESデバイスは、可変インピーダ(impeder)デバイスを備えてもよい。本明細書で利用される場合、用語「相関電子スイッチ」および「可変インピーダ」は、交換可能であってもよい。少なくとも部分的に、導電性端子101と103との間などの、端子間への臨界電圧および臨界電流の印加を通じて、材料102などのCEMは、前述の導電性/より低いインピーダンス状態と絶縁性/より高いインピーダンス状態との間で転移してもよい。上で述べられたように、CESデバイス100などの可変インピーダデバイスにおける材料102などのCEMは、以下でより詳細に述べられるように、印加される臨界電圧および印加される臨界電流の結果として相関電子スイッチ材料の量子力学的転移に起因して第1のインピーダンス状態と第2のインピーダンス状態との間で転移してもよい。また、上で述べられたように、可変インピーダデバイス100などの可変インピーダデバイスは、可変抵抗および可変キャパシタンスの両方の特性を示してもよい。
特定の実施形態では、CESデバイス100などの可変インピーダデバイスは、相関電子スイッチ材料の量子力学的転移に起因する絶縁性/より高いインピーダンス状態と導電性/より低いインピーダンス状態との間でのCEMの少なくとも大部分の転移に少なくとも部分的に基づいて複数の検出可能なインピーダンス状態の間または中で転移してもよいCEMを含んでもよい。例えば、ある実施形態では、CESデバイスは、バルクスイッチを備えてもよく、その場合CESデバイスのCEMの実質的にすべては、モット転移に応答して絶縁性/より高いインピーダンス状態から導電性/より低いインピーダンス状態にまたは導電性/より低いインピーダンス状態から絶縁性/より高いインピーダンス状態にスイッチしてもよい。この文脈において、「インピーダンス状態」は、単に数例を提供すると、値、シンボル、パラメータおよび/または条件を示す、可変インピーダデバイスの検出可能な状態を意味する。1つの特定の実施形態では、以下で述べられるように、CESデバイスのインピーダンス状態は、読み出しおよび/または感知動作においてCESデバイスの端子において検出される信号に少なくとも部分的に基づいて検出されてもよい。別の特定の実施形態では、以下で述べられるように、CESデバイスは、特定の値、シンボル、および/もしくはパラメータを表すもしくは記憶するために、かつ/または例えば「書き込み」および/もしくは「プログラム」動作においてCESデバイスの端子にわたる1つまたは複数の信号の印加によってCESデバイスについて特定のキャパシタンス値を達成するために、特定のインピーダンス状態に置かれてもよい。もちろん、特許請求される主題は、本明細書で述べられる特定の例示の実施形態に範囲を限定されない。
図1bは、例えばCES/可変インピーダデバイスを記録するために電気回路概略図において利用されてもよい、例示のシンボル110を描写する。例示のシンボル110は、CESデバイス100などの、CES/可変インピーダデバイスの可変抵抗および可変キャパシタンス特性を見る人に思い出させることを意図されている。例示のシンボル110は、実際の回路図を表すことを意図されておらず、単に電気回路図シンボルとして意図されている。もちろん、特許請求される主題は、これらの点において範囲を限定されない。
図2は、CESデバイス100などの、例示のCES/可変インピーダデバイスの等価回路の概略図を描写する。述べられたように、CES/可変インピーダデバイスは、可変抵抗および可変キャパシタンスの両方の特性を含んでもよい。すなわち、CESデバイス100などの、CES/可変インピーダデバイスのインピーダンス特性は、少なくとも部分的にデバイスの抵抗およびキャパシタンス特性に依存することもある。例えば、可変インピーダデバイスについての等価回路は、ある実施形態では、可変キャパシタ220などの可変キャパシタと並列に可変抵抗器210などの可変抵抗器を備えてもよい。もちろん、可変抵抗器210および可変キャパシタ220は、個別コンポーネントを備えるとして図2に描写されるけれども、CESデバイス100などの可変インピーダデバイスは、CEM102などの、実質的に均質のCEMを含んでもよく、その場合CEMは、可変キャパシタンスおよび可変抵抗の特性を含む。
以下のTable 1(表1)は、CESデバイス100などの、例示の可変インピーダデバイスについての例示の真理値表を描写する。
Figure 2018532280
ある実施形態では、Table 1(表1)に示される例示の真理値表は、CESデバイス100などの可変インピーダデバイスの抵抗が、より低い抵抗状態と、少なくとも部分的にCEMにわたって印加される電圧の関数である、より高い抵抗状態との間で転移してもよいことを示す。ある実施形態では、より低い抵抗状態の抵抗は、より高い抵抗状態の抵抗よりも10〜100,000倍低いこともあるが、特許請求される主題は、この点において範囲を限定されない。同様に、Table 1(表1)は、CESデバイス100などの可変インピーダデバイスのキャパシタンスが、例示の実施形態について、近似的にゼロまたは非常に小さいキャパシタンスを備えることもある、より低いキャパシタンス状態と、少なくとも部分的にCEMにわたって印加される電圧の関数である、より高いキャパシタンス状態との間で転移してもよいことを示す。また、Table 1(表1)に示されるように、より高い抵抗/より高いキャパシタンス状態からより低い抵抗/より低いキャパシタンス状態への可変インピーダデバイスの転移は、より高いインピーダンス状態からより低いインピーダンス状態への転移として表されてもよい。同様に、より低い抵抗/より低いキャパシタンス状態からより高い抵抗/より高いキャパシタンス状態への転移は、より低いインピーダンス状態からより高いインピーダンス状態への転移として表されてもよい。
CES100などの可変インピーダは、抵抗器ではなく、むしろ可変キャパシタンスおよび可変抵抗の両方の特性を有するデバイスを備えることに留意すべきである。ある実施形態では、抵抗および/またはキャパシタンス値、従ってインピーダンス値は、少なくとも部分的に、印加される電圧に依存する。
図3は、ある実施形態による、例示のCESデバイス100などのCESデバイスの、導電性端子101および103などの導電性端子にわたる電流密度対電圧のプロットを示す。少なくとも部分的に、可変インピーダデバイス100などの可変インピーダデバイスの端子に印加される電圧に基づいて(例えば、書き込み動作において)、CEM102などのCEMは、導電性/より低いインピーダンス状態または絶縁性/より高いインピーダンス状態に置かれてもよい。例えば、電圧Vresetおよび電流密度Jresetの印加は、CESデバイスを絶縁性/より高いインピーダンス状態に置いてもよく、電圧Vsetおよび電流密度Jsetの印加は、CESデバイスを導電性/より低いインピーダンス状態に置いてもよい。すなわち、ある実施形態では、「セット」条件は、CESデバイス100などの可変インピーダデバイスを導電性/より低いインピーダンス状態に置いてもよく、「リセット」条件は、CESデバイス100などの可変インピーダデバイスを絶縁性/より高いインピーダンス状態に置いてもよい。CESデバイスをより低いインピーダンス状態にまたはより高いインピーダンス状態に置くことに続いて、CESデバイスの特定の状態は、少なくとも部分的に電圧Vreadの印加(例えば、読み出し動作において)ならびにCESデバイス100などの可変インピーダデバイスの導電性端子101および103などの端子における電流または電流密度の検出によって検出されてもよい。
ある実施形態では、CESデバイスのCEMは、例えばペロスコバイト(peroskovite)、モット絶縁体、電荷交換絶縁体、および/またはアンダーソン無秩序絶縁体(Anderson disorder insulator)などの、例えば任意のTMOを含んでもよい。特定の実施形態では、CESデバイスは、数例を提供すると、ニッケル酸化物、コバルト酸化物、鉄酸化物、イットリウム酸化物などの材料およびCrドープのチタン酸ストロンチウム、チタン酸ランタンなどのペロスコバイト、ならびにマンガン酸プラエシジウムカルシウム(praesydium calcium manganite)およびマンガン酸プラエシジウムランタンを含むマンガン酸塩族から形成されてもよい。ある実施形態では、不完全なdおよびf軌道殻を有する元素を組み込む酸化物は、CESデバイスに使用するのに十分なインピーダンススイッチング特性を示してもよい。ある実施形態では、CESは、電鋳法なしに準備されてもよい。他の実施形態は、特許請求される主題から逸脱することなく他の遷移金属化合物を用いてもよい。例えば、{M(chxn)2Br}Br2があり、ただしMは、Pt、Pd、またはNiを含んでもよく、chxnは、1R、2R-シクロヘキサンジアミンを含み、他のそのような金属錯体は、特許請求される主題の範囲から逸脱することなく使用されてもよい。
一実施形態では、図1のCESデバイスは、TMO可変インピーダンス材料を含む材料を含んでもよいが、これらは、例示にすぎず、特許請求される主題の範囲を限定することを目的としていないことを理解すべきである。特定の実装形態は、他の可変インピーダンス材料を同様に用いてもよい。ニッケル酸化物、NiOは、1つの特定のTMOとして開示される。本明細書で論じられるNiO材料は、ある実施形態では、外因性(extrinsic)リガンドをドープされてもよく、それは、界面(interfacing)を不動態化し、調整可能な電圧およびインピーダンスを可能にすることによって可変インピーダンス特性を安定にすることができる。特定の実施形態では、本明細書で開示さるNiO可変インピーダンス材料は、炭素含有リガンドを含んでもよく、それは、NiO(Cx)によって示されてもよい。ここで、当業者は、ある実施形態では、単に原子価を平衡させることによって、任意の特定の炭素含有リガンドおよびNiOとの炭素含有リガンドの任意の特定の組み合わせについてxの値を決定してもよい。別の特定の例示の実施形態では、外因性リガンドをドープされたNiOは、NiO(Lx)と表されてもよく、ただしLxは、リガンド元素または化合物であり、xは、NiOの1ユニットについてのリガンドのユニット数を示す。当業者は、ある実施形態では、単に原子価を平衡させることによって、任意の特定のリガンドおよびNiOまたは任意の他の遷移金属とのリガンドの任意の特定の組み合わせについてxの値を決定してもよい。
ある実施形態では、CESデバイスは、最初に導電性/より低いインピーダンス状態に製造されてもよい。また、ある実施形態では、CESデバイスは、さらなるプログラミングが、行われるまで、CESデバイスが、対応するインピーダンス状態を維持することができるという点において、不揮発性であってもよい。例えば、ある実施形態によると、もし十分なバイアスが、印加され(例えば、バンド分裂ポテンシャルを超え)、前述のモット条件が、満たされる(注入電子ホール=スイッチング領域内の電子)ならば、CESデバイスは、モット転移を介して導電性/より低いインピーダンス状態から絶縁体状態に急速にスイッチしてもよい。これは、図3でのプロットの点308において生じる。この点において、電子は、もはや遮蔽されず、局在的になる。この相関は、バンドを分裂させて、絶縁体を形成する。CESデバイスのCEMはなお、絶縁性/より高いインピーダンス状態にあるが、電流が、ホールの輸送によって生成されてもよい。もし十分なバイアスが、CESデバイスの端子にわたって印加されるならば、電子は、MIMデバイスのポテンシャル障壁を超えて金属-絶縁体-金属(MIM)ダイオードに注入されてもよい。もし十分な電子が、注入され、十分なポテンシャルが、セット条件を達成するために端子にわたって印加されるならば、電子の増加は、電子を遮蔽して、電子の局在化を除去することもあり、それは、バンド分裂ポテンシャルを崩壊させて、金属を形成することもあり、それによってCESデバイスを導電性/より低いインピーダンス状態に置く。
ある実施形態によると、CESデバイスのCEM内の電流は、CESデバイスを導電性/より低いインピーダンス状態に置くためのセット条件を達成するために書き込み動作中に制限される外部電流に少なくとも部分的に基づいて決定される外部から印加される「コンプライアンス」条件によって制御されてもよい。この外部から印加されるコンプライアンス電流はまた、その後のリセット条件電流密度要件も設定する。図3の特定の実装形態に示されるように、CESデバイスを導電性/より低いインピーダンス状態に置くために点316において書き込み動作中に印加される電流密度Jcompは、その後の書き込み動作においてCESデバイスを絶縁性/より高いインピーダンス状態に置くためのコンプライアンス条件を決定してもよい。図示されるように、CESデバイスのCEMは実質的に、点308における電圧Vresetでの電流密度Jreset≧Jcompの印加によって絶縁性/より高いインピーダンス状態に置かれてもよく、ただしJcompは、ある実施形態では、外部から印加されてもよい。
外部から印加されるコンプライアンス電流などのコンプライアンス電流は従って、モット転移についてはホールによって「捕獲される」はずである、CESデバイスのCEM内の電子の数を設定してもよい。言い換えれば、CESデバイスを導電性/より低いインピーダンス状態に置くために書き込み動作において印可される電流は、その後にCESデバイスを絶縁性/より高いインピーダンス状態に転移させるためにCESデバイスのCEMに注入されるべきホールの数を決定してもよい。以下でより完全に論じられるように、コンプライアンス電流は、動的に印加されてもよい。
上で指摘されたように、絶縁性/より高いインピーダンス状態への転移は、点308においてモット転移に応答して生じてもよい。上で指摘されたように、そのようなモット転移は、電子の濃度nが、電子ホールの濃度pに等しいという、CESデバイスのCEM内の条件において生じてもよい。この条件は、次のモット基準が、次の通りに式(1)、
Figure 2018532280
によって表されるように満たされるとき、生じ、ただし、
λTFは、トーマスフェルミ(Thomas Fermi)遮蔽長であり、
Cは、モット転移について近似的に0.26に等しい定数である。
ある実施形態によると、図3に示されるプロットの領域304内の電流または電流密度は、CESデバイス100などの可変インピーダデバイスの端子101および103などの端子にわたって印加される電圧信号からホールの注入に応答して存在してもよい。ここで、臨界電圧VMIが、CESデバイス100などの可変インピーダデバイスの端子101および103などの端子にわたって印加されるので、ホールの注入は、電流IMIにおける導電性から絶縁体への転移についてモット転移基準を満たしてもよい。これは、次の通りに式(2)、
Figure 2018532280
に従ってモデル化されてもよい。ただし、Q(VMI)は、注入される電荷(ホールまたは電子)であり、印加される電圧の関数である。本明細書で使用される場合、表記「MI」は、金属-絶縁体転移を表し、表記「IM」は、絶縁体-金属転移を表す。すなわち、「VMI」は、CEMを導電性/より低いインピーダンス状態から絶縁性/より高いインピーダンス状態に転移させるための臨界電圧を指し、「IMI」は、臨界電流を指す。同様に、「VIM」は、CEMを絶縁性/より高いインピーダンス状態から導電性/より低いインピーダンス状態に転移させるための臨界電圧を指し、「IIM」は、臨界電流を指す。
モット転移を可能にするためのホールの注入は、バンド間で臨界電圧VMIおよび臨界電流IMIに応答して生じてもよい。式(1)に従って式(2)でのIMIによって注入されるホールによってモット転移をもたらすために必要とされる電荷濃度と電子濃度nを同等とみなすことによって、トーマスフェルミ遮蔽長λTFへのそのような臨界電圧VMIの依存性は、次の通りに式(3)、
Figure 2018532280
に従ってモデル化されてもよい。ただしACEMは、CESデバイス100などの可変インピーダデバイスのCEM102などのCEMの断面積であり、例示のプロット300の点308に描写されるJreset(VMI)は、CESデバイスのCEMを絶縁性/より高いインピーダンス状態に置くために臨界電圧VMIにおいてCEMに印加されるべき、CEM102などのCEMを通る電流密度である。ある実施形態では、CEMは、少なくとも部分的に不均化反応によって導電性/より低いインピーダンス状態と絶縁性/より高いインピーダンス状態との間でスイッチされることもある。
ある実施形態によると、CESデバイス100などの可変インピーダデバイスのCEM102などのCEMは、モット転移基準を満たすために十分な数の電子の注入によって導電性/より低いインピーダンス状態に(例えば、絶縁性/より高いインピーダンス状態から転移することによって)置かれてもよい。
CESデバイスのCEMを導電性/より低いインピーダンス状態に転移させる際に、十分な電子が、注入され、可変インピーダデバイスの端子にわたるポテンシャルが、臨界スイッチングポテンシャル(例えば、Vset)を乗り越えるので、注入電子は、二重占有(double-occupied)電子を遮蔽し、非局所化し始めて、不均化反応を逆にし、バンドギャップを閉じる。導電性/より低いインピーダンス状態への転移を可能にする臨界電圧VIMにおける金属-絶縁体モット転移においてCESデバイスのCEMを導電性/より低いインピーダンス状態に転移させるための、図3の点314に描写される電流密度Jset(VIM)は、次の通りに式(4)、
Figure 2018532280
に従って表されてもよく、ただし、
aBは、ボーア半径である。
ある実施形態によると、読み出し動作においてCESデバイスのメモリ状態を検出するための「読み出し窓」302は、CESデバイスのCEMが絶縁性/より高いインピーダンス状態にある間の図3のプロットの一部分306と、CESデバイスのCEMが導電性/より低いインピーダンス状態にある間の図3のプロットの一部分304との間の読み出し電圧Vreadにおける差として設定されてもよい。特定の実装形態では、読み出し窓302は、CESデバイス100などの可変インピーダデバイスの相関電子スイッチ材料102などのCEMのトーマスフェルミ遮蔽長λTFを決定するために使用されてもよい。例えば、電圧Vresetにおいて、電流密度JresetおよびJsetは、次の通りに式(5)、
Figure 2018532280
に従って関連付けられてもよく、ただしJoffは、Vresetにおいて絶縁性/より高いインピーダンス状態にあるCEMの電流密度を表す。例えば、図3の点309を参照されたい。
別の実施形態では、CESデバイスのCEMを書き込み動作において絶縁性/より高いインピーダンスまたは導電性/より低いインピーダンスの状態に置くための「書き込み窓」310は、VresetとVsetとの間の差として設定されてもよい。|Vset|>|Vreset|を確立することは、導電性/より低いインピーダンス状態と絶縁性/より高いインピーダンス状態との間のスイッチを可能にしてもよい。Vresetは、相関によって引き起こされるバンド分裂ポテンシャルを近似的に含んでもよく、Vsetは、バンド分裂ポテンシャルの2倍を近似的に含んでもよく、その結果読み出し窓は、近似的にバンド分裂ポテンシャルを含んでもよい。特定の実装形態では、書き込み窓310のサイズは、少なくとも部分的にCESデバイスのCEMの材料およびドーピングによって決定されてもよい。
ある実施形態では、CESデバイス100などの可変インピーダデバイスのインピーダンス状態として表される値を読み出すためのプロセスは、電圧がCESデバイスのCEMに印加されることを含んでもよい。CESデバイスのCEM内の電流および/または電流密度のうちの少なくとも1つが、測定されてもよく、CESデバイスのCEMのインピーダンス状態は、ある実施形態では、少なくとも部分的に測定された電流および/または電流密度に基づいて決定されてもよい。
加えて、ある実施形態では、インピーダンス状態のインピーダンスは、少なくとも部分的にCESデバイスのCEMのキャパシタンスおよび抵抗の組み合わせに依存することもある。ある実施形態では、決定されるインピーダンス状態は、複数のインピーダンス状態のうちの1つを含んでもよい。例えば、第1のインピーダンス状態は、より低い抵抗およびより低いキャパシタンスを含んでもよく、第2のインピーダンス状態は、より高い抵抗およびより高いキャパシタンスを含んでもよい。また、ある実施形態では、複数のインピーダンス状態のインピーダンスの比は、CESデバイスのCEMの物理的特性に比例することもある。ある実施形態では、CESデバイスのCEMの物理的特性は、トーマスフェルミ遮蔽長およびボーア半径のうちの少なくとも1つを含んでもよい。さらに、ある実施形態では、複数のインピーダンス状態の個々のインピーダンス状態は、データ値と関連付けられてもよい。加えて、ある実施形態では、所定の電圧における第1のインピーダンス状態と第2のインピーダンス状態との間での電流の差は、読み出し窓の指標を提供する。しかしながら、特許請求される主題は、これらの点において範囲を限定されない。
ある実施形態では、複数の電子は、CESが、第1のインピーダンス状態に入るように、CESデバイスのCEMに提供されてもよい。複数のホールは、CESが、第2のインピーダンス状態に入るように、CEMに提供されてもよい。また、ある実施形態では、複数の電子は、CESにわたる電圧をセット電圧しきい値よりも大きくすることもあり、複数のホールは、CESにわたる電圧をリセット電圧しきい値以上にすることもある。さらに、ある実施形態では、CEMにわたる電圧は、CEM内の電流密度をセット電流密度および/またはセット電流以上にすることもあり、CEMにわたる電圧は、CEM内の電流密度をリセット電流密度および/またはリセット電流以上にすることもある。
また、ある実施形態では、CESデバイスのCEMにわたるセット電圧およびCEMを通るセット電流密度は、超えられてもよい。加えて、CESデバイスのCEMにわたるリセット電圧およびCEMを通るリセット電流密度は、超えられてもよい。さらに、ある実施形態では、複数のインピーダンス状態の個々のインピーダンス状態は、データ値と関連付けられてもよい。
ある実施形態では、リセット電圧、セット電圧、およびセット電圧とリセット電圧との間の差のうちの少なくとも1つは、CESデバイスのCEMの物理的特性に比例する。CEMの物理的特性は、例えば電子の局在化に起因する強い電子ポテンシャル、および/または電子の相関のうちの少なくとも1つを含んでもよい。また、ある実施形態では、セット電圧とリセット電圧との間の差は、書き込み/プログラム窓のうちの少なくとも1つのサイズの指標を提供してもよい。
上で述べられたように、可変インピーダデバイス100などの可変インピーダデバイスともまた呼ばれる、CESデバイスは、広範囲の電子デバイスタイプにおいて実施されてもよい。例えば、可変インピーダデバイス100などの可変インピーダデバイスは、論理回路、メモリ回路、フィルタ回路、その他に利用されてもよい。一般的に言えば、可変インピーダデバイス100などの可変インピーダデバイスは、可変インピーダデバイスの可変抵抗および/または可変キャパシタンス特性から恩恵を受けることもある、現在存在しているまたは将来に存在すべき、任意の回路またはデバイスに利用されてもよい。
例えば、ある実施形態では、可変インピーダデバイス100などのCESデバイスは、例えばメモリセルにおいて実施されてもよい。1つまたは複数の実施形態では、CESメモリは、CESを含む可変インピーダメモリセル、メモリデバイスに提供される信号に応じて可変インピーダメモリセルを第1のインピーダンス状態または第2のインピーダンス状態に置くための書き込み回路、およびメモリセルのインピーダンス状態を感知し、メモリセルの感知された状態に対応する電気信号を提供するための読み出し回路を備えてもよい。一実施形態では、第2のメモリセル状態でのCESのインピーダンスは、第1のメモリセル状態でのインピーダンスよりも著しく大きいこともある。本明細書で論じられる例示の集積回路などの集積回路は、基板上に構築されてもよい材料の複数層を含んでもよい。材料の層は、時には回路デバイスと相互接続することができる「金属」層および/または「金属化」層と呼ばれる、1つまたは複数の導電層を含んでもよい。本明細書で使用される場合、用語「金属層」および/または「金属化層」は、導電性材料から形成されてもよい導電性電極を指し、さもなければ「ライン」と呼ばれる。金属化層のための例示の材料は、ほんの数例を挙げると、例えばアルミニウムおよび/または銅を含んでもよい。金属化層の間に形成されるビアはまた、例えばポリシリコン、タングステン、銅、および/またはアルミニウムなどの導電性材料で形成されてもよい。もちろん、特許請求される主題は、これらの具体例に限定されない。
また、本明細書で使用される場合、用語「基板」は、例えば、CESデバイスを含む、シリコンオンインシュレータ(SOI)もしくはシリコンオンサファイア(SOS)技術、ドープされた半導体および/もしくはドープされない半導体、ベース半導体基礎によって支持されたシリコンのエピタキシャル層、従来の金属酸化膜半導体(CMOS)、例えば金属バックエンドを有するCMOSフロントエンド、ならびに/または他の半導体構造および/もしくは技術を含んでもよい。プログラム可能ファブリックおよび/またはメモリアレイを動作させることに関連する、例えばドライバおよび/またはデコード回路構成などの、様々な回路構成が、基板の中にかつ/または上に形成されてもよい。さらに、下記の記述において「基板」への言及がなされるとき、以前のプロセスステップが、ベース半導体構造または基礎に領域および/または接合を形成するために利用されていてもよい。
ある実施形態では、CESデバイスは、広範囲の集積回路タイプのいずれかにおいて実施されてもよい。例えば、ある実施形態では、1つまたは複数のCESデバイスについてインピーダンス状態を変えることによって再構成することができるプログラム可能ファブリックを形成するために、多数のCESデバイスが、集積回路において実施されてもよい。別の実施形態では、CESプログラム可能ファブリックは、例えば不揮発性メモリアレイとして利用されてもよい。もちろん、特許請求される主題は、本明細書で提供される具体例に範囲を限定されない。本明細書で使用される場合、集積回路に関するような用語「ファブリック」は、集積回路の基底構造を指す。例えば、ある実施形態では、集積回路「ファブリック」は、複数金属化層および/または金属化層の間に導電性を提供するための1つもしくは複数のビアを含んでもよい。「プログラム可能ファブリック」は、再構成可能である集積回路ファブリックを指してもよい。例えば、以下の1つまたは複数の例示の実施形態に関連して述べられるように、プログラム可能ファブリックは、集積回路において金属化層の間により低いインピーダンスの導電性経路を選択的に提供することができる1つまたは複数のCESデバイスを含んでもよい。
加えて、ある実施形態では、CESデバイスは、集積回路のためのミドルオブライン(MOL)および/またはバックエンドオブライン(BEOL)プロセスにおいて実施されてもよい。例えば、CESデバイスは、集積回路デバイス内に形成されるトランジスタのソースおよび/またはドレイン領域上に直接形成されてもよく、CESデバイスはまた、金属層の導電性ラインに直接結合されてもよいので、CESデバイスは、例えばソースおよび/またはドレイン領域と金属層の導電性ラインとの間の一種のコネクタとしての役割を果たしてもよい。それ故に、次に来る例に見ることができるように、CESデバイスは、集積回路デバイスのいくつかの層のいずれかにおいて実施されてもよく、また広範囲の構成のいずれかにおいて実施されてもよい。
図4aは、集積回路の例示の実施形態400の一部分の横断面図を描写する説明図である。ある実施形態では、集積回路400などの集積回路は、例えばその中に形成された1つもしくは複数のトランジスタおよび/または他の半導体構造物を含んでもよい、基板450などの基板を備えてもよい。例示の集積回路400はまた、金属層M1、M2、M3、およびM4などの、複数の金属化層420を備えてもよい。コネクタ440などのコネクタは、基板450などの基板を金属層M1などの金属化層420に結合してもよい。ビア430などのビアは、例えば金属層M1をM2に、かつ金属層M2をM3に電気的に結合してもよい。
また図4aに描写されるように、CES410などのCESデバイスは、この例については金属層M3とM4との間などの、2つの金属化層420の間に位置決めされてもよい。図4aに描写される例は、集積回路400内の特定のレベルに位置決めされるCESデバイスを示すけれども、他の実施形態は、集積回路の他のレベルにCESデバイスを位置決めしてもよい。以下で論じられる図4b〜図4dは、集積回路内の他のレベルに位置決めされるCESデバイスを示す他の例を描写する。
図4bは、集積回路の例示の実施形態401の一部分の横断面図を描写する説明図である。例示の集積回路401は、上で述べられた例示の集積回路400と共通するいくつかの素子を有してもよい。例示の集積回路401は、CES410などのCESデバイスが、実質的に基板450上に直接形成されて、本質的に基板450と金属層M1との間のコネクタとしての役割を果たすという点において集積回路400と異なる。例示の集積回路401はさらに、ある実施形態では、金属層M2、M3、およびM4などの、追加の金属化層420を含んでもよい。ビア430は、ある実施形態では、金属化層の間に導電性を提供してもよい。
図4cは、集積回路の追加の例示の実施形態402の一部分の横断面図を描写する。例示の集積回路402は、上で述べられた例示の集積回路400および401と共通するいくつかの素子を有してもよいが、しかしCES410などのCESデバイスが、金属層M2とM3との間に位置決めされてもよいという点において、それらの例と異なってもよい。それ故に、図4a〜図4cに見ることができるように、CESデバイス410などのCESデバイスは、集積回路デバイスの様々な層のいずれかにおいて実施されてもよい。上で論じられたように、CES410などのCESデバイスは、1つまたは複数の実施形態では、集積回路デバイスのMOLおよび/またはBEOLでの任意の層において実施されてもよい。
加えて、図4dに描写されるように、CESデバイス410などのCESデバイスは、集積回路デバイス403などの集積回路デバイス内の単一層よりも多い層において実施されてもよい。例えば、CESデバイス410などのCESデバイスは、金属層M2とM3との間に、また金属層M3とM4との間にも位置決めされてもよい。しかしながら、特許請求される主題は、本明細書で述べられる特定の例に範囲を限定されないことに留意すべきである。CES410などのCESデバイスは、ある実施形態では、集積回路の1つまたは複数の層の任意の組み合わせにおいて実施されてもよい。
図5は、集積回路の例示の実施形態500の一部分の横断面図である。ある実施形態では、集積回路500などの集積回路は、基板(図示されず)内のトランジスタを金属層M1などの金属化層520に電気的に結合することができるいくつかのコネクタ540を含んでもよい。加えて、ある実施形態では、ビア530などの、いくつかの導電性ビアは、例えば金属層M1とM2との間などの、金属化層520の間に導電性経路を提供してもよい。例示の集積回路500はまた、ある実施形態では、集積回路500の複数レベルに位置決めされる、CESデバイス510などの、複数のCESデバイスを含んでもよい。例えば、CESデバイス510などの、いくつかのCESデバイスは、金属層M2とM3との間に、また金属層M3とM4との間にも位置決めされてもよい。ある実施形態では、金属層M2、M3、およびM4は、CESデバイス510と一緒に、プログラム可能ファブリックを構成してもよい。そのようなプログラム可能ファブリックでは、CESデバイス510などの、個々のCESデバイスは、CESデバイスを複数のインピーダンス状態のうちの少なくとも1つに置くようにプログラムされてもよい。例えば、ある実施形態では、プログラム可能ファブリックのいくつかのCESデバイスは、より高いインピーダンス状態に置かれてもよく、プログラム可能ファブリックの他のCESデバイスは、より低いインピーダンス状態に置かれてもよい。また、CESデバイス510などの、様々なCESデバイスのプログラミングは、さらなるプログラミング動作を通じて変えられてもよい。
ある実施形態では、金属層M1およびコネクタ540を含む、金属層M2より下に位置決めされる例示の集積回路500の構造は、少なくとも部分的にCESデバイス510の1つまたは複数のインピーダンス状態を変更することを通じて動的に配線をし直されても(re-wired)よい。そのような動的配線し直し(re-wiring)能力についての潜在的応用は、例えば製造および/または設計誤差を補償することを含んでもよい。また、CESデバイス510などのCESデバイスの1つまたは複数のインピーダンス状態の変更を通じての動的配線し直しは、パワーゲーティングを可能にしてもよい。例えば、集積回路の部分は、1つまたは複数のCESデバイスを絶縁性/より高いインピーダンス状態に転移させることによって接続を切ることができ、電力消費は、ある実施形態では、低減することができる。
合わせて、図4a〜図4dおよび図5は、1つまたは複数の実施形態について、CESデバイス410および/または510などのCESデバイスが、集積回路のMOLおよび/またはBEOLでの任意の層に組み込まれてもよいということ、ならびに任意の特定のCESデバイスが、複数のインピーダンス状態のうちの1つに個々にプログラムされてもよいということを実証する。それ故に、集積回路400〜403および/または500などの集積回路は、どのように様々なCESデバイスがプログラムされるかに従って再構成されてもよい。
例示の集積回路400〜403および/または500は、層および/またはCESデバイスの特定の構成を描写するけれども、特許請求される主題は、これらの特定の例に範囲を限定されない。集積回路のMOLおよび/もしくはBEOLでの任意の層に組み込まれかつ/または個々にプログラム可能であるCESデバイスに関連するこれらの例示の実施形態において述べられる概念は、広範囲の集積回路タイプおよび/または構成に適用されてもよい。
図6は、CESデバイス610、620、および630などのCESデバイスのクロスポイントアレイを含むプログラム可能ファブリックの例示の実施形態600の斜視図を描写する。この例では、プログラム可能ファブリック600は、第1の組の導電性ライン601-1、601-2、・・・、601-nおよび第2の組の導電性ライン602-1、602-2、・・・、602-mの交差部に位置決めされるCESデバイス610などのCESデバイスを含むクロスポイントアレイを備えてもよい。座標軸651は、この例では、導電性ライン601-1、601-2、・・・、601-nが、y方向に配向され、導電性ライン602-1、602-2、・・・、602-mが、x方向に配向されてもよいことを示す。例示されるように、導電性ライン601-1、601-2、・・・、601-nは、実質的に互いに平行であってもよく、実質的に導電性ライン602-1、602-2、・・・、602-mに対して直交してもよいが、しかしながら、実施形態は、そのように限定されない。本明細書で使用される場合、用語「実質的に」は、修正特性が、絶対である必要はなく、特性の利点を達成するように十分近いことを意図している。例えば、「実質的に平行な」は、絶対的な平行に限定されず、少なくとも垂直配向よりも平行配向に近い配向を含んでもよい。同様に、「実質的に直交する」は、少なくとも平行配向よりも垂直配向に近い配向を含んでもよい。
例示のプログラム可能アレイ600はまた、第3の組の導電性ライン603-1、603-2、・・・、603-nおよび第4の組の導電性ライン604-1、604-2、・・・、604-mを含んでもよい。ある実施形態では、導電性ライン603-1、603-2、・・・、603-nは、実質的に互いに平行であってもよく、実質的に導電性ライン604-1、604-2、・・・、604-mに対して直交してもよい。もちろん、この特定の例は、4つの金属化層を含んでもよいけれども、特許請求される主題の範囲は、限定されない。例えば、他の実施形態は、4未満の金属化層を含んでもよく、なお他の実施形態は、4を超える金属化層を含んでもよい。
ある実施形態では、CESデバイス610、620、および/または630などのCESデバイスは、1つまたは複数のインピーダンス状態に個々にプログラムされてもよい。例えば、CESデバイス610、620、および/または630は、導電性/より低いインピーダンス状態かまたは絶縁性/より高いインピーダンス状態に置かれてもよい。
ある実施形態では、CESデバイス610などのCESデバイスは、少なくとも部分的に導電性ライン602-1および導電性ライン601-1にわたりプログラミング電圧を印加することによってプログラムされてもよい。電圧および/または電流源はまた、CESデバイス610についての所望のインピーダンス状態に応じて、セットまたはリセット条件が達せられることを確実にするために、導電性ライン602-1および導電性ライン601-1を経由してプログラミング電圧において十分な電流を印加してもよい。例えば、CESデバイス610を絶縁性/より高いインピーダンス状態にプログラムするために、十分な電圧および/または電流が、リセット条件を達成するように導電性ライン601-1および602-1を経由してCESデバイス610に印加されてもよい。同様に、CESデバイス610を導電性/より低いインピーダンス状態にプログラムするために、十分な電圧および/または電流が、セット条件を達成するように導電性ライン601-1および602-1を経由してCESデバイス610に印加されてもよい。CESデバイス620は、例えば導電性ライン602-1および603-1を経由してプログラミング電圧および/または電流をCESデバイス620に印加することによって同様の仕方でプログラムされてもよい。同様に、CESデバイス630は、導電性ライン603-1および604-1を経由してプログラミング電圧および/または電流を印加することによってプログラムされてもよい。
導電性ラインの適切な選択を通じて、プログラム可能ファブリック600のCESデバイスのいずれかが、個々にプログラムされてもよい。集積回路のプログラム可能ファブリック600などのプログラム可能ファブリックのCESデバイス610、620、および/または630などのCESデバイスは、個々にプログラムされてもよいので、広範囲の回路構成のいずれかが、成し遂げられてもよい。例えば、CESデバイスをより低いインピーダンス状態とより高いインピーダンス状態との間で転移させることによって、CESデバイスは、不揮発性であるので、プログラム可能ファブリック内の導電性ラインの交差部に位置決めされるCESデバイスは、回路の部分を開きかつ/または閉じるために使用されてもよい。そのような機能性についての潜在的応用は、多数ある。例えば、フィールドプログラマブルゲートアレイ(FPGA)および/または動的に可変の特定用途向け集積回路(ASIC)タイプの機能性が、達成されてもよい。
また、回路構成は、ある実施形態では、プログラム可能ファブリック600などのプログラム可能ファブリックを利用して製造された後に再構成されてもよい。例えば、複数金属層および複数のCESデバイスを備えるファブリックは、どのようにファブリックの複数のCESデバイスがプログラムされるかに応じて、集積回路内の任意のネットが、一緒に連結されてもよいように、実施されてもよい。これは機能的に、製造および/もしくは設計プロセス中の壊滅的誤差を修正すること、ならびに/または歩留まりに悪影響を及ぼすこともあるクロックスキュー問題を修正することを可能にしてもよい。例えば、クロックスキューは、ある実施形態では、例えばプログラム可能ファブリック600などのプログラム可能ファブリックの1つまたは複数のCESデバイスを再プログラムすることによって調整されてもよい。もちろん、これらは、プログラム可能CESファブリックについての単に例示の応用であり、特許請求される主題は、これらの点において範囲を限定されない。ある実施形態では、描写される例示のプログラム可能ファブリック600は、クロスポイントメモリアレイを備えてもよい。CESデバイス610、620、および/または630などの、個々のCESデバイスは、メモリセルを個々に構成してもよい。ある実施形態では、導電性/より低いインピーダンス状態にプログラムされたCESデバイスは、「1」のビット値を表してもよく、ある実施形態では、絶縁性/より高いインピーダンス状態にプログラムされたCESデバイスは、「0」のビット値を表してもよい。CESデバイス610、620、および/または630などのCESデバイスは、ある実施形態では、個々にプログラムされてもよく、かつ/または個々に読み出されてもよい。さらに、ある実施形態では、導電性ライン601-1、601-2、・・・、601-nは、ビットラインを構成してもよく、導電性ライン602-1、602-2、・・・、602-nは、ワードラインを構成してもよい。加えて、ある実施形態では、導電性ライン603-1、603-2、・・・、603-nはまた、ビットラインを構成してもよく、導電性ライン604-1、604-2、・・・、604-mは、ワードラインを構成してもよい。個々のCESメモリセルは、適切なビットラインおよびワードラインの選択を通じてアクセスされてもよい。ある実施形態では、複数CESメモリセルは、プログラミングおよび/または読み出しなどのために、同時にアクセスされてもよい。
図7は、例示の複合デバイスの実施形態700の概略図を描写する。本明細書で利用される場合、用語「複合デバイス」は、電流源710などの、電流および/または電圧源に結合される、CES720などのCESを指す。ある実施形態では、複合デバイス挙動は、少なくとも部分的に、CES720などのCESが、電流源710などの、外部電流および/または電圧源に結合されるとき、どのように振る舞うかによって規定されてもよい。例示の電流源は、ある実施形態では、ダイオードおよび/またはトランジスタを含んでもよいが、限定はされない。上で述べられたように、CES720などのCESは、セット条件を達成するためにかつ/またはリセット条件を達成するために、臨界電圧および臨界電流の両方の条件を必要とすることもある。ある実施形態では、セットおよびリセット条件は、固有の物理的作用を含む。例えば、セットおよび/またはリセット条件は、ホールおよび/または電子をCESデバイスのCEMに注入するために特定のキャリア密度(すなわち、モット基準を満たすために)および印加バイアスを個々に必要とする。従って、CES720などのCESは、ある実施形態では、電流源710などの、異なる電流および/または電圧源と結合されるとき、異なる個別特性を示すこともある。それ故に、CES720などのCESを電流源710などの、異なる電流および/または電圧源に結合することは、少なくとも部分的に特定の電流および/または電圧源に依存する特性を示す異なる複合デバイスをもたらすこともある。CESは、1つのインピーダンス状態から別のものに転移するために臨界電圧および電流の両方を(どちらか一方とは反対に)必要とするので、複合デバイス挙動は、少なくとも部分的に電流/電圧源の特性に応じて、大きく変わる可能性がある。複合デバイス挙動が、少なくとも部分的にCESに結合される特定の電流および/または電圧源に依存することもあるということは、以下の式(6)によって表される、次のキルヒホッフの電流則(Kirchhoff Current Law)方程式、
Figure 2018532280
の調査を通じて理解されてもよく、ただしσは、CEM伝導率を表し、ACEMは、CESデバイスのCEMの面積を表し、dCEMは、CESデバイスのCEMの深さまたは厚さを表す。
上記の式(6)から、CESについて導電性/より低いインピーダンス状態から絶縁性/より高いインピーダンス状態へのまたは絶縁性/より高いインピーダンス状態から導電性/より低いインピーダンス状態へのスイッチングのための基準は、少なくとも部分的にCEM設計によって決定されることもあるということが、分かることもある。ある実施形態では、CEM材料組成および/または寸法が、スイッチング基準に影響を及ぼすこともある。例えば、CEM面積の増加は、ある実施形態では、臨界電流(Icritical)および/または臨界電圧(Vcritical)の増加をもたらすこともある。同様に、CES720などのCESを通る電流は、少なくとも部分的にスイッチングのための臨界電圧および臨界電流の二重の依存性に起因して、電流源710などの、電流および/または電圧源の特定の特性に少なくとも部分的に依存することもある。また、ある実施形態では、CES720などのCESのCEM内部でのモット転移は、電流源710などの、特定の電流および/または電圧源の1つまたは複数の特性を介して制御されかつ/または決定されてもよい。
図8は、ダイオード810などのダイオードに結合されるCES820などのCESデバイスを備える例示の複合デバイスの実施形態800を描写する概略図である。ある実施形態では、ダイオード810は、ダイオード810およびCES820の両方にわたって印加されるVDD830などの電圧と一緒に、電流および/または電圧源を備えてもよい。ダイオード810などのダイオードを備える複合デバイス800などの複合デバイスについての挙動の特徴は、以下の式(7)、
Figure 2018532280
によって述べられてもよく、ただしVceは、ダイオード810などのダイオードの端子811および812などの端子にわたる電圧を表す。
図9は、例示のセット条件について集められたデータを代表する例示の電流対電圧曲線902および例示のリセット条件について集められたデータを代表する例示の曲線903を含む例示のプロット900を描写する。例示の曲線901は、例えば、例示の複合デバイス800のダイオード810の端子811および812にわたって観測されることもあるなどの、ダイオードだけについての例示の電流対電圧データを描写する。例示のプロット900に描写されるように、複合デバイス800などの複合デバイスのための電流および/または電圧源としての、ダイオード810などのダイオードの利用は、ダイオードにわたる電圧降下に起因してダイオード/CES-リセット(Vreset)およびダイオード/CES-セット(Vset)の両方の移動をもたらす。例えば、ダイオード810などのダイオードは、スイッチングが、生じることができるように、臨界電圧が、CES820などのCESデバイスにわたって展開され得る前に、かつ臨界電流が、展開され得る前にオンになる必要がある。
前に述べられたように、複合デバイス800などの複合デバイスについて、CES820などのCESデバイスは、ダイオード810などの、電流および/または電圧源の特徴的挙動を取ってもよい。ある実施形態では、CES820などのCESデバイスを通る電流は、ダイオード810などのダイオードの端子811および812などの端子にわたるVceなどの電圧に依存することもある。ある実施形態では、ダイオード810などのダイオードの端子811および812などの端子にわたるVceなどの電圧は、複合デバイス800などの複合デバイスについての臨界電圧および臨界電流を設定してもよい。以下の式(8)は、CEMが、導電性/より低いインピーダンス状態に置かれるときなどの、σが、比較的大きいときの、式(7)の特別な場合を表す。
Figure 2018532280
以下の式(9)は、CEMが、絶縁性/より高いインピーダンス状態に置かれるときなどの、σが、比較的小さいときの、式(7)の特別な場合を表す。
Figure 2018532280
CESデバイスのCEMが、導電性/より低いインピーダンス状態に置かれるときなどの、σが、比較的大きいという状況については、CES820などのCESデバイスを通る電流は、ダイオード810などのダイオードによって支配されてもよい。CES820などのCESデバイスのCEMが、絶縁性/より高いインピーダンス状態に置かれるときなどの、σが、比較的小さいという状況については、CES820などのCESデバイスを通る電流は、主にダイオード810などのダイオードの抵抗によって決定されてもよい。
図10は、CESデバイス1051および1052などのCESデバイスのクロスポイントアレイを含む例示のプログラム可能ファブリックの実施形態1000を描写する。ある実施形態では、プログラム可能ファブリック1000などのプログラム可能ファブリックは、クロスポイントCESメモリアレイを備えてもよい。ある実施形態では、導電性ライン1010-1、1010-2、および1010-3は、実質的に互いに平行に位置決めされてもよい。同様に、導電性ライン1020-1、1020-2、および1020-3は、実質的に互いに平行に位置決めされてもよく、導電性ライン1030-1、1030-2、および1030-3は、実質的に互いに平行に位置決めされてもよい。また、ある実施形態では、導電性ライン1010は、実質的に導電性ライン1020と直交して位置決めされてもよい。導電性ライン1030はまた、実質的に導電性ライン1020と直交して位置決めされてもよい。
CESデバイス1051および1052などのCESデバイスは、メモリセルとして動作することができるCES/アクセスデバイス対を形成するために、ダイオード1041および1042などのアクセスデバイスと組み合わされてもよい。ある実施形態では、ダイオード1041および/または1042などのアクセスデバイスは、電圧が、CESデバイス1051および/または1052などの対応するCESデバイスに印加され得る前に、電流がダイオードを流れるようにするのに十分な電圧が、達成されなければならないという特性に起因するリーク電流を低減するのに役立ってもよい。上で述べられたように、CESデバイス1051および/または1052などの対応するCESデバイスと対になるダイオード1041および/または1042などのアクセスデバイスは、オフセットダイオードと呼ばれることもある。ある実施形態では、ダイオード1041および/または1042などのアクセスデバイスは、ショットキーダイオードを備えてもよいが、特許請求される主題は、この点において範囲を限定されない。
ある実施形態では、クロスポイントCESメモリアレイ1000などのクロスポイントメモリアレイは、完全にアドレス可能な三次元CESメモリアレイを備えてもよい。ある実施形態では、個々のビット位置は、例えばx、y、およびz成分を含むアドレスに従って指定されてもよい。ある実施形態では、導電性ラインの個々の交差部において、CESデバイス1051などのCESデバイスは、ダイオード1041などのアクセスデバイスと対にされてもよい。例えば、CES/アクセスデバイス対は、導電性ライン1010-1、1010-2、1010-3および導電性ライン1020-1、1020-2、1020-3の交差部ならびに導電性ライン1020-1、1020-2、1020-3および導電性ライン1030-1、1030-2、1030-3の交差部に位置決めされてもよい。また、ある実施形態では、導電性ライン1020-1、1020-2、1020-3は、ワードラインを構成してもよい。導電性ライン1010-1、1010-2、1010-3および導電性ライン1030-1、1030-2、1030-3は、ある実施形態では、ビットラインを構成してもよい。
例示のクロスポイントCESメモリアレイ1000は、導電性ライン1010、1020、および1030を含む、3つの金属層を備えるとして描写されるけれども、他の実施形態は、より少ない金属層またはより多い金属層を備えてもよい。個々の金属層は、1つまたは複数の実施形態では、任意の数の導電性ラインを含んでもよい。クロスポイントCESメモリアレイ1000などのクロスポイントCESメモリアレイは、例えば、少なくとも部分的に個々の金属層について導電性ラインの数を調整することによってかつ/または導電性ラインの層および/もしくはCESデバイスの数を調整することによって所望の記憶容量に拡大縮小されてもよい。
ある実施形態では、CESメモリセルは、CES1051などのCESデバイスを備える1つまたは複数のメモリ素子(例えば、不揮発性メモリ素子)を備えてもよい。この文脈において、本明細書で言及されるような「メモリセル」は、状態として値、シンボルまたはパラメータを表すことが可能な回路または回路の一部分を構成する。例えば、メモリセルは、CESメモリデバイスのインピーダンス状態として値、シンボルまたはパラメータを表すことが可能な1つまたは複数のCESメモリデバイスを構成してもよい。例えば、CES1051などのメモリ素子は、「書き込み動作」において導電性ライン1020-1および1010-1にわたって印加される電圧および電流を独立に制御することによって特定のメモリ状態(例えば、より低いインピーダンス状態またはより高いインピーダンス状態)に置かれてもよい。ある実施形態では、そのような書き込み動作は、CES1051を特定のインピーダンス状態に置くためにCES1051にわたって臨界電流および電圧を提供するように制御される信号の印加によって実行されてもよい。別の実施形態では、CES1051などのメモリ素子のインピーダンス状態は、導電性ライン1020-1および1010-1にわたって読み出し電圧を印加することによって「読み出し動作」において検出されまたは感知されてもよい。ある実施形態では、感知回路(図示されず)は、読み出し動作において、少なくとも部分的にビットライン1010-1からの電流の大きさに基づいてCES1051のインピーダンス状態を検出してもよい。出力信号は、ある実施形態では、CESデバイス1051の現在のインピーダンス状態(例えば、「1」、「0」または他のシンボルのような)を示す電圧を有してもよい。もちろん、特許請求される主題は、これらの点において範囲を限定されない。
CESデバイスが、少なくとも部分的に、メモリセルおよび/またはメモリセルと関連する回路構成として利用される、1つまたは複数の実施形態では、利点が、従来のかつ/または以前のメモリ技術を組み込むメモリ回路と比較して、実現されてもよい。例えば、改善されたデバイス信頼性および/または改善された耐久性の結果として、摩耗平準化および/または誤り訂正回路構成の必要性が、低減されてもよく、コストがまた、低減されてもよい。加えて、広範囲の金属および/または導電性材料が、CESデバイスに接点を形成するために使用できるので、製造の容易さを大きく改善することができる。さらに、ある実施形態では、処理温度は、比較的低いこともあり、CESデバイスを処理するのをより容易にする。また、CESデバイスについての性能は、例えばスイッチング事象がトーマスフェルミ遮蔽長よりも小さい距離で生じることに起因して、以前のかつ/または従来のメモリ技術と比較して極めて速いこともある。加えて、いくつかの抵抗性メモリ技術において形成されることもあるなどのフィラメントの欠如は、性能および/または信頼性の改善につながることもある。もちろん、これらは、CESデバイスが、以前のかつ/または従来のメモリ技術を越えて有することもある、単に利点の例にすぎず、特許請求される主題は、これらの点において範囲を限定されない。
図11は、CESデバイス1151および1152などのCESデバイスのクロスポイントアレイを含む例示のプログラム可能ファブリックの実施形態1100を描写する。ある実施形態では、クロスポイントアレイ1100は、クロスポイントCESメモリアレイを備えてもよい。例示のクロスポイントCESメモリアレイ1100は、上で論じられた例示のアレイ1000と共通するいくつかの素子を有してもよい。例えば、導電性ライン1110、1120、および1130などの、導電性ラインのいくつかの層が、提供される。ある実施形態では、導電性ライン1110-1、1110-2、および1110-3は、実質的に互いに平行に位置決めされてもよい。同様に、導電性ライン1120-1、1120-2、および1120-3は、実質的に互いに平行に位置決めされてもよく、導電性ライン1130-1、1130-2、および1130-3は、実質的に互いに平行に位置決めされてもよい。また、ある実施形態では、導電性ライン1110は、実質的に導電性ライン1120と直交して位置決めされてもよい。導電性ライン1130はまた、実質的に導電性ライン1120と直交して位置決めされてもよい。また、ある実施形態では、導電性ライン1120は、ワードラインを構成してもよい。導電性ライン1110および1130は、ある実施形態では、ビットラインを構成してもよい。
また、上で述べられた例示のクロスポイントCESメモリアレイ1000と同様に、例示のアレイ1100のCES/アクセスデバイス対は、導電性ライン1110-1、1110-2、1110-3および導電性ライン1120-1、1120-2、1120-3の交差部ならびに導電性ライン1120-1、1120-2、1120-3および導電性ライン1130-1、1130-2、1130-3の交差部に位置決めされてもよい。しかしながら、例示のクロスポイントCESメモリアレイ1100については、CES/アクセスデバイススタックは、例えば、ワードライン1120-1などの、単一の導電性ラインが、導電性ライン1110-1および1130-1などの、一対のビットラインと関連して、CESデバイス1151および1152などの、2つのCESデバイスへのアクセスを制御することができるように配向されてもよい。それ故に、ビットライン1110-1および1130-1の選択と一緒に、ワードライン1120-1へのプログラミングおよび/または読み出し信号の印加は、ある実施形態では、CESデバイス1151および1152へのプログラミングおよび/または読み出しアクセスを提供することができる。
前の記述では、特許請求される主題の様々な実施形態が、述べられている。説明のために、例として、量、システム、および/または構成などの詳細が、述べられた。他の例では、よく知られた特徴は、特許請求される主題を分かりにくくしないように、省略されかつ/または簡略化された。ある特徴は、本明細書で例示されかつ/または述べられているが、多くの変更、置換、変形および/または等価物は、今では当業者に思い当たることになる。従って、添付の請求項は、特許請求される主題内に入るようなすべての変更および/または変形をカバーすることを目的としていることを理解すべきである。
100 CESデバイス、可変インピーダデバイス
101,103 導電性端子
102 材料、CEM、相関電子スイッチ材料
110 CESおよび/または可変インピーダデバイスのシンボル
210 可変抵抗器
220 可変キャパシタ
300,900 プロット
302 読み出し窓
304 プロットの一部分、領域
306 プロットの一部分
308,309,314,316 プロットの点
310 書き込み窓
400,401,402,403 集積回路
410,510,610,620,630,1051,1052,1151,1152 CESデバイス
420,520 金属化層
430,530 ビア
440,540 コネクタ
450 基板
500 集積回路
600 プログラム可能ファブリック
601-1,601-2,601-n,602-1,602-2,602-m,603-1,603-2,603-n,604-1,604-2,604-m,1010,1010-1,1010-2,1010-3,1020,1020-1,1020-2,1020-3,1030,1030-1,1030-2,1030-3,1110,1110-1,1110-2,1110-3,1120,1120-1,1120-2,1120-3,1130,1130-1,1130-2,1130-3 導電性ライン
651 座標軸
700,800 複合デバイス
710 電流源
720,820 CES
810,1041,1042 ダイオード
811,812 端子
830 VDD
901,902,903 電流対電圧曲線
1000,1100 プログラム可能ファブリック、クロスポイントCESメモリアレイ

Claims (24)

  1. 複数の導電性ラインを個々に備える複数の金属化層と、
    前記複数の金属化層の前記複数の導電性ラインのうちの1つまたは複数と前記複数の金属化層の前記複数の導電性ラインのうちの1つまたは複数の他のものとの間により低いインピーダンス接続を選択的に提供するための1つまたは複数の相関電子スイッチとを含むプログラム可能ファブリックを備える、装置。
  2. 前記プログラム可能ファブリックは、クロスポイントアレイを備え、第1の金属化層の前記導電性ラインは、互いに略平行に配向され、第2の金属化層の前記導電性ラインは、互いに略平行に配向され、前記第1の金属化層の前記導電性ラインは、前記第2の金属化層の前記導電性ラインに対して略直交して配向される、請求項1に記載の装置。
  3. 前記1つまたは複数の相関電子スイッチは、前記第1の金属化層の前記導電性ラインおよび前記第2の金属化層の前記導電性ラインの交差部に個々に位置決めされる、請求項2に記載の装置。
  4. 前記プログラム可能ファブリックはさらに、前記第1の金属化層の前記導電性ラインおよび前記第2の金属化層の前記導電性ラインの前記交差部のうちの対応する1つまたは複数の交差部に位置決めされる1つまたは複数のアクセスデバイスを備える、請求項3に記載の装置。
  5. 前記複数のアクセスデバイスは、ショットキーダイオードを備える、請求項3または請求項4に記載の装置。
  6. 電圧および/または電流源をさらに備え、前記1つまたは複数の相関電子スイッチの特定の相関電子スイッチを第1のインピーダンス状態から第2のインピーダンス状態に転移させるために、前記電圧および/または電流源は、前記第1の金属化層の特定の導電性ラインおよび前記第2の金属化層の特定の導電性ラインにわたってプログラミング電圧を印加するように構成される、請求項3から5のいずれか一項に記載の装置。
  7. 三次元クロスポイントアレイ内に位置決めされる複数の相関電子スイッチを備える、メモリデバイス。
  8. 前記複数の相関電子スイッチは、略直交して位置決めされる導電性ラインの交差部に個々に位置決めされる、請求項7に記載のメモリデバイス。
  9. 略直交して位置決めされる導電性ラインの交差部において、対応する前記複数の相関電子スイッチとともに位置決めされる複数のアクセスデバイスをさらに備える、請求項7または請求項8に記載のメモリデバイス。
  10. 前記複数の相関電子スイッチは、略直交して位置決めされる導電性ラインの特定の対の選択を通じて前記三次元クロスポイントアレイ内で個々にアドレス可能である、請求項8または請求項9に記載のメモリデバイス。
  11. 電圧および/または電流源をさらに備え、前記略直交して位置決めされる導電性ラインは、複数のビットラインおよび少なくとも1つのワードラインを構成する、請求項8から10のいずれか一項に記載のメモリデバイス。
  12. 前記三次元クロスポイントアレイ内の特定の相関電子スイッチをプログラムするために、前記電圧および/または電流源は、特定のワードラインおよび特定のビットラインにわたってプログラミング電圧を印加するように構成される、請求項11に記載のメモリデバイス。
  13. 前記三次元クロスポイントアレイ内の指定された複数の相関電子スイッチのインピーダンス状態を検出するために、前記電圧および/または電流源は、1つまたは複数の指定されたワードラインおよび複数の指定されたビットラインにわたって読み出し電圧を印加するように構成される、請求項11または12に記載のメモリデバイス。
  14. より高いインピーダンス状態からより低いインピーダンスへの転移を1つまたは複数の相関電子スイッチ内で引き起こすために、プログラム可能ファブリック内に位置決めされる前記1つまたは複数の相関電子スイッチにプログラミング電圧および/または電流を少なくとも部分的に印加することによって、前記プログラム可能ファブリックの複数の導電性ラインのうちの1つまたは複数と前記プログラム可能ファブリックの前記複数の導電性ラインのうちの1つまたは複数の他のものとの間により低いインピーダンスの導電性経路を選択的に提供するステップを含む、方法。
  15. 前記プログラム可能ファブリック内の前記複数の導電性ラインのうちの前記1つまたは複数と前記プログラム可能ファブリックの前記複数の導電性ラインのうちの前記1つまたは複数の他のものとの間に前記より低いインピーダンスの導電性経路を選択的に提供する前記ステップは、前記プログラム可能ファブリックを再構成するステップを含む、請求項14に記載の方法。
  16. 少なくとも部分的に前記より低いインピーダンス状態から前記より高いインピーダンス状態への前記転移を前記1つまたは複数の相関電子スイッチ内で引き起こすことによって、前記より低いインピーダンスの導電性経路をより高いインピーダンスの導電性経路に転移させるステップをさらに含む、請求項15に記載の方法。
  17. 前記1つまたは複数の相関電子スイッチに前記プログラミング電圧および/または電流を印加する前記ステップは、前記プログラム可能ファブリックの第1の金属化層の1つまたは複数の導電性ラインおよび前記プログラム可能ファブリックの第2の金属化層の1つまたは複数の導電性ラインにわたって前記プログラミング電圧を印加するステップを含む、請求項14から16のいずれか一項に記載の方法。
  18. 前記1つまたは複数の相関電子スイッチは、前記第1の金属化層の前記1つまたは複数の導電性ラインと前記プログラム可能ファブリックの前記第2の金属化層の前記1つまたは複数の導電性ラインとの間に位置決めされる、請求項17に記載の方法。
  19. 前記1つまたは複数の相関電子スイッチは、前記第1の金属化層の前記1つまたは複数の導電性ラインと前記第2の金属化層の前記1つまたは複数の導電性ラインとの間に、1つまたは複数の対応するアクセスデバイスとともに位置決めされる、請求項17または請求項18に記載の方法。
  20. 前記1つまたは複数のアクセスデバイスは、ショットキーダイオードを備え、前記第1の金属化層の前記1つまたは複数の導電性ラインおよび前記第2の金属化層の前記1つまたは複数の導電性ラインにわたって前記プログラミング電圧を印加する前記ステップは、前記ショットキーダイオードをオンにし、前記1つまたは複数の相関電子スイッチ内でセットまたはリセット条件を達成するのに十分な電圧を印加するステップを含む、請求項19に記載の方法。
  21. 前記第1の金属化層の前記1つまたは複数の導電性ラインおよび前記第2の金属化層の前記1つまたは複数の導電性ラインにわたって読み出し電圧を少なくとも部分的に印加することによって、前記1つまたは複数の相関電子スイッチのインピーダンス状態を感知するステップをさらに含む、請求項17から20のいずれか一項に記載の方法。
  22. 実質的に添付の図を参照して上述されているような方法。
  23. 実質的に添付の図を参照して上述されているようなメモリデバイス。
  24. 実質的に添付の図を参照して上述されているような装置。
JP2018530978A 2015-09-08 2016-09-07 相関電子スイッチプログラム可能ファブリック Pending JP2018532280A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/848,129 US10056143B2 (en) 2015-09-08 2015-09-08 Correlated electron switch programmable fabric
US14/848,129 2015-09-08
PCT/GB2016/052760 WO2017042553A1 (en) 2015-09-08 2016-09-07 Correlated electron switch programmable structure

Publications (1)

Publication Number Publication Date
JP2018532280A true JP2018532280A (ja) 2018-11-01

Family

ID=56985632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018530978A Pending JP2018532280A (ja) 2015-09-08 2016-09-07 相関電子スイッチプログラム可能ファブリック

Country Status (6)

Country Link
US (3) US10056143B2 (ja)
EP (1) EP3347918A1 (ja)
JP (1) JP2018532280A (ja)
KR (1) KR20180063122A (ja)
CN (1) CN108028262A (ja)
WO (1) WO2017042553A1 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9755146B2 (en) * 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US10719236B2 (en) * 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
GB2545264B (en) * 2015-12-11 2020-01-15 Advanced Risc Mach Ltd A storage array
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9621161B1 (en) 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10236888B2 (en) 2016-03-29 2019-03-19 Arm Ltd. Correlated electron switch device
US9792982B1 (en) 2016-03-31 2017-10-17 Arm Ltd. Method, system and device for read signal generation
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10586924B2 (en) 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US10352971B2 (en) 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US10267831B2 (en) 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US9972388B2 (en) 2016-10-12 2018-05-15 Arm Ltd. Method, system and device for power-up operation
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US9990992B2 (en) 2016-10-25 2018-06-05 Arm Ltd. Method, system and device for non-volatile memory device operation
US9792984B1 (en) 2016-10-27 2017-10-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US9871528B1 (en) 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US10141504B2 (en) 2017-01-24 2018-11-27 Arm Ltd. Methods and processes for forming devices from correlated electron material (CEM)
US9947402B1 (en) 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
GB2561011B (en) * 2017-03-31 2021-03-17 Advanced Risc Mach Ltd Initialisation of a storage device
US10002665B1 (en) 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials
US10115473B1 (en) 2017-04-06 2018-10-30 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10373680B2 (en) 2017-05-09 2019-08-06 Arm Ltd. Controlling current through correlated electron switch elements during programming operations
US10269414B2 (en) 2017-05-09 2019-04-23 Arm Ltd. Bit-line sensing for correlated electron switch elements
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10340453B2 (en) 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)
US10521338B2 (en) 2017-06-05 2019-12-31 Arm Ltd. Method, system and device for memory device operation
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10714175B2 (en) 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US10229731B1 (en) 2017-10-11 2019-03-12 Arm Ltd. Method, system and circuit for staggered boost injection
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US10224099B1 (en) * 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US10541364B2 (en) 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010404A (ja) * 2003-08-27 2009-01-15 Nec Corp 半導体装置
JP2009130139A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 不揮発性半導体記憶装置の製造方法
JP2010522424A (ja) * 2006-11-08 2010-07-01 シメトリックス・コーポレーション 相関電子メモリ
JP2014220376A (ja) * 2013-05-08 2014-11-20 ソニー株式会社 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311071A (ja) 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
JP2009271999A (ja) * 2008-05-07 2009-11-19 Toshiba Corp 抵抗変化メモリ装置
JP5611574B2 (ja) * 2009-11-30 2014-10-22 株式会社東芝 抵抗変化メモリ及びその製造方法
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
JP2014078302A (ja) * 2012-10-11 2014-05-01 Panasonic Corp クロスポイント型抵抗変化不揮発性記憶装置及びクロスポイント型抵抗変化不揮発性記憶装置の読み出し方法
US9613691B2 (en) * 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010404A (ja) * 2003-08-27 2009-01-15 Nec Corp 半導体装置
JP2010522424A (ja) * 2006-11-08 2010-07-01 シメトリックス・コーポレーション 相関電子メモリ
JP2009130139A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 不揮発性半導体記憶装置の製造方法
JP2014220376A (ja) * 2013-05-08 2014-11-20 ソニー株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN108028262A (zh) 2018-05-11
US10366753B2 (en) 2019-07-30
EP3347918A1 (en) 2018-07-18
US20190348116A1 (en) 2019-11-14
US10056143B2 (en) 2018-08-21
US20190027216A1 (en) 2019-01-24
KR20180063122A (ko) 2018-06-11
US20170069378A1 (en) 2017-03-09
WO2017042553A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6910357B2 (ja) 相関電子スイッチへのアクセスデバイス
JP2018532280A (ja) 相関電子スイッチプログラム可能ファブリック
US10147879B2 (en) Multiple impedance correlated electron switch fabric
US10763433B2 (en) Asymmetric correlated electron switch operation
JP6896704B2 (ja) 相関電子スイッチ
WO2017051175A1 (en) Method, system and device for complementary non-volatile memory device operation
KR20190050986A (ko) 상관 전자 스위치 구조 및 그의 제조
WO2019069048A1 (en) RECONFIGURABLE CIRCUIT ARCHITECTURE

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211025