JP2018531423A5 - 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を決定するための方法 - Google Patents
整合手順によってｉｃ製造プロセスに適用されるドーズ補正を決定するための方法 Download PDFInfo
- Publication number
- JP2018531423A5 JP2018531423A5 JP2018517723A JP2018517723A JP2018531423A5 JP 2018531423 A5 JP2018531423 A5 JP 2018531423A5 JP 2018517723 A JP2018517723 A JP 2018517723A JP 2018517723 A JP2018517723 A JP 2018517723A JP 2018531423 A5 JP2018531423 A5 JP 2018531423A5
- Authority
- JP
- Japan
- Prior art keywords
- correction
- dose correction
- vector
- manufacturing process
- correction applied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 33
- 238000004519 manufacturing process Methods 0.000 title description 6
- 238000006073 displacement reaction Methods 0.000 description 9
- 238000004513 sizing Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Description
本出願の譲受人は、既に、ＩＣ製造プロセスのパラメータを決定する方法を発明することによりこの従来技術を越える改善を行った。ＰＣＴ／欧州特許出願公開第２０１５／０６２３３４号明細書に開示のこの発明によると、そのパラメータが標的プロセスと基準プロセスとの間の計測結果の差に応じて決定されるサイジング校正テーブルが標的設計の幾何学形状に適用される。
この趣旨で、本発明は、少なくとも出力変数を含む出力ベクトルであって、半導体集積回路を製造するための第２のプロセスの少なくとも特徴に適用される補正を定義する出力ベクトルをコンピュータによって決定する方法であって、第１のレイアウトの第１の複数の点において、同じ半導体集積回路を製造するための第１のプロセスの入力ベクトルであって、少なくとも入力変数を含む入力ベクトルの第１の系列の値を取得することと、第１のレイアウト上の同じ第１の複数の点と、第２のレイアウト上の第２の複数の点との一方において、第２のプロセスの入力ベクトルの少なくとも成分の第２の系列の値を取得することと、少なくとも状態変数を含む状態ベクトルであって、入力ベクトルの第１の系列の値と第２の系列の値との間の差の状態を表す状態ベクトルの値を決定することと、状態ベクトルの系列の値の出力ベクトルであって、エッジ変位を含む出力ベクトルを直接計算によって取得することとを含み、第１のドーズ補正である、第１のプロセスの少なくとも特徴に適用される第２のドーズ補正をエッジ変位から決定することとをさらに含む、方法を開示する。
有利には、第１のプロセスの少なくとも特徴に適用される第２のドーズ補正をエッジ変位から決定することは、前記第１のプロセスの基準物理モデルに基づく。
有利には、本発明は、第１のプロセスの少なくとも特徴に適用される第２のドーズ補正をエッジ変位から決定する前に標的設計の輪郭を分割することをさらに含む。
有利には、第１の状態変数は、第１および第２のプロセスが使用される値の領域上のパラメータベクトルの少なくとも成分に関するその判別力（ｄｉｓｃｒｉｍｉｎａｔｏｒｙ ｐｏｗｅｒ）に基づいて選択される。
有利には、少なくとも第２の状態変数は、組み合わせ判別力を規定の計算負荷予算内で増加させるために第１の状態変数へ追加される。
本発明はまた、半導体集積回路を製造するための第２のプロセスの少なくとも第２のパラメータに適用される系列の補正を決定するためのコンピュータプログラムを含む非一時的記憶媒体であって、前記コンピュータプログラムは、第１のレイアウトの第１の複数の点において、同じ半導体集積回路を製造するための第１のプロセスの入力ベクトルであって、少なくとも入力変数を含む入力ベクトルの第１の系列の値を取得することと、第１のレイアウト上の同じ第１の複数の点と、第２のレイアウト上の第２の複数の点との一方において、第２のプロセスの入力ベクトルの少なくとも成分の第２の系列の値を取得することと、少なくとも状態変数を含む状態ベクトルであって、入力ベクトルの第１の系列の値と第２の系列の値との間の差の状態を表す状態ベクトルの値を決定することと、状態ベクトルの系列の値の出力ベクトルであって、エッジ変位を含む出力ベクトルを直接計算によって取得することとを行うように構成されたコンピュータコード命令を含み、コンピュータコード命令は、第１のドーズ補正である、第１のプロセスの少なくとも特徴に適用される第２のドーズ補正をエッジ変位から決定するようにさらに構成される、非一時的記憶媒体を開示する。
標的設計１０１は、第１のプロセスを使用することによりマスクまたはウェハ上にインプリントされ得る源設計の幾何学形状は１０２であり、一方、第２のプロセスに関して源設計の幾何学形状は１０３となる。第１のプロセスを第２のプロセスにより置換することができるように解決されるべき課題は、第２のプロセスを使用して、標的設計１０１を得るために源設計１０２に適用される幾何学形状補正を決定することである。
メトリックのこの計算の出力では、入力変数と出力変数との関係のモデルが決定され得る。このモデルは、コンピュータ的により効率的であるテーブルに変換され得る。
次に、工程２７０が適用され、これにより、本発明の差分モデルにより決定される出力ベクトルは、プロセスＩＩのデータ準備ファイルを導出するためにプロセスＩのデータ準備ファイルに適用される。
基準理想プロセスの結果に整合するように、実際のプロセスに適用される補正を計算するために差分モデルまたはサイジングテーブルを使用する利点は、入力レイアウトに適用される幾何学形状補正が計算の出力において直接決定されることである。これは、規定の公差内の最適解を発見するために通常使用される標準的シミュレーション手法と対照的である。これらの解決策では、レジスト内の標的レイアウトをインプリントするために規定の入力レイアウトに適用される幾何学形状補正を発見するため、規定の入力レイアウトのレジスト内のインプリントを決定するために使用されるモデルを反転する必要がある。実際的な意味では、これらのモデルは一般的に反転可能ではないため、一解決策が公差マージン内で発見されるまですべての解決策を計算することにより、ブートストラップ法を適用する必要がある。これは、理想基準プロセスにより本方法を適用する際にもはや必要でない、コンピュータ集約型であり、かつ長く、かつ面倒なプロセスである。
上述の方法の出力において決定されるサイジング補正は、補正が短距離領域内でありかつ後方散乱（または長距離）効果の変動が無視され得る（すなわち一例として１未満の長距離密度である）限り有効である。また、好適には、サイジング補正は、サイズ変更されるパターンが３αより大きいＣＤを有する場合、より頑強になるであろう。ここで、αは、絶縁プロセスの物理モデルを表す点広がり関数（ＰＳＦ）の短距離パラメータである。
単に一例として、−２０ｎｍ〜０のサイジング補正および０〜＋２０ｎｍのサイジング補正がこれらの２つの図にそれぞれ示される。標的ＣＤは５０〜１０００ｎｍで変化する。密度は０〜０．８３で変化する。上に説明した有効性限界に基づき、最大サイジング補正を規定する規定の標的ＣＤの最大密度の組み合わせは、そのパラメータがα＝３０（順方向散乱ビームの幅ＦＷ）、β＝９０００（後方向散乱ビームの幅ＢＷ）、η＝０．８３（ＦＷおよびＢＷビームの強度の比）、１エッジ当たり０．８ｎｍの補正処理の公差（１ＣＤ当たり１．６ｎｍ）において設定される２つのガウス分布を有する古典的ＰＳＦを使用することにより決定される。
工程４４０ａでは、標的プロセスの基準物理モデルが本発明の方法に入力される。基準モデルは任意のＰＳＦであり得る。標準ＰＳＦは２つのガウス分布を含み、１つは順方向散乱効果をモデル化するためのもの（短距離）、他方は後方散乱効果をモデル化するためのもの（長距離）である。ＰＳＦはまた、ローレンツ関数とガウス関数との組み合わせまたはその最良適合が校正手順により決定される他のタイプの関数を含め、他の関数（Ｖｏｉｇｔ関数など）またはその近似に基づき得る。基準プロセスの基準モデルは、テーブルの生成がプロセスＩＩのドーズ補正をエッジ変位に変換できるようにする。このようなテーブルの反転は、エッジ変位またはバイアスから、前記変位またはバイアスを得るために適用されるドーズ補正への変換を可能にする。次に、基準物理モデルは、座標Ｘ，Ｙを有するショットに適用される係数Ｋの値のテーブルにより表され得る、ここで、標的プロセスに適用される基本ドーズ補正は、工程４３０ａの出力において決定されたＤ０である。Ｋの計算は、図４ｃに関連した以下の記述においてさらに論述される。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP15306580.0A EP3153924B1 (en) | 2015-10-07 | 2015-10-07 | Method for determining the dose corrections to be applied to an ic manufacturing process by a matching procedure |
| EP15306580.0 | 2015-10-07 | ||
| PCT/EP2016/073744 WO2017060273A1 (en) | 2015-10-07 | 2016-10-05 | Method for determining the dose corrections to be applied to an ic manufacturing process by a matching procedure |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020100677A Division JP7278992B2 (ja) | 2015-10-07 | 2020-06-10 | 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を決定するための方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2018531423A JP2018531423A (ja) | 2018-10-25 |
| JP2018531423A6 JP2018531423A6 (ja) | 2018-12-13 |
| JP2018531423A5 true JP2018531423A5 (ja) | 2019-11-28 |
Family
ID=54360366
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018517723A Pending JP2018531423A (ja) | 2015-10-07 | 2016-10-05 | 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を判断するための方法 |
| JP2020100677A Active JP7278992B2 (ja) | 2015-10-07 | 2020-06-10 | 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を決定するための方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020100677A Active JP7278992B2 (ja) | 2015-10-07 | 2020-06-10 | 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を決定するための方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10578978B2 (ja) |
| EP (1) | EP3153924B1 (ja) |
| JP (2) | JP2018531423A (ja) |
| KR (1) | KR102196625B1 (ja) |
| TW (1) | TWI617899B (ja) |
| WO (1) | WO2017060273A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3153924B1 (en) * | 2015-10-07 | 2021-11-17 | Aselta Nanographics | Method for determining the dose corrections to be applied to an ic manufacturing process by a matching procedure |
| JP7167842B2 (ja) * | 2019-05-08 | 2022-11-09 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置 |
| US11568101B2 (en) * | 2019-08-13 | 2023-01-31 | International Business Machines Corporation | Predictive multi-stage modelling for complex process control |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065502A (ja) * | 1992-06-18 | 1994-01-14 | Fujitsu Ltd | 露光データ変換方法および露光データ変換装置 |
| JPH06140311A (ja) * | 1992-10-28 | 1994-05-20 | Nippon Telegr & Teleph Corp <Ntt> | 電子ビーム描画方法 |
| JP3074675B2 (ja) * | 1997-11-20 | 2000-08-07 | 日本電気株式会社 | 電子線直描方法及び装置 |
| US6033814A (en) | 1998-02-26 | 2000-03-07 | Micron Technology, Inc. | Method for multiple process parameter matching |
| WO2005069082A1 (en) * | 2003-12-19 | 2005-07-28 | International Business Machines Corporation | Differential critical dimension and overlay metrology apparatus and measurement method |
| US7242459B2 (en) * | 2004-01-30 | 2007-07-10 | Asml Masktools B.V. | Method of predicting and minimizing model OPC deviation due to mix/match of exposure tools using a calibrated Eigen decomposition model |
| US7042551B2 (en) * | 2004-02-03 | 2006-05-09 | International Business Machines Corporation | Method of patterning process metrology based on the intrinsic focus offset |
| US8571845B2 (en) * | 2008-06-03 | 2013-10-29 | Asml Netherlands B.V. | Model-based scanner tuning systems and methods |
| JP5731257B2 (ja) | 2011-03-31 | 2015-06-10 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 |
| JP2013207045A (ja) * | 2012-03-28 | 2013-10-07 | Toppan Printing Co Ltd | パターン描画方法およびそれを用いるパターン描画装置 |
| FR3000234B1 (fr) | 2012-12-21 | 2015-02-27 | Commissariat Energie Atomique | Procede d'estimation de motifs a imprimer sur plaque ou sur masque par lithographie a faisceau d'electrons et dispositif d'impression correspondant |
| EP2952964A1 (en) | 2014-06-03 | 2015-12-09 | Aselta Nanographics | Method for determining the parameters of an ic manufacturing process by a differential procedure |
| EP2952963B1 (en) * | 2014-06-03 | 2020-12-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for calculating the metrics of an ic manufacturing process |
| EP3037878B1 (en) * | 2014-12-23 | 2020-09-09 | Aselta Nanographics | Method of applying vertex based corrections to a semiconductor design |
| EP3153924B1 (en) * | 2015-10-07 | 2021-11-17 | Aselta Nanographics | Method for determining the dose corrections to be applied to an ic manufacturing process by a matching procedure |
-
2015
- 2015-10-07 EP EP15306580.0A patent/EP3153924B1/en active Active
-
2016
- 2016-10-05 WO PCT/EP2016/073744 patent/WO2017060273A1/en active Application Filing
- 2016-10-05 US US15/763,829 patent/US10578978B2/en active Active
- 2016-10-05 TW TW105132234A patent/TWI617899B/zh active
- 2016-10-05 JP JP2018517723A patent/JP2018531423A/ja active Pending
- 2016-10-05 KR KR1020187012789A patent/KR102196625B1/ko active IP Right Grant
-
2020
- 2020-06-10 JP JP2020100677A patent/JP7278992B2/ja active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8681326B2 (en) | Method and apparatus for monitoring mask process impact on lithography performance | |
| CN104238261B (zh) | 掩模图案生成方法、记录介质和信息处理装置 | |
| JP2018531423A5 (ja) | 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を決定するための方法 | |
| JP7278992B2 (ja) | 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を決定するための方法 | |
| US10156796B2 (en) | Method for determining the parameters of an IC manufacturing process by a differential procedure | |
| CN113779779A (zh) | 优化掩模的方法、设备和计算机可读存储介质 | |
| JP5224853B2 (ja) | パターン予測方法、パターン補正方法、半導体装置の製造方法、及びプログラム | |
| JP2018531423A6 (ja) | 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を判断するための方法 | |
| CN114326288A (zh) | 增大光刻工艺窗口的方法、电子设备和存储介质 | |
| CN112612181B (zh) | 针对特定图形旁波效应的opc方法及通孔层opc处理方法 | |
| JP2006227847A (ja) | パラメータ抽出方法およびパラメータ抽出プログラム | |
| JP2002313693A (ja) | マスクパターンの作成方法 | |
| US8627238B2 (en) | Process and system for designing a photolithography mask and a light source | |
| JP6167663B2 (ja) | 現像ローディング補正プログラム、計算機、描画システム、現像ローディング補正方法 | |
| US6988016B2 (en) | Method for evaluating lithography process margins | |
| KR20060133664A (ko) | 타이어의 피치를 배열하기 위한 방법 | |
| JP6631156B2 (ja) | フォトマスクの作製方法、フォトマスクデータ処理装置及びプログラム | |
| US9384318B2 (en) | Mask error compensation by optical modeling calibration | |
| JP2002075818A (ja) | 荷電ビーム露光の吸収エネルギー分布の計算方法、シミュレータ、荷電ビーム露光方法、半導体装置及びマスクの製造方法、荷電ビーム露光の吸収エネルギー分布を計算するプログラムを記録した記録媒体 | |
| JP2014029888A (ja) | 描画方法及び描画装置、並びにプログラム | |
| TW201903843A (zh) | 模擬裝置、模擬方法、及記錄媒體 | |
| CN113031390A (zh) | 激光直写及其仿真的方法、装置 | |
| CN105093811A (zh) | 预估meef较大图形的方法及系统 | |
| CN113779928A (zh) | 一种快速仿真光刻工艺的计算方法及系统 |