JP2018529960A

JP2018529960A - 半導体パワーモジュールのダイの接合温度を求める方法及び装置

Info

Publication number: JP2018529960A
Application number: JP2018515911A
Authority: JP
Inventors: エヴァンチュク、ジェフリー; モロヴ、ステファン; ロビンソン、ジョナサン; ブランデレロ、ジュリオ
Original assignee: Mitsubishi Electric R&D Centre Europe BV Netherlands
Current assignee: Mitsubishi Electric R&D Centre Europe BV Netherlands
Priority date: 2016-02-18
Filing date: 2017-01-30
Publication date: 2018-10-11
Anticipated expiration: 2037-01-30
Also published as: EP3208586B1; US20180372553A1; WO2017141743A1; JP6548820B2; EP3208586A1; CN108770363B; US11448557B2; CN108770363A

Abstract

半導体パワーモジュールの少なくとも１つのダイの接合温度を求める方法であって、半導体パワーモジュールは、並列に接続されかつパターンサイクルに従って導通状態と非導通状態との間で切り替わる複数のダイから構成され、本方法は、１つのスイッチングサイクルの少なくとも一部の間に、少なくとも１つのダイの導通を無効にするステップと、少なくとも１つのダイが非導通状態であるサイクルの期間中に、少なくとも１つのダイのゲートに電流制限電圧を印加するステップであって、結果としての電圧変動は、ダイが導通状態になるのを可能にしない値を有する、ステップと、ダイのゲートにおける電圧を測定するステップと、測定電圧から、少なくとも１つのダイの接合部の温度変動又はダイの接合部の温度を導出するステップとを含む、方法。

Description

この発明は、包括的には、半導体パワーモジュールの少なくとも１つのダイの接合温度を求める方法及び装置に関する。

内部半導体デバイスの接合温度は、パワー半導体モジュールの正常性（health）の状態を判定するための有用なパラメーターである。しかしながら、接合温度は、ダイの表面上の実際の箇所に対応しないため、測定温度は、実効接合温度ではなく理論平均を表す。このため、この温度は、従来の温度検知方法によって直接測定することができない。さらに、パワー半導体モジュールの封止により、光学技法のような幾つかの直接測定が不可能となる。

パワーダイの接合温度の測定における第２の問題は、この温度が、直接測定されるのではなく温度に敏感なパラメーターから推測されなければならないことから生じる。

したがって、産業用モジュールでは、接合温度は、動作中、このデータを収集することが困難であるため測定されない。

この発明は、半導体パワーモジュールの少なくとも１つのダイの接合温度を、いかなる煩わしい手段もなしに信頼性のある方法で求めることを目的とする。

このために、この発明は、半導体パワーモジュールの少なくとも１つのダイの接合温度を求める方法であって、半導体パワーモジュールは、並列に接続されかつパターンサイクルに従って導通状態と非導通状態との間で切り替わる複数のダイから構成され、本方法は、
−１つのスイッチングサイクルの少なくとも一部の間に、少なくとも１つのダイの導通を無効にするステップと、
−少なくとも１つのダイが非導通状態であるサイクルの期間中に、少なくとも１つのダイのゲートに電流制限電圧を印加するステップであって、印加された電流制限電圧は、ダイが導通状態になるのを可能にしない電圧値を有する、ステップと、
−ダイのゲートにおける電圧を測定するステップと、
−測定電圧から、少なくとも１つのダイの接合部の温度変動又はダイの接合部の温度を導出するステップと、
を含むことを特徴とする、方法に関する。

この発明はまた、半導体パワーモジュールの少なくとも１つのダイの接合温度を求める装置であって、半導体パワーモジュールは、並列に接続されかつパターンサイクルに従って導通状態と非導通状態との間で切り替わる複数のダイから構成され、本装置は、
−１つのスイッチングサイクルの少なくとも一部の間に、少なくとも１つのダイの導通を無効にするセクションと、
−少なくとも１つのダイが非導通状態であるサイクルの期間中に、少なくとも１つのダイのゲートに電流制限電圧を印加するセクションであって、印加された電流制限電圧は、ダイが導通状態になるのを可能にしない電圧値を有する、セクションと、
−ダイのゲートにおける電圧を測定するセクションと、
−測定電圧から、少なくとも１つのダイの接合部の温度変動又はダイの接合部の温度を導出するセクションと、
を備えることを特徴とする、装置に関する。

したがって、単数又は複数のダイの接合温度を用いて、パワーモジュールの正常性の状態と現負荷状態とを示すことができる。

特定の特徴によれば、全てのダイのゲートは、互いに接続され、全てのダイは、同じサイクル中に非作動状態にされ、電流制限電圧は、全てのダイのゲートに、ダイが非導通状態であるサイクルの期間中に印加され、温度変動又は温度は、ダイの接合部の平均温度又は平均温度変動である。

したがって、パワーモジュール全体の平均温度測定は、非導通状態が周期的に存在する、半導体パワーモジュールの通常動作中に行うことができる。

特定の特徴によれば、各ダイのゲートは、他のダイのゲートに接続されておらず、１つのサイクル中、単一のダイが非作動状態にされる。

したがって、パワーモジュールの通常動作中に、各ダイの個々の正常性の状態を反映して、単一ダイ温度を測定することができる。

特定の特徴によれば、ダイは、ラウンドロビンに基づいて異なるサイクルで非作動状態にされる。

したがって、単一のアナログデジタル変換器のみを用いて、半導体パワーモジュールにおいて各ダイを別個に測定して個々のダイ温度異常を検出することができる。

特定の特徴によれば、ダイのゲートに対する電流制限電圧は、他のダイの導通状態への転換が完了した後に印加される。

したがって、測定ゲート電圧に対するサンプリング時間が短縮され、収集ハードウェアのコストが低く維持される。

特定の特徴によれば、ダイのゲートにおける電圧は、測定電圧をデジタル化するために使用されるアナログデジタル変換器の特性を考慮する時点で測定される。

したがって、追加のアナログデジタル変換器を必要とすることなく、各ダイ温度を検出する手段として単一のアナログデジタル変換器を使用することができる。

特定の特徴によれば、方法は、測定の後にゲートに提供される電流制限電圧を中断する更なるステップを含む。

したがって、ダイの接合温度を測定するための時間を、サンプルを得るために必要なだけの時間まで短縮することができる。

特定の特徴によれば、印加電圧の電流は、１０ｍＡから１００ｍＡまでである。

したがって、実際的なアナログデジタル変換器を使用することができ、ハードウェアコストを低く維持することができる。

この発明の特性は、例示の実施の形態の以下の説明を読むことから更に明らかになり、その説明は添付の図面を参照しながら行われる。

この発明による半導体パワーモジュールのダイの接合温度を求めるシステムのアーキテクチャの具現化の第１の例を表す図である。この発明による半導体パワーモジュールのダイの接合温度を求めるシステムのアーキテクチャの具現化の第２の例を表す図である。この発明によるパワー半導体モジュールのダイの接合温度を求める装置のアーキテクチャの一例を表す図である。この発明の具現化の第１の例で使用されるゲートドライバーの電気回路の一例を表す図である。この発明の具現化の第２の例で使用されるゲートドライバーの電気回路の一例を表す図である。この発明の第１の例及び第２の例で使用される電流制限付きの電源の一例を表す図である。この発明によるパワー半導体モジュールのダイの接合温度を求めるために使用される電気モデルの一例の図である。この発明によるパワー半導体モジュールのダイの接合温度を求めるために装置によって実行されるアルゴリズムの一例の図である。この発明によるパワー半導体モジュールのダイの接合温度を求めるために使用される信号のクロノグラムである。

図１ａは、この発明による半導体パワーモジュールのダイの接合温度を求めるシステムのアーキテクチャの具現化の第１の例を表す。

システムは、パワー半導体モジュール１０のダイの接合温度を求める装置と、ゲートドライバー２０ａと、半導体パワーモジュールＰＭとを備える。

この発明の具現化の第１の例では、接合温度の判定は、半導体パワーモジュールＰＭの各ダイＴ１、Ｔ２及びＴ３に共通のゲート信号Ｃｏｍを提供する単一のゲートドライバー２０ａを用いて、リアルタイムの動作中に実行される。ダイＴ１、Ｔ２及びＴ３は並列に接続されている。

この発明によれば、ダイＴ１〜Ｔ３の並列での内部ゲート抵抗の等価抵抗の測定は、半導体パワーモジュールＰＭが非動作状態にある期間に実行される。例えば、ダイＴ１〜Ｔ３の並列での内部ゲート抵抗の抵抗測定は、周期的に、例えば、連続的なオン及びオフのスイッチング状態の１０サイクル又は２０サイクル毎に実行される。

この発明によれば、等価ゲート抵抗を測定するために、電流制限機能を備えた追加のゲート電圧源が設けられる。内部ゲート抵抗は温度によって決まるため、等価ゲート抵抗により、ダイＴ１〜Ｔ３の接合温度の平均値を求めることができる。

追加のゲート電圧は、ゲート電圧を閾値スイッチング電圧未満の中間レベルまで上昇させる、負のゲートにおける追加の中間レベルの電圧段である。

中間レベルの電圧段は測定のみに使用されるため、追加のゲート電圧源は、ゲート電圧の充電時間を延長し、それにより収集ハードウェアに対する要求を低減させるように、電流制限付きで設計することができる。

図１ａの例では、半導体パワーモジュールＰＭは、並列に接続された３つのダイＴ１〜Ｔ３から構成され、ダイＴ１〜Ｔ３の各ゲートは、抵抗Ｒｇａ、Ｒｇｂ及びＲｇｃと直列に接続されている。この発明はまた、単一のダイ又はより重要な数のダイを備える半導体パワーモジュールＰＭにも適用可能である。

図１ｂは、この発明による半導体パワーモジュールのダイの接合温度を求めるシステムのアーキテクチャの具現化の第２の例を表す。

システムは、パワー半導体モジュール１０’のダイの接合温度を求める装置と、各ダイに対して１つのゲートドライバー２０’ａ、２０’ｂ及び２０ｃと、半導体パワーモジュールＰＭ’とを備える。

図１ｂの例では、半導体パワーモジュールＰＭ’は、３つのダイＴ’１〜Ｔ’３から構成されている。ダイＴ’１〜Ｔ’３の各ゲートは、抵抗Ｒ’ｇａ、Ｒ’ｇｂ及びＲ’ｇｃと直列に接続されている。この発明はまた、単一のダイ又はより多くのダイを備える半導体パワーモジュールＰＭ’にも適用可能である。

この発明の具現化の第２のモードによれば、接合温度の測定は、半導体パワーモジュール内の個々に制御されるゲートを用いることによって、リアルタイムの動作中に実行される。ダイは、半導体パワーモジュールＰＭの出力性能に悪影響を与えることなく、単一のスイッチングサイクルの間、非動作状態で保持することができる。

各並列接続素子の個々の制御が可能であるため、並列のパワーダイのアレイ全体に対して、リアルタイム接合温度判定が可能であり、接合温度の推定は、各ダイＴ１〜Ｔ３に対して特定であり、半導体パワーモジュール内の温度の相対分布を可能にする。ゲート抵抗が、一続きの並列接続素子ではなく単一ダイに対して測定されるため、個々のダイの経年変化に対する感度が上昇する。

この発明によれば、各内部ゲート抵抗判定は、例えばラウンドロビンに基づいてダイが非動作状態にある期間に実行される。

この発明によれば、各内部ゲート抵抗を測定するために、電流制限機能を備えた追加のゲート電圧源が設けられる。内部ゲート抵抗は温度によって決まるため、等価ゲート抵抗により、各ダイＴ１〜Ｔ３の接合温度の平均値を求めることができる。

追加のゲート電圧は、ゲート電圧を閾値スイッチング電圧未満の中間レベルまで上昇させる、負での追加の中間レベル電圧段である。

中間レベル電圧は測定のみに使用されるため、追加の電圧源は、ゲート電圧の充電時間を延長し、それにより収集ハードウェアに対する要求を低減させるように、電流制限付きで設計することができる。

図２は、この発明によるパワー半導体モジュールのダイの接合温度を求める装置のアーキテクチャの一例を表す。

ダイの接合温度を求める装置１０は、例えば、バス２０１によって共に接続されたコンポーネントに基づくアーキテクチャと、図６に開示されているようなプログラムによって制御されるプロセッサ２００とを有する。

バス２０１は、プロセッサ２００を、リードオンリーメモリＲＯＭ２０２、ランダムアクセスメモリＲＡＭ２０３及び入出力インターフェースＩ／ＯＩＦ４０５にリンクする。

メモリ２０３は、図６に開示されているようなアルゴリズムに関連するプログラムの変数及び命令を受信するように意図されたレジスタを含む。

プロセッサ２００は、入出力Ｉ／ＯＩＦ２０５を介して、ダイＴ１〜Ｔ３に適用されるスイッチングパターンと、ダイＴ１〜Ｔ３の温度を求めるために使用される検知電圧とを受け取り、変更されたスイッチングパターンと、ダイＴ１〜Ｔ３の内部ゲート抵抗の測定を可能にする制御信号Ｍｅａｓと、中間レベル電圧の提供を可能にする制御信号Ｃｏｎｔとを転送する。

リードオンリーメモリ、又は場合によっては、フラッシュメモリ２０２は、図６に開示されているような、ダイの接合温度を求める装置１０の電源が投入されたときに、ランダムアクセスメモリ２０３に対するアルゴリズムに関連するプログラムの命令を含む。

ダイの接合温度を求める装置１０は、ＰＣ（パーソナルコンピューター）、ＤＳＰ（デジタル信号プロセッサ）若しくはマイクロコントローラー等のプログラム可能なコンピューティングマシンによって、１組の命令若しくはプログラムの実行によってソフトウェアにおいて実施することができるか、又はそうでない場合、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）若しくはＡＳＩＣ（特定用途向け集積回路）等のマシン又は専用コンポーネントによってハードウェアにおいて実施することができる。

言い換えれば、ダイの接合温度を求める装置１０は、ダイの接合温度を求める装置１０に対して図７に開示するようなアルゴリズムに関連するプログラムを実行させる、回路部又は回路部を含む装置を含む。

図３ａは、この発明の具現化の第１の例で使用されるゲートドライバーの電気回路の一例を表す。

ゲートドライバー２０は、電源電圧Ｖｇ及び負電圧Ｖｓによって電力が供給される。

ゲートドライバー２０は、ゲート電圧を閾値スイッチング電圧未満の中間レベルまで上昇させる、負での追加の中間レベル電圧Ｖｍを提供する、電流制限付き電源３０ａを備える。

電流制限付き電源ユニットは、正電圧Ｖｇにかつ負電圧Ｖｓに接続されている。

中間レベル電圧Ｖｍの提供を可能にする制御信号Ｃｏｎｔが、トランジスタ３１ａ及び３２ａのベースに供給される。

トランジスタ３２ａのエミッターは、負電圧源Ｖｓに接続され、トランジスタ３２ａのコレクターは、トランジスタ３１ａのエミッターにかつトランジスタ３３ａのエミッターに接続されている。

トランジスタ３１ａのコレクターは、中間レベル電圧Ｖｍに接続されている。

トランジスタ３３ａのコレクターは、トランジスタ３４ａのエミッターに接続され、ダイＴ１〜Ｔ３に対するゲート信号として使用される信号Ｃｏｍである。

信号Ｉｎは、ダイＴ１〜Ｔ３に対して適用されるスイッチングパターンである。

トランジスタ３４ａのコレクターは、正電源Ｖｇに接続されている。

図３ｂは、この発明の具現化の第２の例で使用されるゲートドライバーの電気回路の一例を表す。

ゲートドライバー２０ｂは、電源電圧Ｖｇ及び負電圧Ｖｓによって電力が供給される。

ゲートドライバー２０ｂは、ゲート電圧を閾値スイッチング電圧未満の中間レベルまで上昇させる、負での追加の中間レベル電圧Ｖｍを提供する、電流制限付き電源３０ｂを備える。

中間レベル電圧Ｖｍの提供を可能にする制御信号Ｃｏｎｔが、トランジスタ３１ｂ及び３２ｂのベースに供給される。

トランジスタ３２ｂのエミッターは、負電圧源Ｖｓに接続され、トランジスタ３２ｂのコレクターは、トランジスタ３１ｂのエミッターにかつトランジスタ３３ｂ、３５ｂ及び３７ｂのエミッターに接続されている。

トランジスタ３１ｂのコレクターは、中間レベル電圧Ｖｍに接続されている。

トランジスタ３３ｂのコレクターは、トランジスタ３４ｂのエミッターに接続され、ダイＴ’１に対するゲート信号として使用される信号である。

信号Ｉｎａは、ダイＴ’１に適用されるスイッチングパターンであり、トランジスタ３３ｂ及び３４ｂのベースに供給される。

トランジスタ３４ｂのコレクターは、正電源Ｖｇに接続されている。

トランジスタ３５ｂのコレクターは、トランジスタ３６ｂのエミッターに接続され、ダイＴ’２に対するゲート信号として使用される信号である。

信号Ｉｎｂは、ダイＴ’２に適用されるスイッチングパターンであり、トランジスタ３５ｂ及び３６ｂのベースに供給される。

トランジスタ３６ｂのコレクターは、正電源Ｖｇに接続されている。

トランジスタ３７ｂのコレクターは、トランジスタ３８ｂのエミッターに接続され、ダイＴ’３に対するゲート信号として使用される信号である。

信号Ｉｎｃは、ダイＴ’３に適用されるスイッチングパターンであり、トランジスタ３７ｂ及び３８ｂのベースに供給される。

トランジスタ３８ｂのコレクターは、正電源Ｖｇに接続されている。

図４は、この発明の具現化の第１の例及び第２の例で使用される電流制限付きの電源の一例を表す。

電流制限付きの電源は、例えば、演算増幅器４０と、ツェナーダイオード４２と、４１〜Ｒ３と示される３つの抵抗とから構成されている。

抵抗器Ｒｌｉｍは、電流制限付きの電源によって認識される等価負荷を表し、Ｖｍ端子からＶｓ端子までの等価抵抗である。

ツェナーダイオード４２のアノードは、負電源Ｖｓにかつ演算増幅器４０の負の入力に接続されている。ツェナーダイオード４２のカソードは、抵抗器４１の第１の端子にかつ抵抗器４３の第１の端子に接続されている。抵抗器４１の第２の端子は、正電源Ｖｇに接続されている。抵抗器４３の第２の端子は、演算増幅器４０の正の入力への抵抗器４４の第１の端子に接続されている。

負荷Ｒｌｉｍは、演算増幅器４０の出力と抵抗器４４の第２の端子との間にある。

図５は、この発明によるパワー半導体モジュールのダイの接合温度を求めるために使用される電気モデルの一例である。

電気モデルは、電流源Ｉｍと、２つの抵抗器５１及び５２と、コンデンサー５３と、ダイの接合温度を求めるために電圧Ｖｍｅａｓの測定が行われるときに導通しているスイッチ５４とを備える。

コンデンサー５３は、ダイのゲートからソースの内部静電容量であり、抵抗器５２は、温度によって決まるゲートの内部抵抗であり、抵抗器５１は、図１に示す抵抗器Ｒｇａ若しくはＲｇｂ若しくはＲｇｃ又はＲ’ｇａ若しくはＲ’ｇｂ若しくはＲ’ｇｃであり、電流源Ｉｍは、図４に示す電流制限付き電源によって提供される制限付き電流を表す。

コンデンサー５３の静電容量は、時間によって変化しないため、抵抗器５１及び５２の間の電圧を測定することにより、内部抵抗値５２を求め、それにより、接合温度Ｔ_ｊを求めることができる。

電流源Ｉｍの第１の端子は、抵抗器５１の第１の端子に接続されている。抵抗器５１の第２の端子は、抵抗器５２の第１の端子に、かつスイッチ５４の第１の端子に接続されている。スイッチ５４の第２の端子は、Ｉ／Ｏインターフェース２０５のアナログデジタル変換器の入力に接続されている。抵抗器５２の第２の端子は、コンデンサー５３の第１の端子に接続され、コンデンサー５３の第２の端子は、電流源Ｉｍの第２の端子に接続されている。

図６は、この発明によるパワー半導体モジュールのダイの接合温度を求めるために装置によって実行されるアルゴリズムの一例である。

本アルゴリズムは、プロセッサ２００によって実行される一例で開示される。

ステップＳ６００において、プロセッサ２００は、１つ又は複数のダイの接合温度判定を開始する。図１ａの例によれば、パワー半導体モジュールのダイの平均温度が求められ、又は、図１ｂの例によれば、パワー半導体モジュールの１つのダイの接合温度が求められる。

例えば、単一のダイは、単一のスイッチングサイクルの間、非動作状態で保持される。この非動作状態は、パワー半導体モジュールの動作を通してダイの間で周期的に循環し、それにより、その循環が完了すると、各ダイに対する推定を提供する。

次のステップＳ６０１において、プロセッサ２００は、１つの期間中にダイの導通を無効にすることにより、ダイに対して適用されるパターンを変更する。

次のステップＳ６０２において、プロセッサ２００は、図１ｂの例によれば、パワー半導体モジュールの他のダイに対する変更されていないパターンと組み合わせて、変更済みパターンを転送する。

図７に一例が示されている。

図７は、この発明によるパワー半導体モジュールのダイの接合温度を求めるために使用される信号のクロノグラムを表す。

図７は、ダイＴ’１及びＴ’２のような２つのダイの挙動の一例を示す。ダイＴ’１が非作動状態ではない一方で、ダイＴ’２の接合温度が求められる。

電圧Ｖ_ＤＳは、ダイＴ’１のドレインとソースとの間の電圧である。

ダイＴ’１のドレイン電流Ｉ_ＤＴ’１は、ダイＴ’１が非作動状態ではないため、変化し、ダイＴ’２のドレイン電流Ｉ_ＤＴ’１は、ダイＴ’２が非作動状態であるため、ゼロである。

次のステップＳ６０１において、プロセッサ２００は、時間ｔ１に達したか否かを判断する。

時間ｔ１において、隣接するダイＴ’１における電流及び電圧の転流が完了した後、動作の定常状態点が存在する。時間ｔ１は、最長転流時間（すなわち、１．２ｋＶＳｉＣＭＯＳＦＥＴの場合、０．５μｓ）より長くなるように決められる。

時間ｔ１に達した場合、プロセッサ２００はステップＳ６０４に進む。そうでない場合、プロセッサ２００はステップＳ６０３に戻る。

ステップＳ６０４において、プロセッサ２００は、Ｉ／Ｏインターフェース２０５に対して、電圧Ｖｍの提供を可能にする信号Ｃｏｎｔをアクティブにするように命令する。

時間ｔ１の後、中間レベル電圧源が作動可能となり、ゲート回路がＩｍのレベルで充電されるようにする。図７に示す電流Ｉ_ＧＴ’２は、時間ｔ１の後、レベルＩｍに達する。中間レベル電圧は、Ｖｍ＋ＶｓがダイＴ’２の閾値電圧より低いように選択されることに留意されたい。

次のステップＳ６０１において、プロセッサ２００は、時間ｔ２に達したか否かを判断する。

時間ｔ２は、例えば、Ｉ／Ｏインターフェース２０５に含まれ、測定されたアナログ信号をデジタル化するために使用されるアナログデジタル変換器に対して、安定した測定のための最長時定数として求められる。

時間ｔ２に達した場合、プロセッサ２００はステップＳ６０６に進む。そうでない場合、プロセッサ２００はステップＳ６０５に戻る。

電流制限された電源電圧を利用することによって、測定電圧に対するゲート抵抗測定の感度により、抵抗は、測定電流と、２つのパラメーター、すなわち、時間ｔ２、及び装置が定常状態にあることに起因して電圧によって変化しないＣｉｓｓとの積となることができる。

ステップＳ６０６において、プロセッサ２００は、Ｉ／Ｏインターフェース２０５に対して、スイッチ５４を導通させる信号Ｍｅａｓをアクティブにするように命令する。

次のステップＳ６０７において、抵抗器５１及び５２の間の電圧が測定される。

次のステップＳ６０８において、プロセッサ２００は、時間ｔ３に達したか否かを判断する。

時間ｔ３は、ゲート電圧のサンプリング時間を中断させないように十分長くなければならない。

時間ｔ３に達すると、プロセッサ２００は、ステップＳ６０９に進む。そうでない場合、プロセッサ２００はステップＳ６０８に戻る。

ステップ６０９において、プロセッサ２００は、Ｉ／Ｏインターフェース２０５に対して、電圧Ｖｍの提供を可能にする信号Ｃｏｎｔを非アクティブにし、スイッチ５４を非導通状態にする信号Ｍｅａｓを非アクティブにするように命令する。

その後、半導体パワーモジュールは、通常動作の用意ができている。サンプル時間ｔ３の後、ゲートはその元の状態に戻るように放電される。

次のステップＳ６１０において、プロセッサ２００は、以下のようにゲート内部抵抗Ｒｇ_ｉを求める。

次のステップＳ６１１において、プロセッサ２００は、以下のように接合温度をケルビンで求める。

ｋはダイによって決まる。例えば、ｋ＝２８５Ｋ／Ωである。

Ｃｉｓｓと示すコンデンサー５３の大きさが小さいため、電流は、１０ｍＡ〜１００ｍＡ程度である可能性があることに留意されたい。さらに、測定時間ｔ２は、時間ｔ１の後にトリガされなければならず、この時間差は、アナログデジタル変換器に対してサンプリングに必要とされる必要時間と一致することができる。しかしながら、測定電圧は、中間状態電圧未満であり続けなければならず、そのため、この時間は、Ｃｉｓｓと、測定遅延時間と、ゲート抵抗値との積である。時間ｔ３は、測定動作にいかなる影響も与えることなく時間ｔ２の後に選択することができるが、次の転流が発生する時間より短くなければならない。

複数のダイを備え、個々のダイレベルの情報が入手可能である、半導体パワーモジュールの動作を考慮すると、絶対温度ではなく代わりに相対温度差を測定することができ、したがって、Ｃｉｓｓ値に対する測定電圧の依存性を除去することができる。この方法では、ゲート抵抗（したがって、接合温度）は、ダイ間の較正されたサンプル電圧の差に関連する。Ｃｉｓｓが毎回一定であり、時間ｔ２がユーザー定義パラメーターであることを考慮すると、各測定チャネル間の電圧差は、以下のように相対温度を表す。

当然のことながら、この発明の範囲から逸脱することなく、上述したこの発明の実施の形態に対して多くの変更を行うことができる。

この発明の方法及び装置は、多くの種類の分野において半導体パワーモジュールのダイの接合温度を求めるために適用可能である。

システムは、パワー半導体モジュール１０’のダイの接合温度を求める装置と、各ダイに対して１つのゲートドライバー２０’ａ、２０’ｂ及び２０’ｃと、半導体パワーモジュールＰＭ’とを備える。

トランジスタ３２ａのコレクターは、負電圧源Ｖｓに接続され、トランジスタ３２ａのエミッターは、トランジスタ３１ａのエミッターにかつトランジスタ３３ａのコレクターに接続されている。

トランジスタ３３ａのエミッターは、トランジスタ３４ａのエミッターに接続され、ダイＴ１〜Ｔ３に対するゲート信号として使用される信号Ｃｏｍを出力する。

トランジスタ３２ｂのコレクターは、負電圧源Ｖｓに接続され、トランジスタ３２ｂのエミッターは、トランジスタ３１ｂのエミッターにかつトランジスタ３３ｂ、３５ｂ及び３７ｂのコレクターに接続されている。

トランジスタ３３ｂのエミッターは、トランジスタ３４ｂのエミッターに接続され、ダイＴ’１に対するゲート信号として使用される信号を出力する。

トランジスタ３５ｂのエミッターは、トランジスタ３６ｂのエミッターに接続され、ダイＴ’２に対するゲート信号として使用される信号を出力する。

トランジスタ３７ｂのエミッターは、トランジスタ３８ｂのエミッターに接続され、ダイＴ’３に対するゲート信号として使用される信号を出力する。

電流制限付きの電源は、例えば、演算増幅器４０と、ツェナーダイオード４２と、４１，４３，４４で示される３つの抵抗とから構成されている。

抵抗器ＲＬｍは、電流制限付きの電源によって認識される等価負荷を表し、Ｖｍ端子からＶｓ端子までの等価抵抗である。

ツェナーダイオード４２のアノードは、負電源Ｖｓにかつ演算増幅器４０の負の入力に接続されている。ツェナーダイオード４２のカソードは、抵抗器４１の第１の端子にかつ抵抗器４３の第１の端子に接続されている。抵抗器４１の第２の端子は、正電源Ｖｇに接続されている。抵抗器４３の第２の端子は、演算増幅器４０の正の入力および抵抗器４４の第１の端子に接続されている。

負荷ＲＬｍは、演算増幅器４０の出力と抵抗器４４の第２の端子との間にある。

ダイＴ’１のドレイン電流Ｉ_ＤＴ’１は、ダイＴ’１が非作動状態ではないため、変化し、ダイＴ’２のドレイン電流Ｉ _ＤＴ’2は、ダイＴ’２が非作動状態であるため、ゼロである。

次のステップＳ６０３において、プロセッサ２００は、時間ｔ１に達したか否かを判断する。

次のステップＳ６０５において、プロセッサ２００は、時間ｔ２に達したか否かを判断する。

ステップ６０９において、プロセッサ２００は、Ｉ／Ｏインターフェース２０５に対して、電圧Ｖｍの提供を可能にする信号Ｃｏｎｔを非アクティブにし、スイッチ５４を導通状態にする信号Ｍｅａｓを非アクティブにするように命令する。

Claims

半導体パワーモジュールの少なくとも１つのダイの接合温度を求める方法であって、該半導体パワーモジュールは、並列に接続されかつパターンサイクルに従って導通状態と非導通状態との間で切り替わる複数のダイから構成され、該方法は、
１つのスイッチングサイクルの少なくとも一部の間に、前記少なくとも１つのダイの導通を無効にするステップと、
前記少なくとも１つのダイが非導通状態であるサイクルの期間中に、該少なくとも１つのダイのゲートに電流制限電圧を印加するステップであって、結果としての電圧変動は、前記ダイが導通状態になるのを可能にしない値を有するものと、
前記ダイの前記ゲートにおける電圧を測定するステップと、
測定電圧から、前記少なくとも１つのダイの接合部の温度変動又は該ダイの該接合部の温度を導出するステップと、
を含む、方法。
全ての前記ダイの前記ゲートは、互いに接続され、全ての該ダイは、同じサイクル中に非作動状態にされ、前記電流制限電圧は、全ての該ダイの前記ゲートに、該ダイが非導通状態である前記サイクルの前記期間中に印加され、前記温度変動又は前記温度は、前記ダイの前記接合部の平均温度又は平均温度変動である、請求項１に記載の方法。
各ダイの前記ゲートは、他のダイの前記ゲートに接続されておらず、１つのサイクル中、単一のダイが非作動状態にされる、請求項１に記載の方法。
前記ダイは、ラウンドロビンに基づいて異なるサイクルで非作動状態にされる、請求項３に記載の方法。
前記ダイの前記ゲートに対する前記電流制限電圧は、前記他のダイの前記導通状態への転換が完了した後に印加される、請求項３又は４に記載の方法。
前記ダイの前記ゲートにおける前記電圧は、測定電圧をデジタル化するために使用されるアナログデジタル変換器の特性を考慮する時点で測定される、請求項３から５までのいずれか１項に記載の方法。
前記測定の後に前記ゲートに提供される前記電流制限電圧を中断するステップを更に含む、請求項３から５までのいずれか１項に記載の方法。
印加電圧の電流は、１０ｍＡから１００ｍＡまでにある、請求項１から７までのいずれか１項に記載の方法。
半導体パワーモジュールの少なくとも１つのダイの接合温度を求める装置であって、該半導体パワーモジュールは、並列に接続されかつパターンサイクルに従って導通状態と非導通状態との間で切り替わる複数のダイから構成され、該装置は、
１つのスイッチングサイクルの少なくとも一部の間に、前記少なくとも１つのダイの導通を無効にするセクションと、
前記少なくとも１つのダイが非導通状態であるサイクルの期間中に、該少なくとも１つのダイのゲートに電流制限電圧を印加するセクションであって、該印加された電流制限電圧は、前記ダイが導通状態になるのを可能にしない電圧値を有するものと、
前記ダイの前記ゲートにおける電圧を測定するセクションと、
測定電圧から、前記少なくとも１つのダイの接合部の温度変動又は該ダイの該接合部の温度を導出するセクションと、
を備える、装置。