JP2018520499A - ヘテロエピタキシーの応力制御 - Google Patents

ヘテロエピタキシーの応力制御 Download PDF

Info

Publication number
JP2018520499A
JP2018520499A JP2017554890A JP2017554890A JP2018520499A JP 2018520499 A JP2018520499 A JP 2018520499A JP 2017554890 A JP2017554890 A JP 2017554890A JP 2017554890 A JP2017554890 A JP 2017554890A JP 2018520499 A JP2018520499 A JP 2018520499A
Authority
JP
Japan
Prior art keywords
layer
layers
superlattice
gan
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017554890A
Other languages
English (en)
Inventor
スー ジェ
スー ジェ
パパソウリオティス ジョージ
パパソウリオティス ジョージ
クリシュナン バラクリシュナン
クリシュナン バラクリシュナン
ミン リー スー
ミン リー スー
Original Assignee
ビーコ・インストゥルメンツ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ビーコ・インストゥルメンツ・インコーポレイテッド filed Critical ビーコ・インストゥルメンツ・インコーポレイテッド
Publication of JP2018520499A publication Critical patent/JP2018520499A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

シリコン｛１１１｝基板上のＧａＮのエピタキシーのためのＡｌＮ／ＧａＮ超格子を含む、ベースウェハ基板上のエピタキシーのための超格子構造を用いた応力制御。クラックのないＧａＮキャップ層は、ＡｌＮ／ＧａＮ超格子層を含む超格子構造上に成長させることができる。超格子層の厚さおよび超格子層の数を変えることによって、圧縮応力および引張応力を正確に調整することができる。一定周期の厚さの場合、ＧａＮの成長速度、ＡｌＮ成長中のＶ／III比、成長温度などの成長条件を調整することができる。
【選択図】図１（ａ）

Description

本出願は、２０１５年６月３日に開示された、本明細書に開示又は教示されている全ての事項が具体的に包含されている「ヘテロエピタキシーの応力制御」と題する米国通常特許出願第１４／７２９，７４１号による優先権の利益を主張する。米国の場合、この出願は、米国通常特許出願第１４／７２９，７４１号の継続出願である。
本発明は概して、多層超格子構造を含む半導体材料に関する。
本発明は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）および/または窒素（Ｎ）の１つまたは複数を含む材料の交互層を含む超格子構造を用いたシリコン（Ｓｉ）ウェハベースの半導体材料における応力制御に関する。半導体材料は、基板上にＡｌ、Ｇａおよび/またはＮの１個又は複数を含むシード層、シード層上にＡｌ、Ｇａおよび/またはＮの１個又は複数を含む任意のバッファ構造、超格子構造、ならびに Ａｌ、Ｇａおよび/またはＮのうちの１個又は複数を含むキャップ層を含む。バッファ構造は、ＡｌｘＧａ１−ｘＮを含む３個以上の別個の層で構成することができる。なお、ｘは、ある実施形態では０≦ｘ≦１であり、他の実施形態では０＜ｘ＜１である。
一実施形態では、応力制御は、シリコン（Ｓｉ）{１１１}基板上のＧａＮのエピタキシーのためのＡｌＮ／ＧａＮ超格子構造（ＳＬ）を介するものである。少なくとも１対のＡｌＮ／ＧａＮ ＳＬ層を有する超格子構造がＳｉ基板上に設けられ、その上にＧａＮ層が配置される。超格子構造は、ＡｌＮおよびＧａＮ層の対を５０乃至１００対有することができ、ＡｌＮ層は３乃至５ｎｍの厚さであり、ＧａＮ層は１０乃至３０ｎｍの厚さである。厚いＧａＮ層は、例えば、１μｍより厚い、例えば、２μｍの厚さであり得る。
別の実施形態では、ＡｌＮ、ＧａＮに加えて１個の別のＧａＮ層を５０乃至１００対有することができる。
さらに別の実施形態では、半導体材料は基板を備え、基板の上にシード層が配置されている。複数の超格子層を備える超格子構造は、シード層の上に配置されている。超格子層は、シード層の上に配置され、（ａ）ＧａＮ、および（ｂ）ＡｌＮ、ＡｌｙＧａ１−ｙＮ、ここで０＜ｙ＜１、およびそれらの混合物からなる群から選択される複数の層が任意の順序で積層されて構成されている。キャップ層は、超格子構造の上に形成されている。ある実施形態では、バッファ構造はシード層および超格子構造の間にあり、バッファ構造は０＜ｘ＜１又は０＜ｘ＜１におけるＡｌｘＧａ１−ｘＮを含む３個以上の区別可能な層を有する。基板は、シリコン（Ｓｉ）、又は、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、もしくは他のエピタキシャル技術に適した他の基板である。
他の実施形態は、ＡｌＮシード層がその上に配置されるシリコン（Ｓｉ）基板で主に構成されている半導体材料を提供する。バッファ構造は、０＜ｘ＜１又は０＜ｘ＜１におけるＡｌｘＧａ１−ｘＮを含む３個以上の区別可能な層で構成されていて、ＡｌＮシード層の上に配置されている。超格子構造はバッファ構造の上に配置されていて、超格子構造は複数の超格子層により構成されている。超格子層は、任意の順番で積層される（ａ）ＧａＮ、および（ｂ）ＡｌＮ、ＡｌｙＧａ１−ｙＮ（０＜ｙ＜１）、およびそれらの混合物からなる群から選択される複数の層を有する。キャップ層は、超格子構造の上に形成されている。ある実施形態では、バッファ層は任意である。
さらに他の実施形態では、半導体材料はシード層がその上に配置される基板を備える。複数の超格子層を備える超格子構造はシード層の上に配置されていて、複数の超格子構造のそれぞれは、Ａｌ、Ｇａ、Ｎの１個又は複数を含み、複数の超格子層のうち少なくとも１個は圧縮応力を提供し、複数の超格子層のうち少なくとも１個は引張応力を提供する。キャップ層は超格子構造の上に形成されており、キャップ層は１個又は複数のＡｌ、Ｇａ、Ｎを含む。ある実施形態では、Ａｌ、Ｇａ、Ｎの１個以上を含む区別可能な複数の層を有する任意のバッファ層が、シード層および超格子構造の間に形成されている。基板は、シリコン（Ｓｉ）、又は、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、もしくは他のエピタキシャル技術に適した他の基板である。
圧縮応力および引張応力は、超格子構造中のＡｌＮおよびＧａＮ層の厚さを変えることにより正確に調整することができる。ＧａＮの成長率、ＡｌＮ成長中のＶ／III率、成長温度といったＳＬ層の成長条件は、ウェハ応力に影響を与え、一定の周期厚さを供給するように制御することができる。
例えば、それぞれ５×５μｍ２ ＡＦＭスキャンによる０．１８ｎｍの粗さ、（００２）および（１０２）ＸＲＤロッキングカーブ測定における半値全幅３５２および３７５アーク秒といった、優れた結晶品質を有する滑らかな表面を得ることができる。ＳＬ層間の有効な転位フィルタリングおよび鋭い界面は、透過型電子顕微鏡（ＴＥＭ）およびＧａＮ（００４）方向に沿ったω−２θ走査によって確認することができる。圧縮および／または引張応力は、ＳＬ層の厚さを通じて正確に制御することができる。
これらおよび様々な他の特徴および利点は、以下の詳細な説明を読むことによって明らかになる。
この要約は、以下の「詳細な説明」でさらに説明する概念の選択を簡略化した形で紹介するために提供される。この要約は、特許請求の範囲の重要な特徴または本質的な特徴を特定することを意図するものではなく、請求する権利範囲を限定するために使用されることも意図していない。
他の実施形態も本明細書に記載され、列挙される。
応力制御のための基板及び超格子構造を有する半導体材料の例を示す概略側面図である。 応力制御のための基板および超格子構造を有する半導体材料の別の例である。 図２（ａ）は、ＡｌＮシード層、ＡｌＧａＮバッファ層、ＡｌＮ／ＧａＮ超格子構造、および上部ＧａＮ層を有するシリコン（Ｓｉ）基板を示す半導体材料の実施の形態を示す概略側面図である。図２（ｂ）は、超格子層の成長中における波曲率および対応する曲率のグラフである。 図３（ａ）は、Ｓｉ上のＡｌＮ／ＧａＮ超格子構造上のＧａＮ層であり、特に５×５平方μｍのＡＦＭ走査の顕微鏡写真である。図３（ｂ）は、Ｓｉ基板上のＡｌＮ／ＧａＮ超格子構造上のＧａＮ層であり、特に、２０×２０平方μｍのＡＦＭ走査の顕微鏡写真である。図３（ｃ）は、ＲＴウェハのボウの様子を示すグラフである。図３（ｄ）は、ＧａＮ（００４）ピークに沿った３軸ω−２θ走査のグラフである。 図４（ａ）は、Ｓｉ基板上のＡｌＮ／ＧａＮ超格子構造上のＧａＮの断面ＴＥＭ像の顕微鏡写真である。図４（ｂ）は、図４（ａ）の超格子構造の拡大断面写真である。 図５（ａ）は、それぞれ、ＧａＮ層およびＡｌＮ層の成長中における圧縮応力および引張応力を示す超格子層の概略側面図である。図５（ｂ）は、超格子層の成長中の曲率の一例を示すグラフである。 図６（ａ）は、ＧａＮ超格子層の厚さの違いがウェハの曲率に及ぼす影響を示すグラフである。図６（ｂ）は、ＡｌＮ超格子層の厚さの違いがウェハの曲率に及ぼす影響を示すグラフである。 図７（ａ）は、ＧａＮ超格子層の成長条件がウェハ応力に及ぼす影響を示すグラフである。図７（ｂ）は、ＡｌＮ超格子層のＶ／III率がウェハ応力に及ぼす影響を示すグラフである。図７（ｃ）は、超格子層の成長温度がウェハ応力に及ぼす影響を示すグラフである。
本開示は、超格子構造を用いてウェハ内の様々な層の引張応力および圧縮応力に対抗する、ウェハ内の応力制御に関する。
以下の説明では、少なくとも１つの特定の実施形態を例示として示す、本明細書の一部を形成する添付図面を参照する。以下の説明は、さらなる具体的な実施形態を提供する。本発明は、本開示の範囲または考え方から逸脱することなく、他の実施形態が検討され、なされ得る。すなわち、以下の詳細な説明は、限定的な意味で解釈されるべきではない。なお、本開示は以下に記載される詳細な説明に限定されるものではないが、本開示の様々な態様は、以下に提供される実施例の議論を介して理解される。
図１（ａ）は、その上にシード層１２１を有するベース基板１０２を含む半導体材料１００を示す。図１（ａ）はまた、凸状の半導体材料１０４および凹状の半導体材料１０６を破線で示している。基板１０２の格子定数と一致しない格子定数を有するバッファ構造１１４が基板１０２の上に形成されているとき、バッファ構造１１４はそれに対応する引張応力を有し、それによってバッファ構造１１４および基板１０２/シード層１２１が歪んで凸状に曲げられ、結果として凸状の半導体材料１０４が得られる。バッファ構造１１４よりも大きい格子定数を有するキャップ層１１６がバッファ構造１１４の上に形成されているとき、キャップ層１１６はそれに対応する圧縮応力を有し、それによって全体の構造は歪んで凹状に曲げられ、結果として凹状の半導体材料１０６が得られる。曲げと歪みを抑制するため、超格子構造は、バッファ構造１１４とキャップ層１１６の間に配置される。ある例では、バッファ構造は任意であり、超格子構造はシード層１２１の上に直接存在している。
また、図１（ａ）は、超格子構造が構造内に設けられた場合の基板１０２を示す。基板１０２はまた、シード層１２１上にバッファ構造１２２を備えて示され、バッファ構造１２２は、基板１０２の格子定数とは不整合な格子定数を有する。バッファ構造１２２上には、異なる格子定数を有する材料の交互の層からなる超格子構造１２３が形成されている。超格子構造１２３の交互層は、圧縮応力と引張応力の交互の層をもたらす。超格子構造１２３上には、超格子構造１２３の格子定数と整合する格子定数を有するキャップ層１２４が形成されている。バッファ構造１２２、超格子構造１２３およびキャップ層１２４はともに、内部応力に対抗し、平坦な半導体材料１００をもたらす。
シリコン（Ｓｉ）基板上に成長させたＡｌＧａＮベースの高電子移動度トランジスタ（ＨＥＭＴ）は、低コストで大口径の基板の利用可能性とＳｉ系技術との統合の可能性のために、かなりの研究努力の焦点となっている。しかしながら、共晶Ｇａ−Ｓｉ反応と、ＧａＮとＳｉとの間の格子定数および熱膨張係数（ＣＴＥ）の大きな不整合のために、Ｓｉ｛１１１｝上におけるＧａＮのエピタキシーは困難である。図１（ａ）に示すように、大きな格子不整合は、成長中に大きなウェハのボウを引き起こす顕著な固有応力をもたらすと共に、高密度のエピ層のミスフィット転位および貫通転位を引き起こし、これは次にウェハの成長温度の大きな勾配を誘発し、結果としてエピ層の厚さ、合金組成、おおびデバイスの性能が不均一になる。
ウェハの冷却中に生じる大きな引張応力を補償するために、エピタキシー中にＧａＮ層に意図的に圧縮固有応力を組み込むことができる。 図１（ａ）の超格子構造１２３のような超格子構造は、圧縮面内の圧縮固有応力およびフィルタ転位を構築するのに有効であることが分かった。
超格子構造１２３の拡大図を図１（ａ）の挿入図に示す。超格子構造１２３は、格子定数の異なる材料の交互の層を有する。具体的には、示された超格子構造１２３は、第２材料層１３２と交互に第１材料層１３１を有する。ある実施例では、第１材料層１３１の数は、第２材料層１３２の数と同じであるが、他の実施例では、一方の層が１個多く層を有していてもよい。
第１材料層１３１および第２材料層１３２はそれぞれ格子定数を有する。一方の格子定数は他方の格子定数より大きい、すなわち、第１材料層１３１が第２材料層１３２よりも大きい格子定数を有しているか、第２材料層１３２が第１材料層１３１よりも大きい格子定数を有しているかのどちらかである。ある実施例では、両者の格子定数の差は少なくとも０．０１Åであり、又は少なくとも０．０５Åであり、又は少なくとも０．０６Åであり、又は少なくとも０．０７Åであり、又は少なくとも０．０８Åである。
第１材料層１３１と第２材料層１３２は超格子構造１２３内で交互の層になっており、１３１および１３２の交互の層が少なくとも１対存在している。ある実施例では、層が少なくとも５０対存在しており、例えば層が５０乃至１００対存在している。他の実施例では、交互層の対の数がこれより多くても少なくても良い。上述したように、層１３１、１３２は対になっていても良いし、対に加えて１個の層を有していても良い。
それぞれの材料層１３１，１３２は厚さを有する。例えば厚さは３ｎｍから３０ｎｍを含むが、これより薄い、且つ／または厚くてもよい。いくつかの実施形態では、第１材料層１３１および第２材料層１３２は同じ厚さを有するが、他の実施形態では、層１３１、１３２のうち一方が他方よりも厚い。より厚い層は、例えば、少なくとも３ｎｍ、又は少なくとも５ｎｍ、又は少なくとも１０ｎｍだけ他方の層より厚い。いくつかの実施形態では、より厚い層は、他方の層に比べて少なくとも２倍の厚さ、または少なくとも３倍の厚さ、または少なくとも４倍の厚さである。２つの層１３１、１３２の厚さの比は、例えば、１:２乃至１:１０とすることができる。
ＧａＮとＳｉとの間の格子定数および熱膨張係数（ＣＴＥ）の大きな不整合のために、シリコン基板上のＧａＮキャップ層は、内部応力に起因して反りまたは湾曲したウェハを生じる。Ａｌ、Ｇａおよび/またはＮ（例えば、ＧａＮおよびＡｌＮ）のいずれかまたは全てからなる交互の層から形成された超格子構造は応力を打ち消し、平坦な半導体材料を提供する。
超格子構造における個々の層の厚さの例は、１乃至５０ｎｍ、例えば３乃至３５ｎｍである。ＧａＮ及びＡｌＮ材料の場合、層の厚さの例は、ＡｌＮについては３乃至５ｎｍであり、ＧａＮについては１０乃至３０ｎｍである。ＧａＮは３．１９Åの格子定数を有し、ＡｌＮは３．１１Åの格子定数を有し、その結果、圧縮応力を有するＧａＮ層と引張強さを有するＡｌＮ層が得られる。
一実施形態では、本開示は、シリコン（Ｓｉ）基板、Ｓｉ基板上のＡｌＮシード層、複数のＡｌｘＧａ１−ｘＮ層からなるバッファ構造（０＜ｘ＜１）、バッファ構造の上に形成されるＡｌＮおよびＧａＮ層の対を少なくとも１対含む超格子（ＳＬ）構造と、前記ＳＬ構造上に形成されたキャップ層（例えば、ＧａＮ）とを含む半導体構造を提供する。ＳＬ構造は、５０乃至１００対のＡｌＮ／ＧａＮ層を有し、個々の層の厚さは、ＡｌＮについては３乃至５ｎｍであり、ＧａＮについては１０乃至３０ｎｍであった。 別の具体的な実施形態では、ＳＬ構造は、５０乃至１００対のＡｌＮ／ＧａＮと、１つの追加のＧａＮ層とを有する。
Ｓｉ基板上のＡｌＮシード層は、上述および以下に説明されるが、シード層は、Ａｌ、Ｇａおよび／またはＮのいずれかから構成することができ、バッファ構造および／または超格子構造に応じて選択される。ある実施形態では、シード層およびＳｉ基板は格子不整合になる。同様に、複数のＡｌｘＧａ１−ｘＮ層（０＜ｘ＜１）から構成されているバッファ構造は上述および以下に説明されるが、バッファ構造は、Ａｌ、Ｇａおよび／またはＮのいずれかから構成することができ、シード層および／または超格子構造に応じて選択される。ある実施形態では、バッファ構造およびＳｉ基板は格子不整合である。
図１（ｂ）は、半導体材料の別の実施の形態が示されている。半導体材料２００はその上にシード層２２１が配置されているベース基板２０２を備える。シード層２２１の上にはバッファ構造２２２が配置されているが、これは任意である。バッファ構造２２２は複数（例えば３又はそれ以上）のＡｌｘＧａ１−ｘＮ層（ただし０＜ｘ＜１または０＜ｘ＜１）によって構成されている。ＡｌおよびＧａの比率は複数の層の間で異なり、シード層２２１に最も近い層ではＡｌが大きく、超格子構造２２３に最も近い層ではＧａが大きい。
超格子構造２２３は、複数の層２３１、２３２、２３３、（ａ）ＧａＮ、および（ｂ）ＡｌＮ、ＡｌｙＧａ１−ｙＮ（０＜ｙ＜１）、およびそれらの混合物からなる群から選択される層を有する。これらの層は任意の順序で配列することができる。したがって、一例では、層２３１、２３２、２３３は、それぞれＡｌｙＧａ１−ｙＮ／ＡｌＮ／ＧａＮとすることができる。別の例では、層２３１、２３２、２３３は、ＡｌＮ／ＡｌｙＧａ１−ｙＮ／ＧａＮであってもよい。他に、ＧａＮ、ＡｌＮ、およびＡｌｙＧａ１−ｙＮの順での層形成も可能である。層の数は基板の特性に応じて変更可能であり、ある実施態様は層を少なくとも５０セット（１セットとは、任意の順序でＧａＮ／ＡｌＮ／ＡｌｙＧａ１−ｙＮが１層ずつ配列されているものを意味する）備え、例えば層は５０乃至１００セットであり、他の実施形態では層のセットがより少なくてもよい。
図１（ａ）および図１（ｂ）の例はいずれも、ＡｌｙＧａ１−ｙＮはＡｌおよびＧａの量が変化するため、ＡｌＧａＮの格子定数はＡｌＮとＧａＮの格子定数の間にある。したがって、開発される半導体構造に応じて、半導体構造に必要とされる層のセットの数に依存して、ＡｌＧａＮ層中のＡｌとＧａの比を変化させること、一定に保つこと、または両者の組み合わせを行うことができる。様々なＡｌＧａＮ層の厚さは、本明細書で論じるＡｌＮ層およびＧａＮ層と同様であり、ＡｌＧａＮ層の厚さは一般にＡｌＮ層およびＧａＮ層の厚さの間にある。
本明細書の他の実装形態と同様に、キャップ層２２４は超格子構造２２３の上にある。キャップ層２２４は、Ａｌ、Ｇａ、Ｎのうちの１つ以上を含むことができる。典型的な実施形態では、キャップ層２２４はＧａＮである。様々な半導体デバイス用の様々な活性層、例えばＨＥＭＴをキャップ層２２４上に成長させることができる。
種々のエピタキシープロセス実験は、２００ｍｍの単一ウェハＭＯＣＶＤ受容体を包含する、最先端のVeeco Propel TM Power GaN MOCVDシステムによって実行される。このシステムには、ウェハ温度、反射率、およびウェハの曲率測定のためのDRT-210 in-situプロセスモニタ（統合パイロメータ - リフレクトメータ - 偏向計ユニット）が装備されている。成長応力の進展は、in-situ偏向計を使用して、ウェハの湾曲の変化を通してリアルタイムで監視された。図２（ａ）に示すように、ＡｌＮ／ＧａＮ ＳＬ層におけるＧａＮのエピタキシーは、厚さ１．０ｍｍの２００ｍｍチョクラルスキー（ＣＺ）軸上Ｓｉ｛１１１｝基板上で行った。ひび割れのない２μｍ厚のバルクＧａＮキャップ層がＳＬ構造上に形成された。これは、ＡｌＮシード層上にあり、ＡｌおよびＧａの比率が異なる複数のＡｌｘＧａ１−ｘＮ層（０＜ｘ＜１）によって構成されるバッファ構造であり、ＡｌはＡｌＮシード層に最も近く、ＧａはＳＬ構造に最も近い。この実施例において、バッファ構造はＡｌ０．７５Ｇａ０．２５Ｎ、Ａｌ０．５０Ｇａ０．５０Ｎ、およびＡｌ０．２５Ｇａ０．７５Ｎの層により構成されていたが、他の実施例ではより多くの層（例えば５層）が存在していて、元素分布は異なっている。
成長中におけるウェハの湾曲の進展の例は、図２（ｂ）に示されている。膜の引張応力のために、ＡｌＮ／ＡｌＧａＮシード層／バッファ構造の成長の間、ウェハの曲率は負（凹）になった。シード層およびバッファ構造の成長後、曲率は成長時間にわたってＡｌＮ／ＧａＮ ＳＬ層の厚さに対して直線的に変化した。バルクＧａＮ層の成長中に圧縮応力が蓄積され、曲率は凸状のウェハボウで正になった。凸曲率は、Ｓｉと成長したエピ層との間のＣＴＥの不整合に起因する大きな引張応力のため、冷却中に減少した。
ＧａＮエピタキシャル膜の結晶品質は、（００２）および（１０２）方向に沿った高分解能Ｘ線回折（ＨＲＸＲＤ）を用いて測定した。ＧａＮ（００４）方向に沿った３軸結合ω‐２θ走査を使用して、ＳＬの周期厚さおよび界面粗さを決定した。表面形態は原子間力顕微鏡（ＡＦＭ）によって研究され、試料の断面は高分解能透過電子顕微鏡（ＴＥＭ）によって特徴付けられた。成長後の弓状ウェハは室温におけるウェハ応力測定によって特徴づけられた。
厚いＧａＮキャップ層を超格子構造の積層構造の上に適用した。このＧａＮ層は少なくとも１μｍの厚さであり、いくつかの実施形態では約２μｍの厚さであった。
図３（ａ）および図３（ｂ）に示すように、ＡｌＮ／ＧａＮ ＳＬ層上に２μｍのＧａＮを積層した場合、５×５μｍ２の走査では０．１８ｎｍの粗さ、２０×２０μｍ２の走査では０．８２ｎｍの粗さのＡＦＭによって滑らかな表面が観察された。ＡＦＭからの表面ピットに基づく転位密度は約４×１０-8／ｃｍ２であった。図３（ｂ）に示すように、室温（ＲＴ）におけるウェハボウは、＜±１０μｍの範囲であった。図３（ｃ）に示すように、ＸＲＤのロッキングカーブはＧａＮ｛００２｝および｛１０２｝３５２、ならびに３７５アーク秒の半値全幅をそれぞれ示した。ＧａＮ｛００４｝に沿った３軸結合ω‐２θ走査は、＋６番目の衛星ピークを示し、ＡｌＮ／ＧａＮ ＳＬ層の滑らかな界面品質を示した。周期厚さは、ＸＲＤω‐２θ走査から４ｎｍのＡｌＮ／１７ｎｍのＧａＮに適合された。
ＡｌＮ／ＧａＮ ＳＬ層は、成長方向に沿った転位フィルタリングに有効であることが分かった。図４（ａ）は、断面ＴＥＭ画像であり、ＳＬの頂部に向かう貫通転位の終結を示す。図４（ｂ）は、周期厚さ２２ｎｍ以下のＡｌＮ／ＧａＮ ＳＬ層の拡大図を示す。
●ＧａＮおよびＡｌＮの厚さがウェハ応力に及ぼす影響
ＧａＮとＡｌＮとの間の格子定数の差に起因して、ＳＬ中のＧａＮおよびＡｌＮの薄層の擬似的な成長は、ＧａＮ層とＡｌＮ層内の応力レベルの違いを引き起こす。ＡｌＮ層の上に成長させたＧａＮ層の場合、ＧａＮはＡｌＮ（ａ＝３．１１Å）に比べて大きな格子定数（ａ＝３．１９Å）であるので、圧縮応力を受ける。反対に、図５（ａ）に示すように、ＧａＮ層の上にＡｌＮ層が成長させられるときは、ＡｌＮは引張応力を受ける。超格子構造の成長中、全体的な応力は個々のＡｌＮおよびＧａＮ層からの蓄積であるため、超格子層の対の厚さの増加に伴ってウェハの曲率は直線的に変化する。図５（ｂ）に示すように、曲率の増加の傾きが正の場合、ＳＬの全体としての応力は圧縮的である。負の曲率変化の傾きは構造中の引張応力を示し、平坦な傾きは成長温度における平衡応力を示す。冷却後の上部ＧａＮ層の最終的な残留応力は、ＳＬの応力蓄積によって影響を受けるので、ＳＬの周期性を制御することによって応力エンジニアリングが可能である。
ＡｌＮおよびＧａＮ層の厚さを調整することによって、超格子構造の応力をそれに応じて制御することができる。ＡｌＮ層に一定の厚さを使用し、ＧａＮ厚さを増加させると、超格子構造においてより大きな圧縮応力が生じた。図６（ａ）に示すように、ＧａＮの厚さが増加するにつれて、ウェハの曲率の勾配が増加しており、これは超格子構造においてより大きな圧縮応力が蓄積されていることを示している。図６（ｂ）に示すように、一定の厚さのＧａＮの場合、ＡｌＮの厚さが減少すると、圧縮応力がより大きくなり、曲率変化率が増加した。冷却後のウェハの湾曲／ボウは、超格子構造に蓄積された応力レベルによって決定される。
●成長条件がウェハ応力に及ぼす影響
一定周期の厚さにおいて、ＧａＮおよびＡｌＮの成長条件は、ＳＬの応力に影響を与える。図７（ａ）は、ＧａＮ層において異なる成長速度（ＧＲ）を有する超格子構造の曲率の進展を示す。ＧａＮの成長速度が４０ｎｍ／ｍｉｎ乃至６５ｎｍ／ｍｉｎの間で増加するにつれて、より多くの圧縮応力が蓄積される傾向があった。この実験は、一定のＧａＮ厚さ１７ｎｍで実施した。 ＧａＮの成長速度をさらに９０ｎｍ／分に増加させると、傾向が逆転し、引張応力が増大し始めた。３００μｍｏｌ/分の一定のＴＭＡｌ流量において、ＡｌＮの成長速度は、ＮＨ３またはＶ／III比が低いほど増加した。図７（ｂ）にプロットしたように、超格子構造中のＡｌＮとＧａＮの両方について一定の周期厚さの場合は、Ｖ／III率が低いほど（ＡｌＮの成長率が高いほど）圧縮応力がより大きくなった。
成長温度の影響は、Ｓｉ表面を高温計で測定することにより９６０および９９０℃の間で試験した。成長温度が低下するほど成長率は増加した。成長時間を調整し、一定の周期厚さを維持することによっては、試験した温度範囲内で超格子構造の応力に有意差は観察されなかった。
上述の明細書は、本発明の例示的な実施形態の構造および使用の完全な説明を提供する。上述の説明は特定の実施形態を提供する。本開示の範囲または考え方から逸脱することなく、他の実装形態が検討され、なされ得ることが理解されるべきである。
例えば、シリコン（Ｓｉ）｛１１１｝以外の他のベース基板が用いられてもよい。 一般に、基板ウェハと超格子構造は不整合を有する。任意のシード層を使用することができるが、典型的には、ベース基板との不整合である。
ＡｌＮおよびＧａＮ以外の超格子層材料を使用することができ、任意の添加物またはドーパントを含むことができる。2つの超格子層材料の格子定数は、０．０１Åだけ小さくてもよいし、２つの格子定数が１％、または２％だけ小さくてもよい。超格子層の厚さは、例えば１ｎｍ乃至５０ｎｍの間のいずれでもよい。典型的には、超格子材料層の１つは他のものより厚くなるが、これは必須ではない。上記の特定の実施例では、より大きな格子定数を有する材料（したがって超格子構造に対して圧縮強度を引き起こす）はより厚い層であるが、他の実施形態ではより小さな格子定数を有する材料がより厚い層であり得る。超格子層は、一般に対として存在する（すなわち、材料の各層ごとに、他の材料の１層が存在する）が、いくつかの実施では、超格子材料の１つの層がより多く存在してもよい。いくつかの実施形態では、超格子構造は第３の材料を有していてもよい。第３の材料は、例えば、圧縮応力、引張応力、または中立を提供することができる。どのような第3の層も、例えばA-B-C-A-B-C ...、A-B-C-B-A-B-C-B-A ...などの任意のパターンの他の超格子層と交互に配置することができる。超格子構造の他の変形例が利用可能である。
したがって、上記の詳細な説明は、限定的な意味で解釈されるべきではない。 本開示はそれに限定されるものではないが、本開示の様々な態様の理解は、提供される実施例の議論を介して得られる。
他に示されない限り、特徴の大きさ、量、および物理的特性を表す全ての数字は、用語「約」によって修飾されると理解されるべきである。 本明細書に開示された教示を利用して当業者によって得られることが求められる所望の特性を有する。
本明細書で使用される単数形は、内容が明確に指示しない限り、複数の指示対象を有する実施形態を包含する。 本明細書および添付の特許請求の範囲で使用されているように、用語「または」は、内容が明確に別途指示しない限り、「および／または」を含むその意味において一般に使用される。
「下」、「より低い」、「頂」、「より高い」、「すぐ下に」、「下方」、「上方」、「その上に」、「上に」等を含むがこれらに限定されない空間関連用語は、 本明細書で使用される場合、要素の別のものとの空間的関係を説明するための説明を容易にするために利用される。そのような空間的に関連する用語は、図面に描かれ、本明細書に記載された特定の向きに加えて、装置の異なる向きを包含する。例えば、図に示された構造体がひっくり返されるか、または反転される場合、下にまたは他の要素の下に前に記載された部分は、それらの他の要素の上または上にある。
本発明の精神および範囲から逸脱することなく、本発明の多くの実施形態を作成することができるので、本発明は添付の特許請求の範囲に属する。さらに、異なる実施形態の構造的特徴は、請求項から逸脱することなく、さらに別の実施形態において組み合わされてもよい。

Claims (26)

  1. 基板と、
    前記基板上のシード層と、
    前記シード層上であって、（ａ）窒化ガリウム（ＧａＮ）、および（ｂ）窒化アルミニウム（ＡｌＮ）、ＡｌｙＧａ１−ｙＮ（０＜ｙ＜１）、およびそれらの混合物を含む群から選択される複数の層を含む複数の超格子層を備え、前記超格子層が任意の順序で配列される超格子構造と、
    前記超格子構造の上に形成されるキャップ層と、
    を備える半導体材料。
  2. 前記シード層および前記超格子構造の間にあって、３個以上の区別可能なＡｌｘＧａ１−ｘＮ層（０＜ｘ＜１）を有するバッファ構造をさらに備える、請求項１記載の半導体材料。
  3. 前記超格子構造は、ＧａＮおよびＡｌＮの交互の層を有する、上述の請求項のいずれかに記載の半導体材料。
  4. 前記超格子構造の前記ＡｌＮ層は、前記バッファ構造に接触している、請求項３記載の半導体材料。
  5. 前記超格子構造の前記ＧａＮ層は、前記バッファ構造に接触している、請求項３記載の半導体材料。
  6. 前記超格子構造の前記ＧａＮ層は、前記キャップ層に接触している、請求項３記載の半導体材料。
  7. 前記超格子構造は少なくとも５０対の層を備える、上述の請求項のいずれかに記載の半導体材料。
  8. 前記超格子構造は５０乃至１００対の層を備える、請求項１乃至６のいずれかに記載の半導体材料。
  9. 前記超格子構造の前記ＡｌＮ層は、３乃至５ｎｍの厚さを有する、上述の請求項のいずれかに記載の半導体材料。
  10. 前記超格子構造の前記ＧａＮ層は、１０乃至３０ｎｍの厚さを有する、上述の請求項のいずれかに記載の半導体材料。
  11. 前記超格子構造の前記ＡｌＮ層の厚さと前記超格子構造の前記ＧａＮ層の厚さの比は、１:２乃至１:１０である、上述の請求項のいずれかに記載の半導体材料。
  12. 前記超格子構造の前記ＡｌＮ層は前記シード層に接触している、請求項１乃至１１のいずれかに記載の半導体材料。
  13. 前記超格子構造の前記ＧａＮ層は前記シード層に接触している、請求項１乃至１１のいずれかに記載の半導体材料。
  14. 前記超格子構造は、（a）ＧａＮ、（b）ＡｌＮ、ＡｌｙＧａ１−ｙＮ（０＜ｙ＜１）、およびそれらの混合物からなる群から選択され、任意の順序で配列される複数の層を含む、上述の請求項のいずれかに記載の半導体材料。
  15. 前記超格子構造は、（a）ＧａＮ、（b）ＡｌＮ、ＡｌｙＧａ１−ｙＮ（０＜ｙ＜１）、およびそれらの混合物からなる群から選択される任意の順序で配列される層を少なくとも３層有する、上述の請求項のいずれかに記載の半導体材料。
  16. シリコン（Ｓｉ）基板と、
    前記Ｓｉ基板上のＡｌＮシード層と、
    前記シード層上であって、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）の３個以上の区別可能な層を含むバッファ構造と、
    （ａ）窒化ガリウム（ＧａＮ）と、（b）窒化アルミニウム（ＡｌＮ）、ＡｌｙＧａ１−ｙＮ（０＜ｙ＜１）からなる群から選択され、任意の順序で配列される複数の層を含む超格子構造と、
    超格子構造上に形成されるキャップ層と、
    を備える、請求項１記載の半導体材料。
  17. 前記超格子構造は、ＧａＮおよびＡｌＮの交互の層を有する、請求項１６記載の半導体材料。
  18. 前記超格子構造は、（a）ＧａＮ、（b）ＡｌＮ、ＡｌｙＧａ１−ｙＮ（ここで、０＜ｙ＜１）、およびそれらの混合物からなる群から選択される任意の順序で配列される層を少なくとも３層含む、請求項１６記載の半導体材料。
  19. 前記超格子層のそれぞれはＡｌ、Ｇａ、Ｎを１個以上備え、前記複数の超格子層の少なくとも１個は圧縮応力を提供し、前記複数の超格子層の少なくとも１個は引張応力を提供し、
    前記キャップ層はＡｌ、Ｇａ、Ｎを１個以上備え、前記超格子構造と格子整合する、請求項１記載の半導体材料。
  20. Ａｌ、Ｇａ、Ｎを１個以上備える区別可能な複数の層を有し、前記シード層および前記超格子構造の間に形成されているバッファ構造をさらに備える、請求項１９記載の半導体材料。
  21. 前記複数の格子層は格子層の対である、請求項１９又は２０記載の半導体材料。
  22. 前記対を成す前記格子層の一方は、前記超格子層の他方の格子定数より大きな格子定数を有する、請求項２１記載の半導体材料。
  23. 前記対を成す前記格子層の一方は、前記超格子層の他方の格子定数より少なくとも０．０１Åだけ大きな格子定数を有する、請求項２１記載の半導体材料。
  24. 前記対を成す前記格子層の一方は、前記超格子層の他方の厚さよりも大きい厚さを有する、請求項２１乃至２３のいずれかに記載の半導体材料。
  25. 前記対を成す前記格子層の一方は、前記超格子層の他方の厚さより少なくとも３ｎｍ大きい厚さを有する、請求項２４記載の半導体材料。
  26. 前記複数の超格子層は、（ａ）窒化ガリウム（ＧａＮ）、および（ｂ）窒化アルミニウム、ＡｌｙＧａ１−ｙＮ（０＜ｙ＜１）、およびそれらの混合物を含む群から選択される複数の層が任意の順序で配列されている、請求項２１乃至２４のいずれかに記載の半導体材料。
JP2017554890A 2015-06-03 2016-05-18 ヘテロエピタキシーの応力制御 Pending JP2018520499A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/729,741 US20160359004A1 (en) 2015-06-03 2015-06-03 Stress control for heteroepitaxy
US14/729,741 2015-06-03
PCT/US2016/032969 WO2016196007A1 (en) 2015-06-03 2016-05-18 Stress control for heteroepitaxy

Publications (1)

Publication Number Publication Date
JP2018520499A true JP2018520499A (ja) 2018-07-26

Family

ID=57442107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017554890A Pending JP2018520499A (ja) 2015-06-03 2016-05-18 ヘテロエピタキシーの応力制御

Country Status (7)

Country Link
US (1) US20160359004A1 (ja)
EP (1) EP3295474A4 (ja)
JP (1) JP2018520499A (ja)
KR (1) KR20180014729A (ja)
CN (1) CN107810544A (ja)
TW (1) TW201705215A (ja)
WO (1) WO2016196007A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910489B2 (en) 2019-03-07 2021-02-02 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570300B1 (en) * 2016-02-08 2017-02-14 International Business Machines Corporation Strain relaxed buffer layers with virtually defect free regions
CN108346694B (zh) * 2017-01-23 2020-10-02 Imec 非营利协会 用于电力电子器件的基于iii-n的基材及其制造方法
US20200083075A1 (en) * 2018-09-06 2020-03-12 Veeco Instruments Inc. System and method for metrology using multiple measurement techniques
WO2020149730A1 (en) * 2019-01-17 2020-07-23 Collaborative Research In Engineering, Science And Technology Center A method for growing a semi-polar gallium nitride epitaxial layer using aluminum nitride / gallium nitride superlattices
WO2020149729A1 (en) * 2019-01-17 2020-07-23 Collaborative Research In Engineering, Science And Technology Center A method for growing a non-polar a-plane gallium nitride using aluminum nitride / gallium nitride superlattices
CN110783176B (zh) * 2019-10-30 2022-07-12 广西大学 一种低应力半导体材料制备方法
CN112117344B (zh) * 2020-09-23 2022-05-31 扬州乾照光电有限公司 一种太阳能电池以及制作方法
CN112670164B (zh) * 2020-12-24 2023-01-24 南京百识电子科技有限公司 一种氮化镓外延底层超晶格的生长方法
KR20220160890A (ko) * 2021-05-28 2022-12-06 주식회사 아이브이웍스 Ⅲ-n계 반도체 구조물 및 그 제조방법
CN118016710B (zh) * 2024-04-10 2024-07-02 英诺赛科（珠海）科技有限公司 一种GaN HEMT器件及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP5474323B2 (ja) * 2008-08-26 2014-04-16 学校法人慶應義塾 電子回路
EP2239005B1 (en) * 2009-04-01 2012-11-14 Nucletron Operations B.V. Components and assembly for performing brachytherapy treatment of tumor tissue in an human and animal body
KR20120032258A (ko) * 2010-09-28 2012-04-05 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
WO2013137957A2 (en) * 2011-12-21 2013-09-19 The Regents Of The University Of California Enhancement of thermoelectric properties through polarization engineering
US8742396B2 (en) * 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
JP5785103B2 (ja) * 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US20140031859A1 (en) * 2012-01-23 2014-01-30 Regina Jacqueline D'Andrea Circular Wound Compress
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
US9136434B2 (en) * 2013-01-07 2015-09-15 Invenlux Limited Submicro-facet light-emitting device and method for fabricating the same
US9412911B2 (en) * 2013-07-09 2016-08-09 The Silanna Group Pty Ltd Optical tuning of light emitting semiconductor junctions
KR102061696B1 (ko) * 2013-11-05 2020-01-03 삼성전자주식회사 반극성 질화물 반도체 구조체 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910489B2 (en) 2019-03-07 2021-02-02 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20160359004A1 (en) 2016-12-08
WO2016196007A1 (en) 2016-12-08
TW201705215A (zh) 2017-02-01
EP3295474A4 (en) 2019-02-20
EP3295474A1 (en) 2018-03-21
CN107810544A (zh) 2018-03-16
KR20180014729A (ko) 2018-02-09

Similar Documents

Publication Publication Date Title
JP2018520499A (ja) ヘテロエピタキシーの応力制御
US9337026B2 (en) Graphene growth on a carbon-containing semiconductor layer
JP5903714B2 (ja) エピタキシャル方法およびこの方法によって成長させられたテンプレート
US7732306B2 (en) Methods for producing improved epitaxial materials
US8475588B2 (en) Wafer structure and epitaxial growth method for growing the same
JPH06177037A (ja) シリコン基板化合物半導体装置
JP2008504715A (ja) 窒化ガリウム材料及び方法
US5019874A (en) Semiconductor device having an epitaxial layer grown heteroepitaxially on an underlying substrate
US20090184342A1 (en) Method for enhancing growth of semi-polar (al,in,ga,b)n via metalorganic chemical vapor deposition
TWI814756B (zh) 化合物半導體基板
US7968438B2 (en) Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing
US10283356B2 (en) Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
JP4213896B2 (ja) 半導体基板の製造方法
US6995078B2 (en) Method of forming a relaxed semiconductor buffer layer on a substrate with a large lattice mismatch
TWI838439B (zh) 化合物半導體基板
US10622447B2 (en) Group III-nitride structure having successively reduced crystallographic dislocation density regions
TWI505504B (zh) Method for manufacturing epitaxial crystal substrate
US7064037B2 (en) Silicon-germanium virtual substrate and method of fabricating the same
US7166522B2 (en) Method of forming a relaxed semiconductor buffer layer on a substrate with a large lattice mismatch
Kariya et al. Mosaic structure of ternary Al 1-xinxn films on GaN grown by metalorganic vapor phase epitaxy
TW201513176A (zh) 半導體晶圓以及生產半導體晶圓的方法
WO2013038980A1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP2004165502A (ja) 窒化物系化合物半導体結晶成長方法
KR20200018418A (ko) 반도체 구조, 및 반도체 구조를 제조하는 방법
Sakai et al. Growth and characterization of tensile strained Ge on Ge1-xSnx buffers for novel channel layers