JP2018519547A - 膜アセンブリを製造するための方法 - Google Patents

膜アセンブリを製造するための方法 Download PDF

Info

Publication number
JP2018519547A
JP2018519547A JP2017565898A JP2017565898A JP2018519547A JP 2018519547 A JP2018519547 A JP 2018519547A JP 2017565898 A JP2017565898 A JP 2017565898A JP 2017565898 A JP2017565898 A JP 2017565898A JP 2018519547 A JP2018519547 A JP 2018519547A
Authority
JP
Japan
Prior art keywords
layer
planar substrate
membrane
membrane assembly
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017565898A
Other languages
English (en)
Other versions
JP6898867B2 (ja
Inventor
クルートウィック，ヨハン，ヘンドリック
デン アインデン，ウィルヘルムス，セオドロス，アントニウス，ヨハネス ヴァン
デン アインデン，ウィルヘルムス，セオドロス，アントニウス，ヨハネス ヴァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of JP2018519547A publication Critical patent/JP2018519547A/ja
Application granted granted Critical
Publication of JP6898867B2 publication Critical patent/JP6898867B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G03F1/64—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof characterised by the frames, e.g. structure or material, including bonding means therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70808—Construction details, e.g. housing, load-lock, seals or windows for passing light in or out of apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70908—Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
    • G03F7/70916—Pollution mitigation, i.e. mitigating effect of contamination or debris, e.g. foil traps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7095—Materials, e.g. materials for housing, stage or other support having particular properties, e.g. weight, strength, conductivity, thermal expansion coefficient
    • G03F7/70958—Optical materials or coatings, e.g. with particular transmittance, reflectance or anti-reflection properties
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70983—Optical system protection, e.g. pellicles or removable covers for protection of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/66—Containers specially adapted for masks, mask blanks or pellicles; Preparation thereof

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Epidemiology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Atmospheric Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Separation Using Semi-Permeable Membranes (AREA)

Abstract

ＥＵＶリソグラフィ用の膜アセンブリを製造するための方法であって、方法は、平面基板及び少なくとも１つの膜層を備えるスタックを提供することであって、平面基板は、内部領域及び内部領域周辺の境界領域を備えることと、平面基板の内部領域を選択的に除去することと、を含む。膜アセンブリは、少なくとも１つの膜層から形成される膜と、膜を保持する境界と、を備え、境界は、平面基板の境界領域から形成される。スタックには、平面基板の内部領域を選択的に除去するステップ中に境界領域を機械的に保護するように構成された機械的保護材料が提供される。
【選択図】図３１

Description

関連出願の相互参照
[0001] 本願は、２０１５年７月１７日出願の欧州出願第１５１７７３３２．２号の優先権を主張し、その全体が参照により本明細書に組み込まれる。
[0002] 本発明は膜アセンブリを製造するための方法、及び膜アセンブリに関する。
[0003] リソグラフィ装置は、所望のパターンを基板に、通常は基板のターゲット部分上に適用する機械である。リソグラフィ装置は、例えば、集積回路（ＩＣ）の製造に使用可能である。このような場合、代替的にマスク又はレチクルとも呼ばれるパターニングデバイスを使用して、ＩＣの個々の層上に形成される回路パターンを生成することができる。このパターンを、基板（例えば、シリコンウェーハ）上のターゲット部分（例えば、１つ又は複数のダイの一部を含む）上に転写することができる。パターンの転写は通常、基板に設けられた放射感応性材料（レジスト）の層への結像により行われる。一般に、１枚の基板は、順次パターンが付与される隣接するターゲット部分のネットワークを含んでいる。
[0004] リソグラフィは、ＩＣ及びその他のデバイス及び／又は構造を製造する際の主要なステップの１つとして広く認識されている。しかし、リソグラフィを使用して製造される特徴の寸法がより微細になると共に、リソグラフィは小型ＩＣ又はその他のデバイス、及び／又は構造の製造を可能にするためのより決定的なファクタになってきている。
[0005] パターン印刷の限界の理論的な推定値は式（１）に示すようなレイリーの解像基準によって得られる。
Figure 2018519547
 但し、λは使用される放射の波長、ＮＡはパターンを印刷するために使用される投影システムの開口数、ｋ１はレイリー定数とも呼ばれるプロセス依存調整係数であり、ＣＤは印刷される特徴のフィーチャサイズ（又は、限界寸法）である。式（１）から、特徴の印刷可能な最小サイズの縮小は３つの方法で達成できることが分かる。すなわち、露光波長λの短縮によるもの、開口数ＮＡの増加によるもの、又はｋ１の値の減少によるものである。
[0006] 露光波長を短くするため、及び、したがって最小プリント可能サイズを縮小するために、極端紫外線（ＥＵＶ）放射源の使用が提案されてきた。ＥＵＶ放射は、１０〜２０ｎｍの範囲内、例えば１３〜１４ｎｍの範囲内の波長を有する電磁放射である。更に、１０ｎｍ未満、例えば、６．７ｎｍ又は６．８ｎｍなどの５〜１０ｎｍの範囲内の波長を伴うＥＵＶ放射が使用可能であることが提案されてきた。こうした放射は、極端紫外線放射又は軟Ｘ線放射と呼ばれる。可能な放射源には、例えば、レーザ生成プラズマ源、放電プラズマ源、又は電子蓄積リングによって提供されるシンクロトロン放射に基づく放射源が含まれる。
[0007] リソグラフィ装置は、パターニングデバイス（例えば、マスク又はレチクル）を含む。放射は、基板上にイメージを形成するためにパターニングデバイスを介して提供されるか、又はパターニングデバイスで反射される。膜アセンブリは、浮遊粒子及び他の形の汚染物質からパターニングデバイスを保護するために提供することができる。パターニングデバイスを保護するための膜アセンブリは、ペリクルと呼ばれることがある。パターニングデバイスの表面上の汚染物質は、基板上に製造欠陥を生じさせる可能性がある。膜アセンブリは、境界及び境界を横切って伸びる膜を備えることができる。膜アセンブリがプロセス中に、例えば膜の厚みによって変形することなく、膜アセンブリを製造することは困難である。特に、膜アセンブリ内の膜が境界でのみ支えられており、追加の機械的強度を与えるために膜の下にグリッド又は基板などの他の支持又は強化手段がない場合、膜アセンブリはより簡単に変形してしまう可能性がある。更に、リソグラフィパターニングデバイスに必要とされるような膜エリアが大きいペリクルアセンブリは、応力を受けて変形する可能性が非常に高い。膜アセンブリの変形は、望ましくない性能の低下、膜の損傷、あるいは崩壊につながる可能性がある。
[0008] ペリクルなどの膜アセンブリの、製造時の変形又は損傷の可能性を低減させることが望ましい。
[0009] 本発明の態様によれば、ＥＵＶリソグラフィ用の膜アセンブリを製造するための方法が提供され、方法は、平面基板及び少なくとも１つの膜層を備えるスタックを提供することであって、平面基板は、内部領域及び内部領域周辺の境界領域を備えることと、膜アセンブリが、少なくとも１つの膜層から形成される膜と、膜を保持し平面基板の境界領域から形成される境界と、を備えるように、平面基板の内部領域を選択的に除去することと、を含み、スタックには、平面基板の内部領域を選択的に除去するステップ中に境界領域を機械的に保護するように構成された機械的保護材料が提供される。
[0010] 本発明の態様によれば、ＥＵＶリソグラフィのための膜アセンブリが提供され、膜アセンブリは、多結晶シリコン又は単結晶シリコンを含む少なくとも１つの膜層から形成される膜と、膜を保持する境界と、を備え、膜は、上部キャッピング層及び下部キャッピング層によってキャッピングされ、上部キャッピング層及び下部キャッピング層の各々は、Ｒｕ、Ｚｒ、Ｍｏ、酸化シリコン、酸化ジルコニウム、酸化アルミニウム、窒化ホウ素、酸化ルテニウム、窒化ルテニウム、窒化ジルコニウム、酸化モリブデン、又は窒化モリブデン、又はケイ化モリブデンのうちの少なくとも１つを含み、境界は、内部領域及び内部領域周辺の境界領域を含む平面基板から形成され、境界は、平面基板の内部領域を選択的に除去することによって形成され、平面基板は、境界が酸化層及び非酸化層を含むような、酸化層及び非酸化層を備え、酸化層は、非酸化層と少なくとも１つの膜層との間にあり、境界はマスク層を備え、平面基板の境界領域は、マスク層と少なくとも１つの膜層との間にある。
[0011] 対応する参照符号が対応する部分を示す添付の概略図を参照しながら以下に本発明の実施形態について説明するが、これは単に例示としてのものに過ぎない。
[0012]本発明の一実施形態に従った、リソグラフィ装置を示す図である。 [0013]リソグラフィ装置を示すより詳細な図である。 [0014]図１及び図２の装置のソースコレクタモジュールを示すより詳細な図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0015]本発明の一実施形態に従った、ペリクルを製造するための方法の段階を概略的に示す図である。 [0016]本発明の一実施形態に従った、ペリクルを示す図である。 [0016]本発明の一実施形態に従った、ペリクルを示す図である。 [0017]本発明の一実施形態に従った、ペリクルを製造するための方法において使用されるＬＰＣＶＤチャンバを概略的に示す図である。
[0018] 本発明の特徴及び利点は、全体を通じて同じ参照番号が対応する要素を識別する図面と共に、以下に記載される詳細な説明からより明らかとなろう。図面において、同じ参照番号は一般に、同一な、機能的に同様な、及び／又は構造的に同様な、要素を示す。
[0019] 図１は、本発明の一実施形態に従った、ソースコレクタモジュールＳＯを含むリソグラフィ装置１００を概略的に示す。装置１００は、
−放射ビームＢ（例えば、ＥＵＶ放射）を条件付けるように構成された、照明システム（又はイルミネータ）ＩＬ、
−パターニングデバイス（例えば、マスク又はレチクル）ＭＡを支持するように構築され、パターニングデバイスを正確に位置決めするように構成された第１のポジショナＰＭに接続された、支持構造（例えば、マスクテーブル）ＭＴ、
−基板（例えば、レジストコートウェーハ）Ｗを保持するように構築され、基板を正確に位置決めするように構成された第２のポジショナＰＷに接続された、基板テーブル（例えば、ウェーハテーブル）ＷＴ、及び、
−パターニングデバイスＭＡによって放射ビームＢに付与されたパターンを、基板Ｗのターゲット部分Ｃ（例えば、１つ以上のダイを含む）上に投影するように構成された、投影システム（例えば、反射型投影システム）ＰＳ、
を備える。
[0020] 照明システムＩＬは、放射を誘導し、整形し、又は制御するための、屈折型、反射型、磁気型、電磁型、静電型、又はその他のタイプの光学コンポーネント、あるいはそれらの任意の組み合わせなどの様々なタイプの光学コンポーネントを含むことができる。
[0021] 支持構造ＭＴは、パターニングデバイスの配向、リソグラフィ装置の設計及び、例えばパターニングデバイスが真空環境で保持されているか否か等の条件に応じた方法でパターニングデバイスＭＡを保持する。支持構造ＭＴは、機械式、真空式、静電式又はその他のクランプ技術を用いて、パターニングデバイスＭＡを保持することができる。支持構造ＭＴは、例えば、必要に応じて固定又は可動式にできるフレーム又はテーブルであってもよい。支持構造ＭＴは、パターニングデバイスＭＡが例えば投影システムＰＳに対して確実に所望の位置に来るようにしてもよい。
[0022] 「パターニングデバイス」という用語は、基板Ｗのターゲット部分Ｃ内にパターンを生成するように、放射線ビームＢの断面にパターンを付与するために使用し得る任意のデバイスを指すものとして広義に解釈されるべきである。放射ビームＢに付与されるパターンは、集積回路のようなターゲット部分Ｃ内に生成されるデバイス内の特定の機能層に相当する。
[0023] パターニングデバイスＭＡは透過性又は反射性でよい。パターニングデバイスの例には、マスク、プログラマブルミラーアレイ、及びプログラマブルＬＣＤパネルがある。マスクはリソグラフィにおいて周知のものであり、これには、バイナリマスク、レベンソン型（ａｌｔｅｒｎａｔｉｎｇ）位相シフトマスク、ハーフトーン型（ａｔｔｅｎｕａｔｅｄ）位相シフトマスクのようなマスクタイプ、更には様々なハイブリッドマスクタイプも含まれる。プログラマブルミラーアレイの一例として、小型ミラーのマトリクス配列を使用し、ミラーは各々、入射する放射ビームを異なる方向に反射するよう個々に傾斜することができる。傾斜したミラーは、ミラーマトリクスによって反射する放射ビームにパターンを付与する。
[0024] 照明システムのような投影システムＰＳは、使用する露光放射、又は真空の使用などの他の要因に合わせて適宜、例えば屈折、反射、磁気、電磁気、静電気型等の光学コンポーネント、又はその任意の組み合わせなどの種々のタイプの光学コンポーネントを含んでいてもよい。その他のガスは放射を吸収しすぎるため、ＥＵＶ放射用には真空を使用することが望ましいことがある。したがって、真空環境は、真空壁及び真空ポンプを用いてビーム経路全体に提供してもよい。
[0025] 本明細書に示すように、リソグラフィ装置１００は、（例えば、反射マスクを使用する）反射タイプである。
[0026] リソグラフィ装置１００は、２つ（デュアルステージ）又はそれ以上の基板テーブルＷＴ（及び／又は、２つ以上の支持構造ＭＴ）を有するタイプとすることができる。こうした「マルチステージ」リソグラフィ装置において、追加の基板テーブルＷＴ（及び／又は追加の支持構造ＭＴ）は並行して使用可能であるか、又は、１つ以上の他の基板テーブルＷＴ（及び／又は１つ以上の他の支持構造ＭＴ）が露光に使用されている間に、１つ以上の基板テーブルＷＴ（及び／又は１つ以上の支持構造ＭＴ）上で予備工程を実施することができる。
[0027] 図１を参照すると、照明システムＩＬは、ソースコレクタモジュールＳＯから極端紫外線放射ビームを受信する。ＥＵＶ光を生成するための方法は、必ずしも限定はしないが、少なくとも１つの元素、例えば、キセノン、リチウム、又はスズを有する材料を、ＥＵＶ範囲内に１本以上の輝線を伴うプラズマ状態に変換することを含む。こうした１つの方法において、しばしばレーザ生成プラズマ（「ＬＰＰ」）と呼ばれる、必要なプラズマは、レーザビームを用いて、必要な線発光元素を有する材料の小滴、ストリーム、又はクラスタなどの燃料を照射することによって、生成することができる。ソースコレクタモジュールＳＯは、燃料を励起するレーザビームを提供するための、図１には図示されないレーザを含む、ＥＵＶ放射システムの一部とすることができる。結果として生じるプラズマは、ソースコレクタモジュール内に配設される放射コレクタを使用して収集される、出力放射、例えば、ＥＵＶ放射を発する。例えば、ＣＯ２レーザを使用して燃料励起のためにレーザビームが提供される場合、レーザ及びソースコレクタモジュールＳＯは別のエンティティとすることができる。
[0028] こうしたケースでは、レーザは、リソグラフィ装置１００の一部を形成するものとは見なされず、放射ビームＢは、例えば、好適な誘導ミラー及び／又はビームエキスパンダを備えるビーム送達システムの助けにより、レーザからソースコレクタモジュールＳＯに渡される。他のケースでは、例えばソースが、しばしばＤＰＰソースと呼ばれる放電生成プラズマＥＵＶジェネレータである場合、ソースはソースコレクタモジュールＳＯの不可欠部分とすることができる。
[0029] 照明システムＩＬは、放射ビームの角度強度分布を調整するためのアジャスタを備えることができる。一般に、照明システムＩＬの瞳面内の強度分布の、少なくとも外側及び／又は内側半径範囲（通常、それぞれσ−ｏｕｔｅｒ及びσ−ｉｎｎｅｒと呼ばれる）を調整することができる。加えて、照明システムＩＬは、ファセットフィールド及び瞳ミラーデバイスなどの様々な他のコンポーネントを備えることができる。照明システムＩＬは、その断面において所望の均一性及び強度分布を有するように放射ビームＢを条件付けるために使用することができる。
[0030] 放射ビームＢは、支持構造（例えば、マスクテーブル）ＭＴ上で保持されるパターニングデバイス（例えば、マスク）ＭＡ上に入射し、パターニングデバイスＭＡによってパターン付与される。パターニングデバイス（例えば、マスク）ＭＡから反射された後、放射ビームＢは投影システムＰＳを通過し、投影システムＰＳは放射ビームＢを基板Ｗのターゲット部分Ｃ上にフォーカスする。第２のポジショナＰＷ及び位置センサＰＳ２（例えば、干渉デバイス、リニアエンコーダ、又は静電容量センサ）の助けにより、例えば、異なるターゲット部分Ｃを放射ビームＢのパス内に位置決めするように、基板テーブルＷＴを正確に移動させることができる。同様に、第１のポジショナＰＭ及び別の位置決めセンサＰＳ１を使用して、放射ビームＢのパスに関してパターニングデバイス（例えば、マスク）ＭＡを正確に位置決めすることができる。パターニングデバイス（例えば、マスク）ＭＡ及び基板Ｗは、マスクアライメントマークＭ１、Ｍ２及び基板アライメントマークＰ１、Ｐ２を使用して位置合わせすることができる。
[0031] コントローラ５００は、リソグラフィ装置１００の動作全体を制御し、特に、以下で更に説明される動作プロセスを実行する。コントローラ５００は、中央処理ユニット、揮発性及び不揮発性記憶手段、キーボード及びスクリーンなどの１つ以上の入力及び出力デバイス、１つ以上のネットワーク接続、及び、リソグラフィ装置１００の様々な部分への１つ以上のインターフェースを備える、好適にブログラミングされた汎用コンピュータとして具現化可能である。制御コンピュータとリソグラフィ装置１００との間に、１対１の関係は必要でないことを理解されよう。本発明の一実施形態において、１台のコンピュータが複数のリソグラフィ装置１００を制御することができる。本発明の一実施形態において、複数のネットワーク化コンピュータを使用して１台のリソグラフィ装置１００を制御することができる。コントローラ５００は、リソグラフィ装置１００がその一部を形成するリソセル又はクラスタにおいて、１つ以上の関連付けられたプロセスデバイス及び基板ハンドリングデバイスを制御するように、構成することも可能である。コントローラ５００は、リソセル又はクラスタの監視制御システム及び／又は製造工場の制御システム全体の、下位となるように構成することも可能である。
[0022] 図２は、ソースコレクタモジュールＳＯ、照明システムＩＬ、及び投影システムＰＳを含む、リソグラフィ装置１００を、より詳細に示す。ソースコレクタモジュールＳＯは、ソースコレクタモジュールＳＯの閉鎖構造２２０内で真空環境が維持できるように、構築及び配置される。ＥＵＶ放射放出プラズマ２１０は、放電生成プラズマ源によって形成可能である。ＥＵＶ放射は、電磁スペクトルのＥＵＶ範囲内で放射を放出するために放射放出プラズマ２１０が作成される、ガス又は蒸気、例えばＸｅガス、Ｌｉ蒸気、又はＳｎ蒸気によって、生成可能である。放射放出プラズマ２１０は、例えば、少なくとも部分的にイオン化されたプラズマを生じさせる放電によって作成される。Ｘｅ、Ｌｉ、Ｓｎ蒸気、又は任意の他の好適なガス又は蒸気の分圧、例えば１０Ｐａが、放射の効率的な生成に必要であり得る。一実施形態において、ＥＵＶ放射を生成するために、励起スズ（Ｓｎ）のプラズマが提供される。
[0033] 放射放出プラズマ２１０によって放出される放射は、ソースチャンバ２１１内の開口内又は開口の後に位置決めされた、任意選択のガスバリア又は汚染物質トラップ２３０（いくつかのケースでは、汚染物質バリア又はフォイルトラップとも呼ばれる）を介して、ソースチャンバ２１１からコレクタチャンバ２１２へと渡される。汚染物質トラップ２３０は、チャネル構造を含むことができる。汚染物質トラップ２３０は、ガスバリア、又はガスバリア及びチャネル構造の組み合わせを含むこともできる。本明細書で更に示される汚染物質トラップ２３０は、当分野で既知のようなチャネル構造を少なくとも含む。
[0034] コレクタチャンバ２１２は、いわゆるかすめ入射コレクタとすることができる、放射コレクタＣＯを含むことができる。放射コレクタＣＯは、アップストリーム放射コレクタ面２５１及びダウンストリーム放射コレクタ面２５２を有する。放射コレクタＣＯを横断する放射は、格子スペクトルフィルタ２４０に反射して、仮想光源点ＩＦにフォーカスすることができる。仮想光源点ＩＦは、一般に中間フォーカスと呼ばれ、ソースコレクタモジュールＳＯは、仮想光源点ＩＦが閉鎖構造２２０内の開口２２１又はその近くに位置するように配置される。仮想光源点ＩＦは、放射放出プラズマ２１０のイメージである。
[0035] その後、放射は、パターニングデバイスＭＡでパターン付与されていないビーム２１の所望の角度分布を提供するように、並びに、パターニングデバイスＭＡで放射強度の所望の均一性を提供するように配置された、ファセットフィールドミラーデバイス２２及びファセット瞳ミラーデバイス２４を含み得る、照明システムＩＬを横断する。支持構造ＭＴによって保持されるパターニングデバイスＭＡで、パターン付与されていないビーム２１が反射する際に、パターン付与されたビーム２６が形成され、パターン付与されたビーム２６は、反射要素２８、３０を介し、基板テーブルＷＴによって保持される基板Ｗ上に投影システムＰＳによって結像される。
[0036] 一般に、照明システムＩＬ及び投影システムＰＳ内には、図示された要素よりも多くの要素が存在し得る。格子スペクトルフィルタ２４０は、任意選択で、リソグラフィ装置のタイプに応じて存在し得る。更に、図に示されたよりも多くのミラーが存在し得、例えば、図２に示されたよりも１〜６つ多い追加の反射要素が投影システムＰＳ内に存在し得る。
[0037] 図２に示されるように、放射コレクタＣＯは、放射コレクタＣＯの単なる例として、かすめ入射リフレクタ２５３、２５４、及び２５５を備えるネストされたコレクタとして示される。かすめ入射リフレクタ２５３、２５４、及び２５５は、光軸Ｏの周囲に軸対称に配設され、このタイプの放射コレクタＣＯは、好ましくは、しばしばＤＰＰ源と呼ばれる放電生成プラズマ源との組み合わせで使用される。
[0038] 代替として、ソースコレクタモジュールＳＯは、図３に示されるようなＬＰＰ放射システムの一部とすることができる。レーザＬＡは、キセノン（Ｘｅ）、スズ（Ｓｎ）、又はリチウム（Ｌｉ）などの燃料内にレーザエネルギーを投入し、数十ｅＶの電子温度の放射放出プラズマ２１０を作成するように配置される。これらのイオンの脱励起及び再結合中に生成されたエネルギー放射は、近法線入射放射コレクタＣＯによって収集され、閉鎖構造２２０内の開口２２１上にフォーカスされた、プラズマから放出される。
[0039] 図１に示されるように、一実施形態において、リソグラフィ装置１００は照明システムＩＬ及び投影システムＰＳを備える。照明システムＩＬは、放射ビームＢを放出するように構成される。投影システムＰＳは、介在スペースによって基板テーブルＷＴから分離される。投影システムＰＳは、放射ビームＢに付与されたパターンを基板Ｗ上に投影するように構成される。パターンは、放射ビームＢのＥＵＶ放射のためのものである。
[0040] 投影システムＰＳと基板テーブルＷＴとの間に介在するスペースは、少なくとも部分的に排除することが可能である。介在スペースは、採用された放射が基板テーブルＷＴに向かって誘導される元である固体表面によって、投影システムＰＳのロケーションで区切ることができる。
[0041] 一実施形態において、リソグラフィ装置１００は動的ガスロックを備える。動的ガスロックは、膜アセンブリ８０を備える。一実施形態において、動的ガスロックは、介在スペース内に位置する膜アセンブリ８０によってカバーされた空洞部分を備える。空洞部分は、放射のパス周囲に位置付けられる。一実施形態において、リソグラフィ装置１００は、ガス流を用いて空洞部分の内側をフラッシュするように構成されたガスブロワを備える。放射は、基板Ｗ上に衝突する前に膜アセンブリ８０を介して移動する。
[0042] 一実施形態において、リソグラフィ装置１００は膜アセンブリ８０を備える。上記で説明したように、一実施形態において、膜アセンブリ８０は動的ガスロックのためのものである。このケースでは、膜アセンブリ８０はＤＵＶ放射をフィルタリングするためのフィルタとして機能する。追加又は代替として、一実施形態において、膜アセンブリ８０は、ＥＵＶリソグラフィ向けのパターニングデバイスＭＡ用のペリクルである。本発明の膜アセンブリ８０は、動的ガスロックのため、ペリクルのため、又は別の目的で使用可能である。一実施形態において、膜アセンブリ８０は、入射ＥＵＶ放射の少なくとも８０％を透過させるように構成された、少なくとも１つの膜層５０から形成される膜を備える。ＥＵＶ透過を最大にすること、及び、衝突性能に与える影響を最小にすること保証するために、膜は境界でのみ支持されることが好ましい。膜の面積は、好ましくは５００から２５．０００ｍｍ２の範囲内、より好ましくは８００から２０．０００ｍｍ２、更により好ましくは１．０００から１８．５００ｍｍ２の範囲内である。
[0043] 一実施形態において、ペリクルは、浮遊粒子及び他の形の汚染物質からパターニングデバイスＭＡを保護するために、パターニングデバイスＭＡを密封するように構成される。パターニングデバイスＭＡの表面上の汚染物質は、基板Ｗ上に製造欠陥を生じさせる可能性がある。例えば、一実施形態において、ペリクルは、粒子がリソグラフィ装置１００内のパターニングデバイスＭＡのステッピングフィールド内に移動する確率を減少させるように、すなわち、粒子がパターニングデバイスＭＡの衝突表面上に着地するのを防止するために、構成される。
[0044] パターニングデバイスＭＡが保護されないままである場合、汚染物質によってパターニングデバイスＭＡをクリーニング又は廃棄することが必要となる可能性がある。パターニングデバイスＭＡのクリーニングは貴重な製造時間を中断させ、パターニングデバイスＭＡの廃棄はコストがかかる。パターニングデバイスＭＡの交換も、貴重な製造時間を中断させる。
[0045] 図４から図３７は、本発明の一実施形態に従った、膜アセンブリ８０を製造するための方法の段階を概略的に示す。一実施形態において、膜アセンブリ８０を製造するための方法は、スタック４０を提供することを含む。図４に示されるように、スタック４０は平面基板４１を備える。スタックは、平面４１上に堆積された材料のいくつかの他の層も含み、層は、マスクアセンブリ８０の製造プロセスにおける、あるいは、化学物質／環境への耐性、及び／又は（熱）機械的強度の向上、及び／又は（例えば、ペリクル反射の低減による）結像影響の低減などの、膜アセンブリ８０の特徴を強化するための、様々な保護機能を有する。
[0046] 一実施形態において、平面基板４１はシリコンから形成される。平面基板４１は、例えば正方形、円形、又は矩形などの形状を有する。平面基板４１の形状は特に限定されない。平面基板４１のサイズは特に限定されない。例えば、一実施形態において、平面基板４１は約１００ｍｍから約５００ｍｍの範囲内、例えば約２００ｍｍの直径を有する。平面基板４１の厚みは特に限定されない。例えば、一実施形態において、平面基板４１は少なくとも３００μｍ、任意選択で少なくとも４００μｍの厚みを有する。一実施形態において、平面基板４１は多くとも１，０００μｍ、任意選択で多くとも８００μｍの厚みを有する。一実施形態において、平面基板４１は約７２５μｍの厚みを有する。
[0047] シリコンは、ダイヤモンド立方結晶構造で結晶化可能である。一実施形態において、平面基板４１はシリコンの立方結晶を備える。一実施形態において、平面基板４１は＜１００＞結晶学的方向を有する。
[0048] 一実施形態において、膜アセンブリ８０を製造するための方法は、平面基板４１をエッチングするステップを含む。本発明の一実施形態は、平面基板４１をエッチングするステップを実行するために必要な時間の削減を達成することが見込まれる。本明細書では更に境界領域７２と呼ばれる平面基板４１の一部は、例えば図３７及び図３８に示されるように、（平面基板の内部領域を除去した後に）膜アセンブリ８０の境界７５の一部を形成する。境界７５は膜アセンブリ８０の膜を保持する。本発明の一実施形態は、膜アセンブリ８０の境界７５の機械的強度の増加を達成することが見込まれる。境界７５は、少なくとも部分的に平面基板４１によって形成される。境界７５は、膜アセンブリキャリアと呼ばれることがある。
[0049] 一実施形態において、平面基板４１は研磨される。スタック４０は上面及び下面を有する。上面は、図４から図４１においてスタック４０の頂部に示される。下面は、図４から図４１においてスタック４０の底部に示される。一実施形態において、平面基板４１は上面及び下面の両方が研磨される。しかしながら、必ずしもこれが当てはまるとは限らない。一実施形態において、平面基板４１は上面及び下面のうちの一方のみが研磨される。
[0050] 図５に示されるように、一実施形態において、平面基板４１は酸化層４２を備える。酸化層４２は平面基板４１の一部である。平面基板４１の残りの部分は、平面基板４１の非酸化層を形成する。酸化層４２は犠牲層である。酸化層４２は、平面基板４１の非酸化層がエッチングされる時にエッチバリアを形成する。図３３に示されるように、例えば平面基板４１は下面からエッチングされる。酸化層４２はエッチング剤への耐性がある。
[0051] 一実施形態において、酸化層４２は１００ｎｍを超える、任意選択で２００ｎｍを超える、及び任意選択で３００ｎｍを超える厚みを有する。例えば一実施形態において、酸化層４２は約３５０ｎｍ又は約４００ｎｍの厚みを有する。一実施形態において、酸化層は５μｍ未満、及び好ましくは１μｍ未満の厚みを有する。本発明の一実施形態は、平面基板４１をエッチングするステップに対するロバスト性の向上を達成することが見込まれる。
[0052] 一実施形態において、酸化層４２は、平面基板４１の外側表面上に酸化物の薄い層として形成される。一実施形態において、酸化層４２は、例えば熱湿式酸化物として、熱酸化プロセスによって形成される。一実施形態において、酸化層４２及び平面基板４１のエッチングに使用されるエッチング剤は、エッチング剤における酸化層４２のエッチング速度が約５ｎｍ／分未満、例えば約３ｎｍ／分であるように構成される。一実施形態において、酸化層４２は非晶質二酸化シリコンを含む。
[0053] 図９から図３７に示されるように、スタック４０は少なくとも１つの膜層４５、５０を備える。図３８及び図３９に示されるように、膜アセンブリ８０は、少なくとも１つの膜層５０から形成される膜を備える。一実施形態において、少なくとも１つの膜層５０は多結晶シリコンを含む。一実施形態において、多結晶シリコンは、少なくとも１つの膜層４５内で非晶質シリコンを結晶化することによって形成される。例えば図８に示されるように、一実施形態において、膜層４５は非晶質シリコン層としてスタック４０に追加される。非晶質シリコン層は、温度が上昇すると多結晶シリコン層内に結晶化する。例えば、図１６から図１７への遷移で示されるように、図１６で非晶質シリコン層として示される膜層４５は、図１７では多結晶シリコン層として示される膜層５０に変わる。
[0054] 一実施形態において、多結晶シリコン層は、その成長中にインシチュドープされる。ｐ型又はｎ型ドープを追加することによって、シリコンの伝導率が増加し、ＥＵＶ源の電力を取り扱う際にプラスの効果を有する。
[0055] 図６に示されるように、一実施形態において、スタック４０は下部犠牲層４３を備える。下部犠牲層４３は、平面基板４１と少なくとも１つの膜層４５、５０との間に配設される。平面基板４１は酸化層４２を備え、下部犠牲層４３は酸化層４２と少なくとも１つの膜層４５、５０との間に配設される。
[0056] 一実施形態において、平面基板４１は内部領域７１及び境界領域７２を備える。境界領域７２は内部領域７１の周囲にある。内部領域７１及び境界領域７２は、平面基板４１の平面内にある。一実施形態において、境界領域７２は、平面基板４１の平面内で内部領域７１を取り囲む。
[0057] 一実施形態において、膜アセンブリ８０を製造するための方法は、平面基板４１の内部領域７１を選択的に除去することを含む。一実施形態において、平面基板４１の非酸化層は、水酸化カリウム（ＫＯＨ）などの湿式エッチング剤を使用して選択的に除去される。代替として、平面基板４１の非酸化層は、乾式エッチングプロセスによって、又は平面基板４１の非酸化層を除去するための任意の既知の様式によって、選択的に除去される。平面基板４１の酸化層４２は、平面基板４１の非酸化層の内部領域７１を選択的に除去するために使用されるエッチング剤への耐性がある。
[0058] 図３５に示されるように、膜の底部に存在する平面基板４１の酸化層４２などの任意の層が、選択的に除去される。任意の好適な方法を使用して、膜の底部を解放するように選択的除去を実行することができる。
[0059] 下部犠牲層４３は、膜の底部に存在する平面基板４１の酸化層４２などの任意の層の選択的除去中に、少なくとも１つの膜層４５、５０を保護する。
[0060] 下部犠牲層４３の厚みは特に限定されない。一実施形態において、下部犠牲層４３の厚みは少なくとも約５ｎｍ、任意選択で少なくとも約１０ｎｍである。一実施形態において、下部犠牲層４３の厚みは多くとも約１００ｎｍ、任意選択で多くとも約５０ｎｍである。一実施形態において、下部犠牲層４３の厚みは約２０ｎｍである。
[0061] 一実施形態において、下部犠牲層４３は、図６に示されるように、スタック４０の上部表面及び下部表面の両方に提供される。下部犠牲層４３は、例えば図１２に示されるように、後のプロセスステップにおいてスタック４０の下部表面から除去することができる。しかしながら、必ずしもこれが当てはまるとは限らない。一代替実施形態において、下部犠牲層４３は、スタック４０の上部表面のみ、又はスタック４０の下部のみに印加される。スタック４０の上部表面の下部犠牲層４３は、平面基板４１と、膜アセンブリ８０の膜を形成する膜層４５、５０と、の間に位置決めされる。
[0062] 一実施形態において、下部犠牲層４３は、非晶質シリコンなどの材料から形成される。しかしながら、必ずしもこれが当てはまるとは限らない。
[0063] 下部犠牲層４３をスタック４０上に堆積させる方法は、特に限定されない。一実施形態において、下部犠牲層４３は化学気相蒸着によって印加される。例えば一実施形態において、下部犠牲層４３は、３００から７００℃の範囲内の温度で低圧化学気相蒸着によってスタック４０に印加される。しかしながら、必ずしもこれが当てはまるとは限らない。例えば一代替実施形態において、下部犠牲層４３は、例えばスパッタリング法又は薄膜法によってスタック４０に印加される。
[0064] 図７に示されるように、一実施形態において、スタック４０は下部キャッピング層４４を備える。下部キャッピング層４４は、平面基板４１と膜層４５、５０との間に配設される。スタック４０が下部犠牲層４３を備える場合、下部キャッピング層４４は下部犠牲層４３と膜層４５、５０との間に配設される。図３８及び図３９に示されるように、一実施形態において、下部キャッピング層４４は、本発明の一実施形態に従った方法によって生成される膜アセンブリ８０の膜の一部を形成する。
[0065] 下部キャッピング層４４は、製造方法によって生成される膜アセンブリ８０の膜の膜層５０を含むように構成される。これは特に、例えば図９に示されるように、下部キャッピング層４４に加えて上部キャッピング層４６が提供される場合に当てはまる。下部キャッピング層４４及び上部キャッピング層４６は、膜アセンブリ８０の膜が破損した時にデブリの分布を減少させるように構成される。
[0066] 一実施形態において、下部キャッピング層４４及び上部キャッピング層４６の各々が３ｎｍ未満の厚みを有する。一実施形態において、下部キャッピング層４４、膜層４５、及び上部キャッピング層４６を組み合わせた厚みは、およそ５０ｎｍである。
[0067] リソグラフィ装置１００の使用中、膜アセンブリ８０が破損する可能性がある。膜アセンブリ８０が破損した場合、膜は多くの粒子に分裂する可能性がある。特に、膜層５０が脆い性質を有する材料から形成されている場合、膜アセンブリ８０が破損した時に膜層５０は多くの粒子に破砕される可能性がある。破損した膜アセンブリ８０からのデブリは、リソグラフィ装置１００の他の部分を汚染する可能性がある。例えば、破損した膜アセンブリ８０からのデブリは、リソグラフィ装置１００の光学コンポーネントを汚染する可能性がある。破損した膜アセンブリ８０のデブリからの汚染は、リソグラフィ装置１００の光学構成要素によって実施される光学機能の品質を低下させる可能性がある。
[0068] 例えば、一実施形態において、膜層５０は多結晶シリコンから形成される。多結晶シリコンは脆い性質を有する。したがって、多結晶シリコンから形成された膜層５０を備える膜を備える膜アセンブリ８０は、膜アセンブリ８０が破損した時に多くの粒子に破砕される可能性がある。本発明の一実施形態は、膜アセンブリ８０の機械的特性の向上を達成することが見込まれる。
[0069] 図７に示されるように、一実施形態において、下部キャッピング層４４はスタック４０の上部表面及び下部表面に印加される。下部キャッピング層４４は、図１２に示されるように後のプロセスステップにおいて除去することができる。しかしながら、必ずしもこれが当てはまるとは限らない。例えば代替の一実施形態において、下部キャッピング層４４はスタック４０の上部表面のみに印加される。スタック４０の上部表面での下部キャッピング層４４は、平面基板４１と膜層４５、５０との間に配設される。
[0070] 一実施形態において、下部キャッピング層４４用の材料は、低応力窒化物（すなわち、３００ＭＰａ又はそれより小さい引張応力などの膜応力を伴う窒化物）である。例えば一実施形態において、下部キャッピング層４４用の材料は非晶質窒化シリコンである。しかしながら、他の低応力窒化物が好適であり得る。一実施形態において、下部キャッピング層４４は、膜アセンブリ８０が破損した時に、下部キャッピング層４４が膜層５０を含めるというその機能を実行できるように十分な厚みである。一実施形態において、下部キャッピング層４４の厚みは少なくとも約１ｎｍ、任意選択で少なくとも約２ｎｍである。一実施形態において、下部キャッピング層４４を含む膜アセンブリ８０の膜が、特にＥＵＶ放射の透過に関して十分良好な光学特性を有するように、下部キャッピング層４４は十分に薄い。一実施形態において、下部キャッピング層４４の厚みは多くとも約１０ｎｍ、任意選択で多くとも約５ｎｍである。一実施形態において、下部キャッピング層４４の厚みは約２．５ｎｍである。
[0071] 下部キャッピング層４４をスタック４０に印加する方法は、特に限定されない。一実施形態において、下部キャッピング層４４は、化学気相蒸着（ＣＶＤ）、例えば、約８５０℃の温度での低圧化学気相蒸着（ＬＰＣＶＤ）によって、スタックに印加される。しかしながら、代替の一実施形態において、下部キャッピング層４４は、例えばスパッタリング法、又は薄膜法によって、スタック４０に印加される。このコンテキストでは、低応力とは下部キャッピング層４４が低引張応力を有することを意味する。
[0072] 必ずしも下部キャッピング層４４が提供されるとは限らない。一実施形態において、スタック４０はいずれの下部キャッピング層４４も備えていない。一実施形態において、製造方法によって生成された膜アセンブリ８０はいずれの下部キャッピング層４４も備えていない。
[0073] 図８は、膜層４５がスタック４０に印加されるステップを示す。図８に示されるように、一実施形態において、膜層４５はスタック４０の上部表面及び下部表面の両方に印加される。膜層４５は、例えば図１２に示されるように、後のプロセスステップにおいてスタック４０の下面から除去することができる。しかしながら、必ずしもこれが当てはまるとは限らない。代替の一実施形態において、膜層４５はスタック４０の上面にのみ印加される。スタック４０の上面の膜層４５は、図３８及び図３９に示されるように、製造方法によって生成される膜アセンブリ８０の膜内の膜層５０になる。
[0074] 一実施形態において、膜層４５は化学気相蒸着法によってスタック４０に印加される。例えば一実施形態において、膜層４５は、約５６０℃の温度での低圧化学気相蒸着によって印加される。しかしながら、スパッタリング法及び薄膜法などの他の方法が使用可能である。低圧化学気相蒸着法を実行するために好適な例示装置を、図４０を参照しながら以下で更に説明する。
[0075] 一実施形態において、ＥＵＶ放射に関するその透過性が十分高い、例えば５０％を超えるように、膜層４５は十分に薄い。一実施形態において、膜層４５の厚みは多くとも約２００ｎｍ、任意選択で多くとも約１５０ｎｍである。１５０ｎｍ厚みの純Ｓｉ膜は、入射ＥＵＶ放射の約７７％を透過することになる。一実施形態において、膜層４５の厚みは多くとも約１００ｎｍである。１００ｎｍ厚みの純Ｓｉ膜は、入射ＥＵＶ放射の約８４％を透過することになる。
[0076] 一実施形態において、膜アセンブリ８０がリソグラフィ装置１００のパターニングデバイスＭＡに固定された時、及びリソグラフィ装置１００の使用中、膜層４５は機械的に安定するように十分に厚い。一実施形態において、膜層４５の厚みは少なくとも約１０ｎｍ、任意選択で少なくとも約２０ｎｍ、及び任意選択で少なくとも約３５ｎｍである。一実施形態において、膜層４５の厚みは約５５ｎｍである。
[0077] 図９に示されるように、一実施形態において、スタック４０は上部キャッピング層４６を備える。上部キャッピング層４６の特徴は、図７を参照しながら上記で説明した下部キャッピング層４４の特徴と同じ様に選択及び変動可能である。したがって、上部キャッピング層４６の特徴はここではこれ以上詳細に説明しない。
[0078] 上部キャッピング層４６は、膜層４５、５０が平面基板４１と上部キャッピング層４６との間に配設されるように、配設される。上部キャッピング層４６は必ずしも提供されるとは限らない。一実施形態において、スタック４０はいずれの上部キャッピング層４６も備えていない。一実施形態において、製造方法によって生成される膜アセンブリ８０は、膜アセンブリ８０の膜内にいずれの上部キャッピング層４６も備えていない。
[0079] 図１０に示されるように、一実施形態において、スタック４０は上部犠牲層４７を備える。上部犠牲層４７は、膜層４５、５０が平面基板４１と上部犠牲層４７との間に配設されるように配設される。
[0080] 上部犠牲層４７に関する他の特徴は、下部犠牲層４３の特徴が選択及び変動可能であるのと同様に、選択及び変動可能である。下部犠牲層４３の特徴は図６を参照しながら上記で説明した。したがって、上部犠牲層４７の更なる特徴はここではこれ以上詳細に考察しない。
[0081] 一実施形態において、スタック４０は保護層（図示せず）を備える。保護層は、膜層４５が平面基板４１と保護層との間に配設されるように、スタック４０に印加される。スタック４０に上部犠牲層４７が提供される時、上部犠牲層４７は膜層４５と保護層との間に配設される。
[0082] 図１１に示されるように、一実施形態において、膜アセンブリ８０を製造するための方法は、前面ラッカー層５１をスタック４０の上面に印加することを含む。前面ラッカー層５１は、スタック４０の上面の層を、スタック４０の下面で実行される後続のエッチングプロセスから保護するように構成される。
[0083] 一実施形態において、前面ラッカー層５１は約２μｍ以下の厚みを有する。一実施形態において、前面ラッカー層は、スピンコーティング法を使用して印加される。
[0084] 図１２に示されるように、一実施形態において、膜アセンブリ８０を製造するための方法は、膜層４５をスタック４０の下面から除去することを含む。一実施形態において、膜層４５をスタック４０の下面から除去するステップは、下部犠牲層４３、下部キャッピング層４４、上部キャッピング層４６、及び／又は上部犠牲層４７を、スタック４０の下面から除去することを更に含む。もちろん、これらの層の１つ以上が全く提供されていないか、又はスタック４０の下面に提供されていない場合、スタック４０の下面から層を除去するステップは必要ない。
[0085] 一実施形態において、膜層４５をスタック４０の下面から除去するステップは、乾式エッチングプロセスによって実行される。一実施形態において、乾式エッチングプロセスは、膜層４５をイオンの照射に曝露し、曝露された表面から膜層４５の一部を取り除くことを含む。一実施形態において、イオンは、フッ化炭素、例えばテトラフルオロメタン（ＣＦ４）などのプラズマからのものである。図１２に示されるように、スタック４０の下面で平面基板４１の酸化層４２に達した時、乾式エッチングプロセスは停止する。スタック４０の下面に酸化層４２が存在しない場合、スタック４０の下面で平面基板４１に達した時、乾式エッチングプロセスは停止する。
[0086] 図１３に示されるように、一実施形態において、膜アセンブリ８０を製造するための方法は、前面ラッカー層５１を除去することを含む。一実施形態において、前面ラッカー層５１はエッチングプロセスによって除去される。前面ラッカー層５１は、スタック４０の下面から窒化物層及びシリコン層を除去するプロセス中の処理に起因して損傷している可能性がある。したがって、前面ラッカー層５１は、前面ラッカー層５１を最初に除去することで交換可能である。
[0087] 図１４に示されるように、一実施形態において、膜アセンブリ８０を製造するための方法は、交換前面ラッカー層５２をスタック４０の上面に印加することを含む。交換前面ラッカー層５２は、スタック４０の下面に適用されるエッチングプロセスから、スタックの上面を保護するように構成される。一実施形態において、交換前面ラッカー層５２の厚みは約２μｍ以下である。一実施形態において、交換前面ラッカー層５２は、スピンコーティング法によって印加される。
[0088] しかしながら、交換前面ラッカー層５２が提供されることは必須ではない。例えば、前面ラッカー層５１が処理に起因して特に損傷を受けていない場合、前面ラッカー層５１を交換前面ラッカー層５２に置き換えることは必要ない可能性がある。代替として、スタック４０の下面に酸化層４２が存在しない場合、前面ラッカー層５１が除去された後に、交換前面ラッカー層５２を提供することは必要ない可能性がある。
[0089] 図１５に示されるように、一実施形態において、膜アセンブリ８０を製造するための方法は、スタック４０の下面から酸化層４２を除去することを含む。一実施形態において、酸化層４２は、湿式エッチングプロセスを使用して除去される。例えば、一実施形態において、エッチング剤は緩衝酸化物エッチングなどの湿式エッチング剤とすることができる。平面基板４１の非酸化層がスタック４０の下面で曝露された時、エッチングプロセスは停止する。
[0090] 図１６に示されるように、一実施形態において、膜アセンブリ８０を製造するための方法は、交換前面ラッカー層５２を除去することを含む。一実施形態において、交換前面ラッカー層５２はエッチングプロセスによって除去される。
[0091] 一実施形態において、膜アセンブリ８０を製造するための方法は、平面基板４１の内部領域７１を選択的に除去することを含む。結果として、膜アセンブリ８０は、膜層５０からの膜及び膜を保持する境界７５を備える。境界７５は平面基板４１の境界領域７２から形成される。
[0092] 境界７５は、膜アセンブリ８０の膜の機械的安定性を向上させる。本発明の一実施形態は、膜アセンブリ８０の機械的安定性の向上を達成することが見込まれる。これによって、膜アセンブリ８０が損傷することなく膜アセンブリ８０のパッケージング及び移送が容易になる。これによって、膜アセンブリ８０が損傷することなく、フレームによって膜アセンブリ８０をパターニングデバイスＭＡに取り付けることも容易になる。
[0093] 一実施形態において、膜アセンブリ８０の境界７５は、膜アセンブリ８０をパターニングデバイスＭＡに接続するフレームに接続されるように構成される。フレームは、膜アセンブリ８０の膜に直接取り付ける必要はない。フレームは、膜アセンブリ８０の境界７５に取り付けることが可能である。これによって、膜アセンブリ８０をパターニングデバイスＭＡに固定するプロセス中に、膜アセンブリ８０の膜が損傷する可能性が低減される。
[0094] 図１７に示されるように、一実施形態において、平面基板４１の内部領域７１を選択的に除去するステップは、マスク材料４９をスタック４０の上部表面及びスタック４０の下部表面に堆積させることを含む。一実施形態において、平面基板４１の内部領域７１を選択的に除去するステップは、平面基板４１の境界領域７２に対応するスタック４０の下部表面に堆積されたマスク材料４９からマスク層が形成されるように、マスク材料４９を選択的に除去するステップを含む。一実施形態において、平面基板４１の内部領域７１を選択的に除去するステップは、平面基板４１の内部領域７１を異方的にエッチングすることを含む。
[0095] 図１７は、スタック４０の上部表面及び下部表面に堆積されるマスク材料４９を概略的に示す。マスク材料４９は、膜層５０が平面基板４１とマスク材料４９との間に配設されるように、堆積される。
[0096] マスク材料４９は、マスク（すなわち、マスク層）、例えば、スタック４０の下面からの平面基板４１をエッチングするプロセスのためのエッチバリアとして使用される。図１７に示されるように、マスクは、初期にスタック４０の上部表面及び下部表面の両方をマスク材料４９でカバーすることによって、提供される。
[0097] 一実施形態において、マスク材料４９は非晶質窒化シリコン（例えば、ａ−Ｓｉ３Ｎ４又はＳｉＮ）を含む。マスク材料４９は、平面基板４１の内部領域７１を選択的に除去するために使用される手段への耐性がある。例えば、一実施形態において、平面基板４１の内部領域７１を選択的に除去するために、ＫＯＨなどの湿式エッチング剤が使用される。したがって、一実施形態において、マスク材料４９はＫＯＨへの化学的耐性がある。
[0098] 一実施形態において、マスク材料４９は、平面基板４１の内部領域７１を選択的に除去するために使用されるエッチング剤に対してロバストなエッチバリアを提供するように十分厚い。一実施形態において、マスク材料４９の厚みは少なくとも約５０ｎｍ、任意選択で少なくとも約１００ｎｍである。一実施形態において、マスク材料４９は、製造方法によって生成される膜アセンブリ８０に著しいバルクを追加しないように十分薄い。特に、マスク材料４９は、製造方法によって生成される膜アセンブリ８０の下面で境界７５の一部のままとすることができる。一実施形態において、マスク材料４９の厚みは多くとも約５００ｎｍ、任意選択で多くとも約２００ｎｍである。一実施形態において、マスク材料４９の厚みは約１２０ｎｍである。
[0099] 一実施形態において、マスク材料４９は化学気相蒸着によって堆積される。例えば一実施形態において、マスク材料４９は約８５０℃の温度で、低圧化学気相蒸着によって印加される。
[00100] 高温を印加することにより、膜層４５の性質は変化する可能性がある。例えば、膜層４５が初期に非晶質シリコンとして印加された時、膜層４５は多結晶シリコンから形成される膜層５０に変換され得る。温度が非晶質シリコンを多結晶シリコンに結晶化させる。
[00101] 多結晶シリコンは、ＥＵＶ放射に対して高い透過性を有する。多結晶シリコンは良好な機械的強度を有する。多結晶シリコンから形成される膜を有する膜アセンブリ８０を製造することは、多格子材料更には単結晶シリコンなどの別の材料から形成される膜を作製することよりも容易である（単結晶シリコンは、結晶構造においてピンホールなどの欠陥を有する可能性があるためである）。多結晶シリコンは、実質的にＥＵＶ放射をフィルタリングする。
[00102] しかしながら、膜アセンブリ８０の膜が多結晶シリコンから形成されることは必須ではない。例えば、代替の一実施形態において、膜アセンブリ８０の膜は多格子膜から形成される。
[00103] 更なる代替の一実施形態において、膜アセンブリ８０の膜は単結晶シリコンから形成される。こうした実施形態において、単結晶シリコン膜はシリコンオンインシュレータ（ＳＯＩ）技法によって形成可能である。この製品の出発材料は、いわゆるＳＯＩ基板である。ＳＯＩ基板は、埋め込まれた絶縁ＳｉＯ２層の頂部に薄い単結晶シリコン層を伴う、シリコンキャリア基板を備える基板である。一実施形態において、単結晶シリコン層の厚みは、約５ｎｍから約５μｍの間の範囲とすることができる。一実施形態において、シリコン膜層は、製造方法においてＳＯＩ基板が使用される前にＳＯＩ上に存在する。
[00104] 図１８に示されるように、膜の上面でマスク材料４９の一部を除去することができる。マスク材料４９は、エッチングプロセス又は任意の既知の除去方法によって除去され得る。代替として、一実施形態において、マスク材料４９は膜の下面にのみ提供され、この場合、膜の上面からいずれかのマスク材料４９を除去する必要はない。
[00105] 図１８に示されるように、一実施形態において、スタック４０の上部表面からマスク材料４９を除去するステップは、スタック４０の上部表面及び側部表面からマスク材料４９のほぼすべてを除去することを含む。しかしながら、必ずしもこれが当てはまるとは限らない。図１９に示されるように、代替の一実施形態において、マスク材料４９は、スタック５０の上部表面の周辺領域内及び／又はスタック４０の縁部表面に残る。
[00106] スタック４０の上部表面の周辺領域及びスタック４０の縁部表面のマスク材料４９は、製造方法によって生成される膜アセンブリ８０の境界７５の一部を形成することができる。スタック４０の上部表面の周辺領域及び縁部表面のマスク材料４９は、下部層も膜アセンブリ８０の境界７５の一部を形成可能なように、下部層を保護することも可能である。本発明の一実施形態は、膜アセンブリ８０の機械的安定性における向上につながる、境界７５の機械的強度における向上を達成することが見込まれる。
[00107] 図２０に示されるように、一実施形態において、スタック４０の下部表面からマスク材料４９を選択的に除去するステップは、前面マスクラッカー層５３をスタック４０の上面に印加することを含む。一実施形態において、前面マスクラッカー層５３は約３μｍ以下の厚みを有する。一実施形態において、前面マスクラッカー層５３はスプレーコーティング法によって印加される。前面マスクラッカー層５３は、スタック４０の後部表面からマスク材料４９を選択的に除去するために使用されるエッチングプロセスから、スタック４０の前面を保護するように構成される。
[00108] 図２１に示されるように、一実施形態において、スタック４０の後部表面からマスク材料４９を選択的に除去するステップは、後面マスクラッカー層５４をスタック４０の後部表面に印加することを含む。一実施形態において、後面マスクラッカー層５４は約３μｍ以下の厚みを有する。一実施形態において、後面マスクラッカー層５４はスプレーコーティング法によって印加される。
[00109] 後面マスクラッカー層５４は、スタック４０の後部表面からマスク材料４９を選択的に除去するために使用されるエッチングプロセスから、（例えば、平面基板４１の境界領域７２に対応する）選択的領域を保護するように構成される。
[00110] 図２２に示されるように、一実施形態において、スタックの後部表面からマスク材料４９を選択的に除去するステップは、後面マスクラッカー層５４の（例えば、平面基板４１の内部領域７１に対応する）選択された領域を露光することを含む。この露光プロセスは、膜アセンブリエリアを画定するように構成される。一実施形態において、単一の基板に対して複数の膜アセンブリエリアを画定することができる。複数の膜アセンブリ８０を形成するために、単一の基板を使用することが可能である。
[00111] 図２２に示されるように、一実施形態において、後面マスクラッカー層５４上に放射される光にパターン付与するように、露光マスク６０が提供される。露光マスク６０はマスク開口６１を備える。マスク開口６１は、平面基板４１の内部領域７１に対応することになる領域又はエリアを画定する。平面基板４１の内部領域７１は、ＥＵＶ放射が透過する際に介することが可能な境界７５のない膜を有する膜アセンブリ８０内の領域に対応する。
[00112] 図２２に示されるように、放射源６２が提供される。放射源６２は、露光マスク６０のマスク開口６１を介して後面マスクラッカー層５４を照射する。図２２に示されるように、後面マスクラッカー層５４の露光領域５５が形成される。
[00113] 図２３に示されるように、一実施形態において、スタック４０の後部表面からマスク材料４９を選択的に除去するステップは、後面マスクラッカー層５４の露光領域５５を除去することを含む。一実施形態において、露光領域５５は溶解される。スタック４０の後部表面からマスク材料４９を選択的に除去するプロセスにおいて、ポジティブマスク又はネガティブマスクのいずれかが使用できることに留意されたい。
[00114] 図２４に示されるように、一実施形態において、スタック４０の後部表面からマスク材料４９を選択的に除去するステップは、露光領域５５が除去された（例えば、溶解された）場所に対応する領域内のマスク材料４９をエッチングすることを含む。露光領域５５が除去される時、その代わりにエッチ開口５６が作成される。マスク材料４９は、エッチ開口５６に対応する領域内で除去される。エッチ開口５６は、スタック４０の後部表面からマスク材料４９が除去された領域内へと延在する。一実施形態において、エッチ開口５６に対応するスタック４０の後部表面の領域でマスク材料４９を選択的に除去するステップは、マスク材料４９を乾式エッチングすることを含む。
[00115] 前述のように、一実施形態において、スタック４０の下部表面はリソグラフィプロセス及び乾式エッチングプロセスを使用して構築される。代替として、一実施形態において、スタック４０の下部表面を構築するために代替の構築方法が使用される。
[00116] 図２５に示されるように、一実施形態において、膜アセンブリ８０を製造するための方法は、前面マスクラッカー層５３及び後面マスクラッカー層５４を除去することを含む。マスク材料４９を選択的に除去するステップが完了した後、前面マスクラッカー層５３及び後面マスクラッカー層５４はもはや必要ではない。前面マスクラッカー層５３及び後面マスクラッカー層５４は、それらが後続のプロセスステップに干渉しないように除去可能である。
[00117] 図１９を参照しながら上記で述べたように、一実施形態において、マスク材料４９はスタック４０の上部表面の周辺領域内及び／又はスタック４０の縁部表面に残る。図２６に示されるように、こうした実施形態において、マスク材料４９は、前面マスクラッカー層５３及び後面マスクラッカー層５４が除去された後、スタック４０の上部表面の周辺領域内及び縁部表面に残る。
[00118] 図２７に示されるように、一実施形態において、膜アセンブリ８０を製造するための方法は、上部犠牲層４７などの膜の上部の任意の層を除去することを含む。結果として、膜は上面で解放される。もちろん、犠牲層４７が提供されなかった場合、方法は上部犠牲層４７を除去するいかなるステップも含まない。
[00119] 図１９及び図２６に関して上記で述べたように、一実施形態において、マスク材料４９は、スタック４０の上部表面の周辺領域内及びスタック４０の縁部表面に残る。図２８に示されるように、こうした実施形態において、上部犠牲層４７は、上部犠牲層４７の除去プロセスが完了した後、スタック４０の上部表面の周辺領域内及び縁部表面に残る。したがって、上部犠牲層４７の除去ステップは、結果として上部犠牲層４７全体は除去しない可能性がある。
[00120] 図２９から図３２に示されるように、一実施形態において、膜アセンブリ８０を製造するための方法は、スタック４０に機械的保護材料６６を提供することを含む。機械的保護材料６６は、平面基板４１の内部領域７１を選択的に除去するステップ中、境界領域７２を機械的に保護するように構成される。平面基板４１の内部領域７１を選択的に除去するステップは、結果として、膜アセンブリ８０の製造中に膜アセンブリ８０に損傷を生じさせる可能性がある。製造方法のこの段階で、スタック４０は特に薄い。平面基板４１の内部領域７１が選択的に除去される時、スタック４０は、極端に薄い部分（内部領域７１が除去された場所）と薄い部分（平面基板４１の境界領域７２が除去されていない境界７５に対応する）との混合を備える。その結果として、スタック４０に機械的応力がかかる可能性がある。スタック４０は破損するか、又は望ましくない他の様式で損傷する可能性がある。
[00121] 機械的保護材料６６は、平面基板４１の内部領域７１を選択的に除去するステップ中、スタック４０、特に境界領域７２を機械的に保護する。本発明の一実施形態は、膜アセンブリ８０の製造中、膜アセンブリ８０が損傷するか又は破壊される可能性の減少を達成することが見込まれる。本発明の一実施形態は、膜アセンブリ８０の製造における収量の向上を達成することが見込まれる。
[00122] 図２９に示されるように、一実施形態において、機械的保護材料６６を提供するステップは、スタック４０の下部表面に保護材料マスク６５を印加することを含む。保護材料マスク６５は、スタック４０の下部表面全体を実質的にカバーする。保護材料マスク６５は、機械的保護材料６６が、スタック４０の下部表面と接触するのを防ぐように構成される。機械的保護材料６６がスタック４０の下部表面のエッチ開口５６を望ましくなく満たす可能性は減少する。一実施形態において、保護材料マスク６５はホイルの形を取る。ホイルは、例えば薄膜法によって印加可能である。
[00123] 図３０に示されるように、一実施形態において、機械的保護材料６６を提供するステップは、スタック４０と保護材料マスク６５の組み合わせを、機械的保護材料６６で囲むことを含む。これは繊細なステップである。機械的保護材料６６が印加される前にスタック４０の上部表面に粒子が存在する場合、機械的保護材料６６が除去される時、粒子が膜層５０又は上部キャッピング層４６上に望ましくないエッチングを生じさせる可能性がある。
[00124] 一実施形態において、機械的保護材料６６は、スタック４０に十分な機械的保護を提供するように十分厚い。一実施形態において、機械的保護材料は少なくとも約１μｍ、任意選択で少なくとも約２μｍの厚みを有する。一実施形態において、機械的保護材料６６は、機械的保護材料６６を印加するために必要な処理時間を十分に減少させるように十分薄い。一実施形態において、機械的保護材料は多くとも約１０μｍ、任意選択で多くとも約５μｍの厚みを有する。一実施形態において、機械的保護材料６６は約４μｍの厚みを有する。
[00125] 機械的保護材料６６は、平面基板４１の内部領域７１を選択的に除去するステップ中、境界領域７２を機械的に保護するように十分機械的にロバストである。機械的保護材料６６は、溶剤（例えば、室温では不溶性）、湿度、腐食、化学攻撃への耐性があるなどの、良好なバリア特性を有する、コーティング済み表面を保護するための絶縁保護コーティングとすることができる。一般に、機械的保護材料６６はピンホールのない均一な層厚みを提供することが望ましい。一実施形態において、平面基板４１の内部領域７１を選択的に除去するステップは、平面基板４１の内部領域７１を選択的に除去するように化学エッチング剤を使用することを含む。例えば、一実施形態において、化学エッチング剤は、一時的ウェットエッチ保護を提供するＫＯＨである。機械的保護材料は、化学エッチング剤への化学的耐性がある。例えば、一実施形態において、機械的保護材料６６はＫＯＨへの化学的耐性がある。これは、化学エッチング剤が使用される場合、機械的保護材料６６は全くエッチングされないか、又は、平面基板４１の内部領域７１に比べてかなり遅いエッチング速度でエッチングされることを意味する。
[00126] 一実施形態において、機械的保護材料６６は架橋ポリマーである。一実施形態において、機械的保護材料６６は有機ポリマーである。一実施形態において、機械的保護材料６６はＰａｒｙｌｅｎｅ又はＰｒｏＴＥＫ（登録商標）タイプの材料などの、ポリ（ｐ−キシリレン）ポリマーである。例えばＰａｒｙｌｅｎｅ Ｃは、すでにピンホールのない、約６００ｎｍと薄い層厚みとすることができる。
[00127] 一実施形態において、機械的保護材料６６は、実質的に内部にホールのない連続層として印加される。機械的保護材料６６は、エッチング剤に対して不浸透性の層を形成する。エッチング剤を使用する平面基板４１の一部を選択的に除去するプロセスステップ中、エッチング剤は、スタック４０に印加される機械的保護材料６６を介して拡散することはできない。
[00128] 図３１に示されるように、一実施形態において、機械的保護材料６６を提供するステップは、保護材料マスク６５を除去することを含む。保護材料マスク６５が除去される時、保護材料マスク６５に取り付けられた任意の機械的保護材料６６も除去される。結果として、図３１に示されるように、機械的保護材料６６はスタック４０の上部表面及び縁部表面に残る。
[00129] 図３２は、図３１に示された実施形態の代替実施形態を示す。図３２に示された実施形態において、マスク材料４９は、上部犠牲層４７と共にスタック４０の上部表面の周辺領域に残されている。
[00130] 図３３は、平面基板４１の内部領域７１を選択的に除去するステップを概略的に示す。ＫＯＨがエッチング剤として使用される時、約１２時間のエッチング時間が必要であり得る。平面基板４１の境界領域７２は、エッチングプロセス後に残る。代替として、一実施形態において、平面基板４１の内部領域７１は、乾式エッチングプロセス、又は平面基板４１の内部領域７１を除去するための任意の既知の様式によって、除去することができる。
[00131] 図３３は、エッチングプロセスを観念的に異方性であるものとして概略的に示す。しかしながら、図３４に示されるように、エッチングプロセスは完全に異方性ではない場合がある。図３４は、マスク材料４９がスタック４０の上部表面の周辺領域に残っている代替実施形態を示す。
[00132] 酸化層４２は、平面基板４１の内部領域７１を選択的に除去するために使用されるエッチング剤への耐性がある。酸化層４２が提供される場合、酸化層４２がスタック４０の下面で曝露された時、エッチングプロセスは停止する。
[00133] 図３５に示されるように、膜の下部に存在する酸化層４２などの任意の層は、任意の好適な方法で除去される。結果として、膜の下部は解放される。
[00134] 図３６は、スタック４０の上部表面の周辺領域内にマスク材料４９が残っている、代替実施形態を示す。
[00135] 図３７に示されるように、一実施形態において、膜アセンブリを製造するための方法は、機械的保護材料６６を除去することを含む。機械的保護材料６６は、平面基板４１の内部領域７１を選択的に除去した後に除去される。機械的保護材料６６は、平面基板４１の内部領域７１を選択的に除去するステップの前に、スタック４０に提供される。機械的保護材料６６は、平面基板４１のＫＯＨエッチングの前に印加される。
[00136] 一実施形態において、機械的保護材料６６は、バレルエッチングプロセスを実行することによって除去される。一実施形態において、機械的保護材料６６を除去するためのエッチングプロセスを実行するために、酸素プラズマが使用される。
[00137] 図３８に示されるように、製造方法によって生成される膜アセンブリ８０は、膜層５０（並びに、下部キャッピング層４４及び上部キャッピング層４６）を含む膜及び境界７５を備える。境界７５は、平面基板４１の境界領域７２から形成される。一実施形態において、境界７５はスタック４０の他の層の一部を備える。特に、図３９に示されるように、一実施形態において、境界７５は、（平面基板４１の境界領域７２に加えて）マスク材料４９の一部、上部犠牲層４７、上部キャッピング層４６、膜層５０、下部キャッピング層４４、下部犠牲層４３、平面基板４１の酸化層４２、及び膜アセンブリ８０の下部表面のマスク材料も備える。
[00138] 図３６は、マスク材料４９がスタック４０の上部表面の周辺領域内に残っている、代替実施形態を示す。
[00139] 図４０は、本発明の一実施形態に従った、膜アセンブリを製造するための方法で使用される低圧化学気相蒸着（ＬＰＣＶＤ）チャンバ９０を概略的に示す。ＬＰＣＶＤは、下部犠牲層４３、下部キャッピング層４４、膜層４５、上部キャッピング層４６、上部犠牲層４７、及びマスク材料４９などの、層を印加するために使用することができる。
[00140] 図４０に示されるように、一実施形態において、ＬＰＣＶＤチャンバ９０はチューブ９１を備える。チューブ９１は、層が堆積されるスタック４０を収容するように構成される。一実施形態において、チューブ９１はクォーツを含む。
[00141] 一実施形態において、ＬＰＣＶＤチャンバ９０は炉９２を備える。炉９２はチューブ９１の壁を加熱するように構成される。例えば炉は、チューブ９１の壁をターゲット温度まで加熱することができる。一実施形態において、炉９２はチューブ９１の周囲に形成される。
[00142] 一実施形態において、ＬＰＣＶＤチャンバ９０はガスインレット９３を備える。ガスインレットは、ガスをチューブ９１内に流入させることができるように構成される。一実施形態において、ＬＰＣＶＤチャンバ９０は圧力センサ９５を備える。圧力センサ９５は、チューブ９１内部の圧力を感知するように構成される。圧力センサ９５からの測定値に基づき、ガスインレット９３を介してチューブに入るガス流は、チューブ９１内にターゲット圧力を提供するように制御可能である。
[00143] 一実施形態において、ＬＰＣＶＤチャンバ９０は装填ドア９４を備える。装填ドア９４は、チューブ９１の内部へのアクセスを制御するために開閉するように構成される。装填ドア９４が開いている時、スタック４０をチューブ９１に挿入することができる。装填ドア９４が閉じている時、スタック４０はチューブ９１に挿入することができない。チューブ９１内部の温度及び圧力をより正確且つ容易に制御できるように、装填ドア９４は閉じられる。
[00144] 本発明の一実施形態は、基板Ｗに達する帯域外放射の削減を達成することが見込まれる。こうした帯域外放射は、Ｓｎプラズマに基づきＥＵＶ源によって放出することができる。帯域外放射は、ＤＵＶ範囲（１００〜４００ｎｍ）内の放射を含む。ＬＰＰ ＥＵＶ源の場合、帯域外放射は、場合によっては大量の不要な放射を提示する可能性がある、典型的には１０．６μｍの波長などのＩＲ放射範囲内の、レーザからの放射を含む。
[00145] レジストは、帯域外波長に対して感応性であり得る。したがって、帯域外放射を減少させることによって、イメージ品質を向上させることができる。不要な放射、特にＬＰＰ源内の１０．６μｍ放射は、パターニングデバイスＭＡ、基板Ｗ、及び光学系の不要な加熱につながる可能性がある。帯域外放射を減少させることによって、パターニングデバイスＭＡ、基板Ｗ、及び光学系の加熱は減少する。
[00146] ＤＵＶ放射は、レジストのぶれを生じさせる可能性がある。基板Ｗに到達するＤＵＶ放射を減少させることによって、レジストのぶれを減少させることが可能である。パターニングデバイスＭＡ上の粒子は、イメージ品質を劣化させる可能性がある。本発明の一実施形態は、パターニングデバイスＭＡ上の粒子の減少を達成することが見込まれる。パターニングデバイスＭＡ上の粒子を減少させることによって、イメージ品質を向上させることが可能である。
[00147] 一実施形態において、膜アセンブリ８０は、パターニングデバイスＭＡの前に配置されるペリクルとして使用可能であり、したがってパターニングデバイスＭＡを保護することが可能である。本発明の一実施形態は、ペリクルの脆弱性の減少を達成することが見込まれる。本発明の一実施形態は、膜アセンブリの大量生成をより容易にすることが見込まれる。本発明の一実施形態は、フレームに組み込まれた自立膜の処理を可能にすることが見込まれる。
[00148] 一実施形態において、膜アセンブリ８０は、１３．５ｎｍの波長、又はリソグラフィ露光に使用されるＥＵＶ放射範囲内の別の波長を有する放射の、少なくとも９０％を透過するように構成される。一実施形態において、膜アセンブリ８０は、ＤＵＶ放射の５％未満（およそ１００〜４００ｎｍ）を透過するように構成される。
[00149] 一実施形態において、膜アセンブリ８０の膜層５０はシリコンを含む。シリコンは、ＥＵＶ放射に対して最も透過的な元素のうちの１つである。シリコンは一般的に処理される使用可能な材料である。一実施形態において、膜層５０は、Ｒｕ、Ｚｒ、Ｍｏ、酸化シリコン、酸化ジルコニウム、酸化アルミニウム、窒化ホウ素、酸化ルテニウム、窒化ルテニウム、窒化ジルコニウム、酸化モリブデン、又は窒化モリブデンから選択された材料の、１つ以上の層でキャッピングされる。膜アセンブリ８０は、水素ラジカルを含む環境で使用することができる。こうした組み合わせは、水素誘導ガス放出及び結果として生じるシリコンの再堆積を減少させることが見込まれる。
[00150] 一実施形態において、膜アセンブリ８０は、ペリクルとして、又は動的ガスロックの一部として印加される。代替として、膜アセンブリ８０は、介在スペースなどの他のろ過エリア内で、又はビームスプリッタ用に印加可能である。
[00151] 本文ではＩＣの製造におけるリソグラフィ装置の使用に特に言及しているが、本明細書で説明するリソグラフィ装置には他の用途もあることを理解されたい。例えば、これは、集積光学システム、磁気ドメインメモリ用ガイダンス及び検出パターン、フラットパネルディスプレイ、液晶ディスプレイ（ＬＣＤ）、薄膜磁気ヘッドなどの製造である。こうした代替的な用途に照らして、本明細書で「ウェーハ」又は「ダイ」という用語を使用している場合、それぞれ、「基板」又は「ターゲット部分」という、より一般的な用語と同義と見なしてよいことが、当業者には認識される。本明細書に述べている基板は、露光前又は露光後に、例えばトラック（通常はレジストの層を基板に塗布し、露光したレジストを現像するツール）、メトロロジーツール及び／又はインスペクションツールで処理することができる。適宜、本明細書の開示は、以上及びその他の基板プロセスツールに適用することができる。更に基板は、例えば多層ＩＣを生成するために、複数回処理することができ、したがって本明細書で使用する基板という用語は、既に複数の処理済み層を含む基板も指すことができる。
[00152] 以上、本発明の特定の実施形態について説明したが、本発明は、説明したものとは別の方法で実施することができることが理解されよう。例えば、様々なラッカー層は、同じ機能を果たす非ラッカー層で置き換えてもよい。
[00153] 上記の説明は例示的なものであり、限定するものではない。したがって、以下に示す特許請求の範囲から逸脱することなく、記載された本発明に対して変更がなされ得ることは、当業者には明白である。

Claims (27)

  1. ＥＵＶリソグラフィ用の膜アセンブリを製造するための方法であって、
    平面基板及び少なくとも１つの膜層を備えるスタックを提供することであって、前記平面基板は、内部領域及び前記内部領域周辺の境界領域を備えることと、
    前記膜アセンブリが、前記少なくとも１つの膜層から形成される膜と、前記膜を保持し前記平面基板の前記境界領域から形成される境界と、を備えるように、前記平面基板の前記内部領域を選択的に除去することと、を含み、
    前記スタックには、前記平面基板の前記内部領域を選択的に除去するステップ中に前記境界領域を機械的に保護するように構成された機械的保護材料が提供される、方法。
  2. 前記平面基板の前記内部領域を選択的に除去する前記ステップは、前記平面基板の前記内部領域を選択的に除去するように化学エッチング剤を使用することを含み、
    前記機械的保護材料は、前記化学エッチング剤への化学的耐性がある、請求項１に記載の方法。
  3. 前記平面基板の前記内部領域を選択的に除去した後、前記機械的保護材料を除去すること、を含む、請求項１又は２に記載の方法。
  4. 前記機械的保護材料は、少なくとも１μｍの厚みを有する、請求項１から３のいずれか一項に記載の方法。
  5. 前記機械的保護材料は、多くとも５μｍの厚みを有する、請求項１から４のいずれか一項に記載の方法。
  6. 前記機械的保護材料は、架橋ポリマーである、請求項１から５のいずれか一項に記載の方法。
  7. 前記機械的保護材料は、ポリ（ｐ−キシリレン）ポリマーである、請求項１から６のいずれか一項に記載の方法。
  8. 前記機械的保護材料は、Ｐａｒｙｌｅｎｅ又はＰｒｏＴＥＫ（登録商標）タイプの材料である、請求項１から７のいずれか一項に記載の方法。
  9. 前記平面基板の前記内部領域を選択的に除去する前記ステップは、
    マスク材料を前記スタックの下部表面に堆積させることと、
    前記平面基板の前記境界領域に対応する前記スタックの前記下部表面に堆積された前記マスク材料からマスク層が形成されるように、前記マスク材料を選択的に除去することと、
    前記平面基板の前記内部領域を異方的にエッチングすることと、
    を含む、請求項１から８のいずれか一項に記載の方法。
  10. 前記平面基板は、１００ｎｍを超える厚みを有する酸化層及び非酸化層を備え、
    前記酸化層は、前記非酸化層と前記少なくとも１つの膜層との間にある、請求項１から９のいずれか一項に記載の方法。
  11. 前記少なくとも１つの膜層は、化学気相蒸着によって前記平面基板に印加される、請求項１から１０のいずれか一項に記載の方法。
  12. 前記少なくとも１つの膜層は、少なくとも１つの多結晶シリコン層を備える、請求項１から１１のいずれか一項に記載の方法。
  13. 前記少なくとも１つの多結晶シリコン層は、少なくとも１つの非晶質シリコン層を結晶化することによって形成される、請求項１２に記載の方法。
  14. 前記膜アセンブリは、パターニングデバイス又は動的ガスロック用である、請求項１から１３のいずれか一項に記載の方法。
  15. ＥＵＶリソグラフィのための膜アセンブリであって、
    多結晶シリコン又は単結晶シリコンを含む少なくとも１つの膜層から形成される膜と、
    前記膜を保持する境界と、を備え、
    前記膜は、上部キャッピング層及び下部キャッピング層によってキャッピングされ、
    前記上部キャッピング層及び前記下部キャッピング層の各々は、Ｒｕ、Ｚｒ、Ｍｏ、酸化シリコン、酸化ジルコニウム、酸化アルミニウム、窒化ホウ素、酸化ルテニウム、窒化ルテニウム、窒化ジルコニウム、酸化モリブデン、又は窒化モリブデン、又はケイ化モリブデンのうちの少なくとも１つを含み、
    前記境界は、内部領域及び前記内部領域周辺の境界領域を含む平面基板から形成され、
    前記境界は、前記平面基板の前記内部領域を選択的に除去することによって形成され、
    前記平面基板は、前記境界が酸化層及び非酸化層を含むような、前記酸化層及び前記非酸化層を備え、
    前記酸化層は、前記非酸化層と前記少なくとも１つの膜層との間にあり、
    前記境界は、マスク層を備え、
    前記平面基板の前記境界領域は、前記マスク層と前記少なくとも１つの膜層との間にある、膜アセンブリ。
  16. 前記マスク層は、窒化シリコンを含む、請求項１５に記載の膜アセンブリ。
  17. 前記酸化層は、二酸化シリコンを含む、請求項１５又は１６に記載の膜アセンブリ。
  18. 前記膜層は、３５ｎｍから１５０ｎｍの範囲内の厚みを有する、請求項１５から１７のいずれか一項に記載の膜アセンブリ。
  19. 前記上部キャッピング層及び前記下部キャッピング層の各々は、２．５ｎｍ未満又はこれに等しい厚みを有する、請求項１５から１８のいずれか一項に記載の膜アセンブリ。
  20. 前記膜層、前記上部キャッピング層及び前記下部キャッピング層を組み合わせた厚みは、５０ｎｍ未満又はこれに等しい、請求項１５から１９のいずれか一項に記載の膜アセンブリ。
  21. 前記酸化層は、２００ｎｍから５００ｎｍの範囲内の厚みを有する、請求項１５から２０のいずれか一項に記載の膜アセンブリ。
  22. 前記非酸化層は、５００μｍから１ｍｍの範囲内の厚みを有する、請求項１５から２１のいずれか一項に記載の膜アセンブリ。
  23. 前記マスク層は、１００ｎｍから２００ｎｍの範囲内の厚みを有する、請求項１５から２２のいずれか一項に記載の膜アセンブリ。
  24. 前記酸化層と前記膜層との間に下部犠牲層を備える、請求項１５から２３のいずれか一項に記載の膜アセンブリ。
  25. 前記下部犠牲層は、非晶質シリコンを含む、請求項２４に記載の膜アセンブリ。
  26. 前記下部犠牲層は、１０ｎｍから５０ｎｍの範囲内の厚みを有する、請求項２４又は２５に記載の膜アセンブリ。
  27. 前記膜アセンブリは、パターニングデバイス又は動的ガスロック用である、請求項１５から２６のいずれか一項に記載の膜アセンブリ。
JP2017565898A 2015-07-17 2016-07-04 膜アセンブリを製造するための方法 Active JP6898867B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15177332.2 2015-07-17
EP15177332 2015-07-17
PCT/EP2016/065703 WO2017012846A1 (en) 2015-07-17 2016-07-04 Method for manufacturing a membrane assembly

Publications (2)

Publication Number Publication Date
JP2018519547A true JP2018519547A (ja) 2018-07-19
JP6898867B2 JP6898867B2 (ja) 2021-07-07

Family

ID=53673834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017565898A Active JP6898867B2 (ja) 2015-07-17 2016-07-04 膜アセンブリを製造するための方法

Country Status (9)

Country Link
US (4) US10712657B2 (ja)
EP (1) EP3326032A1 (ja)
JP (1) JP6898867B2 (ja)
KR (1) KR20180030673A (ja)
CN (2) CN116819885A (ja)
CA (2) CA3225142A1 (ja)
NL (1) NL2017093A (ja)
TW (4) TWI797867B (ja)
WO (1) WO2017012846A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020160345A (ja) * 2019-03-27 2020-10-01 三井化学株式会社 ペリクル自立膜の製造方法、ペリクルの製造方法、および半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6898867B2 (ja) 2015-07-17 2021-07-07 エーエスエムエル ネザーランズ ビー．ブイ． 膜アセンブリを製造するための方法
CN115202162A (zh) * 2015-12-14 2022-10-18 Asml荷兰有限公司 用于制造隔膜组件的方法
CN108604058A (zh) 2015-12-14 2018-09-28 Asml荷兰有限公司 隔膜组件
US10908496B2 (en) 2016-04-25 2021-02-02 Asml Netherlands B.V. Membrane for EUV lithography
JP7186183B2 (ja) * 2017-06-15 2022-12-08 エーエスエムエル ネザーランズ ビー．ブイ． ペリクル及びペリクルアセンブリ
KR101900720B1 (ko) * 2017-11-10 2018-09-20 주식회사 에스앤에스텍 극자외선 리소그래피용 펠리클 및 그의 제조방법
CN112041743A (zh) * 2018-05-04 2020-12-04 Asml荷兰有限公司 用于euv光刻术的表膜
KR20210065113A (ko) * 2018-09-28 2021-06-03 에이에스엠엘 네델란즈 비.브이. 리소그래피 시스템 및 방법
KR20200059061A (ko) 2018-11-20 2020-05-28 삼성전자주식회사 극자외선 리소그래피용 펠리클 및 그 제조방법
EP3798728A1 (en) * 2019-09-26 2021-03-31 S&S Tech Co., Ltd. Pellicle for euv lithography and method for manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002508583A (ja) * 1998-03-25 2002-03-19 インスティトゥート フュア ミクロエレクトロニク シュツットガルト スティフツング デス エッフェントリッヘン レヒツ 広範囲メンブランマスクを製造する方法
JP2004111713A (ja) * 2002-09-19 2004-04-08 Semiconductor Leading Edge Technologies Inc 露光用マスク、露光方法、半導体装置の製造方法および露光用マスクの製造方法
JP2008518773A (ja) * 2004-11-08 2008-06-05 ブルーワー サイエンス アイ エヌ シー． 微細電子部品製造時に基板の外側エッジをコーティングする装置
KR20090032876A (ko) * 2007-09-28 2009-04-01 주식회사 하이닉스반도체 리소그래피 장치 및 이를 이용한 반도체 소자의 형성 방법
JP2010256434A (ja) * 2009-04-22 2010-11-11 Shin-Etsu Chemical Co Ltd リソグラフィ用ペリクルおよびその製造方法
JP2014211474A (ja) * 2013-04-17 2014-11-13 凸版印刷株式会社 ペリクル及びペリクルの製造方法
US20140370423A1 (en) * 2013-06-13 2014-12-18 International Business Machines Corporation Extreme ultraviolet (euv) radiation pellicle formation method
JP5686394B1 (ja) * 2014-04-11 2015-03-18 レーザーテック株式会社 ペリクル検査装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5916554Y2 (ja) 1979-12-08 1984-05-15 山田油機製造株式会社 撹拌機能を持つたポンプ等の吸入管
US6622872B1 (en) 1997-11-07 2003-09-23 California Institute Of Technology Micromachined membrane particle filter using parylene reinforcement
US7349223B2 (en) * 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US6623893B1 (en) 2001-01-26 2003-09-23 Advanced Micro Devices, Inc. Pellicle for use in EUV lithography and a method of making such a pellicle
CN100551548C (zh) 2004-11-08 2009-10-21 布鲁尔科技公司 挡板，包含挡板的组合物体，以及将一成分涂到基板上的方法
JP5674314B2 (ja) * 2007-02-28 2015-02-25 インテグリス・インコーポレーテッド レチクルｓｍｉｆポッド又は基板コンテナ及びそのパージ方法
EP2051139B1 (en) 2007-10-18 2010-11-24 Shin-Etsu Chemical Co., Ltd. Pellicle and method for manufacturing the same
DE102008011501A1 (de) * 2008-02-25 2009-08-27 Carl Zeiss Smt Ag Verfahren zum Betreiben eines Beleuchtungssystems einer mikrolithographischen Projektionsbelichtungsanlage
JP4928494B2 (ja) * 2008-05-02 2012-05-09 信越化学工業株式会社 ペリクルおよびペリクルの製造方法
KR101572269B1 (ko) 2009-09-14 2015-12-04 에스케이하이닉스 주식회사 극자외선 마스크를 보호하는 펠리클 제조 방법
EP2531281A1 (en) 2010-02-03 2012-12-12 Koninklijke Philips Electronics N.V. Membrane for oxygen generation
CN103443863B (zh) * 2011-03-23 2017-03-08 卡尔蔡司Smt有限责任公司 Euv反射镜布置、包括euv反射镜布置的光学系统以及操作包括euv反射镜布置的光学系统的方法
WO2014020003A1 (en) 2012-08-03 2014-02-06 Asml Netherlands B.V. Lithographic apparatus and method of manufacturing a device
US10139725B2 (en) * 2013-03-27 2018-11-27 Asml Netherlands B.V. Lithographic apparatus
US9140975B2 (en) * 2013-12-13 2015-09-22 Globalfoundries Inc. EUV pellicle frame with holes and method of forming
CN110501769B (zh) 2014-07-04 2021-11-23 Asml荷兰有限公司 用于光刻设备内的膜和包括这种膜的光刻设备
JP6898867B2 (ja) * 2015-07-17 2021-07-07 エーエスエムエル ネザーランズ ビー．ブイ． 膜アセンブリを製造するための方法
NL2017370A (en) * 2015-09-02 2017-03-08 Asml Netherlands Bv A method for manufacturing a membrane assembly

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002508583A (ja) * 1998-03-25 2002-03-19 インスティトゥート フュア ミクロエレクトロニク シュツットガルト スティフツング デス エッフェントリッヘン レヒツ 広範囲メンブランマスクを製造する方法
JP2004111713A (ja) * 2002-09-19 2004-04-08 Semiconductor Leading Edge Technologies Inc 露光用マスク、露光方法、半導体装置の製造方法および露光用マスクの製造方法
JP2008518773A (ja) * 2004-11-08 2008-06-05 ブルーワー サイエンス アイ エヌ シー． 微細電子部品製造時に基板の外側エッジをコーティングする装置
KR20090032876A (ko) * 2007-09-28 2009-04-01 주식회사 하이닉스반도체 리소그래피 장치 및 이를 이용한 반도체 소자의 형성 방법
JP2010256434A (ja) * 2009-04-22 2010-11-11 Shin-Etsu Chemical Co Ltd リソグラフィ用ペリクルおよびその製造方法
JP2014211474A (ja) * 2013-04-17 2014-11-13 凸版印刷株式会社 ペリクル及びペリクルの製造方法
US20140370423A1 (en) * 2013-06-13 2014-12-18 International Business Machines Corporation Extreme ultraviolet (euv) radiation pellicle formation method
JP5686394B1 (ja) * 2014-04-11 2015-03-18 レーザーテック株式会社 ペリクル検査装置
JP2015204339A (ja) * 2014-04-11 2015-11-16 レーザーテック株式会社 ペリクル検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020160345A (ja) * 2019-03-27 2020-10-01 三井化学株式会社 ペリクル自立膜の製造方法、ペリクルの製造方法、および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2017012846A1 (en) 2017-01-26
CN113777894A (zh) 2021-12-10
US20210311385A1 (en) 2021-10-07
US20230213851A1 (en) 2023-07-06
CA2992804A1 (en) 2017-01-26
US11971656B2 (en) 2024-04-30
KR20180030673A (ko) 2018-03-23
TW202109179A (zh) 2021-03-01
JP6898867B2 (ja) 2021-07-07
CA3225142A1 (en) 2017-01-26
TW202210935A (zh) 2022-03-16
CN116819885A (zh) 2023-09-29
NL2017093A (en) 2017-01-19
US20180203345A1 (en) 2018-07-19
TWI797867B (zh) 2023-04-01
EP3326032A1 (en) 2018-05-30
TW201712427A (zh) 2017-04-01
US20200301269A1 (en) 2020-09-24
US11061320B2 (en) 2021-07-13
CN107850831A (zh) 2018-03-27
TWI706217B (zh) 2020-10-01
TW202331410A (zh) 2023-08-01
US10712657B2 (en) 2020-07-14
TWI750786B (zh) 2021-12-21
US11624980B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
US11061320B2 (en) Method for manufacturing a membrane assembly
EP3391151B1 (en) A method of manufacturing a membrane assembly for euv lithography, a membrane assembly, a lithographic apparatus, and a device manufacturing method
NL2017370A (en) A method for manufacturing a membrane assembly
EP3371655B1 (en) A method for manufacturing a membrane assembly and the membrane assembly
NL2025186B1 (en) Pellicle for euv lithography
CN107850831B (zh) 用于制造隔膜组件的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210319

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210319

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210401

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210611

R150 Certificate of patent or registration of utility model

Ref document number: 6898867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150