JP2018505643A - マルチダイパワーモジュールを備えるシステム、及びマルチダイパワーモジュールのスイッチングを制御する方法 - Google Patents

Abstract

本発明は、ダイで構成されるマルチダイパワーモジュールと、マルチダイパワーモジュールのダイをアクティブ化する入力パターンを受信するコントローラーとを備えるシステムに関する。コントローラーは、入力パターンから、ゲートソース間信号を生成してダイに印加する手段を備え、各ダイについて、ゲートソース間電圧は、所与の電圧値に従ってシフトされる。

Description

本発明は包括的には、マルチダイパワーモジュールの動作を制御するデバイスに関する。

マルチダイパワーモジュールは従来、幾つかの並列に接続されたパワーダイで構成され、単一のパワーダイの電流性能を超えた電流性能を高めるために使用される。

例えば、三相コンバーターは、１スイッチあたり４つの並列パワーダイで構成され、全部で２４個のパワーダイを与える。

ＳｉＣ（炭化ケイ素）トランジスタ及びＧａＮ（窒化ガリウム）トランジスタのような、新生のデバイス技術は通常、ウェハー基板の歩留まり及びコストに関する制約に起因して、高電流密度、小電力のダイにおいて実現される。

より高い電力のＳｉＣベースモジュールを実現するには、多数の並列接続ＳｉＣダイが必要である。並列接続モジュールとは異なり、並列接続ダイは、理想的には同じ負荷電流を整流する単一のスイッチを構成する。

しかしながら、使用されるダイのタイプ、すなわち、ダイオードが使用されるか、又は電圧駆動スイッチ、例えば、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）が使用されるかにかかわらず、負荷電流の均衡の取れた分配を静的にも、動的にも制限する特性がダイ内に存在する。各並列ダイを徐々に加えていくと、結果としてダイが最大限に利用されなくなり、それゆえ、所与の定格電流を達成するために、より多くのダイが並列にされる必要があるので、パワーモジュールの全体的なコスト及び物理的な表面積が増加する。

製造時のパワーデバイスの電気特性の変動に起因して、電流は、ダイの間で等しく分配されず、特にスイッチング過渡中に等しく分配されない。

スイッチング過渡現象の１つの重要な電気特性は閾値電圧である。ノーマリーオン型ダイの場合、ダイのソースとゲートとの間の電圧が、当該ダイの閾値電圧を下回っているとき、ダイはＯＦＦ状態である。すなわち、ダイは導通していない。閾値電圧を上回っているとき、ダイはＯＮ状態である。すなわち、ダイは、当該ダイのソースとドレインとの間で電流の導通を開始する。閾値電圧が、同じゲートソース間（gate to source：ゲートツーソース）電圧を用いて制御される並列のダイの間で完全に一致していないとき、電流は、過渡現象中にこれらのダイにわたって等しく分配されない。その結果、スイッチング損失が、並列のダイにわたって大きく異なる可能性があり、望ましくない温度不均衡がダイ間で生じ、最終的には、最も大きなストレスを受けたダイの早期の経年劣化が起こる。

本発明は、マルチダイスイッチのスイッチング速度を向上させることと、高度に動的な制御の実施を必要とせずに、並列接続されたダイのスイッチング過渡現象中の電流をバランスさせることによってマルチダイパワーモジュールの最大能力を高めることとを目的とする。

したがって、本発明は、ダイで構成されるマルチダイパワーモジュールと、マルチダイパワーモジュールのダイをアクティブ化する入力パターンを受信するコントローラーとを備えるシステムであって、コントローラーは、入力パターンから、ゲートソース間信号を生成してダイに印加する手段を備え、各ダイについて、ゲートソース間電圧は、所与の電圧値に従ってシフトされることを特徴とする、システムに関する。

本発明はまた、ダイで構成されるマルチダイパワーモジュールのスイッチングを制御する方法であって、コントローラーによって実行されるステップであって、
マルチダイパワーモジュールのダイをアクティブ化する入力パターンを受信するステップと、
入力パターンからゲートソース間信号を生成してダイに印加するステップであって、各ダイについて、ゲートソース間電圧は、所与の電圧値に従ってシフトされる、ステップと、
を含むことを特徴とする、方法に関する。

したがって、ダイは、異なる閾値電圧レベルを有していても、個別に制御される。一致しないダイのスイッチング時点をバランスさせることができ、その結果、スイッチング中にダイ間のより良好な電流バランスがもたらされる。その結果、スイッチング損失は、ダイ間により良好に分散され、経年劣化ストレスは全てのダイ間に分散され、モジュールの寿命は増加する。

特定の特徴によれば、システムは、温度検知手段を更に備え、電圧シフトは、検知された温度に依存する。

したがって、ダイの閾値電圧が温度とともに進展すると、ダイ間のスイッチング時点をバランスさせることができる。

特定の特徴によれば、各所与の電圧値は、各ダイについて得られた閾値電圧から求められる。

したがって、提案された電圧シフトを用いて、閾値電圧間の不一致を完全に補償することができ、全てのダイは同時にスイッチングし、完全な電流分配が得られる。

特定の特徴によれば、各所与の電圧値は、各ダイについて得られた閾値電圧に、各ダイについて同一の予め設定された定電圧を加算したものに等しい。

したがって、所与の電圧値を求めるのは容易である。提案された電圧シフトを用いて、ダイの閾値電圧間の不一致を完全に補償することができ、全てのダイは同時にスイッチングする。全てのダイは、同じタイミングで「オン」状態に入る。

特定の特徴によれば、各電圧シフトは、低レベル電圧及び高レベル電圧を提供することによって得られ、各ゲートソース間信号電圧は、入力パターンがパワーモジュールのダイのアクティブ化を示しているときは高レベル電圧に等しく、入力パターンがパワーモジュールのダイの非アクティブ化を示しているときは低レベル電圧に等しい。

したがって、低レベル電圧源及び高レベル電圧源は、ダイ間で同じ接地を基準とするので、電圧シフトは容易に実現される。

特定の特徴によれば、低レベル電圧と高レベル電圧との差は、全てのダイについて同一である。

したがって、スイッチング過渡現象中に、内部ゲートソース間接合電圧の詳細な進展は全てのダイ間で同じである。ドレインソース間（drain-to-source：ドレインツーソース）電流の進展は、全てのダイ間で同じである。スイッチング過渡現象中に完全な電流分配が実現される。スイッチング損失は、ダイ間で同一である。

特定の特徴によれば、予め設定された定電圧は、低レベル電圧の場合と、高レベル電圧の場合とで異なる。

したがって、ダイ間の最も高い高電圧レベルと、ダイ間の最も低い低電圧レベルとをともに制御することが可能である。スイッチング速度をターンオン及びターンオフについて独立に適応させることができる。

特定の特徴によれば、低レベル電圧及び高レベル電圧は、ダイの最大ゲートソース間電圧及び最小ゲートソース間電圧に依存する。

したがって、全ての並列ダイの安全な動作を維持しながら、ターンオン及びターンオフの双方においてスイッチング速度を最大にすることができる。

特定の特徴によれば、各電圧シフトは、パルス幅変調によって少なくとも１つの電圧源を制御することによって得られる。

したがって、コントローラーは、パルス幅変調のデューティーサイクルの簡単な決定によって、推定された閾値電圧に従って個別の電圧シフトを容易に適応させることができる。この適応は、閾値電圧がダイごとに個別に測定済みであるときは、製造時に行うこともできるし、閾値電圧の進展が、測定された温度から推定されるときは、オンラインで行うこともできる。

特定の特徴によれば、ダイの各ゲートソース間電圧は、パワーモジュールのダイをアクティブ化する入力パターンの受信に続く予め設定された期間の後に、ダイの最大ゲートソース間電圧に設定される。

したがって、全てのパワーダイの導通損失は、導通フェーズ中に最小にされる。本発明に係るマルチダイパワーモジュールのスイッチングを制御する方法によれば、ダイの各ゲートソース間電圧は、ＯＮ状態へのスイッチングの完了後に設定されるので、本発明に従って得られた同一のスイッチング損失に影響を与えることなく、導通損失の最小化が実現される。

本発明の特性は、例示の実施形態の以下の説明を読むことから更に明らかになり、その説明は添付の図面を参照しながら行われる。

マルチダイパワーモジュールの動作を制御するシステムの一例を表す図である。 従来技術によるマルチチップコントローラーのアーキテクチャを表す図である。 本発明によるマルチチップコントローラーのアーキテクチャの第１の例を表す図である。 本発明によるマルチチップコントローラーのアーキテクチャの第２の例を表す図である。 本発明によるマルチチップコントローラーのアーキテクチャの第３の例を表す図である。 本発明によるマルチダイパワーモジュールの電圧及びマルチダイパワーモジュールを通る電流を表す図である。 ゲートドライバーの電気回路の一例を表す図である。 本発明による電圧シフターの一例を表す図である。 温度に従ってゲートソース間電圧を調整するアルゴリズムの一例を表す図である。

図１は、マルチダイパワーモジュールの動作を制御するシステムの一例を表している。

マルチダイパワーモジュールの動作を制御するシステムは、マルチダイパワーモジュール１０と、マルチチップコントローラー１５０とを備える。

マルチダイパワーモジュール１０は、ソース電圧１１０及びドレイン電圧１０５に並列に接続された１００_１〜１００_Ｎで示すＮ個のダイを備える。

マルチチップコントローラー１５０は、マルチダイパワーモジュール１０をアクティブ化するための入力信号１４０を外部のホストコントローラーから受信する。マルチダイパワーモジュールをアクティブ化するための信号１４０を用いて、マルチチップコントローラー１５０は、各ダイ１００_１〜１００_Ｎに対して、ゲートソース間電圧１２０_１〜１２０_Ｎを提供する。そのために、マルチチップコントローラー１５０は、ソース電圧１１０に接地接続されている。

本発明の一変形形態では、マルチダイパワーモジュール１０は、少なくとも１つのダイの温度レベルを検知する少なくとも１つの手段を更に備え、ダイ１００_１〜１００_Ｎの温度レベル１３０_１〜１３０_Ｎが、マルチチップコントローラー１５０に提供される。マルチチップコントローラー１５０は、ダイ１００_１〜１００_Ｎの温度レベル１３０_１〜１３０_Ｎをバランスさせるために、ゲートソース間電圧１２０_１〜１２０_Ｎを求めることができる。

マルチチップコントローラー１５０は、図２を参照してより詳細に開示される。

図２は、従来技術によるマルチチップコントローラーのアーキテクチャを表している。

マルチチップコントローラー１５０は、入力信号１４０及び検知された温度レベル１３０_１〜１３０_Ｎから、各ダイ１００_１〜１００_Ｎの個別のアクティブ化パターン２４１_１〜２４１_Ｎを求めるコントローラー２６０を備える。

ダイごとに、個別のアクティブ化パターン２４１_１〜２４１_Ｎが、対応するドライバー２９０_１〜２９０_Ｎに供給される。全てのドライバー２９０は、高電圧レベルＶ_ｐｌｕｓ及び低電圧レベルＶ_{ｍｉｎｕｓ}を提供する単一の電源装置２８０によって電圧バス２８１を通じて電力供給を受ける。個別のアクティブ化パターン２４１がダイをアクティブ化することを示しているとき、ドライバー２９０は、高電圧レベルＶ_ｐｌｕｓに等しいゲートソース間電圧１２０を出力する。そうでない場合、ドライバー２９０は、高電圧レベルＶ_{ｍｉｎｕｓ}に等しいゲートソース間電圧１２０を出力する。

従来技術では、全ての信号１２０_１〜１２０_Ｎは、同じ高電圧レベル及び低電圧レベルを共有する。

ｉ＝１〜Ｎであるゲートソース間電圧１２０_ｉが、第１の値ΔＶ_ＧＳｉ−Ｖ_ＧＳｉから第２の値Ｖ_ＧＳｉにスイッチングするとき、スイッチング中のｉ番目のダイにおける電流の過渡方程式は、ｄｉ／ｄｔ期間において以下の式によって与えられる。

ここで、ｔは、ダイの線形領域に入ってからの経過時間であり、Ｒｉは、ドライバー４９０_ｉとダイ１００_ｉのゲートとの間のゲート抵抗であり、Ｃ_ＧＳｉは、ダイ１００_ｉのゲートソース間内部キャパシタンス（Gate-Source internal capacitance）であり、Ｖ_ＧＳｉは、ダイ１００_ｉに印加されるゲートソース間電圧１２０_ｉであり、Ｖ_ＧＳｉは、ステップであり、Ｉ_ｉ（ｔ）は、電流スイッチング過渡現象中にｉ番目のダイに通電する電流であり、ｇ_ｍｉは、ｉ番目のダイの相互コンダクタンスであり、Ｖ_ｔｈｉは、ダイ１００_ｉの閾値電圧である。

各ダイは、例えば、相互コンダクタンスｇ_ｍ及び閾値電圧Ｖ_ｔｈのように異なる特性を有するので、マルチダイパワーモジュールの各ダイに通電する電流の過渡方程式は異なる場合がある。

各ダイのアクティブ化パターンを、他のダイの温度に対するそのダイの温度に従って適応させることによって、マルチチップコントローラー１５０は、ダイ間におけるダイの温度のバランスを保つ。例として、最低温度を有するダイは、入力信号１４０によって示されるものと同じアクティブ化パターンを有する一方、最高温度を有するダイは、入力信号１４０によって示されるものよりも短い継続時間のアクティブ化パターンを有する。

閾値電圧Ｖ_ｔｈｉが一致しない複数のダイが存在する場合、ゲートソース間電圧１２０_１〜１２０_Ｎの固有のオン／オフ挙動に起因して、スイッチング過渡現象中にダイ間で電流Ｉ_ｉ（ｔ）をバランスさせることができない。良好な平均温度バランス能力にもかかわらず、これは、少なくとも１つのダイにおいて深刻な過電流を引き起こす場合があり、その結果、この少なくとも１つのダイが早期に損傷を受ける場合がある。

図３は、本発明によるマルチチップコントローラーのアーキテクチャの第１の例を表している。

マルチチップコントローラー１５０は、図２において説明したようなドライバー２９０_１〜２９０_Ｎと同様に動作する単一のドライバー３９０と、図２において説明したような電源装置２８０と同様に動作する電源装置３８０と、ドライバー３９０の出力とダイ１００_１〜１００_Ｎのゲートとの間に直列に接続された安定化電圧源３１０_１〜３１０_Ｎとを備える。

各安定化電圧源３１０_１〜３１０_Ｎは、本発明によれば、電圧Ｖ_１〜Ｖ_Ｎを提供する。各電圧Ｖ_１〜Ｖ_Ｎは、異なる閾値電圧Ｖ_ｔｈ１〜Ｖ_ｔｈＮを考慮に入れるように調整される。

その結果、ゲートソース間電圧１２０_１〜１２０_Ｎは、入力信号１４０と同じアクティブ化パターンを有するが、ゲートソース間電圧１２０_１〜１２０_Ｎの高レベル及び低レベルは異なる。

安定化電圧源３１０_１〜３１０_Ｎの出力電圧レベルＶ_１〜Ｖ_Ｎは、例として、製造時において、ダイ１００_１〜１００_Ｎの個別の閾値電圧Ｖ_ｔｈ１〜Ｖ_ｔｈＮを検知した後に決定される。各ダイ１００_ｉについて、出力電圧Ｖ_ｉは、検知された閾値電圧Ｖ_ｔｈｉに予め設定された定電圧レベルＶ_ｃを加えたものに等しい。この定電圧レベルは、全てのダイについて同じである。例として、予め設定された定電圧レベルＶ_ｃは、ゲートソース間電圧１２０_１〜１２０_Ｎを、ダイのデータシートによって与えられる最大ゲートソース間電圧未満に制限するように決定される。

例として、安定化電圧源３１０_１〜３１０_Ｎは、電源装置３８０によって供給されるチャージポンプコンバーターとして実施される。

その結果、スイッチング過渡のｄｉ／ｄｔ期間中、ダイ１００_１〜１００_Ｎを通る電流は、以下の式に従って一致される。

ここで、ｔは、それらのダイの線形領域に入ってからの経過時間であり、
Ｖ_{Ｄｒｉｖｅ}は、信号１４０がアクティブ化を示しているときは、

に等しく、
Ｖ_{Ｄｒｉｖｅ}は、信号が非アクティブ化を示しているときは、

に等しく、
ここで、Ｒは、ドライバー４９０_１〜４９０_Ｎとダイ１００_１〜１００_Ｎのゲートとの間のゲート抵抗であり、Ｃ_ＧＳは、ダイのゲートソース間内部キャパシタンスである。

本発明によれば、Ｖ_{Ｄｒｉｖｅ}は、以下の展開において証明されるように、全てのダイの間で同一である。すなわち、信号１４０がアクティブ化を示しているとき、Ｖ_ＧＳｉ＝Ｖ_{ｈｉｇｈ，ｉ}であり、ΔＶ_ＧＳｉ＝Ｖ_{ｈｉｇｈ，ｉ}−Ｖ_{ｌｏｗ，ｉ}であり、したがって、

である。

信号１４０が非アクティブ化を示しているとき、Ｖ_ＧＳｉ＝Ｖ_{ｌｏｗ，ｉ}であり、ΔＶ_ＧＳｉ＝Ｖ_{ｌｏｗ，ｉ}−Ｖ_{ｈｉｇｈ，ｉ}であり、したがって、

である。

その結果、それらのダイは、同じタイミングでスイッチングし、各ダイにおける電流の過渡現象期間中に同じスイッチング損失を分配する。その場合、ストレスはダイ間で適切に分散され、温度レベルはバランスされる。

図４は、本発明によるマルチチップコントローラーのアーキテクチャの第２の例を表している。

マルチチップコントローラー１５０は、図２において説明したような電源装置２８０と同様に動作する電源装置４８０を備える。この電源装置は、電圧バス４８１を通じて低電圧レベル及び高電圧レベルを電圧シフター４７０_１〜４７０_Ｎに供給する。

ｉ＝１〜Ｎである各ダイ１００_ｉについて、対応する電圧シフター４７０_ｉは、個別の電圧バス４８２_ｉを通じて個別の低電圧レベル及び高電圧レベルをドライバー４９０_ｉに供給する。ドライバー４９０_１〜４９０_Ｎは、図２において説明したようなドライバー２９０_１〜２９０_Ｎと同様に動作し、同じ入力信号１４０によって制御される。

各ダイ１００_ｉについて、電圧シフター４７０_ｉによってドライバー４９０_ｉに供給される低電圧レベルＶ_{ｌｏｗ，ｉ}及び高電圧レベルＶ_{ｈｉｇｈ，ｉ}は、以下のように求められる。

例として、各電圧シフター４７０_ｉは、図３において説明したような安定化電圧源３１０_１〜３１０_Ｎと同様に動作する２つの安定化電圧源で構成される。

第１の安定化電圧源は、入力低電圧Ｖ_{ｍｉｎｕｓ}と、図３において説明したような安定化電圧源３１０_１〜３１０_Ｎの出力電圧Ｖ_ｉと同様に求められる予め設定された補償電圧Ｖ_ｉとから出力低電圧信号Ｖ_{ｌｏｗ，ｉ}を生成する。

第２の安定化電圧源は、入力高電圧Ｖ_ｐｌｕｓと、図３において説明したような安定化電圧源３１０_１〜３１０_Ｎの出力電圧Ｖ_ｉと同様に求められる予め設定された補償電圧Ｖ_ｉとから出力高電圧信号Ｖ_{ｈｉｇｈ，ｉ}を生成する。

同じ補償電圧Ｖ_ｉが、所与のダイの高電圧レベル及び低電圧レベルの双方に用いられることに留意すべきである。

その結果、ダイ１００_１〜１００_Ｎを通る電流は、図３において説明したような以下の式に従って一致される。

一変形形態では、各ダイ１００_ｉについて、電圧シフター４７０_ｉによってドライバー４９０_ｉに供給される個別の低電圧レベルＶ_{ｌｏｗ，ｉ}及び高電圧レベルＶ_{ｈｉｇｈ，ｉ}は、以下のように求められる。

ここで、Ｖ_ｍａｘ及びＶ_ｍｉｎはそれぞれ、ダイ１００のデータシートによって与えられる最大値及び最小値に従って求められるダイの最大ゲートソース間電圧及び最小ゲートソース間電圧である。その結果、閾値電圧の不一致は補償され、全てのダイ１００のスイッチング速度を最大にしながら、ゲートソース間電圧の範囲は、全てのダイ１００について順守される。

この変形形態によれば、Ｖ_ｃは、高電圧レベルの場合と低電圧レベルの場合とで異なる。それにもかかわらず、オン状態又はオフ状態への所与の過渡の間、Ｖ_{Ｄｒｉｖｅ}（ｔ）レベルは、引き続きダイ間で同一である。その結果、ダイ１００のスイッチングは、同じタイミングでトリガーされ、ダイ１００は、同じスイッチング損失を分配する。その場合、ストレスはダイ１００間で適切に分散され、温度レベルはバランスされる。

図５は、本発明によるマルチチップコントローラーのアーキテクチャの第３の例を表している。

マルチチップコントローラー１５０は、例えば、バス５０１によって互いに接続された構成要素と、検知された温度に従って電圧Ｖ_ｉを調整するためにプログラムによって制御されるプロセッサ５００とに基づくアーキテクチャを有する。

バス５０１は、プロセッサ５００を、読み出し専用メモリＲＯＭ５０２、ランダムアクセスメモリＲＡＭ５０３、温度インターフェース５０５及び電圧制御インターフェース５０６に連結する。

メモリ５０３は、検知された温度に従って電圧Ｖ_{ｈｉｇｈ，ｉ}及びＶ_{ｌｏｗ，ｉ}を調整する図９に開示されたプログラムに関係したプログラムの変数と命令とを収容することを目的としたレジスタを含む。

プロセッサ５００は、少なくとも１つのダイ１００_１〜１００_Ｎの検知された温度レベルを温度インターフェース５０５から受信し、印加する電圧を電圧制御インターフェース５０６に転送する。

読み出し専用メモリ５０２は、検知された温度に従って、図９に開示されているように電圧Ｖ_{ｈｉｇｈ，ｉ}及びＶ_{ｌｏｗ，ｉ}を調整するプログラムの命令及びパラメーターを含む。このプログラムは、マルチチップコントローラー１５０に電源が投入されると、ランダムアクセスメモリ５０３に転送される。

第１の変形形態では、読み出し専用メモリは、基準温度下で測定された各ダイの閾値電圧と、温度係数とを更に含む。

第２の変形形態では、読み出し専用メモリは、図４において説明した電圧シフター４７０によって生成される高電圧レベルＶ_{ｈｉｇｈ，ｉ}及び低電圧レベルＶ_{ｌｏｗ，ｉ}を検知された温度に関連付けるルックアップテーブルを更に含む。

第３の変形形態では、読み出し専用メモリは、図８に開示されたＰＷＭ発生器のデューティーサイクルを検知された温度に関連付けるルックアップテーブルを更に含む。

マルチチップコントローラー１５０は、ＰＣ（パーソナルコンピューター）、ＤＳＰ（デジタルシグナルプロセッサ）若しくはマイクロコントローラーのようなプログラム可能なコンピューティングマシンによって１組の命令若しくはプログラムを実行することによってソフトウェアにおいて実施することができるか、又はソフトウェアでなければ、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）若しくはＡＳＩＣ（特定用途向け集積回路）のような、マシン若しくは専用コンポーネントによってハードウェアにおいて実施することができる。

換言すれば、マルチチップコントローラー１５０は、検知された温度に従って電圧Ｖ_ｉを調整するプログラムをコントローラー１０４に実行させる回路部又は回路部を備えるデバイスを備える。

プロセッサ５００は、図４を参照して開示したような式に従って電圧Ｖ_{ｈｉｇｈ，ｉ}及びＶ_{ｌｏｗ，ｉ}を求める。マルチチップコントローラー１５０は、例えば、プリプログラムされたＣＰＬＤ（複合プログラム可能論理デバイス）によって実現することができる。

図６は、本発明によるマルチダイパワーモジュールの電圧及びこれを通る電流を表している。

図６（ａ）は、ダイ１００_１〜１００_Ｎに提供されるシフトされたゲートソース間電圧１２０_１〜１２０_Ｎを表している。高レベル及び低レベルは、ダイごとに個別に設定される。高レベルと低レベルとの差は、全てのダイについて同じである。トリガー時点は、全てのダイについて同じである。ダイ間の高レベルの差は、ダイ間の閾値電圧の差に等しい。

図６（ｂ）は、本発明によるＶ_{Ｄｒｉｖｅ}（ｔ）の過渡現象中の変動を表している。Ｖ_{Ｄｒｉｖｅ}（ｔ）はダイ間で同一であるので、これらのダイ１００に通電する電流は同一である。

図６（ｃ）は、スイッチング中にダイ１００に通電するドレインソース間電流Ｉｉ（ｔ）を表している。閾値電圧間の不一致は、本発明によれば、ゲートソース間電圧をシフトすることによって補償されるので、全てのダイは、同じ時点でともにスイッチングし、スイッチング過渡現象中、同じ電流波形を共有する。

図６（ｄ）は、本発明の一変形形態によるダイ１００_１〜１００_Ｎに提供されるシフトされたゲートソース間電圧１２０_１〜１２０_Ｎを表している。

時点ｔ１よりも前において、入力信号１４０は、パワーモジュールのダイをアクティブ化することを示しておらず、各ゲートソース間電圧は、個別の電圧Ｖ_{ｌｏｗ，ｉ}に設定されている。

時点ｔ_１において、入力信号１４０は、パワーモジュールのダイをアクティブ化することを示し、ゲートドライバー４９０ｉは、その出力を電圧Ｖ_{ｈｉｇｈ，ｉ}にスイッチングする。

時点ｔ_１における入力信号に続いて時点ｔ_２において、プロセッサ５００は、各電圧シフター４９０_ｉに、その高電圧レベルＶ_{ｈｉｇｈ，ｉ}、すなわち、最大ゲートソース間電圧レベルＶｍａｘにスイッチングするように指示する。スイッチング後にゲートソース間電圧レベルを最大にする効果は、パワーダイ１００_１〜１００_Ｎにおける導通損失が削減されることである。高レベルゲートソース間電圧の最大化は、スイッチング後に実現されるので、スイッチング過渡現象は影響を受けず、スイッチング損失は変更されない。

時点ｔ_３において、入力信号１４０は、パワーモジュールのダイを非アクティブ化することを示し、プロセッサ５００は、各電圧シフター４９０_ｉに、その高電圧レベルＶ_{ｈｉｇｈ，ｉ}にスイッチングするように指示する。

予め設定された或る遅延後における時点ｔ_４において、ゲートドライバー４９０ｉは、その出力を低電圧レベルＶ_{ｌｏｗ，ｉ}にスイッチングする。この予め設定された遅延は、図９に開示されたアルゴリズムに従って、高レベルゲートソース間電圧の効果的な設定をダイごとに個別に有するように設定される。その結果、パワーダイは、本発明に従って、時点ｔ_４の後に同時にスイッチングする準備ができる。

パワーモジュールの導通フェーズ中において、時点ｔ_２とｔ_３との間に、ゲートソース間電圧は、全てのパワーダイについて最大にされる。これによって、全てのＭＯＳＦＥＴダイの等価直列抵抗及びＩＧＢＴダイのコレクターエミッター間電圧は低減される。その結果、導通損失は最小になる。

時点ｔ_２に続く時点ｔ_３において、プロセッサ５００は、個別の電圧Ｖ_{ｈｉｇｈ，ｉ}を最大ゲートソース間電圧レベルに調整する。時点ｔ_３とｔ_２との差は、パワーモジュールのスイッチング時間よりも長くなるように予め定められている。

高レベル及び低レベルは、ダイごとに個別に設定される。高レベルと低レベルとの差は、全てのダイについて同じである。トリガー時点は、全てのダイについて同じである。ダイ間の高レベルの差は、ダイ間の閾値電圧の差に等しい。

図７は、ゲートドライバーの電気回路の一例を表している。

ゲートドライバーは、２つの高速低電力スイッチ７０１及び７０２を備える。スイッチ７０１は、入力信号７４０によって制御され、スイッチ７０２は、信号７４０の補信号（complement）によって制御される。信号７４０の補信号は、手段７０３によって得られる。入力信号７４０が高い値を有するとき、スイッチ７０１は導通している一方、スイッチ７０２は遮断され、このため、出力７２０は、信号７８１によって送達された高電圧を送達する。入力信号７４０が低い値を有するとき、スイッチ７０２は導通している一方、スイッチ７０１は遮断され、出力信号７２０は、信号７８２によって送達された低電圧である。

図８は、本発明による電圧レベルシフターの一実施態様を表している。

この電圧シフターは、２つのＰＷＭ発生器８０１及び８０２と、抵抗８０２，８０５，８０６，８５２，８５５，８５６と、キャパシタ８０３，８０７，８０８，８５３，８５７，８５８と、演算増幅器８０４及び８５４とを備える。

入力コネクター８１０は高電圧源を送達し、入力コネクター８２０は低電圧源を送達し、入力コネクター８３０は基準電圧源を送達する。

出力コネクター８０９は安定化高電圧源を送達し、その電圧はキャパシタ８０８の電圧に等しく、その電流は入力８１０からキャパシタ８０７に通電する。キャパシタ８０８の電圧は、演算増幅器８０４と抵抗８０５及び８０６とで構成される増幅器回路によって制御される。この増幅器回路は、抵抗８０５及び８０６によって決まる固定比率を用いてキャパシタ８０３の電圧を増幅する。

演算増幅器８０４は、入力８１０及び８３０によって電力供給を受ける。キャパシタ８０３の電圧は、ＰＷＭ信号８０１によって送達されるＰＷＭ信号を、抵抗８０２とキャパシタ８０３とで構成されるフィルター回路を通じてフィルタリングすることによって安定化される。

本発明によれば、出力電圧８０９を予め設定された値Ｖ_{ｈｉｇｈ，ｉ}に制御するために、ＰＷＭ信号８０１のデューティーサイクルは予め設定された値に設定される。

出力信号８５９は安定化高電圧源を送達し、その電圧はキャパシタ８５８の電圧に等しく、その電流は入力８２０からキャパシタ８５７に通電する。

キャパシタ８５８の電圧は、演算増幅器８５４と抵抗８５５及び８５６とで構成される増幅器回路によって制御される。

この増幅器回路は、抵抗８５５及び８５６によって決まる固定比率を用いてキャパシタ８５３の電圧を増幅する。演算増幅器８５４は、信号８１０及び８３０によって電力供給を受ける。キャパシタ８５３の電圧は、抵抗８５２とキャパシタ８５３とで構成されるフィルター回路を通じてＰＷＭ信号８５１をフィルタリングすることによって安定化される。

本発明によれば、出力電圧８５９を予め設定された値Ｖ_{ｌｏｗ，ｉ}に制御するために、ＰＷＭ信号８５１のデューティーサイクルは予め設定された値に設定される。

図９は、温度に従ってゲートソース間電圧を調整するアルゴリズムの一例を表している。

より正確には、本アルゴリズムは、ゲートソース間電圧シフトモジュール１５０のプロセッサ５００によって実行される。

ステップＳ９００において、プロセッサは、少なくとも１つのダイ１００_１〜１００_Ｎの検知された温度レベルを温度インターフェース５０５から受信する。

次のステップＳ９０１において、プロセッサ５００は、温度係数と、基準温度において測定されたダイの閾値電圧とを読み出す。

次のステップＳ９０２において、プロセッサ５００は、検知された温度レベルにおけるダイの閾値電圧を求める。各ダイについて、求められた閾値電圧は、基準温度において測定されたダイの閾値電圧に、検知された温度と基準温度との差を温度係数倍したものを加算したものに等しい。

次のステップＳ９０３において、プロセッサ５００は、各ダイについて、図４において開示した式を用いて、対応する電圧シフターの低電圧レベルＶ_{ｌｏｗ，ｉ}及び高電圧レベルＶ_{ｈｉｇｈ，ｉ}を求める。

次のステップＳ９０４において、プロセッサ５００は、対応する電圧シフターの求められた低電圧レベル及び高電圧レベルを印加する。例として、プロセッサ５００は、求められた低電圧レベルＶ_{ｌｏｗ，ｉ}及び高電圧レベルＶ_{ｈｉｇｈ，ｉ}に対応する、図８において説明したＰＷＭ発生器８０１及び８０２のデューティーサイクルを計算し、電圧制御インターフェース５０６を通じて、計算されたデューティーサイクルを動作させるように、ＰＷＭ発生器８０１及び８０２に命令する。

Claims (11)

1. ダイで構成されるマルチダイパワーモジュールと、該マルチダイパワーモジュールの該ダイをアクティブ化する入力パターンを受信するコントローラーとを備えるシステムであって、前記コントローラーは、前記入力パターンから、ゲートソース間信号を生成して前記ダイに印加する手段を備え、各ダイについて、前記ゲートソース間電圧は、所与の電圧値に従ってシフトされる、システム。
2. 前記システムは、温度検知手段を更に備え、前記電圧シフトは、前記検知された温度に依存する、請求項１に記載のシステム。
3. 各所与の電圧値は、各ダイについて得られた閾値電圧から求められる、請求項１または２に記載のシステム。
4. 各所与の電圧値は、各ダイについて得られた前記閾値電圧に対して、各ダイについて同一の予め設定された定電圧を加算したものに等しい、請求項１から３までのいずれか１項に記載のシステム。
5. 各電圧シフトは、低レベル電圧及び高レベル電圧を提供することによって得られ、各ゲートソース間信号電圧は、前記入力パターンが前記パワーモジュールの前記ダイのアクティブ化を示しているときは前記高レベル電圧に等しく、前記入力パターンが前記パワーモジュールの前記ダイの非アクティブ化を示しているときは前記低レベル電圧に等しい、請求項４に記載のシステム。
6. 低レベル電圧と高レベル電圧との前記差は、全てのダイについて同一である、請求項５に記載のシステム。
7. 前記予め設定された定電圧は、前記低レベル電圧の場合と、前記高レベル電圧の場合とで異なる、請求項５または６に記載のシステム。
8. 前記低レベル電圧及び前記高レベル電圧は、ダイの最大ゲートソース間電圧及び最小ゲートソース間電圧に依存する、請求項５または６に記載のシステム。
9. 各電圧シフトは、パルス幅変調によって少なくとも１つの電圧源を制御することによって得られる、請求項１から８までのいずれか１項に記載のシステム。
10. ダイの各ゲートソース間電圧は、前記パワーモジュールの前記ダイをアクティブ化する入力パターンの受信に続く予め設定された期間の後に、ダイの最大ゲートソース間電圧に設定される、請求項１から９までのいずれか１項に記載のシステム。
11. ダイで構成されるマルチダイパワーモジュールの前記スイッチングを制御する方法であって、コントローラーによって実行されるステップであって、
    前記マルチダイパワーモジュールの前記ダイをアクティブ化する入力パターンを受信するステップと、
    前記入力パターンからゲートソース間信号を生成して前記ダイに印加するステップであって、各ダイについて、前記ゲートソース間電圧は、所与の電圧値に従ってシフトされる、ステップと
    を含む、方法。

Images