KR102091397B1 - 멀티 다이 파워 모듈의 동작을 제어하는 방법 및 디바이스 - Google Patents

멀티 다이 파워 모듈의 동작을 제어하는 방법 및 디바이스 Download PDF

Info

Publication number
KR102091397B1
KR102091397B1 KR1020187022924A KR20187022924A KR102091397B1 KR 102091397 B1 KR102091397 B1 KR 102091397B1 KR 1020187022924 A KR1020187022924 A KR 1020187022924A KR 20187022924 A KR20187022924 A KR 20187022924A KR 102091397 B1 KR102091397 B1 KR 102091397B1
Authority
KR
South Korea
Prior art keywords
die
passivated
loss
power module
estimated
Prior art date
Application number
KR1020187022924A
Other languages
English (en)
Other versions
KR20180103099A (ko
Inventor
니콜라스 부이에르
제프리 에반축
스테판 몰로브
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20180103099A publication Critical patent/KR20180103099A/ko
Application granted granted Critical
Publication of KR102091397B1 publication Critical patent/KR102091397B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

본 발명은, 병렬로 접속된 적어도 2개의 다이로 구성되는 멀티 다이 파워 모듈의 동작을 제어하는 방법에 관한 것이다. 본 방법은, 멀티 다이 파워 모듈에 유입하는 전류를 취득하는 스텝과, 멀티 다이 파워 모듈의 다이에 관련한 손실 프로파일을 취득하는 스텝과, 멀티 다이 파워 모듈에 유입하는 취득된 전류로부터, 다이가 패시베이트되지 않을 때의 1개의 다이의 손실과, 다이가 패시베이트되었을 때의 다이의 손실과, 적어도 1개의 다른 다이가 패시베이트되었을 때의 다이의 손실을 추정하는 스텝과, 추정된 손실과 손실 프로파일로부터 다이가 패시베이트되어야 하는지 및 어느 다이가 패시베이트되어야 하는지 판단하는 스텝과, 다이가 패시베이트되어야 하는 경우에, 패시베이트되어야 하는 다이를 패시베이트하는 스텝을 포함한다.

Description

멀티 다이 파워 모듈의 동작을 제어하는 방법 및 디바이스
본 발명은 포괄적으로는, 멀티 다이 파워 모듈의 동작을 제어하는 시스템 및 방법에 관한 것이다.
멀티 다이 파워 모듈은 종래, 몇개의 병렬로 접속된 파워 다이로 구성되고, 단일의 파워 다이의 전류 성능에 비해 전류 성능을 높이기 위해서 사용된다.
예를 들면, 3상 컨버터는 스위치 당 4개의 병렬 파워 다이로 구성되고, 총 24개의 파워 다이를 갖는다.
SiC(탄화 규소) 트랜지스터 및 GaN(질화 갈륨) 트랜지스터와 같은, 신생의 디바이스 기술은 통상, 웨이퍼 기판의 수율 및 비용의 제약으로 인해, 고전류 밀도, 소전력의 다이에 있어서 실현된다.
보다 높은 전력의 SiC 베이스 모듈을 실현하기 위해서, 다수의 병렬 접속 SiC 다이가 필요하다. 병렬 접속 모듈과는 달리, 병렬 접속 다이는 동일 부하 전류를 이상적으로 정류하는 단일의 스위치를 구성한다.
그렇지만, 사용되는 다이의 타입, 즉, 다이오드가 사용되는지 또는 전압 구동 스위치, 예를 들면, MOSFET(금속 산화물 반도체 전계 효과 트랜지스터)가 사용되는지에 관계없이, 부하 전류의 균형된 분배(balanced sharing)를 정적 및 동적 모두로 제한하는 특성이 다이 내에 존재한다.
멀티 다이 파워 모듈 내의 각 다이의 온도는 기판 상의 그 기하학적 위치에 의한 영향을 받는다. 이러한 온도차에 의해, 결과적으로 다이가 최대한으로 이용되지 않게 되고, 그러므로, 소정의 정격 전류를 달성하기 위해서, 보다 많은 다이가 병렬로 될 필요가 있으므로, 파워 모듈의 전체적인 비용 및 물리적인 표면적이 증가한다.
또한, 스위칭 중의 에너지 손실은 다이를 통과하는 전류에 의한 영향을 받는다.
본 발명은 다이의 온도의 밸런스를 향상시키는 것을 목적으로 하고, 그 다음에, 고도의 동적 제어를 실행할 필요가 없이, 멀티 다이 파워 모듈의 최대 능력을 높이는 것을 목적으로 한다.
이를 위해서, 본 발명은 병렬로 접속된 적어도 2개의 다이로 구성되는 멀티 다이 파워 모듈의 동작을 제어하는 방법으로서,
상기 멀티 다이 파워 모듈에 유입하는 전류를 취득하는 스텝과,
상기 멀티 다이 파워 모듈의 상기 다이에 관련한 손실 프로파일을 취득하는 스텝과,
상기 멀티 다이 파워 모듈에 유입하는 상기 측정된 전류로부터, 다이가 패시베이트되지 않을 때의 1개의 다이의 손실과, 상기 다이가 패시베이트되었을 때의 상기 다이의 상기 손실과, 적어도 1개의 다른 다이가 패시베이트되었을 때의 상기 다이의 손실을 추정하는 스텝과,
상기 추정된 손실과 상기 손실 프로파일로부터, 다이가 패시베이트되어야 하는지 및 어느 다이가 패시베이트되어야 하는지를 판단하는 스텝과,
다이가 패시베이트되어야 하는 경우에, 패시베이트되어야 하는 상기 다이를 패시베이트하는 스텝
을 포함하는 것을 특징으로 한다.
본 발명은, 또한, 병렬로 접속된 적어도 2개의 다이로 구성되는 멀티 다이 파워 모듈의 동작을 제어하는 디바이스로서,
상기 멀티 다이 파워 모듈에 유입하는 전류를 취득하는 수단과,
상기 멀티 다이 파워 모듈의 상기 다이에 관련한 손실 프로파일을 취득하는 수단과,
상기 멀티 다이 파워 모듈에 유입하는 상기 측정된 전류로부터, 다이가 패시베이트되지 않을 때의 1개의 다이의 손실과, 상기 다이가 패시베이트되었을 때의 상기 다이의 상기 손실과, 적어도 1개의 다른 다이가 패시베이트되었을 때의 상기 다이의 손실을 추정하는 수단과,
상기 추정된 손실과 상기 손실 프로파일로부터, 다이가 패시베이트되어야 하는지 및 어느 다이가 패시베이트되어야 하는지를 판단하는 수단과,
다이가 패시베이트되어야 하는 경우에, 패시베이트되어야 하는 상기 다이를 패시베이트하는 수단
을 구비하는 것을 특징으로 한다.
따라서, 다이가 패시베이트되므로, 손실이 다이간에 언밸런스하게 되고, 다이 손실이 실현되는 프로파일은, 멀티 다이 파워 모듈의 다이에 관련되는 손실 프로파일로 조정될 수 있다. 그 결과, 다이의 온도를 보다 양호하게 밸런스시킬 수 있고, 결과적으로, 다이간의 마모는 유사해진다. 멀티 다이 파워 모듈의 수명은 개선된다.
다이 손실은 멀티 다이 파워 모듈의 패시베이션 상태와 멀티 다이 파워 모듈에 유입하는 전류에 따라서 추정되므로, 손실의 추정은 정확하고, 패시베이션의 효과는, 멀티 다이 파워 모듈의 다이에 관련된 손실 프로파일로 정확하게 조정할 수 있다. 이러한 조정은 저속의 폐루프의 방법으로 실현된다. 1개의 전류 센서밖에 필요하지 않고, 측정은 저속이다. 취득 및 제어 회로의 양쪽의 복잡도가 낮기 때문에, 다이간의 온도 밸런스는 저비용으로 실현된다.
특정의 특징에 따르면, 상기 판단하는 스텝은,
상기 패시베이트해야 하는 다이가, 부분적으로 패시베이트되는지 또는 완전하게 패시베이트되는지를 판단하는 서브 스텝과,
상기 패시베이트해야 하는 다이가 완전하게 패시베이트되는 경우, 상기 패시베이트해야 하는 다이를 오프 상태로 유지함으로써 상기 패시베이트해야 하는 다이를 완전하게 패시베이트하는 서브 스텝과,
상기 패시베이트해야 하는 다이를 다른 다이보다 짧은 주기 동안 액티브화함으로써 상기 패시베이트해야 하는 다이를 부분적으로 패시베이트하는 서브 스텝
을 더 포함한다.
따라서, 완전한 패시베이션의 효과는 스위칭 손실에 더해서 전도 손실도 감소시키므로, 다이 손실이 실현된 프로파일은, 멀티 다이 파워 모듈의 다이에 관련된 손실 프로파일로 보다 고속으로 조정된다. 한편, 다이의 완전한 패시베이션은, 부분적인 패시베이션과 비교해서, 멀티 다이 파워 모듈의 총 손실을 증가시킬 수 있다. 따라서, 멀티 다이 파워 모듈의 제어에는, 수렴의 속도 및 유효성과 손실의 최소화를 트레이드하는 것보다 양호한 제어 가능성이 주어진다.
특정의 특징에 따르면, 상기 다이의 상기 손실은, 상기 멀티 다이 파워 모듈에 유입하는 상기 전류와 상기 멀티 다이 파워 모듈의 다이의 상기 패시베이션 상태로부터 구해지는, 상기 다이의 상기 전도 손실과 상기 스위칭 손실의 합계이다.
따라서, 상이한 패시베이션 선택 및 상이한 전류 레벨에 기인하는 다이 손실의 거동이 명확하게 기술된다. 그 결과, 실현된 손실 프로파일을 소망의 손실 프로파일로 조정하는 것(steering)이 효과적이다.
특정의 특징에 따르면, 상기 다이가 패시베이트되었을 경우에는, 상기 스위칭 손실은 제로이며, 상기 다이가 완전하게 패시베이트되었을 경우에는, 상기 전도 손실은 제로이며, 상기 스위칭 손실은, 패시베이트되지 않은 상기 다이간에 균등하게 공유되고, 상기 전도 손실은, 완전하게 패시베이트되지 않은 상기 다이간에 균등하게 공유된다.
따라서, 다른 다이의 손실에 대한 1개의 다이의 패시베이션의 영향은 단순하다.
특정의 특징에 따르면, 상기 방법은 상기 멀티 다이 파워 모듈의 상기 온도를 취득하는 스텝을 더 포함하고, 상기 추정된 손실은 상기 취득된 온도에 더 의존한다.
따라서, 손실의 결정은 멀티 다이 파워 모듈의 사용에 따라 변동할 수 있다. 추정된 전도 손실 및 스위칭 손실의 비율은 온도에 따라서 정확하게 변동할 수 있다.
특정의 특징에 따르면, 상기 추정된 손실과 상기 손실 프로파일로부터, 다이를 패시베이트해야 하는지 및 어느 다이를 패시베이트해야 할지를 판단하는 것은, 상기 추정된 손실과 상기 손실 프로파일로부터 적어도 1개의 다이의 패시베이션 패턴을 구하는 스텝을 더 포함하고,
상기 패시베이트해야 하는 다이를 패시베이트하는 상기 스텝은, 상기 구해진 패시베이션 패턴에 따라 실행된다.
따라서, 패시베이션 패턴은, 각 액티브화 사이클에 있어서의 미리 설정된 패시베이션 상태를 이용해서, 일련의 연속한 액티브화 사이클을 커버한다. 패시베이션 패턴은, 측정된 전류가 변화할 때까지 오픈 루프 방법으로 실행할 수 있다. 멀티 다이 파워 모듈의 제어는 저복잡도 및 저비용으로 실현된다.
특정의 특징에 따르면, 상기 방법은, 다이가 패시베이트되지 않을 때의 1개의 다이의 상기 추정된 손실과, 상기 다이가 패시베이트되었을 때의 해당 다이의 상기 추정된 손실과, 적어도 1개의 다른 다이가 패시베이트되었을 때의 상기 다이의 상기 추정된 손실을 이용해서, 다이의 상기 손실을 상기 멀티 다이 파워 모듈의 상기 패시베이션 상태에 연관시키는 제 1 행렬을 취득하는 스텝을 더 포함하고, 상기 패시베이션 패턴은 상기 취득된 제 1 행렬과 상기 손실 프로파일로부터 구해진다.
따라서, 패시베이션 패턴의 결정은 패시베이션 패턴의 선택에 기인하고, 손실의 정확한 추정으로부터 확정된다.
특정의 특징에 따르면, 상기 취득되는 제 1 행렬은 메모리에 기억된 룩업 테이블로부터 취득된다.
따라서, 일치하지 않는 다이 및 전류 파형의 변화가 존재하는 경우에서도, 각 다른 다이의 손실에 대한 다이 패시베이션의 영향은 정확하다.
특정의 특징에 따르면, 상기 패시베이션 패턴은, 상기 제 1 행렬의 역행렬과 상기 손실 프로파일의 곱으로서 취득되는 벡터에 의해 구해지고, 상기 취득된 벡터의 제 k 성분은, 제 k 다이가 패시베이트되지 않는 액티브화 사이클의 비율을 규정한다.
따라서, 패시베이션 패턴은 용이하게 구해진다. 패시베이션 패턴에 있어서의 패시베이션 사이클의 수는 멀티 다이 파워 모듈의 다이마다 직접 구해진다.
특정의 특징에 따르면, 상기 취득된 벡터의 상기 제 k 성분은 음(-)이며, 상기 방법은,
다이가 패시베이트되지 않을 때의 1개의 다이의 상기 추정된 손실과, 상기 다이가 패시베이트되었을 때의 해당 다이의 상기 추정된 손실과, 적어도 1개의 다른 다이가 패시베이트되었을 때의 상기 다이의 상기 추정된 손실을 이용해서, 다이의 상기 손실을 상기 멀티 다이 파워 모듈의 상기 패시베이션 상태에 연관시킨 제 2 행렬을 취득하는 스텝을 더 포함하고,
상기 제 k 다이는 완전하게 패시베이트되고, 상기 패시베이션 패턴은 상기 취득된 제 2 행렬과 상기 손실 프로파일로부터 구해진다.
따라서, 다이의 완전한 패시베이션의 결정은 명확하게 행해진다. 완전한 패시베이션은, 특히 스위칭 손실이 전도 손실과 비교해서 작은 상황에서, 실현된 손실 프로파일을 소망의 손실 프로파일로 조정할 때에 보다 효과적이다.
특정의 특징에 따르면, 상기 추정된 손실과 상기 손실 프로파일로부터, 다이를 패시베이트해야 할지 및 어느 다이를 패시베이트해야 할지를 판단하는 상기 스텝은,
상기 추정된 손실과, 상기 다이가 이전에 패시베이트되었는지를 나타내는 정보를 기억하는 서브 스텝과,
기억되어 있는 추정된 손실 및 정보에 따라서, 상기 멀티 다이 파워 모듈의 각 다이에 의해 소실(dissipated)된 열의 축적 열 레벨을 추정하는 서브 스텝
을 더 포함하고,
다이를 패시베이트해야 하는지 및 어느 다이를 패시베이트해야 할지를 판단하는 상기 스텝은, 추정된 상기 축적 열 레벨과 상기 손실 프로파일로부터 실행된다.
따라서, 각 다이에 의해 소실된 열의 축적 열 레벨을 소망의 손실 프로파일로 조정하는 것이 효과적이며, 매 액티브화 사이클마다 갱신된다.
패시베이션 패턴을 이용하는 것과 비교하면, 이 해결법은 고속 변화하는 전류 파형에 양호하게 대응할 수 있다.
특정의 특징에 따르면, 추정된 상기 축적 열 레벨과 상기 손실 프로파일 간의 비율은 다이마다 구해지고, 상기 비율이 미리 설정된 값을 초과하는 경우에, 최고의 비율을 갖는 상기 다이를 패시베이트되는 것으로서 판단한다.
따라서, 어느 다이가 패시베이트되는지의 판단은 용이해지고, 모든 액티브화 사이클에 대해 실현된다. 최고의 비율을 갖는 다이가 그 근방과 비교해서 과도하게 많은 열을 소실했기 때문에, 상기 조정이 효과적이다. 패시베이션을 위해 이 다이를 선택하는 것은, 그 다이의 소실 열 레벨을 다른 다이의 소실 열 레벨과 비례해서 감소시키는 효과적인 방법이다.
특정의 특징에 의하면, 상기 비율이 미리 설정된 제 2 값을 초과하는 경우에, 상기 다이의 비율은 완전하게 패시베이트되는 것으로서 판단된다.
따라서, 부분적인 패시베이션 대신에 완전한 패시베이션의 결정이 용이하다. 완전한 액티브화에 의해, 컨트롤러는 원하지 않는 다이의 마모를 가져오게 되는 오버히트 상황을 제한할 수 있다.
특정의 특징에 따르면, 상기 손실 프로파일은, 상기 멀티 다이 파워 모듈에 유입하는 상기 전류가 0에 교차하는지를 판단하는 것에 의해 취득되고, 상기 멀티 다이 파워 모듈에 유입하는 상기 전류가 0에 교차하는 경우, 상기 방법은,
상기 다이의 상기 손실을 상기 다이의 상기 온도에 연관시키는 제 3 행렬을 구하는 스텝을 더 포함하고, 상기 행렬은, 상기 멀티 다이 파워 모듈에 유입하는 상기 전류와, 상기 멀티 다이 파워 모듈에 유입하는 상기 전류와 0의 상기 교차의 상기 주파수에 의존하고, 상기 손실 프로파일은 상기 제 3 행렬 및 밸런스된 온도 프로파일에 따라서 손실 프로파일의 벡터를 구하는 것에 의해 취득된다.
따라서, 멀티 다이 파워 모듈을 흐르는 전류 파형의 기본 주파수를 이용해서, 손실 프로파일을 적합화할 수 있다. 다이를 둘러싸는 열적 네트워크의 응답은 열 맥동 주파수에 따라 변화하므로, 제어는, 실현된 손실 프로파일을, 주어진 기본 주파수에 있어서의 전류 파형의 밸런스된 온도 프로파일을 얻는데 효과적인 손실 프로파일로 보다 양호하게 조정할 수 있다.
본 발명의 특성은 예시의 실시 형태의 이하의 설명으로부터 보다 명확하게 밝혀지고, 그 설명은 첨부의 도면을 참조하면서 행해진다.
도 1은 본 발명에 따른 멀티 다이 파워 모듈의 동작을 제어하는 시스템의 일례를 나타내는 도면이다.
도 2는 본 발명에 따른 멀티 다이 파워 모듈의 동작을 제어하는 컨트롤러의 일례를 나타내는 도면이다.
도 3은 본 발명에 따른 멀티 다이 파워 모듈의 동작을 제어하는 전력 패턴을 구하는 제 1 알고리즘을 나타내는 도면이다.
도 4는 다이를 통과하는 피크 드레인 전류에 따른 다이의 스위칭 에너지의 변화의 일례를 나타내는 그래프이다.
도 5는 다이를 통과하는 드레인 전류에 따른 드레인 소스간 저항의 일례를 나타내는 그래프이다.
도 6은 본 발명에 따른 멀티 다이 파워 모듈의 동작을 제어하는 전력 패턴을 구하는 제 2 알고리즘을 나타내는 도면이다.
도 7은 손실 프로파일 Q를 구하는 알고리즘을 나타내는 도면이다.
도 1은 본 발명에 따른 멀티 다이 파워 모듈의 동작을 제어하는 시스템의 일례를 나타내고 있다.
멀티 다이 파워 모듈(20)의 동작을 제어하는 시스템은 컨트롤러(10) 및 전류 센서(15)를 구비한다.
멀티 다이 파워 모듈(20)은 예를 들면, D1~D8로 나타내는 8개의 다이로 구성된다.
컨트롤러(10)는, 도 1에 도시하지 않는 호스트 컨트롤러로부터, 멀티 다이 파워 모듈(20)에 인가되는 입력 제어 신호를 수신하고, 이 입력 제어 신호를, 전류 센서(15)에 의해 검지된 전류치와, 이 입력 제어 신호의 동작 주파수와, 이 입력 제어 신호의 듀티 사이클과, 컨트롤러의 메모리에 기억된 미리 설정된 손실 프로파일과, 마지막으로, 이하에서 개시되는 각 다이의 액티브화 패턴을 포함한, 컨트롤러(10)의 메모리에 기억된 표에 따라서 변경한다.
예로서, 입력 신호는, 변경된 신호에 의해 제어되는 다이가 전도 손실 및 스위칭 손실을 받지 않도록, 적어도 1개의 액티브화 기간을 스킵하고, 다이의 완전한 패시베이션을 실현함으로써 변경되거나, 또는, 이 신호는, 변경된 신호에 의해 제어되는 다이가 스위칭 손실을 덜 받도록, 액티브화 기간을 단축하고, 다이의 부분적인 패시베이션을 실현함으로써 변경된다.
각 다이에 대해서, 컨트롤러(10)는 액티브화 패턴 및 입력 제어 신호에 따라서 각 다이를 구동하는 VGS1~VGSN로 나타내는 게이트 소스간 신호를 제공하고, 여기서, N은 멀티 다이 파워 모듈(20)의 다이의 수이다. 도 1의 예에서, N은 8이다.
다이 D1~D8은 병렬로 접속되고, 다이 D1~D8의 드레인 또는 컬렉터(30)는 서로 접속되고, 다이 D1~D8의 소스 또는 이미터(25)는 서로 접속되어 있다.
전류 센서(15)는 다이 D1~D8을 통과하는 전류의 총량을 검지하고, 전류치를 컨트롤러(10)에 제공한다.
전류 센서(15)를 추가하고 있음에도 불구하고, 전류 센서(15)가 높은 획득 속도나 고정밀도를 필요로 하지 않고, 단일의 전류 센서(15)가 이용되고 있기 때문에, 본 발명은 저비용을 유지하고 있다.
본 발명의 특정의 실현 형태에 따르면, 멀티 다이 파워 모듈(20)은 해당 멀티 다이 파워 모듈(20)의 기판 온도를 검지하는 온도 센서(35)를 더 구비한다.
도 2는 본 발명에 따른 멀티 다이 파워 모듈의 동작을 제어하는 컨트롤러의 일례를 나타내고 있다.
컨트롤러(10)는, 예를 들면 버스(201)에 의해 서로 접속된 구성 요소에 근거하고, 또한 제공되는 게이트 소스간 신호(VGS1~VGSN)를 다이에 대해 조정하기 위해서 프로그램에 의해 제어되는 프로세서(200)에 근거하는 아키텍쳐를 갖는다.
버스(201)는 프로세서(200)를 ROM(202), RAM(203), 입력/출력 인터페이스(204)및 전력 인터페이스(206)에 링크한다.
메모리(203)는, 변수와, 각종 다이의 액티브화 패턴과, 멀티 다이 파워 모듈 내의 손실의 분포를 나타내는 손실 프로파일 벡터 Q를 수용하기 위한 레지스터를 포함한다.
액티브화 패턴이 실시간으로 구해지는 경우, 메모리(203)는 도 3, 도 6 및/또는 도 7에 개시되는 알고리즘에 관련한 프로그램의 명령을 포함한다.
프로세서(200)는 멀티 다이 파워 모듈(20)에 인가되는 입력 게이트 신호 패턴을 수신하고, 입력 제어 신호의 각 액티브화 사이클 및 각 다이에 대해, 액티브화 패턴에 따라 다이의 액티브화를 결정한다.
ROM(202)는 도 3, 도 6 및/또는 도 7에 개시되는 알고리즘에 관련한 프로그램의 명령을 포함하고, 이들 명령은, 컨트롤러(20)가 기동될 때, RAM(203)으로 전송된다.
컨트롤러(10)는 PC(퍼스널 컴퓨터), DSP(디지털 시그널 프로세서) 혹은 마이크로컨트롤러 등의 프로그램 가능한 컴퓨팅 머신에 의해 명령 세트 혹은 프로그램을 실행함으로써 소프트웨어로 구현되거나, 또는 FPGA(필드 프로그래머블 게이트 어레이) 혹은 ASIC(특정 용도의 집적 회로) 등의 머신 혹은 전용 컴퍼넌트에 의해 하드웨어로 구현될 수 있다.
환언하면, 컨트롤러(10)는 도 3, 도 6 및/또는 도 7에 개시되는 알고리즘을 컨트롤러(10)로 하여금 실행하게 하는 회로부, 또는 회로부를 구비한 디바이스를 구비한다.
컨트롤러(10)는 예를 들면, 프리프로그램된 CPLD(복합 프로그램가능 논리 디바이스)에 의해 실현될 수 있다.
입력/출력 인터페이스(204)는, 입력 제어 신호와, 전류 센서(15) 및 온도 센서(35)로부터의 검지 정보와, 룩업 테이블과, 손실 분포 프로파일 Q를 수신한다.
각 파워 다이 및 입력 제어 신호의 각 액티브화 사이클에 대해, 전력 인터페이스(206)는, 프로세서(200)에 의해 구해지는 다이의 패시베이션 패턴에 따라, 입력 제어 신호를 게이트 소스간 전압 신호(VGS1~VGSN)로 변환한다.
도 3은 본 발명에 따른 멀티 다이 파워 모듈의 동작을 제어하는 전력 패턴을 구하는 제 1 알고리즘을 나타내고 있다.
본 알고리즘은 컨트롤러(10)의 프로세서(200)에 의해 실행되는 일례에 대해 개시된다.
본 알고리즘은 예를 들면, 초 단위 또는 밀리초 단위로 실행된다.
스텝 S300에 있어서, 프로세서(200)는 전류 센서(15)에 의해 제공된 전류치를 취득하도록 인터페이스(206)에 명령함과 함께, 취득된 전류를 기억한다.
다음의 스텝 S301에 있어서, 프로세서(200)는, 취득된 전류치가 이전에 기억된 전류치와 상이한지를 체크한다. 예를 들어, 해당 상이함이 이전에 기억된 전류치의 10%보다 큰 경우 또는 작은 경우에, 취득된 전류치가 이전에 기억된 전류치와 상이하다고 판정한다.
취득된 전류치가 이전에 기억된 전류치와 상이한 경우, 프로세서(200)는 스텝 S302로 이동한다. 그렇지 않은 경우, 프로세서(200)는 스텝 S300로 돌아온다.
스텝 S302에 있어서, 프로세서(200)는, 멀티 다이 파워 모듈(20)의 모든 다이가 액티브화되고 있을 때, 다이에 있어서의 스위칭 에너지 손실 Esw,N를 구하고, 단일의 다른 다이가 멀티 다이 파워 모듈(20)에서 액티브화되지 않을 때는, 다이에 있어서의 스위칭 에너지 손실 Esw,N-1를 구한다.
이들 스위칭 손실은 다이 D1~D8을 흐르는 전류에 의존하고 있다. 스텝 S300에서 측정된 주어진 총 전류 I에 대해, 액티브화된 다이를 흐르는 전류는, 멀티 다이 파워 모듈(20)에 있어서의 액티브화된 다이의 수에 대한 함수이다. 스위칭 손실과 다이에 유입하는 전류의 의존 관계의 일례가 도 4에 주어진다.
도 4는 다이를 통과하는 피크 드레인 전류에 따른 다이의 스위칭 에너지의 변화의 일례를 나타내고 있다.
가로축은 암페어(A)를 단위로 하는 다이의 피크 드레인 전류를 나타내고, 세로축은 밀리 주울(mJ)을 단위로 하는 스위칭 에너지 손실을 나타내고 있다.
30으로 표시된 곡선은 총 스위칭 손실을 나타내고, 31로 표시된 곡선은 다이가 도통 상태로부터 비도통 상태로 스위칭하는 경우에 다이에 의해 소실되는 턴오프 스위칭 손실을 나타내고, 32로 표시된 곡선은 다이가 비도통 상태로부터 도통 상태에 스위칭하는 경우에 다이에 의해 소실되는 턴온 스위칭 손실을 나타내고 있다.
곡선 30에서 주어지는 값은 예를 들면, ROM 메모리(202) 내의 룩업 테이블에 기억된다.
취득된 전류치로부터, 프로세서(200)는, 스텝 S300에서 측정된 전류치로부터, I/N와 동등한 전류가 횡단한 다이의 스위칭 사이클마다의 스위칭 손실 Esw,N를, Esw,N = aI/N+b(I/N)2으로서 구한다. 여기서, N는 멀티 다이 파워 모듈(20)의 액티브화된 다이의 수이며, a 및 b는 곡선 30으로부터 도출된다. 예를 들어, 도 4에 있어서의 곡선 30은 a=25 및 b=0.25를 이용해서 나타낼 수 있다.
다음의 스텝 S303에서, 프로세서(200)는, 온도 센서(35)가 있는 경우에는, 해당 온도 센서(35)에 의해 제공되는 온도치를 취득하도록 인터페이스(206)에 명령한다.
다음의 스텝 S304에서, 프로세서(200)는, 스텝 S300에서 취득된 전류치를 이용해서, 또한 특정의 실현 형태에 따라서, 취득된 온도치를 이용해서, 멀티 다이 파워 모듈(20)의 모든 다이가 액티브화되고 있을 때의 멀티 다이 파워 모듈(20)의 다이의 전도 손실 Econ,N와, 단일의 다른 다이가 멀티 다이 파워 모듈(20)에서 액티브화되지 않을 때의 다이에 있어서의 전도 손실 Econ,N-1을 구한다.
전도 손실은 다이 D1~D8을 흐르는 전류에 의존한다. 이러한 의존 관계의 일례가 도 5에 주어진다.
도 5는 다이를 흐르는 드레인 전류에 따른 드레인 소스간 저항의 일례를 나타내고 있다.
가로축은 암페어(A)를 단위로 하는 다이의 피크 드레인 전류를 나타내고, 세로축은 밀리 오옴(mΩ)으로 표시되는 다이의 직렬 저항을 나타내고 있다.
41로 표시한 곡선은 섭씨 135도의 온도에서의 다이의 직렬 저항을 나타내고, 42로 표시한 곡선은 섭씨 25도의 온도에서의 다이의 직렬 저항을 나타내고 있다.
곡선 41 및 42에 의해 주어지는 값은 예를 들면, ROM 메모리(202) 내의 룩업 테이블에 기억된다.
취득된 전류치로부터, 프로세서(200)는 부분적인 패시베이션만이 이용된다는 것을 반영해서, I/N의 전류가 횡단한 다이의 사이클마다의 전도 손실을
Figure 112018078570213-pct00001
로서 구한다. 다이는, 해당 다이가 스위칭 손실에는 기여하지 않지만, 전도 손실에는 기여하도록, 그 스위칭 패턴이 변경되면, 부분적으로 패시베이트된다. 이것은, 다른 다이의 턴온이 완료되면, 부분적으로 패시베이트된 다이가 온으로 스위칭할 경우에 실현되고, 또한, 이 다이의 턴오프가 완료되면, 다른 다이가 오프로 스위칭할 경우에 실현된다.
c 및 d는 스텝 S301에서 측정된 전류와, 스텝 S303에서 측정된 온도와, 룩업 테이블에 기억된 값으로부터 도출된다.
x는 멀티 다이 파워 모듈(20)에 인가되는 입력 제어 신호의 듀티 사이클이며, fsw는 멀티 다이 파워 모듈(20)에 인가되는 입력 제어 신호의 주파수이다.
취득된 전류치로부터, 프로세서(200)는 완전한 패시베이션이 1개의 다이에 이용되고 있다는 것을 반영해서, I/N-1의 전류가 횡단한 다이의 사이클마다의 전도 손실을,
Figure 112018078570213-pct00002
로서 구한다.
여기서, 전도 손실은, IGBT 다이의 경우에는,
Figure 112018078570213-pct00003
으로서 나타낼 수 있고, 또한 MOSFET 다이의 경우에는,
Figure 112018078570213-pct00004
으로서 나타낼 수 있다는 것에 유의해야 한다.
다이의 부분적인 패시베이션은 스위칭 패턴으로부터의 정류의 지연 또는 앞섬(advance)을 일으키고(constitute), 그것에 의해, 다이는, 근방의 다이의 포화 상태에 가까운 유사한 저전압 상태에서 정류된다. 따라서, 패시베이트된 다이는 제로 스위칭 손실을 받는 한편, 전도 손실은 여전히 패시베이트된 다이에 기인하고 있다.
다이의 완전한 패시베이션은 구동 신호의 스위칭 패턴으로부터의 각각의 펄스를 스트로빙 아웃(strobing out)하는 것을 일으키고(constitute), 그것에 의해, 스위칭 손실도 전도 손실도 다이에 기인하지 않는다.
예를 들어, 스텝 S303에서 측정된 온도가 섭씨 70도이며, 스텝 S300에서 측정된 전류가 100 암페어인 경우, MOSFET 다이의 직렬 저항 Rdson는 룩업 테이블에 기억된 값의 보간을 이용해서 175 밀리 오옴으로 추정된다. 이 예에서는, c는 0으로서 구해지고, d는 0.175 오옴으로서 구해진다.
다른 예로서, IGBT 다이의 컬렉터 이미터간 전압 VCE는 직접적인 측정을 이용해서, 또는, 스텝 S303에서 측정된 온도에 있어서의 룩업 테이블에 기억된 값의 보간을 이용해서 추정된다.
다음의 스텝 S305에서, 프로세서(200)는 다이 D1~D8의 패시베이션 비율과 다이 D1~D8에 의해 소모(dissipated)되는 전력의 관계를 반영하는 행렬 MI를 구한다.
특정의 특징에 의하면, 비액티브화된 다이는 부분적으로밖에 비액티브화되지 않고, 이것은 비액티브화된 다이가 항상 모두 전도 손실에 기여하는 것을 의미하고, 행렬 MI는 이하와 같이 구해진다.
Figure 112018078570213-pct00005
여기서, Esw,N, Esw,N-1은 단계 S302에서 산출되고, Econ,N는 단계 S304에서 산출된다.
행렬 MI는 다이가 차례로 패시베이트되는 것, 즉, 각 액티브화 사이클에서 1개의 다이만이 비액티브화되는 것을 전제로 해서 작성된다. 상기 예에서는, 제 1 다이 Di는 결코 패시베이트되지 않는 것이 전제로 되어 있으므로, 행렬 MI의 제 1 열은 구성이 다른 열과 다르다. 예를 들어, 이 제 1 다이는 다중 칩 파워 모듈(20)의 냉각 시스템에 근접한 다이에 대응한다. 대응하는 패시베이션 비율은 다이가 패시베이트되지 않은 액티브화 사이클의 비율을 나타낸다.
행렬 MI는 정준 행렬(canonic matrices)로부터 작성되므로, 보다 다수의 다이 또는 보다 소수의 다이의 행렬 MI를 구하는 것은 간단하다.
특정의 특징에 의하면, 복수의 행렬 MI가 RAM 메모리(203)에 기억되고, 하나의 전류치에 대해 1개의 행렬이 기억된다.
프로세서(200)는 스텝 S300에서 취득된 전류치를 이용해서, RAM 메모리(203)에 있어서, 취득된 전류의 값에 대응하는 행렬을 판독한다.
스텝 S306에 있어서, 프로세서(200)는 손실 프로파일 벡터 Q를 RAM 메모리(203)로부터 취득하며, 이 손실 프로파일 벡터 Q는 멀티 다이 파워 모듈(20) 내의 손실 분포를 나타내는 것이고, 측정 및/또는 멀티 다이 파워 모듈(20)의 설계중의 시뮬레이션을 통해서, 및/또는 멀티 다이 파워 모듈(20)의 동작시에 이용되는 냉각 파라미터를 이용해서 구할 수 있다.
본 발명의 일 변형 형태에 의하면, 손실 프로파일 벡터 Q는 RAM 메모리(203)에 기억되기 전에 입력/출력 인터페이스(204)로부터 수신된다. 파워 다이 D1~D8의 온도의 밸런스를 달성할 수 있는 이상적인 손실 프로파일은 도 1에 도시하지 않는 외부의 냉각 시스템의 설계 또는 구성에 의존할 수 있으므로, 손실 프로파일 벡터 Q는 리모트/온라인 프로그래밍에 의해 구성할 수도 있고, 교정된 손실 프로파일을 공급하는 제조시에 생성할 수도 있다.
본 발명의 다른 변형 형태에 의하면, 손실 프로파일 벡터 Q는 도 7에 개시되는 알고리즘에 따라 프로세서(200)에 의해 구할 수 있다.
다음의 스텝 S307에서, 프로세서(200)는 패시베이션 비율의 벡터 n를 구한다. 각 다이에 대해서, 패시베이션 비율은, 연속적인 스위칭 사이클의 총수 Nc와 비교한, 다이가 패시베이트되는 스위칭 사이클의 수를 나타낸다. 이 비율이 O일 때, 다이는 패시베이트되지 않고, 이 비율이 1일 때, 다이는 항상 패시베이트되고 있다.
높은 패시베이션 비율은 손실에 대한 다이의 기여도가 감소되어야 함을 나타낸다. 이것은 몇개의 스위칭 사이클의 스위칭 과도 현상중에 다이를 패시베이트함으로써 실현될 수 있다.
이 예에서는, 벡터 n는 다이의 패시베이션을 하지 않는 n1개의 스위칭 사이클과, 그 후에 계속되는 nk개의 일련의 스위칭 사이클로 구성되고, nk개의 일련의 스위칭 사이클 중, 제 k 다이가 부분적으로 패시베이트되며, k=2~N이다. 그 경우, 손실은 이하의 대수식으로서 나타내어진다.
Figure 112018078570213-pct00006
k=1의 경우, n1은 다이가 패시베이트되지 않는 사이클의 수를 나타낸다. 이 예에서, 제 1 다이는 결코 패시베이트되지 않는다.
프로세서(200)는 이하와 같이 벡터 n를 구한다.
Figure 112018078570213-pct00007
특정의 특징에 의하면, 벡터 n는 이하와 같이 구해진다.
Figure 112018078570213-pct00008
여기서,
Figure 112018078570213-pct00009
이다.
특정의 특징에 의하면, 행렬 MI는 여러 전류 상태 및 온도 상태에 대해 룩업 테이블에 사전에 계산되어 있다.
다음의 스텝 S308에서, 프로세서(200)는 벡터 n의 적어도 1개의 요소가 음(-)인지를 조사한다. 벡터 n의 하나의 요소는, 스위칭 손실이 다이 중의 스위칭 손실의 조절만을 이용해서 열적 불균형을 보상하기에 충분히 강하지 않을 때, 음(-)으로 될 수 있다.
벡터 n의 적어도 1개의 요소가 음(-)인 경우, 프로세서(200)는 스텝 S309로 이동한다. 그렇지 않은 경우, 프로세서(200)는 스텝 S310로 이동한다.
스텝 S309에서, 프로세서(200)는 다이 D1~D8의 패시베이션 비율과 적어도 1개의 다이가 완전하게 패시베이트되었을 때에 다이 D1~D8에 의해 소실되는 전력의 관계를 반영하는 새로운 행렬 MI를 구하며, 이는 적어도 1개의 다이가 완전하게 패시베이트되었을 때, 패시베이트된 스위칭 사이클 동안에, 스위칭 손실 및 전도 손실의 양쪽에 기여하지 않는 것을 의미한다.
스텝 S307에서 구한 벡터 n의 제 5 요소가 음(-)인 것으로 가정하면, 프로세서(200)는 제 5 파워 다이 D5가 완전하게 패시베이트된다는 것을 반영하는 이하의 새로운 행렬 MI를 구한다.
Figure 112018078705325-pct00020
행렬 MI는 정준 행렬로부터 작성되므로, 보다 다수의 또는 보다 소수의 완전하게 패시베이트된 다이의 행렬 MI를 구하는 것은 간단하다.
그 후, 프로세서(200)는 스텝 S307로 돌아온다.
스텝 S310에서, 프로세서(200)는 멀티 다이 파워 모듈(20)에 인가되는 입력 제어 신호의 Nc개의 연속적인 스위칭 사이클에 벡터 n를 적용한다. nk개의 사이클은 연속적으로 적용되거나 또는 인터리브되어도 좋다. 게이트 소스간 전압 신호는 모두 제 k 다이가 패시베이트되는 nk개의 스위칭 사이클 동안을 제외하고, 입력 제어 신호와 동일하다.
제 k 다이가 패시베이트되는 nk개의 스위칭 사이클에 속하는 소정의 스위칭 사이클에 대해, 완전한 패시베이션이 스텝 S308에서 특정되지 않은 경우, 제 k 다이의 게이트 소스간 전압 신호는, 다른 다이가 턴온을 완료한 후에 이 다이를 액티브화하고, 다른 다이를 오프로 스위칭하기 전에 이 다이의 턴오프를 완료하도록 축소시킨다. 이 다이는 전도 손실에는 기여하지만, 스위칭 손실에는 기여하지 않는다.
완전한 패시베이션이 스텝 S308에서 특정된 경우, 제 k 다이의 게이트 소스간 전압 신호는 저전압 상태로 유지된다. 전류는 스위칭 사이클 동안에 제 k 다이를 흐르지 않는다.
도 6은 본 발명에 따른 멀티 다이 파워 모듈의 동작을 제어하는 전력 패턴을 구하는 제 2 알고리즘을 나타내고 있다.
본 알고리즘은 컨트롤러(10)의 프로세서(200)에 의해 실행되는 일례에서 개시된다.
본 알고리즘은 예를 들면, 입력 제어 신호의 액티브화 사이클마다 실행된다.
스텝 S600에 있어서, 프로세서(200)는 전류 센서(15)로부터 전류치를 수신한다.
다음의 스텝 S601에 있어서, 프로세서(200)는 온도 센서(35)로부터 온도치를 수신한다.
다음의 스텝 S602에 있어서, 프로세서(200)는 이전의 액티브화 사이클에 기인한 멀티 다이 파워 모듈의 각 다이의 손실 L1~L8을 구한다. 이들 손실은 스위칭 손실과 전도 손실을 합계한 것이다.
다이가 이전의 액티브화 사이클에서 패시베이트되지 않았을 때, 상기 손실은 Esw,N + Econ,N와 동일하거나 같다고 추정된다.
또는 다이가 이전의 액티브화 사이클에서 부분적으로 패시베이트되었을 때, 이 패시베이트된 다이의 손실은 Econ,N으로서 추정되는 한편, 패시베이트되지 않은 다이의 손실은 Esw,N-1 + Econ,N으로서 추정된다.
다이가 이전의 액티브화 사이클에서 완전하게 패시베이트되었을 때, 이 패시베이트된 다이의 손실은 0으로 추정되는 한편, 패시베이트되지 않은 다이의 손실은 Esw,N-1 + Econ,N-1으로서 추정된다.
예를 들어, Esw,N, Esw,N-1, Econ,N 및 Econ,N-1는 도 3의 스텝 S302에서 설명한 바와 같이, 스텝 S600에서 검지된 전류치 및 스텝 S601에서 검지된 온도치로부터 구해진다. 다음의 스텝 S603에서, 프로세서(200)는 각 파워 다이 D1~D8에 축적된 열의 축적 열 레벨 QR1~QR8를 구한다. 예를 들어, 이전의 레벨은 이하의 식과 같이, 스텝 S602에서 추정된 손실분만큼 증가된다.
Figure 112018078570213-pct00011
여기서, x=1~8이다.
다음의 스텝 S604에서, 프로세서(200)는 멀티 다이 파워 모듈(20) 내의 손실 분포를 나타내는 손실 프로파일 벡터 Q를 RAM 메모리(203)로부터 취득한다. 이 손실 프로파일 벡터 Q는 멀티 다이 파워 모듈(20)의 설계중의 측정 및/또는 시뮬레이션을 통해서 및/또는 멀티 다이 파워 모듈(20)의 동작에 이용되는 냉각 파라미터를 이용해서 구해진다.
본 발명의 일 변형 형태에 의하면, 손실 프로파일 벡터 Q는 RAM 메모리(203)에 기억되기 전에 입력/출력 인터페이스(204)로부터 수신된다. 파워 다이 D1~D8의 온도의 밸런스를 달성할 수 있는 이상적인 손실 프로파일은, 도 1에 도시하지 않는 외부의 냉각 시스템의 설계 또는 구성에 의존할 수 있으므로, 손실 프로파일 벡터 Q는 리모트/온라인 프로그래밍에 의해 구성할 수도 있고, 교정된 손실 프로파일을 공급하는 제조시에 생성할 수도 있다.
본 발명의 다른 변형 형태에 의하면, 손실 프로파일 벡터 Q는 RAM 메모리(203) 에 기억되기 전에, 도 7에 개시되는 알고리즘에 따라 프로세서(200)에 의해 구해진다.
다음의 스텝 S605에 있어서, 프로세서(200)는 각 파워 다이 D1~D8에 대해, 축적된 열 레벨 QR1~QR8와, 스텝 S604에서 취득된 손실 프로파일 벡터 Q에 의해 표시되는 손실 Q1~Q8 간의 비율 R1~R8을 구한다.
예를 들어,
Figure 112018078570213-pct00012
여기서, x, y=1~8이다.
다음의 스텝 S606에 있어서, 프로세서(200)는 어느 다이가 스텝 S605에서 구해진 비율 중에서 최고의 비율을 갖는지를 판단한다.
다음의 스텝 S607에 있어서, 프로세서(200)는 스텝 606에서 구해진 최고의 비율이 미리 설정된 임계치보다 높은지를 판단한다. 예를 들어, 이 임계치는 1.01과 동일하다. 최고의 비율이 미리 설정된 임계치보다 낮은 경우, 프로세서(200)는 스텝 S608로 이동한다. 최고의 비율이 미리 설정된 임계치보다 높은 경우, 프로세서(200)는 스텝 S609로 이동한다.
스텝 S608에 있어서, 프로세서(200)는 입력 제어 신호의 다음의 액티브화 사이클 동안, 모든 다이를 액티브화할 것을 전력 인터페이스(206)에 명령한다. 축적 열 레벨 QR1~QR8가 다이 D1~D8에 걸쳐서 온도를 밸런스시키는데 필요한 손실 프로파일 벡터 Q의 손실 Q1~Q8에 비례할 때, 다이를 패시베이트할 필요는 없다. 그 결과, 파워 다이 D1~D8의 온도는 밸런스된다.
스텝 S609에 있어서, 프로세서(200)는 스텝 S606에서 최고의 비율을 갖는 것으로서 특정된 다이도 이전의 액티브화 사이클에 패시베이트되었는지를 판단한다. 스텝 S606에서 최고의 비율을 갖는 것으로서 특정된 다이도 이전의 액티브화 사이클에 패시베이트된 경우, 프로세서(200)는 스텝 S611로 이동한다. 스텝 S606에서 최고의 비율을 갖는 것으로서 특정된 다이가 이전의 액티브화 사이클에 패시베이트되지 않은 경우, 프로세서는 스텝 S610로 이동한다.
스텝 S610에 있어서, 프로세서(200)는 입력 제어 신호의 다음의 액티브화 사이클 동안에, 스텝 S606에서 최고의 비율을 갖는 것으로서 특정된 다이를 부분적으로 패시베이트하는 것을 전력 인터페이스(206)에 명령한다. 또, 프로세서(200)는 입력 제어 신호의 다음의 액티브화 사이클 동안에, 스텝 S606에서 최고의 비율을 갖는 것으로서 특정되지 않은 다른 모든 다이를 액티브화하는 것을 전력 인터페이스(206)에 명령한다.
스텝 S606에서 최고의 비율을 갖는 것으로서 특정된 다이는 손실 프로파일 벡터 Q와 비교해서 과도한 축적 열 레벨을 가지고 있으므로, 프로세서(200)는 이 과도한 축적 열 레벨을 감소시키기 위해서, 그 다이를 패시베이트하는 것을 결정한다. 그 결과, 축적 열 레벨 QR의 벡터는 다이 D1~D8에 걸쳐서 온도를 밸런스시키는데 필요한 손실 프로파일 벡터 Q로 조정된다.
스텝 S611에 있어서, 프로세서(200)는 입력 제어 신호의 다음의 액티브화 사이클 동안에, 스텝 S606에서 최고의 비율을 갖는 것으로서 특정된 다이를 완전하게 패시베이트하는 것을 전력 인터페이스(206)에 명령한다. 프로세서(200)는 입력 제어 신호의 다음의 액티브화 사이클 동안에, 스텝 S606에서 최고의 비율을 갖는 것으로서 특정되지 않은 다른 모든 다이를 액티브화하는 것을 또한 전력 인터페이스(206)에 명령한다.
스텝 S606에서 최고의 비율을 갖는 것으로서 특정된 다이는 벡터 Q와 비교해서 과도한 소실 열을 가지고 있으므로, 프로세서(200)는 과도한 축적열을 감소시키기 위해서 그 다이를 패시베이트하는 것을 결정한다. 그 결과, 축적 열 QR의 벡터는 다이 D1~D8에 걸쳐서 온도를 밸런스시키는데 필요하게 되는 벡터 Q로 조정된다. 이 조정은 부분적인 패시베이션이 아니고, 완전한 패시베이션을 이용하는 것에 의해 가속된다. 이 조정은 어느 전류 파형 상태에서도 실현된다.
도 7은 손실 프로파일 Q를 구하는 알고리즘을 나타내고 있다.
본 알고리즘은 컨트롤러(10)의 프로세서(200)에 의해 실행되는 일례에서 개시된다.
본 알고리즘은 예를 들면, 초마다 또는 밀리초마다 실행된다.
스텝 S700에 있어서, 프로세서(200)는 전류 센서(15)로부터 전류치를 수신한다.
스텝 S701에 있어서, 프로세서(200)는 스텝 S701에서 전류 센서(15)로부터 수신된 전류치가 0에 교차하는지를 판단한다. 파워 모듈의 액티브화 사이클 동안에, 스텝 S700에서 측정된 전류치가 0에 교차하는 경우 프로세서(200)는 스텝 S702로 이동한다. 전류치가 0에 교차하지 않는 경우, 프로세서(200)는 스텝 S700으로 이동한다.
스텝 S702에 있어서, 프로세서(200)는 전류 파형의 주파수를 결정한다. 예를 들어, 이 주파수는, 2개의 연속적인 스텝 S702 사이에서 경과한 시간의 역수의 2분의 1로서 구해진다.
다음의 스텝 S703에 있어서, 프로세서(200)는 스텝 S702에서 추정된 주파수와 함께 교번하는 멀티 다이 파워 모듈을 흐르는 전류에 대해, 파워 다이 D1~D8에 의해 소실된 손실을 정상 상태 하에 있어서의 다이의 온도 T1~T8와 대응지어지는 행렬 MT를 구한다.
예를 들어, 멀티 다이 파워 모듈 및 그 냉각 환경은 합쳐져서, RAM 메모리에 기억된 열 저항 및 열 캐패시턴스를 포함하는 등가의 열적 네트워크를 규정한다. 행렬 MT는 이 열적 네트워크의 열 응답을 나타내고, 이 열 응답은 종래의 회로 해석 기법을 이용해서 여러 주파수에서 구할 수 있다.
다음의 스텝 S704에 있어서, 프로세서(200)는 멀티 다이 파워 모듈을 흐르는 전류가 스텝 S702에서 구해진 주파수와 함께 교번하고 있을 때, 다이의 온도를 밸런스하는데 필요한 손실 프로파일의 벡터 Q를 구한다. 본 발명에 의하면, Q=MT -1T이다. 여기서, T는 소망의 밸런스된 온도 프로파일이다.
당연히, 본 발명의 범위로부터 벗어나지 않고, 상술한 본 발명의 실시 형태에 대해서 많은 변경을 행할 수 있다.

Claims (15)

  1. 병렬로 접속된 적어도 2개의 다이로 구성되는 멀티 다이 파워 모듈의 동작을 제어하는 방법으로서,
    상기 멀티 다이 파워 모듈에 유입하는 전류를 취득하는 스텝과,
    상기 멀티 다이 파워 모듈의 상기 다이에 관련되고 상기 멀티 다이 파워 모듈내의 손실의 분포를 나타내는 손실 프로파일을 취득하는 스텝과,
    상기 멀티 다이 파워 모듈에 유입하는 상기 취득된 전류로부터, 다이가 패시베이트되지 않을 때의 1개의 다이의 손실과, 상기 다이가 패시베이트되었을 때의 상기 다이의 상기 손실과, 적어도 1개의 다른 다이가 패시베이트되었을 때의 상기 다이의 상기 손실을 추정하는 스텝 -상기 다이는 상기 다이의 액티브화 기간을 스킵(skip)하거나 단축시켜 패시베이트됨- 과,
    추정된 각 상기 손실과 상기 손실 프로파일로부터 다이가 패시베이트되어야 하는지 및 어느 다이가 패시베이트되어야 하는지를 판단하는 스텝과,
    다이가 패시베이트되어야 하는 경우에, 패시베이트되어야 하는 상기 다이를 패시베이트하는 스텝
    을 포함하는 방법.
  2. 제 1 항에 있어서,
    상기 판단하는 스텝은,
    상기 패시베이트되어야 하는 다이가 부분적으로 패시베이트되는지 또는 완전히 패시베이트되는지를 판단하는 서브 스텝과,
    상기 패시베이트되어야 하는 다이가 완전히 패시베이트되는 경우, 상기 패시베이트되어야 하는 다이를 오프 상태로 유지함으로써 상기 패시베이트되어야 하는 다이를 완전히 패시베이트하는 서브 스텝과,
    상기 패시베이트되어야 하는 다이를 다른 다이보다 짧은 기간동안 액티브화함으로써 상기 패시베이트되어야 하는 다이를 부분적으로 패시베이트하는 서브 스텝
    을 더 포함하는 방법.
  3. 제 1 항에 있어서,
    상기 다이의 상기 손실은, 상기 멀티 다이 파워 모듈에 유입하는 전류 및 상기 멀티 다이 파워 모듈의 다이의 패시베이션 상태로부터 구해지는, 상기 다이의 전도 손실과 스위칭 손실의 합계이고, 상기 패시베이션 상태는 다이가 패시베이트되지 않는지, 부분적으로 패시베이트되는지, 또는 완전히 패시베이트 되는지를 나타내는 것인 방법.
  4. 제 3 항에 있어서,
    상기 다이가 패시베이트된 경우에는, 상기 스위칭 손실은 0이며, 상기 다이가 완전히 패시베이트된 경우에는, 상기 전도 손실은 0이며, 상기 스위칭 손실은 패시베이트되지 않은 상기 다이 간에 균등하게 분배되고, 상기 전도 손실은 완전히 패시베이트되지 않은 상기 다이 간에 균등하게 분배되는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 방법은 상기 멀티 다이 파워 모듈의 온도를 취득하는 스텝을 더 포함하고, 상기 추정된 손실은 상기 취득된 온도에 더 의존하는 방법.
  6. 제 3 항에 있어서,
    상기 추정된 손실과 상기 손실 프로파일로부터 다이가 패시베이트되어야 하는지 및 어느 다이가 패시베이트되어야 하는지를 판단하는 상기 스텝은, 상기 추정된 손실과 상기 손실 프로파일로부터 적어도 1개의 다이에 대한 패시베이션 패턴 -상기 패시베이션 패턴은 각 액티브화 사이클에 있어서의 미리 설정된 패시베이션 상태를 이용해서 일련의 연속한 액티브화 사이클을 커버함- 을 구하는 스텝을 더 포함하고,
    상기 패시베이트되어야 하는 다이를 패시베이트하는 상기 스텝은, 상기 구한 패시베이션 패턴에 따라 실행되는
    방법.
  7. 제 6 항에 있어서,
    상기 방법은, 다이가 패시베이트되지 않을 때의 1개의 다이의 추정된 손실과, 상기 다이가 패시베이트되었을 때의 상기 다이의 상기 추정된 손실과, 적어도 1개의 다른 다이가 패시베이트되었을 때의 상기 다이의 상기 추정된 손실을 이용해서, 다이의 상기 손실을 상기 멀티 다이 파워 모듈의 상기 패시베이션 상태와 연관시키는 제 1 행렬을 취득하는 스텝을 더 포함하고, 상기 패시베이션 패턴은 상기 취득한 제 1 행렬과 상기 손실 프로파일로부터 구해지는 방법.
  8. 제 7 항에 있어서,
    상기 취득한 제 1 행렬은 메모리에 기억된 룩업 테이블로부터 취득되는 방법.
  9. 제 7 항에 있어서,
    상기 패시베이션 패턴은 상기 제 1 행렬의 역행렬과 상기 손실 프로파일의 곱으로서 취득되는 벡터에 의해 구해지고, 상기 취득된 벡터의 제 k 성분은 제 k 다이가 패시베이트되지 않는 액티브화 사이클의 비율을 규정하는 방법.
  10. 제 9 항에 있어서,
    상기 취득된 벡터의 상기 제 k 성분은 음(-)이며,
    상기 방법은, 다이가 패시베이트되지 않을 때의 1개의 다이의 추정된 손실과, 상기 다이가 패시베이트되었을 때의 해당 다이의 상기 추정된 손실과, 적어도 1개의 다른 다이가 패시베이트되었을 때의 상기 다이의 상기 추정된 손실을 이용해서, 다이의 상기 손실을 상기 멀티 다이 파워 모듈의 상기 패시베이션 상태에 연관시키는 제 2 행렬을 취득하는 스텝을 더 포함하고,
    상기 제 k 다이는 완전하게 패시베이트되고,
    상기 패시베이션 패턴은 상기 취득된 제 2 행렬과 상기 손실 프로파일로부터 구해지는
    방법.
  11. 제 1 항에 있어서,
    추정된 상기 손실과 상기 손실 프로파일로부터 다이가 패시베이트되어야 하는지 및 어느 다이가 패시베이트되어야 하는지를 판단하는 상기 스텝은,
    추정된 상기 손실 및 상기 다이가 이전에 패시베이트되었는지를 나타내는 정보를 기억하는 서브 스텝과,
    기억하고 있는 추정된 손실 및 정보에 따라, 상기 멀티 다이 파워 모듈의 각 다이에 의해 소실된 열의 축적 열 레벨을 추정하는 서브 스텝
    을 더 포함하고,
    다이가 패시베이트되어야 하는지 및 어느 다이가 패시베이트되어야 하는지를 판단하는 상기 스텝은, 추정된 상기 축적 열 레벨과 상기 손실 프로파일로부터 실행되는
    방법.
  12. 제 11 항에 있어서,
    추정된 상기 축적 열 레벨과 상기 손실 프로파일 간의 비율은 다이마다 구해지고,
    상기 비율이 미리 설정된 값을 초과하고 있는 경우에, 최고의 비율을 갖는 다이가 패시베이트되는 것으로 판단되는
    방법.
  13. 제 12 항에 있어서,
    상기 비율이 미리 설정된 제 2 값을 초과하고 있는 경우에, 상기 다이의 비율은 완전히 패시베이트되는 것으로 판단되는 방법.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 손실 프로파일은 상기 멀티 다이 파워 모듈에 유입하는 전류가 0과 교차하는지를 판단함으로써 취득되고, 상기 멀티 다이 파워 모듈에 유입하는 전류가 0과 교차하는 경우, 상기 방법은, 상기 다이의 상기 손실을 상기 다이의 온도에 연관시키는 제 3 행렬을 구하는 스텝을 더 포함하고,
    상기 제 3 행렬은, 상기 멀티 다이 파워 모듈에 유입하는 전류와, 상기 멀티 다이 파워 모듈에 유입하는 전류가 0과 교차하는 주파수에 의존하고, 상기 손실 프로파일은 상기 제 3 행렬 및 밸런스된 온도 프로파일에 따라 손실 프로파일의 벡터를 구함으로써 취득되는
    방법.
  15. 병렬로 접속된 적어도 2개의 다이로 구성되는 멀티 다이 파워 모듈의 동작을 제어하는 디바이스로서,
    상기 멀티 다이 파워 모듈에 유입하는 전류를 취득하는 수단과,
    상기 멀티 다이 파워 모듈의 상기 다이에 관련되고 상기 멀티 다이 파워 모듈내의 손실의 분포를 나타내는 손실 프로파일을 취득하는 수단과,
    상기 멀티 다이 파워 모듈에 유입하는 상기 취득된 전류로부터, 다이가 패시베이트되지 않을 때의 1개의 다이의 손실과, 상기 다이가 패시베이트되었을 때의 상기 다이의 상기 손실과, 적어도 1개의 다른 다이가 패시베이트되었을 때의 상기 다이의 상기 손실을 추정하는 수단 -상기 다이는 상기 다이의 액티브화 기간을 스킵하거나 단축시켜 패시베이트됨- 과,
    추정된 상기 손실과 상기 손실 프로파일로부터 다이가 패시베이트되어야 하는지 및 어느 다이가 패시베이트되어야 하는지를 판단하는 수단과,
    다이가 패시베이트되어야 하는 경우에, 패시베이트되어야 하는 다이를 패시베이트하는 수단
    을 구비하는 디바이스.
KR1020187022924A 2016-02-16 2017-02-07 멀티 다이 파워 모듈의 동작을 제어하는 방법 및 디바이스 KR102091397B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16155848.1 2016-02-16
EP16155848.1A EP3208921B1 (en) 2016-02-16 2016-02-16 A system and a method for controlling the operation of a multi-die power module
PCT/JP2017/005029 WO2017141841A1 (en) 2016-02-16 2017-02-07 Method and device for controlling the operation of multi-die power module

Publications (2)

Publication Number Publication Date
KR20180103099A KR20180103099A (ko) 2018-09-18
KR102091397B1 true KR102091397B1 (ko) 2020-03-20

Family

ID=55404586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187022924A KR102091397B1 (ko) 2016-02-16 2017-02-07 멀티 다이 파워 모듈의 동작을 제어하는 방법 및 디바이스

Country Status (6)

Country Link
US (1) US10333385B2 (ko)
EP (1) EP3208921B1 (ko)
JP (1) JP6466039B2 (ko)
KR (1) KR102091397B1 (ko)
CN (1) CN108604856B (ko)
WO (1) WO2017141841A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3890010A1 (en) * 2020-04-02 2021-10-06 Mitsubishi Electric R & D Centre Europe B.V. Method and device for increasing the reliability of a power module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130328599A1 (en) 2010-10-22 2013-12-12 Abb Research Ltd. Gate driver unit for electrical switching device
US20140340124A1 (en) 2013-05-14 2014-11-20 Infineon Technologies Austria Ag Circuit with a Plurality of Bipolar Transistors and Method for Controlling Such a Circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7839201B2 (en) * 2005-04-01 2010-11-23 Raytheon Company Integrated smart power switch
US20060255777A1 (en) * 2005-05-10 2006-11-16 Koertzen Henry W Apparatus and method for improving voltage converter low load efficiency
US7992020B1 (en) * 2008-03-05 2011-08-02 Xilinx, Inc. Power management with packaged multi-die integrated circuit
US8237414B1 (en) * 2009-03-06 2012-08-07 Pericom Semiconductor Corporation Multi-mode charger device
FR2945152B1 (fr) * 2009-04-29 2011-07-29 Stmicroelectronics Wireless Sas Ensemble de circuit electronique composite
US8115457B2 (en) * 2009-07-31 2012-02-14 Power Integrations, Inc. Method and apparatus for implementing a power converter input terminal voltage discharge circuit
US20130056773A1 (en) * 2011-09-02 2013-03-07 Wen Kun Yang Led package and method of the same
US9847705B2 (en) * 2012-08-06 2017-12-19 Peter Oaklander Regulator using smart partitioning
EP3026801B1 (en) * 2014-11-26 2021-03-10 Mitsubishi Electric R&D Centre Europe B.V. Device for controlling the operation of a multi-die power module
EP3208586B1 (en) * 2016-02-18 2019-08-28 Mitsubishi Electric R&D Centre Europe B.V. Method and device for determining the junction temperature of at least one die of a semiconductor power module
US10071652B2 (en) * 2016-05-11 2018-09-11 Ford Global Technologies, Llc Dual mode IGBT gate drive to reduce switching loss
US10554201B2 (en) * 2016-07-22 2020-02-04 Abb Schweiz Ag Solid state switch system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130328599A1 (en) 2010-10-22 2013-12-12 Abb Research Ltd. Gate driver unit for electrical switching device
US20140340124A1 (en) 2013-05-14 2014-11-20 Infineon Technologies Austria Ag Circuit with a Plurality of Bipolar Transistors and Method for Controlling Such a Circuit

Also Published As

Publication number Publication date
CN108604856A (zh) 2018-09-28
WO2017141841A1 (en) 2017-08-24
CN108604856B (zh) 2020-05-19
JP2018528757A (ja) 2018-09-27
EP3208921B1 (en) 2019-04-17
US10333385B2 (en) 2019-06-25
US20190020260A1 (en) 2019-01-17
KR20180103099A (ko) 2018-09-18
EP3208921A1 (en) 2017-08-23
JP6466039B2 (ja) 2019-02-06

Similar Documents

Publication Publication Date Title
US10168381B2 (en) Method for determining a deterioration of power semiconductor modules as well as a device and circuit arrangement
CN108736867B (zh) 半导体开关元件的驱动电路
JP6781523B2 (ja) スイッチから構成されるパワーモジュールの動作を制御するためのシステムおよび方法
JP5063124B2 (ja) 半導体装置
US9929073B2 (en) Semiconductor device
JP6452831B2 (ja) マルチダイパワーモジュールを備えるシステム、及びマルチダイパワーモジュールのスイッチングを制御する方法
KR102091397B1 (ko) 멀티 다이 파워 모듈의 동작을 제어하는 방법 및 디바이스
JPWO2009054143A1 (ja) 電力変換装置
JP6429222B2 (ja) マルチダイパワーモジュールを備えるシステム及びマルチダイパワーモジュールの動作を制御する方法
JP2017192140A (ja) 半導体スイッチング素子の駆動回路
JP6430026B2 (ja) マルチダイパワーモジュールを備えるシステム、およびマルチダイパワーモジュールの動作を制御する方法
JP7540392B2 (ja) 並列接続半導体素子の温度バランス制御装置および温度バランス制御方法
WO2019224165A1 (en) Multiphase dc-dc converter and method of controlling such
US20230040345A1 (en) Power conversion device
EP4064564A1 (en) Control method of a hybrid power switch
Amler et al. Evaluation of Current, Delay, and Temperature Influence and Diode Selection on the Switching Behavior of a SiC/Si Hybrid Switch
US9712150B2 (en) Limiting of temperature variations of semiconductor component
Jordan et al. New power MOSFET selection method to avoid failures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant