JP6430026B2 - マルチダイパワーモジュールを備えるシステム、およびマルチダイパワーモジュールの動作を制御する方法 - Google Patents
マルチダイパワーモジュールを備えるシステム、およびマルチダイパワーモジュールの動作を制御する方法 Download PDFInfo
- Publication number
- JP6430026B2 JP6430026B2 JP2017539685A JP2017539685A JP6430026B2 JP 6430026 B2 JP6430026 B2 JP 6430026B2 JP 2017539685 A JP2017539685 A JP 2017539685A JP 2017539685 A JP2017539685 A JP 2017539685A JP 6430026 B2 JP6430026 B2 JP 6430026B2
- Authority
- JP
- Japan
- Prior art keywords
- die
- cluster
- dies
- power module
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
ダイのアクティブ化の低減に関係した情報を、受信された連続した入力パターンに従って配列する手段と、
配列された情報と連続した入力パターンとから各クラスターの出力されるゲートソース間信号を作成する手段と、
をさらに備える。
マルチダイパワーモジュールのダイをアクティブ化する複数の連続した入力パターンを受信するステップと、
ダイのクラスターごとに1つのゲートソース間信号を出力するステップであって、各出力されるゲートソース間信号は、他のゲートソース間信号と異なり、少なくとも1つの第1の出力されるゲートソース間信号は、複数の入力パターンのうちの少なくとも1つの入力パターンの間にダイのアクティブ化を低減する、ステップと、
を含むことを特徴とする、方法に関する。
マルチダイパワーモジュールのダイをアクティブ化する複数の連続した入力パターンを受信する手段と、
ダイのクラスターごとに1つのゲートソース間信号を出力する手段であって、各出力されるゲートソース間信号は、他のゲートソース間信号と異なり、少なくとも1つの第1の出力されるゲートソース間信号は、複数の入力パターンのうちの少なくとも1つの入力パターンの間にダイのアクティブ化を低減する、手段と、
を備えることを特徴とする、デバイスに関する。
Claims (11)
- 並列に接続されたダイから構成されるマルチダイパワーモジュールと、該マルチダイパワーモジュールの該ダイがアクティブ化される必要があるときを示す複数の連続した入力パターンからなる入力信号を受信するコントローラーと、を備えるシステムであって、前記ダイは、前記マルチダイパワーモジュール内の前記ダイのロケーションに従って、ダイの少なくとも2つのクラスターにグループ化されていることを特徴とし、前記コントローラーは、クラスターごとに1つのゲートソース間信号を出力する手段を備え、各出力されるゲートソース間信号は、他の前記ゲートソース間信号と異なり、少なくとも1つの出力されるゲートソース間信号は、前記複数の連続した入力パターンのうちの少なくとも1つの入力パターンの一部の間に少なくとも1つのクラスターの1つのダイをアクティブにしないことを特徴とする、システム。
- 少なくとも1つの出力されるゲートソース間信号は、前記複数の連続した入力パターンのうちの少なくとも1つの入力パターンの間に少なくとも1つのクラスターの1つのダイをアクティブにしないことを特徴とする、請求項1に記載のシステム。
- 前記マルチダイパワーモジュール内の前記ダイのロケーションは、前記マルチダイパワーモジュール内のそれらの近傍ダイの数を表現していることを特徴とする、請求項1または2に記載のシステム。
- 少なくとも1つの他の出力されるゲートソース間信号は、前記複数の連続した入力パターンのうちのそれぞれの入力パターンの間に少なくとも1つの他のクラスターの1つのダイをアクティブにすることを特徴とする、請求項1から3のいずれか1項に記載のシステム。
- 前記コントローラーは、前記複数の連続した入力パターンのうちの少なくとも1つの入力パターンの間の前記ダイの非アクティブ化に関係した情報を記憶する記憶手段を備えることを特徴とする、請求項1から4のいずれか1項に記載のシステム。
- 前記コントローラーは、
前記ダイの前記非アクティブ化に関係した前記情報を、前記受信された連続した入力パターンに従って配列する手段と、
前記配列された情報と前記連続した入力パターンとから各クラスターの出力されるゲートソース間信号を作成する手段と
をさらに備えることを特徴とする、請求項5に記載のシステム。 - 各クラスターの出力されるゲートソース間信号を作成する前記手段は、前記ダイのアクティブ化の低減に関係した情報が前記入力パターンの非アクティブ化を示しているときは、入力パターンのアクティブ化パルスを省き、前記ダイのアクティブ化の低減に関係した情報が前記入力パターンの非アクティブ化を示していないときは、前記入力パターンを再コピーすることを特徴とする、請求項6に記載のシステム。
- 各クラスターの出力されるゲートソース間信号を作成する前記手段は、前記アクティブ化の低減に関係した情報が前記入力パターンの非アクティブ化を示しているときは、入力パターンのアクティブ化パルスを短縮し、前記アクティブ化の低減に関係した情報が前記入力パターンの非アクティブ化を示していないときは、前記入力パターンを再コピーすることを特徴とする、請求項6に記載のシステム。
- 並列に接続されたダイから構成されるマルチダイパワーモジュールの動作を制御する方法であって、前記ダイは、前記マルチダイパワーモジュール内の前記ダイのロケーションに従って、ダイの少なくとも2つのクラスターにグループ化され、各クラスターは、少なくとも1つのダイを備え、前記方法は、コントローラーにより実行されるステップを備え、
該マルチダイパワーモジュールの該ダイがアクティブ化される必要があるときを示す複数の連続した入力パターンからなる入力信号を受信するステップと、
クラスターごとに1つのゲートソース間信号を出力するステップであって、各ゲートソース間信号は、他のゲートソース間信号と異なり、少なくとも1つの出力されるゲートソース間信号は、前記複数の連続した入力パターンのうちの少なくとも1つの入力パターンの一部の間に少なくとも1つのクラスターの1つのダイをアクティブにしない、出力するステップと
を含むことを特徴とする、方法。 - 少なくとも1つの出力されるゲートソース間信号は、前記複数の連続した入力パターンのうちの少なくとも1つの入力パターンの間に少なくとも1つのクラスターの1つのダイをアクティブにしないことを特徴とする、請求項9に記載の方法。
- 少なくとも1つの他の出力されるゲートソース間信号は、前記複数の連続した入力パターンのうちのそれぞれの入力パターンの間に少なくとも1つの他のクラスターの1つのダイをアクティブにすることを特徴とする、請求項9または10に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP15171259.3A EP3104526B1 (en) | 2015-06-09 | 2015-06-09 | System and method for controlling a multi-die power module |
EP15171259.3 | 2015-06-09 | ||
PCT/JP2016/067463 WO2016199929A1 (en) | 2015-06-09 | 2016-06-06 | System comprising multi-die power module, method for controlling operation of multi-die power module, device for controlling operation of multi-die power module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018506945A JP2018506945A (ja) | 2018-03-08 |
JP6430026B2 true JP6430026B2 (ja) | 2018-11-28 |
Family
ID=53396307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017539685A Active JP6430026B2 (ja) | 2015-06-09 | 2016-06-06 | マルチダイパワーモジュールを備えるシステム、およびマルチダイパワーモジュールの動作を制御する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10277218B2 (ja) |
EP (1) | EP3104526B1 (ja) |
JP (1) | JP6430026B2 (ja) |
CN (1) | CN107771372B (ja) |
DK (1) | DK3104526T3 (ja) |
WO (1) | WO2016199929A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3336499B1 (en) * | 2016-12-16 | 2019-12-11 | Mitsubishi Electric R & D Centre Europe B.V. | Method for controlling the temperature of a multi-die power module |
US11258294B2 (en) * | 2019-11-19 | 2022-02-22 | Bloom Energy Corporation | Microgrid with power equalizer bus and method of operating same |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01143287U (ja) * | 1988-03-25 | 1989-10-02 | ||
JPH03274820A (ja) * | 1990-03-23 | 1991-12-05 | Matsushita Electron Corp | 半導体装置 |
US6316956B1 (en) * | 1999-10-22 | 2001-11-13 | Motorola, Inc. | Multiple redundant reliability enhancement method for integrated circuits and transistors |
EP1266454B1 (de) * | 2000-03-15 | 2003-10-22 | CT-Concept Technologie AG | Verfahren zum betrieb einer parallelanordnung von leistungshalbleiterschaltern |
JP2002064180A (ja) * | 2000-08-22 | 2002-02-28 | Mitsubishi Electric Corp | 半導体モジュール |
JP4069022B2 (ja) * | 2003-06-12 | 2008-03-26 | 三菱電機株式会社 | 電力用半導体装置 |
DE10345556B4 (de) * | 2003-09-30 | 2011-03-10 | Infineon Technologies Ag | Halbleiterbauelement und Halbleiterbauelementanordnung mit verbessertem Temperaturverhalten |
US7567447B2 (en) * | 2006-01-04 | 2009-07-28 | General Electric Company | Electrical switching device having current balanced transistors |
US7672107B2 (en) * | 2006-10-13 | 2010-03-02 | Advanced Analogic Technologies, Inc. | Current limit control with current limit detector |
EP2445110B1 (en) * | 2010-10-22 | 2014-05-14 | ABB Research Ltd | Gate driver unit for electrical switching device |
US20120286750A1 (en) * | 2011-05-10 | 2012-11-15 | Peng Xu | Switching regulators with adaptive clock generators and associated methods of control |
US9041183B2 (en) * | 2011-07-19 | 2015-05-26 | Ut-Battelle, Llc | Power module packaging with double sided planar interconnection and heat exchangers |
WO2015022860A1 (ja) * | 2013-08-12 | 2015-02-19 | 日産自動車株式会社 | スイッチング装置 |
-
2015
- 2015-06-09 EP EP15171259.3A patent/EP3104526B1/en active Active
- 2015-06-09 DK DK15171259.3T patent/DK3104526T3/da active
-
2016
- 2016-06-06 WO PCT/JP2016/067463 patent/WO2016199929A1/en active Application Filing
- 2016-06-06 CN CN201680033603.9A patent/CN107771372B/zh active Active
- 2016-06-06 US US15/574,029 patent/US10277218B2/en active Active
- 2016-06-06 JP JP2017539685A patent/JP6430026B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20180302079A1 (en) | 2018-10-18 |
US10277218B2 (en) | 2019-04-30 |
JP2018506945A (ja) | 2018-03-08 |
EP3104526A1 (en) | 2016-12-14 |
DK3104526T3 (da) | 2021-02-22 |
CN107771372B (zh) | 2021-04-20 |
WO2016199929A1 (en) | 2016-12-15 |
CN107771372A (zh) | 2018-03-06 |
EP3104526B1 (en) | 2020-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kuprat et al. | Research on active thermal control: Actual status and future trends | |
JP6781523B2 (ja) | スイッチから構成されるパワーモジュールの動作を制御するためのシステムおよび方法 | |
JP6430026B2 (ja) | マルチダイパワーモジュールを備えるシステム、およびマルチダイパワーモジュールの動作を制御する方法 | |
WO2005119402A1 (ja) | プロセッサ、プロセッサシステム、温度推定装置、情報処理装置および温度推定方法 | |
US20080088356A1 (en) | Semiconductor integrated circuit device | |
CN103018646A (zh) | 一种面向SoC芯片的晶圆级高温老化测试调度方法 | |
Bouguezzi et al. | Developing a simplified analytical thermal model of multi-chip power module | |
KR101027698B1 (ko) | 반도체 장치 및 그 제어 방법 | |
JP2018505643A (ja) | マルチダイパワーモジュールを備えるシステム、及びマルチダイパワーモジュールのスイッチングを制御する方法 | |
JP6429222B2 (ja) | マルチダイパワーモジュールを備えるシステム及びマルチダイパワーモジュールの動作を制御する方法 | |
JP2017135818A (ja) | 電力変換装置 | |
US11137809B2 (en) | Runtime localized cooling of high-performance processors | |
KR102091397B1 (ko) | 멀티 다이 파워 모듈의 동작을 제어하는 방법 및 디바이스 | |
Gupta et al. | Thermal mangament of multicore processors using power multiplexing | |
Hu et al. | Transient junction temperature estimation of IGBT using improved thermal model | |
US11474576B1 (en) | Electrical device with thermally controlled performance | |
Kim et al. | Analysis of thermal behavior for 3D integration of DRAM | |
EP3491730A1 (en) | Heat balancing in a power converter | |
Profumo et al. | Implementation and validation of a new thermal model for analysis, design, and characterization of multichip power electronics devices | |
Wang et al. | Thermal coupling analysis and improved dynamic temperature control algorithm for 3D-LSI | |
Ho et al. | Thermal-HIL Real-Time Testing Platform for Evaluating Cooling Systems of Power Rectifiers | |
JPWO2018100647A1 (ja) | ゲート駆動回路 | |
CN105553229B (zh) | 对半导体部件的温度变化的限定 | |
Zając et al. | Thermal coupling phenomenon in ICs cooled by integrated microchannels | |
TWI587596B (zh) | 並聯轉換裝置系統之控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6430026 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |