JP6430026B2 - マルチダイパワーモジュールを備えるシステム、およびマルチダイパワーモジュールの動作を制御する方法 - Google Patents

マルチダイパワーモジュールを備えるシステム、およびマルチダイパワーモジュールの動作を制御する方法 Download PDF

Info

Publication number
JP6430026B2
JP6430026B2 JP2017539685A JP2017539685A JP6430026B2 JP 6430026 B2 JP6430026 B2 JP 6430026B2 JP 2017539685 A JP2017539685 A JP 2017539685A JP 2017539685 A JP2017539685 A JP 2017539685A JP 6430026 B2 JP6430026 B2 JP 6430026B2
Authority
JP
Japan
Prior art keywords
die
cluster
dies
power module
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017539685A
Other languages
English (en)
Other versions
JP2018506945A (ja
Inventor
エヴァンチュク、ジェフリー
モロヴ、ステファン
ボワイエ、ニコラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric R&D Centre Europe BV Netherlands
Original Assignee
Mitsubishi Electric R&D Centre Europe BV Netherlands
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric R&D Centre Europe BV Netherlands filed Critical Mitsubishi Electric R&D Centre Europe BV Netherlands
Publication of JP2018506945A publication Critical patent/JP2018506945A/ja
Application granted granted Critical
Publication of JP6430026B2 publication Critical patent/JP6430026B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12Modifications for increasing the maximum permissible switched current
    • H03K17/122Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Description

本発明は包括的には、マルチダイパワーモジュールの動作を制御するシステムおよび方法に関する。
マルチダイパワーモジュールは従来、いくつかの並列に接続されたパワーダイから構成され、単一のパワーダイの電流性能を超えて電流性能を高めるために使用される。
例えば、三相コンバーターは、スイッチあたり4つの並列パワーダイから構成され、全部で24個のパワーダイを与える。
SiC(炭化ケイ素)トランジスタおよびGaN(窒化ガリウム)トランジスタのような、新生のデバイス技術は通常、ウェハー基板の歩留まりおよびコストに関する制約に起因して、高電流密度、小電力のダイにおいて実現される。
より高い電力のSiCベースモジュールを実現するには、多数の並列接続SiCダイが必要である。並列接続モジュールとは異なり、並列接続ダイは、理想的には同じ負荷電流を整流する単一のスイッチを構成する。
しかしながら、使用されるダイのタイプ、すなわち、ダイオードが使用されるか、または電圧駆動スイッチ、例えば、MOSFET(金属酸化膜半導体電界効果トランジスタ)が使用されるかにかかわらず、負荷電流の均衡の取れた分配を静的にも、動的にも制限する特性がダイ内に存在する。
さらに、マルチダイパワーモジュール内の各ダイの温度は、基板上のその幾何学ロケーションによる影響を受ける。このような温度差により、結果としてダイが最大限に利用されなくなり、それゆえ、所与の定格電流を達成するために、より多くのダイが並列にされる必要があるので、パワーモジュールの全体的なコストおよび物理的な表面積が増加する。
ダイの温度をバランスさせることは、フィードバック制御によって解決することができる。
電流フィードバック制御ループの場合、高速および高精度のセンサーおよびプロセッサを用いなければならない。
温度フィードバック制御の場合、余分な構成要素が、パワーモジュールのコスト、重量、容積および電力消費に影響を与える。
そのようなフィードバック制御の一例が、図1を参照して与えられる。
図1は、従来技術によるマルチダイパワーモジュールの動作を制御するシステムの一例を表している。
マルチダイパワーモジュール10は、例えば、100〜100で示す3つのダイから構成される。
マルチダイパワーモジュール10の動作を制御するシステムは、コントローラー150を備え、このコントローラーは、マルチダイパワーモジュール10に印加される制御信号をホストコントローラーから受信し、変更された信号を用いてダイを制御する前に、検知された電流および/または検知された温度に従ってダイごとに個別に制御信号を変更する。
ダイごとに個別に変更された制御信号は、ダイ100〜100の110〜110で示す個別のゲートコネクターに個別に供給される。
本発明は、ダイの温度のバランス化を向上させ、次いで、高度に動的な制御の実施を必要とすることなく、マルチダイパワーモジュールの最大能力を高めることを目的とする。
したがって、本発明は、ダイから構成されるマルチダイパワーモジュールと、マルチダイパワーモジュールのダイをアクティブ化する複数の連続した入力パターンを受信するコントローラーとを備えるシステムであって、ダイは、ダイの複数のクラスターにグループ化されていることを特徴とし、コントローラーは、ダイのクラスターごとに1つのゲートソース間(Gate to Source:ゲートツーソース)信号を出力する手段を備え、各出力されるゲートソース間信号は、他のゲートソース間信号と異なり、少なくとも1つの第1の出力されるゲートソース間信号は、複数の入力パターンのうちの少なくとも1つの入力パターンの間にダイのアクティブ化を低減することを特徴とする、システムに関する。
したがって、ダイの電気損失をクラスター間で変更することができる。クラスターは少なくとも1つのダイを含むので、1つのゲートソース間信号を出力する手段の数は、ダイの数に対して限定される。
特定の特徴によれば、複数の入力パターンのうちの少なくとも1つの入力パターンの間のダイのアクティブ化の低減は、少なくとも1つの入力パターンの間のダイのアクティブ化を無効にすることによって行われる。
したがって、少なくとも1つの第1のクラスター内のダイの導通損失およびスイッチング損失は、少なくとも1つの入力パターンの間、零(null:ヌル)である。異なるクラスターのダイ間の損失は、任意の損失プロファイルに導くことができる。
特定の特徴によれば、ダイは、マルチダイパワーモジュール内のそれらのロケーションに従ってクラスターにグループ化される。
したがって、例えば、冷熱源までの距離または周囲の熱源の存在に起因して同様の冷却能力を共有するダイは、容易にクラスター化される。クラスターのダイは、同一の損失を受けるとき、同一の接合部温度も受ける。
特定の特徴によれば、ダイは、マルチダイパワーモジュール内のそれらの近傍ダイの数に従ってクラスターにグループ化される。
したがって、例えば、冷熱源までの距離または周囲の熱源の存在に起因して同様の冷却能力を共有するダイは、容易にクラスター化される。クラスターのダイは、同一の損失を受けるとき、同一の接合部温度も受ける。
したがって、ダイの電気損失を、クラスター間で、ダイの冷却能力に応じて変更することができる。ダイ損失プロファイルをクラスター間で適応させて、クラスター間で異なるダイ冷却能力を補償することができる。その結果、マルチチップモジュール全体にわたってダイの温度を同じ接合部温度にバランスさせることができる。熱ストレス(thermal stress:熱応力)は、ダイ間で同一になるので、ダイの経年劣化もバランスされる。マルチダイパワーモジュールは、ピークのダイ温度ではなく、平均の接合部温度について寸法決めすることができ、パワーモジュールのより高い電流における動作および/またはより長い寿命が可能になる。
特定の特徴によれば、少なくとも1つの第2の出力されるゲートソース間信号は、複数の入力パターンと同一である。
したがって、最良の冷却能力を有するダイは、決して非アクティブ化されない。したがって、良好にバランスされた温度に達することができる損失プロファイルを達成するために、良好でない冷却能力を有する他のダイを非アクティブ化する必要性が少なくなる。その結果、電流は、ダイ間でより良好に共有され、より多くの数のダイが電流の共有に同時に寄与する。
特定の特徴によれば、コントローラーは、複数の入力パターンのうちの少なくとも1つの入力パターンの間のダイのアクティブ化の低減に関係した情報を記憶する記憶手段を備える。
したがって、ダイまたはクラスターにわたる個別の接合部温度の検知も、推定も、取得も、処理も必要とすることなく、開ループの方法でクラスターの非アクティブ化を実現することができる。アクティブ化の低減に関係した情報は事前に計算されるので、マルチダイパワーモジュールの制御の実施は単純である。
特定の特徴によれば、コントローラーは、
ダイのアクティブ化の低減に関係した情報を、受信された連続した入力パターンに従って配列する手段と、
配列された情報と連続した入力パターンとから各クラスターの出力されるゲートソース間信号を作成する手段と、
をさらに備える。
したがって、ダイまたはクラスターにわたる個別の接合部温度の検知も推定も必要とすることなく、開ループの方法でクラスターの非アクティブ化を実現することができる。アクティブ化の低減に関係した情報は事前に計算されるので、マルチダイパワーモジュールの制御の実施は単純である。
特定の特徴によれば、各クラスターの出力されるゲートソース間信号を作成する手段は、ダイのアクティブ化の低減に関係した情報が入力パターンの非アクティブ化を示しているときは、入力パターンのアクティブ化パルスを省き、ダイのアクティブ化の低減に関係した情報が入力パターンの非アクティブ化を示していないときは、入力パターンを再コピーする。
したがって、出力されるゲートソース間信号の作成は、入力パターンから容易である。クラスターがアクティブ化パルスを省くと、ダイは、その入力パターンの間、マルチダイパワーモジュールの導通損失およびスイッチング損失に寄与しない。
特定の特徴によれば、各クラスターの出力されるゲートソース間信号を作成する手段は、アクティブ化の低減に関係した情報が入力パターンの非アクティブ化を示しているときは、入力パターンのアクティブ化パルスを短縮し、アクティブ化の低減に関係した情報が入力パターンの非アクティブ化を示していないときは、入力パターンを再コピーする。
したがって、アクティブ化パルスが、クラスターについて短縮されると、ダイは、その入力パターンの間、マルチダイパワーモジュールのスイッチング損失に寄与しないが、導通損失に寄与する。各ダイにおける動的な損失は、通常、整流電流に対して線形であるので、バランスされた温度に向けたマルチダイパワーモジュールの可制御性は高められる。
本発明はまた、ダイから構成されるマルチダイパワーモジュールの動作を制御する方法であって、コントローラーによって実行されるステップであって、
マルチダイパワーモジュールのダイをアクティブ化する複数の連続した入力パターンを受信するステップと、
ダイのクラスターごとに1つのゲートソース間信号を出力するステップであって、各出力されるゲートソース間信号は、他のゲートソース間信号と異なり、少なくとも1つの第1の出力されるゲートソース間信号は、複数の入力パターンのうちの少なくとも1つの入力パターンの間にダイのアクティブ化を低減する、ステップと、
を含むことを特徴とする、方法に関する。
したがって、ダイの電気損失をクラスター間で変更することができる。クラスターは少なくとも2つ以上のダイを含むので、1つのゲートソース間信号を出力する手段の数は、ダイの数に対して限定される。
本発明はまた、ダイのクラスターから構成されるマルチダイパワーモジュールの動作を制御するデバイスであって、
マルチダイパワーモジュールのダイをアクティブ化する複数の連続した入力パターンを受信する手段と、
ダイのクラスターごとに1つのゲートソース間信号を出力する手段であって、各出力されるゲートソース間信号は、他のゲートソース間信号と異なり、少なくとも1つの第1の出力されるゲートソース間信号は、複数の入力パターンのうちの少なくとも1つの入力パターンの間にダイのアクティブ化を低減する、手段と、
を備えることを特徴とする、デバイスに関する。
したがって、ダイの電気損失をクラスター間で変更することができる。クラスターは少なくとも1つのダイを含むので、1つのゲートソース間信号を出力する手段の数は、ダイの数に対して限定される。
本発明の特性は、例示の実施形態の以下の説明を読むことからさらに明らかになり、その説明は添付の図面を参照しながら行われる。
従来技術によるマルチダイパワーモジュールの動作を制御するシステムの一例を表す図である。 本発明によるマルチダイパワーモジュールの動作を制御するシステムの一例を表す図である。 マルチダイパワーモジュールにおける熱定常状態時のダイの単純化された等価熱回路を表す図である。 本発明によるマルチダイパワーモジュールの動作を制御するコントローラーのアーキテクチャの第1の例を表す図である。 本発明によるマルチダイパワーモジュールの動作を制御するコントローラーのアーキテクチャの第2の例を表す図である。 本発明によるマルチダイパワーモジュールの動作を制御する電力パターンを求めるアルゴリズムを表す図である。 本発明によるマルチダイパワーモジュールの動作を制御するコントローラーによって用いられる電力パターンの一例を表す図である。 本発明によるマルチダイパワーモジュールの動作を制御するコントローラーによって用いられる電力パターンの一例を表す図である。 本発明によるマルチダイパワーモジュールの動作を制御するコントローラーによって用いられる電力パターンの一例を表す図である。 本発明によるマルチダイパワーモジュールの動作を制御するコントローラーによって用いられる電力パターンの一例を表す図である。 本発明によるマルチダイパワーモジュールの動作を制御するコントローラーによって用いられる電力パターンの一例を表す図である。 本発明が実施されていないときのダイごとの電力損失を表す図である。 本発明が実施されていないときのダイごとの温度を表す図である。 本発明によるダイごとの電力損失を表す図である。 本発明によるダイごとの温度を表す図である。
図2は、本発明によるマルチダイパワーモジュールの動作を制御するシステムの一例を表している。
マルチダイパワーモジュール20は、例えば、210〜210で示す3つのダイから構成される。
マルチダイパワーモジュール20の動作を制御するシステムは、コントローラー250を備え、このコントローラーは、マルチダイパワーモジュール20に印加される入力制御信号をホストコントローラーから受信し、コントローラー250のメモリに記憶されたテーブルであって、各クラスターのアクティブ化パターンを含むテーブルに従って、この入力制御信号を変更する。
例として、入力信号は、変更された信号によって制御されるダイが導通損失を受けないように、少なくとも1つのアクティブ化期間を省くことによって変更されるか、または信号は、変更された信号によって制御されるダイが受けるスイッチング損失が少なくなるように、アクティブ化期間を短縮することによって変更される。
本発明によれば、ダイのクラスターが決定され、コントローラー250は、ダイのクラスターごとに、アクティブ化パターンおよび入力制御信号に従ってそのクラスターのダイを駆動するゲートソース間信号を提供する。
クラスターに用いられるアクティブ化パターンは、互いに異なる。
例えば、マルチダイパワーモジュール20は、3つのクラスター200、200および200に分割される。
第1のクラスター200は、210で示すダイを備える。
第2のクラスター200は、210で示すダイを備える。
第3のクラスター200は、210で示すダイを備える。
クラスターは、例えば、マルチダイパワーモジュール20内のダイの対称軸および位置に従って規定される。
一変形形態では、第1のクラスターおよび第3のクラスターは、単一のクラスターを形成するためにグループ化される。
図2の例では、2つの近傍ダイを有するダイは、第2のクラスターに属する。1つの近傍ダイを有するダイは、第1のクラスターまたは第3のクラスターに属する。4つの近傍ダイを有するダイは、第3のクラスターに属する。
ダイの冷却能力は、周囲のダイの数に依存する。周囲のダイの数が多いほど、ダイにおいて放散することができる熱は少なくなり、各ダイにおいて同じ損失が放散される場合、ダイの温度はより高くなる。
クラスターは、例えば、マルチダイパワーモジュール20の製造時に決定される。
そのような動作は、図3を参照してより詳細に説明される。
図3は、マルチダイパワーモジュールにおける熱定常状態時のダイの単純化された等価熱回路を表している。
図3は、3つの近傍ダイの単純化された熱回路を表している。この熱回路において、支配的な熱経路は、ダイからダイへのものと、ダイからケースへのものとである。ヒートシンクは、シンク温度Tsinkを受けているマルチダイパワーモジュールパッケージの外部への電力損失の熱伝達を可能にする。
電気回路との類推によって、パワーダイが受ける導通損失またはスイッチング損失に起因する熱源Q〜Qは電流源とみなすことができ、シンク温度よりも上方への温度上昇ΔT〜ΔTは電圧とみなすことができ、材料体RL1〜RL4、Rl1〜Rl5は熱抵抗として挙動し、熱伝導率は、この抵抗と、キャパシタンスとしての熱容量とに関係している。
L2およびRL3は、3つの近傍ダイの間の熱経路を表している。Rl2およびRl3は、パワーダイとヒートシンクとの間の熱経路を表している。RL1およびRL4は、パワーモジュールおよび/またはヒートシンクの端部に位置する追加の熱経路を表している。
並列のダイの間で損失をバランスさせる(Q=Q=Q)にもかかわらず、ダイの温度上昇(ΔT、ΔT、ΔT)は、ダイの不均一な込み合いに起因してアンバランスである。この温度アンバランスは、ダイの間の熱ストレスの差の原因であり、このため、ダイの間の経年劣化の差の原因である。その結果、マルチダイパワーモジュール20の寿命は、小さなストレスを受けたダイの寿命を問わず、最も大きなストレスを受けたダイの寿命によって決まる。
図4Aは、本発明によるマルチダイパワーモジュールの動作を制御するコントローラーのアーキテクチャの第1の例を表している。
コントローラー250は、例えば、バス401によって相互に接続された構成要素と、提供されるゲートソース間信号CLを異なるクラスターについて調整するためにプログラムによって制御されるプロセッサ400とに基づくアーキテクチャを有する。
バス401はプロセッサ400をリードオンリーメモリROM402、ランダムアクセスメモリRAM403および電力インターフェース406にリンクする。
メモリ403は、変数と、異なるクラスターのアクティブ化パターンとを収容するように意図されたレジスタを含む。
アクティブ化パターンがリアルタイムで決定される場合、メモリ403は、提供されるゲートソース間信号CLを異なるクラスターについて調整するアルゴリズムに関係したプログラムの命令を含む。
プロセッサ400は、マルチダイパワーモジュールに印加される入力ゲート信号パターンを受信し、入力ゲート信号パターンのアクティブ化サイクルごとにおよびクラスターごとに、アクティブ化パターンに従ってクラスターのダイのアクティブ化を決定する。
電力インターフェース406は、第1のクラスターのアクティブ化パターンを用いてゲートソース間信号CL1を作成する。電力インターフェース406は、第2のクラスターのアクティブ化パターンを用いてゲートソース間信号CL2を作成する。電力インターフェース406は、第3のクラスターのアクティブ化パターンを用いてゲートソース間信号CL3を作成する。
各クラスターについて、プロセッサ400が、アクティブ化パターンに従ってクラスターのダイのアクティブ化を決定したとき、ゲートソース間信号は、入力ゲート信号を再コピーしたものである。
プロセッサ400が、アクティブ化パターンに従ってクラスターのダイのアクティブ化を決定しなかったとき、ゲートソース間信号は、入力ゲート信号のアクティブ化を省く。
一変形形態では、プロセッサ400が、アクティブ化パターンに従ってクラスターのダイのアクティブ化を決定しなかったとき、ゲートソース間信号は、入力ゲート信号のアクティブ化を短縮する。
リードオンリーメモリ2は、図5において開示されるようなアルゴリズムに関連するプログラムの命令を含み、それらの命令は、コントローラー250が起動されるときに、ランダムアクセスメモリ403に転送される。
コントローラー250は、PC(パーソナルコンピューター)、DSP(デジタルシグナルプロセッサ)若しくはマイクロコントローラーのようなプログラム可能なコンピューティングマシンによって1組の命令若しくはプログラムを実行することによってソフトウェアにおいて実施することができるか、またはソフトウェアでなければ、FPGA(フィールドプログラマブルゲートアレイ)若しくはASIC(特定用途向け集積回路)のような、マシン若しくは専用コンポーネントによってハードウェアにおいて実施することができる。
換言すれば、コントローラー250は、図5において開示されるアルゴリズムをコントローラー250に実行させる回路部、または回路部を備えるデバイスを備える。
コントローラー250は、例えば、プリプログラムされたCPLD(複合プログラム可能論理デバイス)によって実現することができる。
図4Bは、本発明によるマルチダイパワーモジュールの動作を制御するコントローラーのアーキテクチャの第2の例を表している。
コントローラー250は、例えば、カウンターのようなシーケンサー420と、リードオンリーメモリROM422と、電力インターフェース426とに基づくアーキテクチャを有する。
リードオンリーメモリROM422は、種々のクラスターに提供される電力パターンを記憶する。
シーケンサー420は、マルチダイパワーモジュールに印加される入力ゲート信号パターンを受信し、クラスターのダイに印加される電力パターンをクラスターごとに提供するようにROM422に命令する。ゲートソース間信号CL1は、第1のクラスターのダイに供給される。ゲートソース間信号CL2は、第2のクラスターのダイに供給される。ゲートソース間信号CL3は、第3のクラスターのダイに供給される。
図5は、本発明によるマルチダイパワーモジュールの動作を制御する電力パターンを求めるアルゴリズムを表している。
本アルゴリズムは、コントローラー250のプロセッサ400が実行することもできるし、マルチダイパワーモジュール20の設計中に実行することもできる。
基本的に、本アルゴリズムは、熱アンバランスを補償する好適な分布に適合したアンバランスな電力損失を生み出す。その結果、マルチダイパワーモジュール20のダイ200の温度はバランスされる。
ステップS50において、プロセッサ400は、マルチダイパワーモジュール20内のダイの対称軸および位置を求める。
例えば、マルチダイパワーモジュール20は、3つのクラスターに分割される。
第1のクラスター200は、210で示すダイを備える。
第2のクラスター200は、210で示すダイを備える。
第3のクラスター200は、210で示すダイを備える。
次のステップS51において、プロセッサ400は、行列Mを取得する。行列Mは、T=MQ等である。
定常状態では、熱損失を温度と関連させる線形関係が存在する。この線形関係は、MQ=Tとして表すことができる。ここで、Tは、定常状態におけるマルチダイパワーモジュール20の温度のベクトルまたはマルチダイパワーモジュール20のクラスターの温度のベクトルを表す一方、Qは、マルチダイパワーモジュール20の損失のベクトルを表す。行列TおよびQは、マルチダイパワーモジュール20の設計中の測定および/またはシミュレーションを通じて求められる。Mは線形行列である。
行列Mは、本質的には、パワーモジュールの幾何形状設計から得られ、例として、マルチダイパワーモジュール20の最初のサンプルが製造されると測定することができる。
他の例として、例えば、3DCADシステムを用いたマルチダイパワーモジュール20の設計(幾何形状および材料)から熱回路網を推定することができる。熱回路網パラメーター、例えば、図3を参照して論述したようなRおよびRが判明すると、損失と温度との間の関係は、線形であり、例えば、テブナン・ノートン(Thevenin-Norton)の定理を用いて、またはループ方程式およびノード方程式を用いて形式的に特定することできる。次に、バランスされた温度を達成するのに必要とされる損失分布は、特定された線形関係を用いて容易に求められる。
次のステップS52において、プロセッサ400は、ダイ間で温度をバランスさせるのに必要とされる損失プロファイルqを求める。q=M −1(1...1)である。
次のステップS53において、プロセッサ400は行列Mを作成する。行列Mの列は、所与のクラスターのダイを駆動するパターンが本発明に従って変更されたときのクラスターにわたるダイごとの予想損失プロファイルを示す。第1の例によれば、iおよびjが行列Mのラインを示す場合に、係数M i,jは以下のように求められる。
i,i=0 ∀iであり、M i,j=N/(N−Ndi)である。ここで、Nは、マルチダイパワーモジュール20のパワーダイの数であり、Ndiは、i番目のクラスターのパワーダイの数である。
第2の例によれば、行列Mの第1列は、全てのクラスターのダイを駆動するパターンが変更されていないときのクラスターにわたる損失プロファイルを示す。iおよびjが行列Mのラインを示す場合に、係数M i,jは以下のように求められる。
Figure 0006430026
次のステップS54において、プロセッサ400は、t=M −1q等の、所望の損失プロファイルqを実現するのに必要とされる重みベクトルtを求める。
クラスターにわたるスイッチングサイクルの総数に対する非アクティブ化されたサイクルの比が、重みベクトルtの係数tに比例するとき、スイッチングサイクルの総数にわたって実現される損失プロファイルは、求められたベクトルqに一致し、温度プロファイルは、単一性ベクトル(unicity vector)に一致する。次のステップS55において、プロセッサ400は、クラスターごとに整数Nskを求める。
例えば、Nsk=round(t*N)である。ここで、Nはパターンの総数である。整数NskおよびNは、求められた重みベクトルtまでの距離を最小にするように求められる。
次のステップS56において、プロセッサ400は、求められた数Nskからクラスターのアクティブ化パターンを求める。
パターンの例は、図6に与えられている。
図6は、本発明によるマルチダイパワーモジュールの動作を制御するコントローラーによって用いられる電力パターンの例を表している。
図6Aおよび図6Bは、マルチダイパワーモジュールのクラスターのアクティブ化パターンの例を表している。
図6A、図6Bおよび図6Eの例では、マルチダイパワーモジュールは、2つのクラスターに分解されている。第1のクラスターは、2つのダイを備え、第2のクラスターは、第1のクラスターのダイの間に位置する単一のダイを備える。
その場合、第1の例によれば、図5のアルゴリズムは、例えば、以下の結果を提供する。
Figure 0006430026
600で示すパターンは入力ゲート信号である。
601で示すパターンは、第1のクラスターの第1のダイのアクティブ化パターンであり、602で示すパターンは、第2のクラスターのダイのアクティブ化パターンであり、603で示すパターンは、第1のクラスターの第2のダイのアクティブ化パターンである。
601、602および603のハッチングエリアは、非アクティブスイッチングを表し、空白エリアは、アクティブスイッチングを表している。一変形形態では、601、602、603のハッチングエリアは、ゲートソース間信号が、より少ないスイッチング損失を達成するように変更されているスイッチングサイクルを表し、空白エリアは、ゲートソース間信号が変更されず、入力ゲート信号に等しいスイッチングサイクルを表している。その結果、第1のクラスターのゲートソース間信号は、604で示され、5つの連続した非アクティブスイッチング期間を含む。第2のクラスターのゲートソース間信号は、605で示され、9つの連続したアクティブスイッチング期間を含む。或るクラスターが非アクティブであるとき、他のクラスターはアクティブであることに留意すべきである。
620で示すパターンは入力ゲート信号である。
621で示すパターンは、第1のクラスターのダイのアクティブ化パターンであり、622で示すパターンは、第2のクラスターのダイのアクティブ化パターンであり、623で示すパターンは、第1のクラスターの第2のダイに印加されるアクティブ化パターンである。
621、622および623のハッチングエリアは、非アクティブスイッチングを表し、空白エリアは、アクティブスイッチングを表している。
その結果、第1のクラスターのゲートソース間信号は、624で示され、5つの非アクティブスイッチング期間を含む一方、第2のクラスターのゲートソース間信号は、625で示され、9つの非アクティブスイッチング期間を含む。クラスター間の非アクティブ化期間はインターリーブされ、スイッチングサイクルの総数にわたって熱ストレスは拡散される。
図6Cおよび図6Dは、マルチダイパワーモジュールのクラスターに対して印加される電力パターンの例を表している。
図6Cおよび図6Dの例では、マルチダイパワーモジュールは、3つのクラスターに分解されている。
その場合、図5のアルゴリズムは、例えば、以下の結果を提供する。
Figure 0006430026
630で示すパターンは、第1のクラスターのダイのアクティブ化パターンであり、631で示すパターンは、第2のクラスターのダイのアクティブ化パターンであり、632で示すパターンは、第3のクラスターのダイのアクティブ化パターンである。
640で示すパターンは、第1のクラスターのダイのアクティブ化パターンであり、641で示すパターンは、第2のクラスターのダイのアクティブ化パターンであり、642で示すパターンは、第3のクラスターのダイのアクティブ化パターンである。
630、631、632、640、641および642のハッチングエリアは、非アクティブスイッチングを表し、空白エリアは、アクティブスイッチングを表している。
図6Eは、第2の例によるマルチダイパワーモジュールのクラスターに対して印加される電力パターンの例を表している。
その場合、図5のアルゴリズムは、例えば、以下の結果を提供する。
Figure 0006430026
650で示すパターンは、第1のクラスターのダイのアクティブ化パターンであり、651で示すパターンは、第2のクラスターのダイのアクティブ化パターンであり、652で示すパターンは、第3のクラスターのダイのアクティブ化パターンである。
650、651、652のハッチングエリアは、非アクティブスイッチングを表し、空白エリアは、アクティブスイッチングを表している。
第2の例によれば、第1のクラスターのダイは、常に非アクティブ化されている。第2のクラスターのダイは、29個の連続した入力パターンのうちの2つの入力パターンの間にのみ非アクティブ化されている。
図7は、本発明が実施されていないときのダイごとの電力損失および温度を表している。
図7Aは、ダイのクラスターにわたるダイごとの電力損失プロファイルを示している。横軸はダイを表し、縦軸は、対応するダイの電力損失を示している。電力損失は、全てのダイ間でバランスされている。
図7Bは、ダイの接合部温度を示している。横軸はダイを表し、縦軸は、対応するダイの接合部温度を示している。マルチダイパワーモジュールの端部に位置するダイは、より良好な冷却を受け、それらの温度は、マルチダイパワーモジュールの中心に位置するダイの温度よりも相対的に低い。
図8は、本発明によるダイごとの電力損失および温度を表している。
図8Aは、ダイのクラスターにわたるダイごとの電力損失プロファイルを示している。横軸はダイを表し、縦軸は、対応するダイの電力損失を示している。電力損失は、本発明に従って、ダイ間でアンバランスにされている。マルチダイパワーモジュールの端部に位置するダイは、マルチダイパワーモジュールの中心に位置するダイよりも高いレベルの損失を受けるように構成されている。
図8Bは、ダイの接合部温度を示している。横軸はダイを表し、縦軸は、対応するダイの接合部温度を示している。マルチダイパワーモジュールの端部に位置するダイのより良好な冷却能力は、電力損失により高く寄与することによって補償される。その結果、温度はダイ間でバランスされる。
当然のことながら、本発明の範囲から逸脱することなく、上述した本発明の実施形態に対して多くの変更を行うことができる。

Claims (11)

  1. 並列に接続されたダイから構成されるマルチダイパワーモジュールと、該マルチダイパワーモジュールの該ダイがアクティブ化される必要があるときを示す複数の連続した入力パターンからなる入力信号を受信するコントローラーと、を備えるシステムであって、前記ダイは、前記マルチダイパワーモジュール内の前記ダイのロケーションに従って、ダイの少なくとも2つのクラスターにグループ化されていることを特徴とし、前記コントローラーは、クラスターごとに1つのゲートソース間信号を出力する手段を備え、各出力されるゲートソース間信号は、他の前記ゲートソース間信号と異なり、少なくとも1つの出力されるゲートソース間信号は、前記複数の連続した入力パターンのうちの少なくとも1つの入力パターンの一部の間に少なくとも1つのクラスターの1つのダイをアクティブにしないことを特徴とする、システム。
  2. 少なくとも1つの出力されるゲートソース間信号は、前記複数の連続した入力パターンのうちの少なくとも1つの入力パターンの間に少なくとも1つのクラスターの1つのダイをアクティブにしないことを特徴とする、請求項1に記載のシステム。
  3. 前記マルチダイパワーモジュール内の前記ダイのロケーションは、前記マルチダイパワーモジュール内のそれらの近傍ダイの数を表現していることを特徴とする、請求項1または2に記載のシステム。
  4. 少なくとも1つの他の出力されるゲートソース間信号は、前記複数の連続した入力パターンのうちのそれぞれの入力パターンの間に少なくとも1つの他のクラスターの1つのダイをアクティブにすることを特徴とする、請求項1から3のいずれか1項に記載のシステム。
  5. 前記コントローラーは、前記複数の連続した入力パターンのうちの少なくとも1つの入力パターンの間の前記ダイの非アクティブ化に関係した情報を記憶する記憶手段を備えることを特徴とする、請求項1から4のいずれか1項に記載のシステム。
  6. 前記コントローラーは、
    前記ダイの前記非アクティブ化に関係した前記情報を、前記受信された連続した入力パターンに従って配列する手段と、
    前記配列された情報と前記連続した入力パターンとから各クラスターの出力されるゲートソース間信号を作成する手段と
    をさらに備えることを特徴とする、請求項5に記載のシステム。
  7. 各クラスターの出力されるゲートソース間信号を作成する前記手段は、前記ダイのアクティブ化の低減に関係した情報が前記入力パターンの非アクティブ化を示しているときは、入力パターンのアクティブ化パルスを省き、前記ダイのアクティブ化の低減に関係した情報が前記入力パターンの非アクティブ化を示していないときは、前記入力パターンを再コピーすることを特徴とする、請求項6に記載のシステム。
  8. 各クラスターの出力されるゲートソース間信号を作成する前記手段は、前記アクティブ化の低減に関係した情報が前記入力パターンの非アクティブ化を示しているときは、入力パターンのアクティブ化パルスを短縮し、前記アクティブ化の低減に関係した情報が前記入力パターンの非アクティブ化を示していないときは、前記入力パターンを再コピーすることを特徴とする、請求項6に記載のシステム。
  9. 並列に接続されたダイから構成されるマルチダイパワーモジュールの動作を制御する方法であって、前記ダイは、前記マルチダイパワーモジュール内の前記ダイのロケーションに従って、ダイの少なくとも2つのクラスターにグループ化され、各クラスターは、少なくとも1つのダイを備え、前記方法は、コントローラーにより実行されるステップを備え、
    該マルチダイパワーモジュールの該ダイがアクティブ化される必要があるときを示す複数の連続した入力パターンからなる入力信号を受信するステップと、
    クラスターごとに1つのゲートソース間信号を出力するステップであって、各ゲートソース間信号は、他のゲートソース間信号と異なり、少なくとも1つの出力されるゲートソース間信号は、前記複数の連続した入力パターンのうちの少なくとも1つの入力パターンの一部の間に少なくとも1つのクラスターの1つのダイをアクティブにしない、出力するステップと
    を含むことを特徴とする、方法。
  10. 少なくとも1つの出力されるゲートソース間信号は、前記複数の連続した入力パターンのうちの少なくとも1つの入力パターンの間に少なくとも1つのクラスターの1つのダイをアクティブにしないことを特徴とする、請求項9に記載の方法。
  11. 少なくとも1つの他の出力されるゲートソース間信号は、前記複数の連続した入力パターンのうちのそれぞれの入力パターンの間に少なくとも1つの他のクラスターの1つのダイをアクティブにすることを特徴とする、請求項9または10に記載の方法。
JP2017539685A 2015-06-09 2016-06-06 マルチダイパワーモジュールを備えるシステム、およびマルチダイパワーモジュールの動作を制御する方法 Active JP6430026B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15171259.3A EP3104526B1 (en) 2015-06-09 2015-06-09 System and method for controlling a multi-die power module
EP15171259.3 2015-06-09
PCT/JP2016/067463 WO2016199929A1 (en) 2015-06-09 2016-06-06 System comprising multi-die power module, method for controlling operation of multi-die power module, device for controlling operation of multi-die power module

Publications (2)

Publication Number Publication Date
JP2018506945A JP2018506945A (ja) 2018-03-08
JP6430026B2 true JP6430026B2 (ja) 2018-11-28

Family

ID=53396307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017539685A Active JP6430026B2 (ja) 2015-06-09 2016-06-06 マルチダイパワーモジュールを備えるシステム、およびマルチダイパワーモジュールの動作を制御する方法

Country Status (6)

Country Link
US (1) US10277218B2 (ja)
EP (1) EP3104526B1 (ja)
JP (1) JP6430026B2 (ja)
CN (1) CN107771372B (ja)
DK (1) DK3104526T3 (ja)
WO (1) WO2016199929A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3336499B1 (en) * 2016-12-16 2019-12-11 Mitsubishi Electric R & D Centre Europe B.V. Method for controlling the temperature of a multi-die power module
US11258294B2 (en) * 2019-11-19 2022-02-22 Bloom Energy Corporation Microgrid with power equalizer bus and method of operating same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01143287U (ja) * 1988-03-25 1989-10-02
JPH03274820A (ja) * 1990-03-23 1991-12-05 Matsushita Electron Corp 半導体装置
US6316956B1 (en) * 1999-10-22 2001-11-13 Motorola, Inc. Multiple redundant reliability enhancement method for integrated circuits and transistors
EP1266454B1 (de) * 2000-03-15 2003-10-22 CT-Concept Technologie AG Verfahren zum betrieb einer parallelanordnung von leistungshalbleiterschaltern
JP2002064180A (ja) * 2000-08-22 2002-02-28 Mitsubishi Electric Corp 半導体モジュール
JP4069022B2 (ja) * 2003-06-12 2008-03-26 三菱電機株式会社 電力用半導体装置
DE10345556B4 (de) * 2003-09-30 2011-03-10 Infineon Technologies Ag Halbleiterbauelement und Halbleiterbauelementanordnung mit verbessertem Temperaturverhalten
US7567447B2 (en) * 2006-01-04 2009-07-28 General Electric Company Electrical switching device having current balanced transistors
US7672107B2 (en) * 2006-10-13 2010-03-02 Advanced Analogic Technologies, Inc. Current limit control with current limit detector
EP2445110B1 (en) * 2010-10-22 2014-05-14 ABB Research Ltd Gate driver unit for electrical switching device
US20120286750A1 (en) * 2011-05-10 2012-11-15 Peng Xu Switching regulators with adaptive clock generators and associated methods of control
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
WO2015022860A1 (ja) * 2013-08-12 2015-02-19 日産自動車株式会社 スイッチング装置

Also Published As

Publication number Publication date
US20180302079A1 (en) 2018-10-18
US10277218B2 (en) 2019-04-30
JP2018506945A (ja) 2018-03-08
EP3104526A1 (en) 2016-12-14
DK3104526T3 (da) 2021-02-22
CN107771372B (zh) 2021-04-20
WO2016199929A1 (en) 2016-12-15
CN107771372A (zh) 2018-03-06
EP3104526B1 (en) 2020-12-02

Similar Documents

Publication Publication Date Title
Kuprat et al. Research on active thermal control: Actual status and future trends
JP6781523B2 (ja) スイッチから構成されるパワーモジュールの動作を制御するためのシステムおよび方法
JP6430026B2 (ja) マルチダイパワーモジュールを備えるシステム、およびマルチダイパワーモジュールの動作を制御する方法
WO2005119402A1 (ja) プロセッサ、プロセッサシステム、温度推定装置、情報処理装置および温度推定方法
US20080088356A1 (en) Semiconductor integrated circuit device
CN103018646A (zh) 一种面向SoC芯片的晶圆级高温老化测试调度方法
Bouguezzi et al. Developing a simplified analytical thermal model of multi-chip power module
KR101027698B1 (ko) 반도체 장치 및 그 제어 방법
JP2018505643A (ja) マルチダイパワーモジュールを備えるシステム、及びマルチダイパワーモジュールのスイッチングを制御する方法
JP6429222B2 (ja) マルチダイパワーモジュールを備えるシステム及びマルチダイパワーモジュールの動作を制御する方法
JP2017135818A (ja) 電力変換装置
US11137809B2 (en) Runtime localized cooling of high-performance processors
KR102091397B1 (ko) 멀티 다이 파워 모듈의 동작을 제어하는 방법 및 디바이스
Gupta et al. Thermal mangament of multicore processors using power multiplexing
Hu et al. Transient junction temperature estimation of IGBT using improved thermal model
US11474576B1 (en) Electrical device with thermally controlled performance
Kim et al. Analysis of thermal behavior for 3D integration of DRAM
EP3491730A1 (en) Heat balancing in a power converter
Profumo et al. Implementation and validation of a new thermal model for analysis, design, and characterization of multichip power electronics devices
Wang et al. Thermal coupling analysis and improved dynamic temperature control algorithm for 3D-LSI
Ho et al. Thermal-HIL Real-Time Testing Platform for Evaluating Cooling Systems of Power Rectifiers
JPWO2018100647A1 (ja) ゲート駆動回路
CN105553229B (zh) 对半导体部件的温度变化的限定
Zając et al. Thermal coupling phenomenon in ICs cooled by integrated microchannels
TWI587596B (zh) 並聯轉換裝置系統之控制方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181030

R150 Certificate of patent or registration of utility model

Ref document number: 6430026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250