JP6466039B2 - マルチダイパワーモジュールの動作を制御する方法及びデバイス - Google Patents

マルチダイパワーモジュールの動作を制御する方法及びデバイス Download PDF

Info

Publication number
JP6466039B2
JP6466039B2 JP2018533411A JP2018533411A JP6466039B2 JP 6466039 B2 JP6466039 B2 JP 6466039B2 JP 2018533411 A JP2018533411 A JP 2018533411A JP 2018533411 A JP2018533411 A JP 2018533411A JP 6466039 B2 JP6466039 B2 JP 6466039B2
Authority
JP
Japan
Prior art keywords
die
passivated
loss
power module
estimated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018533411A
Other languages
English (en)
Other versions
JP2018528757A (ja
Inventor
ボワイエ、ニコラ
エヴァンチュク、ジェフリー
モロヴ、ステファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric R&D Centre Europe BV Netherlands
Original Assignee
Mitsubishi Electric R&D Centre Europe BV Netherlands
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric R&D Centre Europe BV Netherlands filed Critical Mitsubishi Electric R&D Centre Europe BV Netherlands
Publication of JP2018528757A publication Critical patent/JP2018528757A/ja
Application granted granted Critical
Publication of JP6466039B2 publication Critical patent/JP6466039B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12Modifications for increasing the maximum permissible switched current
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

本発明は包括的には、マルチダイパワーモジュールの動作を制御するシステム及び方法に関する。
マルチダイパワーモジュールは従来、幾つかの並列に接続されたパワーダイから構成され、単一のパワーダイの電流性能を超えて電流性能を高めるために使用される。
例えば、三相コンバーターは、スイッチあたり4つの並列パワーダイから構成され、全部で24個のパワーダイを与える。
SiC(炭化ケイ素)トランジスタ及びGaN(窒化ガリウム)トランジスタのような、新生のデバイス技術は通常、ウェハー基板の歩留まり及びコストに関する制約に起因して、高電流密度、小電力のダイにおいて実現される。
より高い電力のSiCベースモジュールを実現するには、多数の並列接続SiCダイが必要である。並列接続モジュールとは異なり、並列接続ダイは、理想的には同じ負荷電流を整流する単一のスイッチを構成する。
しかしながら、使用されるダイのタイプ、すなわち、ダイオードが使用されるか、又は電圧駆動スイッチ、例えば、MOSFET(金属酸化膜半導体電界効果トランジスタ)が使用されるかにかかわらず、負荷電流の均衡の取れた分配を静的にも、動的にも制限する特性がダイ内に存在する。
マルチダイパワーモジュール内の各ダイの温度は、基板上のその幾何学ロケーションによる影響を受ける。このような温度差により、結果としてダイが最大限に利用されなくなり、それゆえ、所与の定格電流を達成するために、より多くのダイが並列にされる必要があるので、パワーモジュールの全体的なコスト及び物理的な表面積が増加する。
さらに、スイッチング中のエネルギー損失は、ダイを通る電流による影響を受ける。
本発明は、ダイの温度のバランスを向上させることを目的とし、次いで、高度に動的な制御を実施する必要なく、マルチダイパワーモジュールの最大能力を高めることを目的とする。
このために、本発明は、並列に接続された少なくとも2つのダイから構成されるマルチダイパワーモジュールの前記動作を制御する方法であって、
前記マルチダイパワーモジュールに流入する前記電流を取得するステップと、
前記マルチダイパワーモジュールの前記ダイに関連した損失プロファイルを取得するステップと、
前記マルチダイパワーモジュールに流入する前記測定された電流から、ダイがパッシベートされないときの1つのダイの前記損失と、該ダイがパッシベートされたときの該ダイの前記損失と、少なくとも1つの他のダイがパッシベートされたときの前記ダイの前記損失とを推定するステップと、
前記推定された損失と前記損失プロファイルとから、ダイをパッシベートしなければならないか否かと、どのダイをパッシベートしなければならないかとを判断するステップと、
ダイをパッシベートしなければならない場合に、パッシベートしなければならない前記ダイをパッシベートするステップと、
を含むことを特徴とする、方法に関する。
本発明は、また、並列に接続された少なくとも2つのダイから構成されるマルチダイパワーモジュールの前記動作を制御するデバイスであって、
前記マルチダイパワーモジュールに流入する前記電流を取得する手段と、
前記マルチダイパワーモジュールの前記ダイに関連した損失プロファイルを取得する手段と、
前記マルチダイパワーモジュールに流入する前記測定された電流から、ダイがパッシベートされないときの1つのダイの前記損失と、該ダイがパッシベートされたときの該ダイの前記損失と、少なくとも1つの他のダイがパッシベートされたときの前記ダイの前記損失とを推定する手段と、
前記推定された損失と前記損失プロファイルとから、ダイをパッシベートしなければならないか否かと、どのダイをパッシベートしなければならないかとを判断する手段と、
ダイをパッシベートしなければならない場合に、パッシベートしなければならない前記ダイをパッシベートする手段と、
を備えることを特徴とする、デバイスに関する。
したがって、ダイがパッシベートされるので、損失がダイ間でアンバランスになり、ダイ損失の実現されるプロファイルは、マルチダイパワーモジュールのダイに関連した損失プロファイルに向けて誘導することができる。その結果、ダイの温度をより良好にバランスさせることができ、結果として、ダイ間の損耗は類似したものとなる。マルチダイパワーモジュールの寿命は改善される。
ダイ損失は、マルチダイパワーモジュールのパッシベーション状態と、マルチダイパワーモジュールに流入する電流とに従って推定されるので、損失の推定は正確であり、パッシベーションの効果は、マルチダイパワーモジュールのダイに関連した損失プロファイルに向けて正確に誘導することができる。この誘導は、低速の閉ループの方法で実現される。1つの電流センサーしか必要ではなく、測定は低速である。取得回路及び制御回路の双方の複雑度が低いので、ダイ間の温度バランスは、低コストで実現される。
特定の特徴によれば、前記判断するステップは、
前記パッシベートしなければならないダイが、部分的にパッシベートされるのか又は完全にパッシベートされるのかを判断するサブステップと、
前記パッシベートしなければならないダイが完全にパッシベートされる場合、該パッシベートしなければならないダイをオフ状態に維持することによって該ダイを完全にパッシベートするサブステップと、
前記パッシベートしなければならないダイを他のダイよりも短い期間中アクティブ化することによって該パッシベートしなければならないダイを部分的にパッシベートするサブステップと、
を更に含む。
したがって、完全なパッシベーションの効果が、スイッチング損失に加えて導通損失も削減するので、ダイ損失の実現されたプロファイルは、マルチダイパワーモジュールのダイに関連した損失プロファイルに向けてより高速に誘導される。他方、ダイの完全なパッシベーションは、部分的なパッシベーションと比較してマルチダイパワーモジュールの総損失を増加させる場合がある。したがって、マルチダイパワーモジュールの制御には、収束の速度及び有効性と、損失の最小化とを取引するより良好な可制御性が与えられる。
特定の特徴によれば、前記ダイの前記損失は、前記マルチダイパワーモジュールに流入する前記電流と、前記マルチダイパワーモジュールのダイの前記パッシベーションステータスとから求められる、前記ダイの前記導通損失と前記スイッチング損失とを合計したものである。
したがって、異なるパッシベーション選択肢と異なる電流レベルとに起因するダイ損失の挙動が明確に記述される。その結果、所望の損失プロファイルに向けた、実現された損失プロファイルの誘導(steering)は効果的である。
特定の特徴によれば、前記ダイがパッシベートされた場合には、前記スイッチング損失はゼロであり、前記ダイが完全にパッシベートされた場合には、前記導通損失はゼロであり、前記スイッチング損失は、パッシベートされていない前記ダイ間で等分配され、前記導通損失は、完全にパッシベートされていない前記ダイ間で等分配される。
したがって、他のダイの損失に対する1つのダイのパッシベーションの影響は単純である。
特定の特徴によれば、前記方法は、前記マルチダイパワーモジュールの前記温度を取得するステップを更に含み、前記推定された損失は、前記取得された温度に更に依存する。
したがって、損失の決定は、マルチダイパワーモジュールの使用法に従って変動し得る。推定された導通損失及びスイッチング損失の割合は、温度とともに正確に変動し得る。
特定の特徴によれば、前記推定された損失と前記損失プロファイルとから、ダイをパッシベートしなければならないか否かと、どのダイをパッシベートしなければならないかとを判断することは、
前記推定された損失と前記損失プロファイルとから少なくとも1つのダイのパッシベーションパターンを求めるステップ、
を更に含み、
前記パッシベートしなければならないダイをパッシベートする前記ステップは、前記求められたパッシベーションパターンに従って実行される。
したがって、パッシベーションパターンは、各アクティブ化サイクルにおける予め設定されたパッシベーションステータスを用いて、一連の連続したアクティブ化サイクルをカバーする。パッシベーションパターンは、測定された電流が変化するまで開ループ方法で実行することができる。マルチダイパワーモジュールの制御は、低複雑度及び低コストで実現される。
特定の特徴によれば、前記方法は、ダイがパッシベートされないときの1つのダイの前記推定された損失と、該ダイがパッシベートされたときの該ダイの前記推定された損失と、少なくとも1つの他のダイがパッシベートされたときの前記ダイの前記推定された損失とを用いて、ダイの前記損失を前記マルチダイパワーモジュールの前記パッシベーション状態に関係付ける第1の行列を取得するステップを更に含み、前記パッシベーションパターンは、前記取得された第1の行列と前記損失プロファイルとから求められる。
したがって、パッシベーションパターンの決定は、パッシベーションパターンの選択に起因して、損失の正確な推定から確定される。
特定の特徴によれば、前記取得される第1の行列は、メモリに記憶されたルックアップテーブルから取得される。
したがって、不適合なダイ及び電流波形の変化が存在する場合であっても、他の各ダイの損失に対するダイパッシベーションの影響は正確である。
特定の特徴によれば、前記パッシベーションパターンは、前記第1の行列の逆行列と前記損失プロファイルとの積として取得されるベクトルによって求められ、該取得されたベクトルの第kの成分は、第kのダイがパッシベートされないアクティブ化サイクルの比率を規定する。
したがって、パッシベーションパターンは容易に求められる。パッシベーションパターンにおけるパッシベーションサイクルの数は、マルチダイパワーモジュールのダイごとに直接求められる。
特定の特徴によれば、前記取得されたベクトルの前記第kの成分は負であり、前記方法は、
ダイがパッシベートされないときの1つのダイの前記推定された損失と、該ダイがパッシベートされたときの該ダイの前記推定された損失と、少なくとも1つの他のダイがパッシベートされたときの前記ダイの前記推定された損失とを用いて、ダイの前記損失を前記マルチダイパワーモジュールの前記パッシベーション状態に関係付ける第2の行列を取得するステップを更に含み、前記第kのダイは完全にパッシベートされ、
前記パッシベーションパターンは、前記取得された第2の行列と前記損失プロファイルとから求められる。
したがって、ダイの完全なパッシベーションの決定は、明確に行われる。完全なパッシベーションは、特にスイッチング損失が導通損失と比較して小さい状況では、実現された損失プロファイルを所望の損失プロファイルに向けて誘導する際により効果的である。
特定の特徴によれば、前記推定された損失と前記損失プロファイルとから、ダイをパッシベートしなければならないか否かと、どのダイをパッシベートしなければならないかとを判断する前記ステップは、
前記推定された損失と、前記ダイが以前にパッシベートされたか否かを示す情報とを記憶するサブステップと、
記憶されている推定された損失及び情報に従って、前記マルチダイパワーモジュールの各ダイによって消散(dissipated)された熱の蓄積熱レベルを推定するサブステップと、
を更に含み、
ダイをパッシベートしなければならないか否かと、どのダイをパッシベートしなければならないかとを判断する前記ステップは、推定された前記蓄積熱レベルと前記損失プロファイルとから実行される。
したがって、各ダイによって消散された熱の蓄積熱レベルの、所望の損失プロファイルに向けた誘導は効果的であり、アクティブ化サイクルごとに更新される。
パッシベーションパターンを用いることと比較すると、この解決法は、高速変化する電流波形により良好に対応することができる。
特定の特徴によれば、推定された前記蓄積熱レベルと前記損失プロファイルとの間の比率が、ダイごとに求められ、前記比率が、予め設定された値を越えている場合に、最高の比率を有する前記ダイは、パッシベートされるものと判断される。
したがって、どのダイがパッシベートされるのか判断は容易であり、あらゆるアクティブ化サイクルにおいて実現される。最高の比率を有するダイは、その近傍と比較して過度に多くの熱を消散してきたので、上記誘導は効果的である。このダイをパッシベーションに選ぶことは、そのダイの消散熱レベルを他のダイの消散熱レベルと比例して削減する効果的な方法である。
特定の特徴によれば、前記比率が、予め設定された第2の値を越えている場合に、前記ダイの比率は、完全にパッシベートされるものと判断される。
したがって、部分的なパッシベーションではなく完全なパッシベーションの決定は容易である。完全なアクティブ化によって、もし、コントローラーは、制限しなければ望ましくないダイの損耗をもたらすことになるオーバーヒート状況を制限することができる。
特定の特徴によれば、前記損失プロファイルは、前記マルチダイパワーモジュールに流入する前記電流が0と交差するか否かを判断することによって取得され、前記マルチダイパワーモジュールに流入する前記電流が0と交差する場合、前記方法は、
前記ダイの前記損失を前記ダイの前記温度に関係付ける第3の行列を求めるステップを更に含み、該行列は、前記マルチダイパワーモジュールに流入する前記電流と、前記マルチダイパワーモジュールに流入する前記電流とゼロとの前記交差の前記周波数とに依存し、前記損失プロファイルは、前記第3の行列とバランスされた温度プロファイルとに従って損失プロファイルのベクトルを求めることによって取得される。
したがって、マルチダイパワーモジュールを流れる電流波形の基本周波数を用いて、損失プロファイルを適合させることができる。ダイを囲む熱回路網の応答は、熱脈動周波数とともに変化するので、制御は、実現された損失プロファイルを、所与の基本周波数における電流波形のバランスされた温度プロファイルを得る際に効果的である損失プロファイルに、より良好に誘導することができる。
本発明の特性は、例示の実施形態の以下の説明を読むことから更に明らかになり、その説明は添付の図面を参照しながら行われる。
本発明によるマルチダイパワーモジュールの動作を制御するシステムの一例を表す図である。 本発明によるマルチダイパワーモジュールの動作を制御するコントローラーの一例を表す図である。 本発明によるマルチダイパワーモジュールの動作を制御する電力パターンを求める第1のアルゴリズムを表す図である。 ダイを通るピークドレイン電流に応じたダイのスイッチングエネルギーの変化の一例を表すグラフである。 ダイを通るドレイン電流に応じたドレインソース間抵抗の一例を表すグラフである。 本発明によるマルチダイパワーモジュールの動作を制御する電力パターンを求める第2のアルゴリズムを表す図である。 損失プロファイルQを求めるアルゴリズムを表す図である。
図1は、本発明によるマルチダイパワーモジュールの動作を制御するシステムの一例を表している。
マルチダイパワーモジュール20の動作を制御するシステムは、コントローラー10及び電流センサー15を備える。
マルチダイパワーモジュール20は、例えば、D〜Dで示す8つのダイから構成される。
コントローラー10は、図1に図示しないホストコントローラーから、マルチダイパワーモジュール20に印加される入力制御信号を受信し、この入力制御信号を、電流センサー15によって検知された電流値と、この入力制御信号の動作周波数と、この入力制御信号のデューティーサイクルと、コントローラーのメモリに記憶された予め設定された損失プロファイルと、最後に、以下で開示されるような各ダイのアクティブ化パターンを含む、コントローラー10のメモリに記憶された表とに従って変更する。
例として、入力信号は、変更された信号によって制御されるダイが導通損失及びスイッチング損失を受けないように少なくとも1つのアクティブ化期間をスキップして、ダイの完全なパッシベーションを実現することによって変更されるか、又は、この信号は、変更された信号によって制御されるダイが受けるスイッチング損失を少なくするようにアクティブ化期間を短縮して、ダイの部分的なパッシベーションを実現することによって変更される。
各ダイに対して、コントローラー10は、アクティブ化パターン及び入力制御信号に従って各ダイを駆動するVGS1〜VGSNで示すゲートソース間信号を提供する。ここで、Nは、マルチダイパワーモジュール20のダイの数である。図1の例では、Nは8に等しい。
ダイD〜Dは並列に接続され、ダイD〜Dのドレイン又はコレクター30は互いに接続され、ダイD〜Dのソース又はエミッター25は互いに接続されている。
電流センサー15は、ダイD〜Dを通る電流の総量を検知し、電流値をコントローラー10に提供する。
電流センサー15を追加しているにもかかわらず、本発明は低コストを維持している。なぜならば、電流センサー15は、高取得速度も高精度も必要としないからであり、また、単一の電流センサー15が用いられているからである。
本発明の特定の実現態様によれば、マルチダイパワーモジュール20は、当該マルチダイパワーモジュール20の基板温度を検知する温度センサー35を更に備える。
図2は、本発明によるマルチダイパワーモジュールの動作を制御するコントローラーの一例を表している。
コントローラー20は、例えば、バス201によって相互に接続された構成要素と、提供されるゲートソース間信号VGS1〜VGSNをダイについて調整するためにプログラムによって制御されるプロセッサ200とに基づくアーキテクチャを有する。
バス201は、プロセッサ200を、リードオンリーメモリROM202、ランダムアクセスメモリRAM203、入力/出力インターフェース204及び電力インターフェース206にリンクする。
メモリ203は、変数と、種々のダイのアクティブ化パターンと、マルチダイパワーモジュール内の損失の分布を表す損失プロファイルベクトルQとを収容するように意図されたレジスタを含む。
アクティブ化パターンがリアルタイムで求められる場合、メモリ203は、図3、図6及び/又は図7に開示されるようなアルゴリズムに関連したプログラムの命令を含む。
プロセッサ200は、マルチダイパワーモジュール20に印加される入力ゲート信号パターンを受信し、入力制御信号の各アクティブ化サイクル及び各ダイについて、アクティブ化パターンに従ってダイのアクティブ化を決定する。
リードオンリーメモリ202は、図3、図6及び/又は図7において開示されるアルゴリズムに関連するプログラムの命令を含み、それらの命令は、コントローラー20が起動されるときに、ランダムアクセスメモリ203に転送される。
コントローラー20は、PC(パーソナルコンピューター)、DSP(デジタルシグナルプロセッサ)若しくはマイクロコントローラーのようなプログラム可能なコンピューティングマシンによって1組の命令若しくはプログラムを実行することによってソフトウェアにおいて実施することができるか、又はソフトウェアでなければ、FPGA(フィールドプログラマブルゲートアレイ)若しくはASIC(特定用途向け集積回路)のような、マシン若しくは専用コンポーネントによってハードウェアにおいて実施することができる。
換言すれば、コントローラー10は、図3、図6及び/又は図7において開示されるアルゴリズムをコントローラー10に実行させる回路部、又は回路部を備えるデバイスを備える。
コントローラー10は、例えば、プリプログラムされたCPLD(複合プログラム可能論理デバイス)によって実現することができる。
入力/出力インターフェース204は、入力制御信号と、電流センサー15及び温度センサー35からの検知情報と、ルックアップテーブルと、損失分布プロファイルQとを受信する。
各パワーダイ及び入力制御信号の各アクティブ化サイクルについて、電力インターフェース206は、プロセッサ200によって求められたダイのパッシベーションパターンに従って、入力制御信号をゲートソース間電圧信号VGS1〜VGSNに変換する。
図3は、本発明によるマルチダイパワーモジュールの動作を制御する電力パターンを求める第1のアルゴリズムを表している。
本アルゴリズムは、コントローラー10のプロセッサ200によって実行される一例において開示される。
本アルゴリズムは、例えば、秒ごと又はミリ秒ごとに実行される。
ステップS300において、プロセッサ200は、電流センサー15によって提供された電流値を取得するようにインターフェース206に命令するとともに、取得された電流を記憶する。
次のステップS301において、プロセッサ200は、取得された電流値が以前に記憶された電流値と異なるか否かをチェックする。例として、例えば、取得された電流値が以前に記憶された電流値と異なり、且つ、当該相違が、以前に記憶された電流値の10パーセントよりも大きい場合又は小さい場合に、取得された電流値が、以前に記憶された電流値と異なると判定する。
取得された電流値が、以前に記憶された電流値と異なる場合、プロセッサ200はステップS302に移動する。そうでない場合、プロセッサ200はステップS300に戻る。
ステップS302において、プロセッサ200は、マルチダイパワーモジュール20の全てのダイがアクティブ化されているときは、ダイにおけるスイッチングエネルギー損失Esw,Nを求め、単一の他のダイがマルチダイパワーモジュール20においてアクティブ化されていないときは、ダイにおけるスイッチングエネルギー損失Esw,N−1を求める。
これらのスイッチング損失は、ダイD〜Dを流れる電流に依存している。ステップS300において測定された所与の総電流Iについて、アクティブ化されたダイを流れる電流は、マルチダイパワーモジュール20におけるアクティブ化されたダイの数の関数である。スイッチング損失とダイに流入する電流との依存関係の一例は、図4に与えられている。
図4は、ダイを通るピークドレイン電流に応じたダイのスイッチングエネルギーの変化の一例を表している。
横軸は、アンペアを単位とするダイのピークドレイン電流を表し、縦軸は、ミリジュールを単位とするスイッチングエネルギー損失を表している。
30で示す曲線は、総スイッチング損失を表し、31で示す曲線は、ダイが導通状態から非導通状態にスイッチングするときにダイによって消散されるターンオフスイッチング損失を表し、32で示す曲線は、ダイが非導通状態から導通状態にスイッチングするときにダイによって消散されるターンオンスイッチング損失を表している。
曲線30によって与えられる値は、例えば、ROMメモリ202内のルックアップテーブルに記憶される。
取得された電流値から、プロセッサ200は、ステップS300において測定された電流値から、I/Nに等しい電流が横切ったダイのスイッチングサイクルごとのスイッチング損失Esw,NをEsw,N=aI/N+b(I/N)として求める。ここで、Nは、マルチダイパワーモジュール20のアクティブ化されたダイの数であり、a及びbは、曲線30から導出される。例として、図4における曲線30は、a=25及びb=0.25を用いて表すことができる。
次のステップS303において、プロセッサ200は、温度センサー35がある場合には、当該温度センサー35によって提供される温度値を取得するようにインターフェース206に命令する。
次のステップS304において、プロセッサ200は、ステップS300において取得された電流値を用い、特定の実現態様によれば、取得された温度値を用いて、マルチダイパワーモジュール20の全てのダイがアクティブ化されているときのマルチダイパワーモジュール20のダイの導通損失Econ,Nと、単一の他のダイがマルチダイパワーモジュール20においてアクティブ化されていないときのダイにおける導通損失Econ,N−1とを求める。
導通損失は、ダイD〜Dを流れる電流に依存する。そのような依存関係の一例は、図5に与えられている。
図5は、ダイを流れるドレイン電流に応じたドレインソース間抵抗の一例を表している。
横軸は、アンペアを単位とするダイのピークドレイン電流を表し、縦軸は、ミリオームで表されたダイの直列抵抗を表している。
41で示す曲線は、摂氏135度の温度におけるダイの直列抵抗を表し、42で示す曲線は、摂氏25度の温度におけるダイの直列抵抗を表している。
曲線41及び42によって与えられる値は、例えば、ROMメモリ202内のルックアップテーブルに記憶される。
取得された電流値から、プロセッサ200は、部分的なパッシベーションのみが用いられていることを反映して、I/Nに等しい電流が横切ったダイのサイクルごとの導通損失を、
Figure 0006466039
として求める。ダイは、当該ダイがスイッチング損失には寄与しないが、導通損失には寄与するようにそのスイッチングパターンが変更されると部分的にパッシベートされる。これは、他のダイのターンオンが完了すると、部分的にパッシベートされたダイがオンにスイッチングするときに実現され、また、このダイのターンオフが完了すると、他のダイがオフにスイッチングするときに実現される。
c及びdは、ステップS301において測定された電流と、ステップS303において測定された温度と、ルックアップテーブルに記憶された値とから導出される。
xは、マルチダイパワーモジュール20に印加される入力制御信号のデューティーサイクルであり、fswは、マルチダイパワーモジュール20に印加される入力制御信号の周波数である。
取得された電流値から、プロセッサ200は、完全なパッシベーションが1つのダイに用いられていることを反映して、I/N−1に等しい電流が横切ったダイのサイクルごとの導通損失を、
Figure 0006466039
として求める。
ここで、導通損失は、IGBTダイの場合には、
Figure 0006466039
として表すことができる一方、MOSFETダイの場合には、
Figure 0006466039
として表すことができることに留意しなければならない。
ダイの部分的なパッシベーションは、スイッチングパターンからの整流の遅れ又は進みを引き起こし(constitute)、それによって、ダイは、近傍のダイの飽和状態に近い類似の低電圧状態において整流される。パッシベートされたダイは、このため、ゼロスイッチング損失を受ける一方、導通損失は、依然として、パッシベートされたダイに起因している。
ダイの完全なパッシベーションは、駆動信号のスイッチングパターンからのそれぞれのパルスをストローブアウト(strobing out)することを引き起こし(constitute)、それによって、スイッチング損失も導通損失もダイに起因しない。
例として、ステップS303において測定された温度が摂氏70度であり、ステップS300において測定された電流が100アンペアである場合、MOSFETダイの直列抵抗Rdsonは、ルックアップテーブルに記憶された値の補間を用いて175ミリオームと推定される。この例では、cは0として求められ、dは0.175オームとして求められる。
他の例として、IGBTダイのコレクターエミッター間電圧VCEは、直接的な測定を用いて、又は、ステップS303において測定された温度におけるルックアップテーブルに記憶された値の補間を用いて推定される。
次のステップS305において、プロセッサ200は、ダイD〜Dのパッシベーション比率とダイD〜Dによって消耗(dissipated)される電力との間の関係を反映する行列Mを求める。
特定の特徴的形態によれば、非アクティブ化されたダイは、部分的にしか非アクティブ化されず、これは、非アクティブ化されたダイが、常に、全て導通損失に寄与することを意味し、行列Mは、以下のように求められる。
Figure 0006466039
ここで、Esw,N、Esw,N−1は、ステップS302において計算されたものであり、Econ,Nは、ステップS304において計算されたものである。
行列Mは、ダイが順にパッシベートされること、すなわち、各アクティブ化サイクルにおいて、1つのダイのみが非アクティブ化されることを前提にして作成される。上記例では、第1のダイDは決してパッシベートされないことが前提とされているので、行列Mの第1列は、構成が他の列と異なる。例として、この第1のダイは、マルチチップパワーモジュール20の冷却システムに近接したダイに対応する。対応するパッシベーション比率は、ダイがパッシベートされていないアクティブ化サイクルの比率を示す。
行列Mは、正準行列から作成されるので、より多数のダイ又はより少数のダイの行列Mを求めることは簡単(straightforward)である。
特定の特徴によれば、複数の行列MがRAMメモリ203に記憶され、1つの電流の値につき1つの行列が記憶される。
プロセッサ200は、ステップS300において取得された電流値を用いて、RAMメモリ203において、取得された電流の値に対応する行列を読み取る。
ステップS306において、プロセッサ200は、損失プロファイルベクトルQをRAMメモリ203から取得する。この損失プロファイルベクトルQは、マルチダイパワーモジュール20内の損失分布を表すものであり、測定及び/又はマルチダイパワーモジュール20の設計中のシミュレーションを通じて、及び/又はマルチダイパワーモジュール20の動作時に用いられる冷却パラメーターを用いて求められる。
本発明の一変形形態によれば、損失プロファイルベクトルQは、RAMメモリ203に記憶される前に入力/出力インターフェース204から受信される。パワーダイD〜Dの温度のバランスを達成することができる理想的な損失プロファイルは、図1に図示していない外部の冷却システムの設計又は構成に依存し得るので、損失プロファイルベクトルQは、リモート/オンラインプログラミングによって構成することもできるし、較正済みの損失プロファイルを供給する製造時に生成することもできる。
本発明の別の変形形態によれば、損失プロファイルベクトルQは、図7に開示されるアルゴリズムに従ってプロセッサ200によって求められる。
次のステップS307において、プロセッサ200は、パッシベーション比率のベクトルnを求める。各ダイについて、パッシベーション比率は、連続したスイッチングサイクルの総数Nと比較した、ダイがパッシベートされるスイッチングサイクルの数を示す。この比率が0であるとき、ダイはパッシベートされず、この比率が1であるとき、ダイは常にパッシベートされている。
高いパッシベーション比率は、損失に対するダイの寄与度が削減されるべきことを示す。これは、幾つかのスイッチングサイクルのスイッチング過渡現象中にダイをパッシベートすることによって実現することができる。
この例では、ベクトルnは、ダイのパッシベーションが行われないn個のスイッチングサイクルと、その後に続く、n個のスイッチングサイクルがk=2〜Nまで連続したものとからなる。n個のスイッチングサイクル中、第kのダイが部分的にパッシベートされる。その場合、損失は、以下の代数式として表される。
Figure 0006466039
k=1の場合、nは、ダイがパッシベートされないサイクルの数を表す。この例では、第1のダイは、決してパッシベートされない。
プロセッサ200は、以下のようにベクトルnを求める。
Figure 0006466039
特定の特徴によれば、ベクトルnは、以下のように求められる。
Figure 0006466039
ここで、
Figure 0006466039
である。
特定の特徴によれば、行列Mは、様々な電流状態及び温度状態についてルックアップテーブルに事前に計算されている。
次のステップS308において、プロセッサ200は、ベクトルnの少なくとも1つの要素が負であるか否かを調べる。ベクトルnの1つの要素は、スイッチング損失が十分強いものではなく、ダイ間のスイッチング損失の調節のみを用いて熱的不均衡を補償するほどのものでないとき、負になり得る。
ベクトルnの少なくとも1つの要素が負である場合、プロセッサ200はステップS309に移動する。そうでない場合、プロセッサ200はステップS310に移動する。
ステップS309において、プロセッサ200は、ダイD〜Dのパッシベーション比率と、少なくとも1つのダイが完全にパッシベートされたときにダイD〜Dによって消散される電力との間の関係を反映する新たな行列Mを求める。少なくとも1つのダイが完全にパッシベートされるということは、そのダイが、パッシベートされたスイッチングサイクル中、スイッチング損失及び導通損失の双方に寄与しないことを意味する。
ステップS307において求められたベクトルnの第5の要素が負であると仮定すると、プロセッサ200は、第5のパワーダイDが完全にパッシベートされたことを反映する以下の新たな行列Mを求める。
Figure 0006466039
行列Mは、正準行列から作成されるので、より多数の完全にパッシベートされたダイ又はより少数の完全にパッシベートされたダイの行列Mを求めることは簡単である(straightfoward)。
その後、プロセッサ200はステップS307に戻る。
ステップS310において、プロセッサ200は、マルチダイパワーモジュール20に印加される入力制御信号のN個の連続したスイッチングサイクルにベクトルnを適用する。n個のサイクルは、連続的に適用されるか、又はインターリーブされてもよい。ゲートソース間電圧信号は全て、第kのダイがパッシベートされるn個のスイッチングサイクル中を除いて、入力制御信号と同一である。
第kのダイがパッシベートされるn個のスイッチングサイクルに属する所与のスイッチングサイクルについて、完全なパッシベーションが、ステップS308において特定されなかった場合、第kのダイのゲートソース間電圧信号は、他のダイがターンオンを完了した後にこのダイをアクティブ化し、他のダイをオフにスイッチングする前にこのダイのターンオフを完了するように縮小される。このダイは、導通損失には寄与するが、スイッチング損失には寄与しない。
完全なパッシベーションが、ステップS308において特定された場合、第kのダイのゲートソース間電圧信号は、低電圧状態のまま維持される。電流は、スイッチングサイクル中、第kのダイを流れない。
図6は、本発明によるマルチダイパワーモジュールの動作を制御する電力パターンを求める第2のアルゴリズムを表している。
本アルゴリズムは、コントローラー10のプロセッサ200によって実行される一例において開示される。
本アルゴリズムは、例えば、入力制御信号のアクティブ化サイクルごとに実行される。
ステップS600において、プロセッサ200は、電流センサー15から電流値を受信する。
次のステップS601において、プロセッサ200は、温度センサー35から温度値を受信する。
次のステップS602において、プロセッサ200は、以前のアクティブ化サイクルに起因したマルチダイパワーモジュールの各ダイの損失L〜Lを求める。これらの損失は、スイッチング損失と導通損失とを合計したものである。
ダイが、以前のアクティブ化サイクルにおいてパッシベートされていなかったとき、上記損失は、Esw,N+Econ,Nと同一かつ等しいと推定される。
或るダイが、以前のアクティブ化サイクルにおいて部分的にパッシベートされていたとき、このパッシベートされたダイの損失は、Econ,Nとして推定される一方、パッシベートされなかったダイの損失は、Esw,N−1+Econ,Nとして推定される。
或るダイが、以前のアクティブ化サイクルにおいて完全にパッシベートされていたとき、このパッシベートされたダイの損失は、0と推定される一方、パッシベートされなかったダイの損失は、Esw,N−1+Econ,N−1として推定される。
例として、Esw,N、Esw,N−1、Econ,N及びEcon,N−1は、図3のステップS302において説明したように、ステップS600において検知された電流値及びステップS601において検知された温度値から求められる。次のステップS603において、プロセッサ200は、各パワーダイD〜Dに蓄積された熱の蓄積熱レベルQR〜QRを求める。例として、以前のレベルは、以下の式のように、ステップS602において推定された損失分だけインクリメントされる。
Figure 0006466039
ここで、x=1〜8である。
次のステップS604において、プロセッサ200は、マルチダイパワーモジュール20内の損失分布を表す損失プロファイルベクトルQをRAMメモリ203から取得する。この損失プロファイルベクトルQは、マルチダイパワーモジュール20の設計中の測定及び/又はシミュレーションを通じて、及び/又は、マルチダイパワーモジュール20の動作において用いられる冷却パラメーターを用いて、求められる。
本発明の一変形形態によれば、損失プロファイルベクトルQは、RAMメモリ203に記憶される前に入力/出力インターフェース204から受信される。パワーダイD〜Dの温度のバランスを達成することができる理想的な損失プロファイルは、図1に図示していない外部の冷却システムの設計又は構成に依存し得るので、損失プロファイルベクトルQは、リモート/オンラインプログラミングによって構成することもできるし、較正済みの損失プロファイルを供給する製造時に生成することもできる。
本発明の別の変形形態によれば、損失プロファイルベクトルQは、RAMメモリ203に記憶される前に、図7に開示されるアルゴリズムに従ってプロセッサ200によって求められる。
次のステップS605において、プロセッサ200は、各パワーダイD〜Dについて、蓄積された熱レベルQR〜QRと、ステップS604において取得された損失プロファイルベクトルQによって示される損失Q〜Qとの間の比率R〜Rを求める。
例として、R=QR/Q*sum(Q)/sum(QR)である。ここで、x,y=1〜8である。
次のステップS606において、プロセッサ200は、どのダイが、ステップS605において求められた比率の中で最高の比率を有するのかを求める。
次のステップS607において、プロセッサ200は、ステップ606において求められた最高の比率が、予め設定された閾値よりも高いか否かを判断する。例として、この閾値は1.01に等しい。最高の比率が、予め設定された閾値よりも低い場合、プロセッサ200はステップS608に移動する。最高の比率が、予め設定された閾値よりも高い場合、プロセッサ200はステップS609に移動する。
ステップS608において、プロセッサ200は、入力制御信号の次のアクティブ化サイクルの間、全てのダイをアクティブ化するように電力インターフェース206に命令する。蓄積熱レベルQR1〜QR8が、ダイD〜Dにわたって温度をバランスさせるのに必要とされる損失プロファイルベクトルQの損失Q〜Qに比例するとき、ダイをパッシベートする必要はない。その結果、パワーダイD〜Dの温度はバランスされる。
ステップS609において、プロセッサ200は、ステップS606において最高の比率を有するものとして特定されたダイも、以前のアクティブ化サイクルにおいてパッシベートされていたか否かを判断する。ステップS606において最高の比率を有するものとして特定されたダイも、以前のアクティブ化サイクルにおいてパッシベートされていた場合、プロセッサ200はステップS611に移動する。ステップS606において最高の比率を有するものとして特定されたダイが、以前のアクティブ化サイクルにおいてパッシベートされていなかった場合、プロセッサはステップS610に移動する。
ステップS610において、プロセッサ200は、入力制御信号の次のアクティブ化サイクルの間、ステップS606において最高の比率を有するものとして特定されたダイを部分的にパッシベートするように電力インターフェース206に命令する。また、プロセッサ200は、入力制御信号の次のアクティブ化サイクルの間、ステップS606において最高の比率を有するものとして特定されていない他の全てのダイをアクティブ化するように電力インターフェース206に命令する。
ステップS606において最高の比率を有するものとして特定されたダイは、損失プロファイルベクトルQと比較して過度の蓄積熱レベルを有していたので、プロセッサ200は、この過度の蓄積熱レベルを削減するために、そのダイをパッシベートすることを決定する。その結果、蓄積熱レベルQのベクトルは、ダイD〜Dにわたって温度をバランスさせるのに必要とされる損失プロファイルベクトルQに向けて誘導される。
ステップS611において、プロセッサ200は、入力制御信号の次のアクティブ化サイクルの間、ステップS606において最高の比率を有するものとして特定されたダイを完全にパッシベートするように電力インターフェース206に命令する。プロセッサ200は、入力制御信号の次のアクティブ化サイクルの間、ステップS606において最高の比率を有するものとして特定されていない他の全てのダイをアクティブ化することも電力インターフェース206に命令する。
ステップS606において最高の比率を有するものとして特定されたダイは、ベクトルQと比較して過度の消散熱を有していたので、プロセッサ200は、過度の蓄積熱を削減するためにそのダイをパッシベートすることを決定する。その結果、蓄積熱Qのベクトルは、ダイD〜Dにわたって温度をバランスさせるのに必要とされるベクトルQに向けて誘導される。この誘導は、部分的なパッシベーションではなく、完全なパッシベーションを用いることによって加速される。この誘導は、どの電流波形状態においても実現される。
図7は、損失プロファイルQを求めるアルゴリズムを表している。
本アルゴリズムは、コントローラー10のプロセッサ200によって実行される一例において開示される。
本アルゴリズムは、例えば、秒ごと又はミリ秒ごとに実行される。
ステップS700において、プロセッサ200は、電流センサー15から電流値を受信する。
ステップS701において、プロセッサ200は、ステップS701において電流センサー15から受信された電流値が0と交差するか否かを判断する。パワーモジュールのアクティブ化サイクル中、ステップS700において測定された電流値が0と交差する場合、プロセッサ200はステップS702に移動する。電流値が0と交差しない場合、プロセッサ200はステップS700に移動する。
ステップS702において、プロセッサ200は、電流波形の周波数を求める。例として、この周波数は、2つの連続したステップS702の間に経過した時間の逆数の2分の1として求められる。
次のステップS703において、プロセッサ200は、ステップS702において推定された周波数とともに交番するマルチダイパワーモジュールを流れる電流について、パワーダイD〜Dによって消散された損失を定常状態の下におけるダイの温度T〜Tと関係付ける行列Mを求める。
例として、マルチダイパワーモジュール及びその冷却環境は合わせて、RAMメモリに記憶された、熱抵抗及び熱キャパシタンスを備える等価な熱回路網を規定する。行列M
は、この熱回路網の熱応答を表し、この熱応答は、従来の回路解析技法を用いて種々の周波数において求めることができる。
次のステップS704において、プロセッサ200は、マルチダイパワーモジュールを流れる電流がステップS702において求められた周波数とともに交番しているときに、ダイの温度をバランスさせるのに必要とされる損失プロファイルのベクトルQを求める。本発明によれば、Q=M −1Tである。ここで、Tは、所望のバランスされた温度プロファイルである。
当然のことながら、本発明の範囲から逸脱することなく、上述した本発明の実施形態に対して多くの変更を行うことができる。

Claims (15)

  1. 並列に接続された少なくとも2つのダイから構成されるマルチダイパワーモジュールの動作を制御する方法であって、
    前記マルチダイパワーモジュールに流入する電流を取得するステップと、
    前記マルチダイパワーモジュールの各前記ダイに関連した損失プロファイルを取得するステップと、
    前記マルチダイパワーモジュールに流入する前記取得された電流から、ダイがパッシベートされないときの1つのダイの前記損失と、該ダイがパッシベートされたときの該ダイの前記損失と、少なくとも1つの他のダイがパッシベートされたときの前記ダイの前記損失とを推定するステップと、
    推定された各前記損失と前記損失プロファイルとから、ダイをパッシベートしなければならないか否かと、どのダイをパッシベートしなければならないかとを判断するステップと、
    ダイをパッシベートしなければならない場合に、パッシベートしなければならない前記ダイをパッシベートするステップと
    を含む、方法。
  2. 前記判断するステップは、
    前記パッシベートしなければならないダイが、部分的にパッシベートされるのか又は完全にパッシベートされるのかを判断するサブステップと、
    前記パッシベートしなければならないダイが完全にパッシベートされる場合、該パッシベートしなければならないダイをオフ状態に維持することによって該ダイを完全にパッシベートするサブステップと、
    前記パッシベートしなければならないダイを他のダイよりも短い期間中アクティブ化することによって該パッシベートしなければならないダイを部分的にパッシベートするサブステップと
    を更に含む、請求項1に記載の方法。
  3. 前記ダイの前記損失は、前記マルチダイパワーモジュールに流入する前記電流と、前記マルチダイパワーモジュールのダイの前記パッシベーションの状態とから求められる、前記ダイの導通損失とスイッチング損失とを合計したものである、請求項1に記載の方法。
  4. 前記ダイがパッシベートされた場合には、前記スイッチング損失はゼロであり、前記ダイが完全にパッシベートされた場合には、前記導通損失はゼロであり、前記スイッチング損失は、パッシベートされていない前記ダイ間で等分配され、前記導通損失は、完全にパッシベートされていない前記ダイ間で等分配される、請求項3に記載の方法。
  5. 前記方法は、前記マルチダイパワーモジュールの温度を取得するステップを更に含み、前記推定された損失は、前記取得された温度に更に依存する、請求項1から4までのいずれか1項に記載の方法。
  6. 推定された各前記損失と前記損失プロファイルとから、ダイをパッシベートしなければならないか否かと、どのダイをパッシベートしなければならないかとを判断する前記ステップは、
    推定された各前記損失と前記損失プロファイルとから少なくとも1つのダイのパッシベーションパターンを求めるステップ
    を更に含み、
    前記パッシベートしなければならないダイをパッシベートする前記ステップは、前記求められたパッシベーションパターンに従って実行される、請求項1から5までのいずれか1項に記載の方法。
  7. 前記方法は、ダイがパッシベートされないときの1つのダイの推定された前記損失と、該ダイがパッシベートされたときの該ダイの推定された前記損失と、少なくとも1つの他のダイがパッシベートされたときの前記ダイの推定された前記損失とを用いて、ダイの各前記損失を前記マルチダイパワーモジュールの前記パッシベーション状態に関係付ける第1の行列を取得するステップを更に含み、前記パッシベーションパターンは、前記取得された第1の行列と前記損失プロファイルとから求められる、請求項6に記載の方法。
  8. 前記取得される第1の行列は、メモリに記憶されたルックアップテーブルから取得される、請求項7に記載の方法。
  9. 前記パッシベーションパターンは、前記第1の行列の逆行列と前記損失プロファイルとの積として取得されるベクトルによって求められ、該取得されたベクトルの第kの成分は、第kのダイがパッシベートされないアクティブ化サイクルの比率を規定する、請求項7に記載の方法。
  10. 前記取得されたベクトルの前記第kの成分は負であり、前記方法は、
    ダイがパッシベートされないときの1つのダイの推定された前記損失と、該ダイがパッシベートされたときの該ダイの推定された前記損失と、少なくとも1つの他のダイがパッシベートされたときの前記ダイの推定された前記損失とを用いて、ダイの各前記損失を前記マルチダイパワーモジュールの前記パッシベーション状態に関係付ける第2の行列を取得するステップを更に含み、前記第kのダイは完全にパッシベートされ、
    前記パッシベーションパターンは、前記取得された第2の行列と前記損失プロファイルとから求められる、請求項9に記載の方法。
  11. 推定された各前記損失と前記損失プロファイルとから、ダイをパッシベートしなければならないか否かと、どのダイをパッシベートしなければならないかとを判断する前記ステップは、
    推定された各前記損失と、前記ダイが以前にパッシベートされたか否かを示す情報とを記憶するサブステップと、
    記憶されている推定された損失及び情報に従って、前記マルチダイパワーモジュールの各ダイによって消散された熱の蓄積熱レベルを推定するサブステップと
    を更に含み、
    ダイをパッシベートしなければならないか否かと、どのダイをパッシベートしなければならないかとを判断する前記ステップは、推定された前記蓄積熱レベルと前記損失プロファイルとから実行される、請求項1に記載の方法。
  12. 推定された前記蓄積熱レベルと前記損失プロファイルとの間の比率が、ダイごとに求められ、前記比率が、予め設定された値を越えている場合に、最高の比率を有する前記ダイは、パッシベートされるものと判断される、請求項11に記載の方法。
  13. 前記比率が、予め設定された第2の値を越えている場合に、前記ダイの比率は、完全にパッシベートされるものと判断される、請求項12に記載の方法。
  14. 前記損失プロファイルは、前記マルチダイパワーモジュールに流入する前記電流が0と交差するか否かを判断することによって取得され、前記マルチダイパワーモジュールに流入する前記電流が0と交差する場合、前記方法は、
    前記ダイの各前記損失を前記ダイの温度に関係付ける第3の行列を求めるステップを更に含み、前記第3の行列は、前記マルチダイパワーモジュールに流入する前記電流と、前記マルチダイパワーモジュールに流入する前記電流とゼロとの前記交差の周波数とに依存し、前記損失プロファイルは、前記第3の行列とバランスされた温度プロファイルとに従って損失プロファイルのベクトルを求めることによって取得される、請求項11から13までのいずれか1項に記載の方法。
  15. 並列に接続された少なくとも2つのダイから構成されるマルチダイパワーモジュールの動作を制御するデバイスであって、
    前記マルチダイパワーモジュールに流入する電流を取得する手段と、
    前記マルチダイパワーモジュールの前記ダイに関連した損失プロファイルを取得する手段と、
    前記マルチダイパワーモジュールに流入する前記取得された電流から、ダイがパッシベートされないときの1つのダイの前記損失と、該ダイがパッシベートされたときの該ダイの前記損失と、少なくとも1つの他のダイがパッシベートされたときの前記ダイの前記損失とを推定する手段と、
    推定された各前記損失と前記損失プロファイルとから、ダイをパッシベートしなければならないか否かと、どのダイをパッシベートしなければならないかとを判断する手段と、
    ダイをパッシベートしなければならない場合に、パッシベートしなければならない前記ダイをパッシベートする手段と
    を備える、デバイス。
JP2018533411A 2016-02-16 2017-02-07 マルチダイパワーモジュールの動作を制御する方法及びデバイス Active JP6466039B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16155848.1 2016-02-16
EP16155848.1A EP3208921B1 (en) 2016-02-16 2016-02-16 A system and a method for controlling the operation of a multi-die power module
PCT/JP2017/005029 WO2017141841A1 (en) 2016-02-16 2017-02-07 Method and device for controlling the operation of multi-die power module

Publications (2)

Publication Number Publication Date
JP2018528757A JP2018528757A (ja) 2018-09-27
JP6466039B2 true JP6466039B2 (ja) 2019-02-06

Family

ID=55404586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018533411A Active JP6466039B2 (ja) 2016-02-16 2017-02-07 マルチダイパワーモジュールの動作を制御する方法及びデバイス

Country Status (6)

Country Link
US (1) US10333385B2 (ja)
EP (1) EP3208921B1 (ja)
JP (1) JP6466039B2 (ja)
KR (1) KR102091397B1 (ja)
CN (1) CN108604856B (ja)
WO (1) WO2017141841A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3890010A1 (en) * 2020-04-02 2021-10-06 Mitsubishi Electric R & D Centre Europe B.V. Method and device for increasing the reliability of a power module

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7839201B2 (en) * 2005-04-01 2010-11-23 Raytheon Company Integrated smart power switch
US20060255777A1 (en) * 2005-05-10 2006-11-16 Koertzen Henry W Apparatus and method for improving voltage converter low load efficiency
US7992020B1 (en) * 2008-03-05 2011-08-02 Xilinx, Inc. Power management with packaged multi-die integrated circuit
US8237414B1 (en) * 2009-03-06 2012-08-07 Pericom Semiconductor Corporation Multi-mode charger device
FR2945152B1 (fr) * 2009-04-29 2011-07-29 Stmicroelectronics Wireless Sas Ensemble de circuit electronique composite
US8115457B2 (en) * 2009-07-31 2012-02-14 Power Integrations, Inc. Method and apparatus for implementing a power converter input terminal voltage discharge circuit
EP2445110B1 (en) * 2010-10-22 2014-05-14 ABB Research Ltd Gate driver unit for electrical switching device
US20130056773A1 (en) * 2011-09-02 2013-03-07 Wen Kun Yang Led package and method of the same
US9847705B2 (en) * 2012-08-06 2017-12-19 Peter Oaklander Regulator using smart partitioning
US9231565B2 (en) * 2013-05-14 2016-01-05 Infineon Technologies Austria Ag Circuit with a plurality of bipolar transistors and method for controlling such a circuit
EP3026801B1 (en) * 2014-11-26 2021-03-10 Mitsubishi Electric R&D Centre Europe B.V. Device for controlling the operation of a multi-die power module
EP3208586B1 (en) * 2016-02-18 2019-08-28 Mitsubishi Electric R&D Centre Europe B.V. Method and device for determining the junction temperature of at least one die of a semiconductor power module
US10071652B2 (en) * 2016-05-11 2018-09-11 Ford Global Technologies, Llc Dual mode IGBT gate drive to reduce switching loss
US10554201B2 (en) * 2016-07-22 2020-02-04 Abb Schweiz Ag Solid state switch system

Also Published As

Publication number Publication date
JP2018528757A (ja) 2018-09-27
US20190020260A1 (en) 2019-01-17
KR20180103099A (ko) 2018-09-18
CN108604856B (zh) 2020-05-19
CN108604856A (zh) 2018-09-28
US10333385B2 (en) 2019-06-25
EP3208921B1 (en) 2019-04-17
KR102091397B1 (ko) 2020-03-20
WO2017141841A1 (en) 2017-08-24
EP3208921A1 (en) 2017-08-23

Similar Documents

Publication Publication Date Title
EP1751862B1 (en) Adaptive gate drive for switching devices of inverter
CN107276014B (zh) 具有多种操作模式的电子切换和保护电路
JP5317881B2 (ja) 電力変換装置および電力変換装置の保護方法
US10966291B2 (en) Power conversion apparatus and power conversion method
JP6781523B2 (ja) スイッチから構成されるパワーモジュールの動作を制御するためのシステムおよび方法
US11757444B2 (en) Semiconductor element drive device and power conversion apparatus
JP6466039B2 (ja) マルチダイパワーモジュールの動作を制御する方法及びデバイス
JP6452831B2 (ja) マルチダイパワーモジュールを備えるシステム、及びマルチダイパワーモジュールのスイッチングを制御する方法
JP5656695B2 (ja) 電動機駆動装置および空気調和装置
JP2016111776A (ja) 電力変換装置
JP7051008B2 (ja) 並列駆動装置及び電力変換装置
WO2020109777A1 (en) Gate driver
JP2008301617A (ja) 電力変換器の保護装置
CN105391308A (zh) 矩阵变换器、矩阵变换器的控制装置及矩阵变换器的控制方法
KR101898164B1 (ko) 오프셋 제어에 의한 제로 전류 감지 센서 및 그 방법
Li et al. A Simulation Model for SiC MOSFET Switching Transients Controlled by an Adaptive Gate Driver with the Capability of Reducing Switching Losses and EMI across the Full Operating Range
Fiedler et al. Calculation of switching frequency in current hysteresis controlled switched reluctance drives
US20230040345A1 (en) Power conversion device
JP7540392B2 (ja) 並列接続半導体素子の温度バランス制御装置および温度バランス制御方法
EP4064564A1 (en) Control method of a hybrid power switch
JP6932221B1 (ja) 電力変換装置
Amirkhanian et al. Power loss breakdown in bldc drives applications using matlab
CN112189307A (zh) 金属氧化物半导体场效应晶体管的驱控

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190108

R150 Certificate of patent or registration of utility model

Ref document number: 6466039

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250