JP2018504075A - 自動利得制御を有するパケットベースの無線受信機 - Google Patents

Abstract

パケットベースの無線受信機（１０）は、自動利得制御システム（１７）と、無線受信機が受信した無線信号から導出されるアナログ信号を監視する信号レベル検出器（１８、１９、２０）と、を備える。信号レベル検出器（１８、１９、２０）は、バイナリメモリセル（２２、２４）と、監視システムと、を備える。監視システムは、第１入力で基準電圧を受信し第２入力でアナログ信号を受信するように構成された比較器（２１、２３）を備える。監視システムは、（ｉ）アナログ信号の電圧を継続的に監視して、（ｉｉ）監視されるアナログ信号が基準電圧を超過する時点を検出し、（ｉｉｉ）当該検出に応じて所定のバイナリ値をメモリセル（２２、２４）に格納するよう構成される。自動利得制御システム（１７）は、バイナリメモリセル（２２、２４）の内容に基づいて無線受信機が有する可変利得コンポーネント（１２、１３、１４）の利得を制御するよう構成される。【選択図】図３

Description

本発明は、パケットベースの無線伝送を受信するための装置に関する。

無線受信機は、通常、広範囲の周波数にわたるすべての無線信号を受信するアンテナを有する。対象チャネルをその後の処理のために容認可能な信号対雑音比で抽出できるように、不要の信号は減衰させなければならない。この減衰は、信号経路に沿って直列に配置された１つ以上のステージを含むチャネルフィルタによって達成することができる。フィルタリングは、アナログ信号、またはデジタル化された信号、またはこの両方に適用され得る。所望のチャネル外の信号成分を除去するために、例えば、ローパスフィルタが、ヘテロダインミキシングステージを通過した後の信号に適用され得る。

無線受信機は、通常、有用な出力をもたらすために、比較的弱い受信無線信号を増幅しなければならない。この増幅は、信号経路に沿った１つ以上のステージにおいて、例えば、アンテナから受信したＲＦ信号、および／または、ヘテロダイニング後の中間周波数（ＩＦ）信号に実施され得る。増幅は、信号経路に沿った別個のステージとみなされてもよく、あるいは、例えば、フィルタリングまたはミキシング動作の直前または直後または動作中に行われる場合には、フィルタリングまたはミキシングステージの一部として考えられてもよい。

無線受信機は、普通は、受信した信号の強度に応じて受信機における増幅器の利得を変えるために、ある形態の自動利得制御（ＡＧＣ）を含む。ＡＧＣがない場合、増幅器は、過負荷となって、結果的に出力のエラーに繋がる非線形挙動を生じるか、または、受信した信号が適正に復調または復号されるには不十分な増幅となることがある。

パケットベースの無線受信機のための１つの典型的な公知の構成を図１に示す。無線受信機１は、アンテナ２からＲＦ信号を受信する。低雑音増幅器（ＬＮＡ）３は、これらの信号をミキサ４に入る前に増幅する。ミキサ４は、例えば信号をおよそ２．４ＧＨｚからおよそ１ＭＨｚにシフトさせるために、中間周波数（ＩＦ）へのアナログダウンミキシングを行う。

信号は、次いで、アナログの第１チャネルフィルタステージ５を通過し、（例えば、チャネルが２ＭＨｚ幅であれば６ＭＨｚの帯域幅でフィルタリングを行って）所望のチャネルを含む範囲外の周波数を減衰させる。部分的にフィルタリングされた信号は、次いで、アナログ−デジタル変換器（ＡＤＣ）６によってデジタル化された後に、デジタルの第２チャネルフィルタステージ７に入り、そこで（例えば、所望のチャネルだけを残すために２ＭＨｚの帯域幅をもつフィルタリングを行って）不要の信号成分がさらに減衰される。フィルタリングされた信号は、第２チャネルフィルタステージ７を出た後に、さらに、復調、復号などの処理が行われる。このような構成では、第２チャネルフィルタステージ７は、通常は、第１チャネルフィルタステージ５よりも狭い帯域幅であろう。

自動利得制御（ＡＧＣ）システムは、ＬＮＡ３の利得を制御するためのＡＧＣ論理回路８を備える。これは、ＬＮＡ３とミキサ４との間の信号レベルを測定するように構成されるチャネルフィルタ前レベル検出器９と、第２チャネルフィルタ７の出力での信号レベルを測定するように構成されるチャネルフィルタ後レベル検出器１０から受信する情報に基づいてこれを行う。ＡＧＣシステム６は、信号経路内のコンポーネントのいずれも飽和させずにＬＮＡ３の利得を最大化することを目的とする場合があり、または、受信したパケットのその後の復調および復号のための第２チャネルフィルタステージ７の出力での必要とされる信号対雑音比を依然としてもたらしながらＬＮＡ３の利得を最小化することを目的とする場合がある。利得を最適化するのに比較的長い期間をとることができ得る一部のパケットベースではない無線受信機とは異なり、パケットベースの無線は、その利得を非常に迅速に、パケットプリアンブルの持続期間内で、デジタルパケットの残りが受信される前に最適化することを必要とする場合がある。

本発明は、公知の無線受信機の改善を目的としており、第１の態様から、本発明は、パケットベースの無線受信機であって、
信号経路に沿って直列に接続される第１チャネルフィルタステージおよび第２チャネルフィルタステージを備え、前記第２チャネルフィルタステージが前記第１チャネルフィルタステージの下流にあって、受信した無線信号のうち所望の周波数チャネル外の成分を減衰させるチャネルフィルタと、
前記第１チャネルフィルタステージの上流の前記信号経路上に位置する第１信号レベル検出器と、
前記第２チャネルフィルタステージの下流の前記信号経路上に位置する第２信号レベル検出器と、
前記第１チャネルフィルタステージと前記第２チャネルフィルタステージとの間の前記信号経路上に位置する第３信号レベル検出器と、
前記第１信号レベル検出器、前記第２信号レベル検出器、および前記第３信号レベル検出器からレベル検出情報を受信し、受信した前記レベル検出情報を用いて前記信号経路上に位置する１つ以上の可変利得コンポーネントの利得を制御するように構成された自動利得制御システムと、を備えるパケットベースの無線受信機を提供する。

したがって、本発明によれば、自動利得制御（ＡＧＣ）システムは、２つのチャネルフィルタステージの前後からだけでなく、これらのチャネルフィルタステージ間の信号レベルも用いて、信号経路に沿って利得を制御することが当業者には分かるであろう。こうすれば、より良好な性能を可能にすることが判明している。特に、一部の実施形態では、ＡＧＣシステムは、第１チャネルフィルタステージでの利得を制御するように構成される。これは、ＡＧＣが、飽和を回避しながら第１チャネルフィルタステージでの利得を増加させることを可能にする。こうすれば、特に、所望のチャネルに隣接するチャネルに強い干渉信号が存在するときに、公知の構成に比べて、受信機の総合受信率が改善されることが判明している。本発明なしでは、干渉信号が、より狭い第２チャネルフィルタステージによって除去される前に比較的広い第１チャネルフィルタステージを容易に飽和させる場合がある。

１つ以上の可変利得コンポーネントは、任意の形態の増幅手段またはシステム、および／または、減衰手段またはシステムを備えてもよい。これらはＡＧＣシステムの一部とみなしてもよい。一部の実施形態では、ＡＧＣシステムは、何らかのフィルタリングが行われる前に、アンテナから信号を受信する増幅器（例えば、低雑音増幅器）の利得を制御するように構成されてもよい。ＡＧＣは、追加としてまたは代替的に、第１チャネルフィルタステージおよび第２チャネルフィルタステージのうち一方または両方の利得を制御するように構成されてもよい。このような実施形態では、フィルタステージがフィルタの一部として可変増幅器および／または減衰器を備えてもよく、または、可変増幅器および／または減衰器がフィルタステージのすぐ上流または下流に存在してもよい。一部の実施形態では、無線受信機はアナログミキサを備えてもよく、アナログミキサは、ミキサの一部として可変増幅器および／または減衰器を備えてもよい（例えば、ミキサ設計の一体部分としてまたはメインフィルタ回路のすぐ上流または下流に存在する可変増幅器および／または減衰器を有する）。ＡＧＣは、追加としてまたは代替的に、アナログミキサの利得を制御するように構成されてもよい。

第１チャネルフィルタステージは、第２チャネルフィルタステージよりも広い帯域幅を有することが好ましい。例えば、この広さの差は、２、３、４倍、またはそれ以上であってもよい。一部の実施形態では、これはチャネル幅のおよそ３倍である。第１チャネルフィルタステージはアナログフィルタであってもよい。第２チャネルフィルタステージはデジタルフィルタであってもよいが、これは必須ではない。他の実施形態では、第１チャネルフィルタステージおよび第２チャネルフィルタステージは、両方ともアナログ信号をフィルタリングしてもよく、または両方ともデジタル信号をフィルタリングしてもよい。

一部の実施形態では、ＡＧＣシステムは、第１信号レベル検出器、第２信号レベル検出器、および第３信号レベル検出器からのレベル検出情報に加えて、１つ以上の別の信号レベル検出器から別のレベル検出情報を受信し、信号経路上に位置する１つ以上の可変利得コンポーネントの利得を制御するときに、この別のレベル検出情報を用いるように構成されてもよい。一部の実施形態では、無線受信機は、直列に構成される、３つ以上のチャネルフィルタステージ（例えば３つ、４つ、またはそれ以上のチャネルフィルタステージ）を備え、ＡＧＣシステムは、この場合、各チャネルフィルタステージのそれぞれの隣接するペア間の場所からのレベル検出情報を受信してもよい。ＡＧＣシステムは、これらのチャネルフィルタステージのうちいくつかまたはすべての利得を制御するように構成されてもよい。例えば、無線受信機は、一連の２つ、３つ、またはそれ以上の双２次フィルタを備えてもよく、この場合、各双２次フィルタ間に信号レベル検出器がある。各双２次フィルタは可変利得を有してもよく、ＡＧＣシステムは、各信号レベル検出器からのレベル検出情報に基づいて利得を制御するように構成されてもよい。

一部の実施形態では、ＡＧＣシステムは、第３信号レベル検出器から（例えば、チャネルフィルタの出力に存在する信号レベル検出器から）得られるレベル検出情報に主にまたは完全に基づいて第１チャネルフィルタステージの利得を制御してもよい。ＡＧＣシステムは、第１チャネルフィルタステージの利得を、信号レベル検出器が飽和を示さないときに上方に増加させ、信号レベル検出器が飽和を示すときに下方に増加させるように構成されてもよい。飽和は、所定のアナログ閾値またはデジタル閾値に達したかまたは超過するときに発生していると判断してもよい。

無線受信機は、第１チャネルフィルタステージと第２チャネルフィルタステージとの間の信号経路内に位置するアナログ−デジタル変換器（ＡＤＣ）を備えてもよい。このような実施形態では、第３信号レベル検出器は、例えば、ＡＤＣの出力を監視するためにＡＤＣの下流に位置することが好ましい。その場合、ＡＧＣシステムは、第３信号レベル検出器からの情報を用いて、ＡＤＣ出力が飽和しないことを確認することができる。第１チャネルフィルタステージとＡＤＣは、ＡＤＣが第１チャネルフィルタステージよりも低い信号レベルで飽和するように設計されることが好ましく、こうすれば、ＡＤＣの出力が飽和していないことをチェックすることによって第１チャネルフィルタステージが飽和していないと判断することができる。第３信号レベル検出器は、ＡＤＣの出力が飽和する時（例えば、出力がすべてバイナリ「１」の時）にＡＧＣに伝達するように構成されてもよい。一部の実施形態では、これは、より詳細に後述するように、バイナリ信号によって伝達されてもよい。一部の実施形態では、ＡＤＣは、逐次近似レジスタ（ＳＡＲ）型ＡＤＣであり、これは、このようなＡＤＣは飽和してもラップアラウンドせずにその状態を維持するので望ましい。これは、ＳＡＲ型ＡＤＣの出力が飽和したかどうかを監視する信号レベル検出器が、ほんの数個の論理ゲートを用いて比較的簡単に実装できることを意味する。このような構成は、第１チャネルフィルタステージの出力にアナログ信号レベル検出器を有するものよりもはるかに電力効率も良い。

一般に、信号レベル検出器は、任意の適切な形態をとってもよい。信号レベル検出器のうちの１つ以上は、ある期間にわたるアナログ信号のＲＭＳ（ｒｏｏｔ−ｍｅａｎ−ｓｑｕａｒｅ）パワーを測定するように構成されてもよい。このような信号レベル検出器は、例えば、信号を整流し、ある期間にわたる整流された信号を平均してもよい。

ＡＧＣシステムは、信号レベル検出器からの出力を周期的に、できれば１または２ミリ秒毎などの一定時間間隔で受信し、および／または、サンプリングしてもよい。好ましい一組の実施形態において、信号レベル検出器は、ＡＧＣシステムに設けられるクロックの１または２サイクル内で信号レベルを測定し出力するように構成される。これは、デジタル信号を監視している信号レベル検出器にとっては達成するのが比較的簡単であるが、アナログ信号を監視している信号レベル検出器にとっては簡単ではない。従来、このようなアナログ信号レベル検出器は、多大な期間にわたる信号出力を積分または平均化する必要があるので比較的遅い。これを使用すると、特に、無線受信機が、到来するデータパケットのプリアンブルが継続中であってデータパケットの残りの部分が到着する前に、その利得を最適化する必要があるときに、望ましくない遅延を引き起こす。

出願人はより良好な手法を考案した。したがって、アナログ信号を監視するための１つ以上の信号レベル検出器（例えば、第１信号レベル検出器）は、バイナリメモリセル（例えば、フリップフロップ）と、（ｉ）アナログ信号の電圧を継続的に監視して、（ｉｉ）監視されるアナログ信号が所定の電圧閾値を超過する時点を検出し、（ｉｉｉ）当該検出に応じて所定のバイナリ値をメモリセルに格納するように構成された監視システムと、を備えることが好ましい。

この信号レベル検出器は、平均化検出器よりも速く応じることができる。出願人はまた、電圧閾値を超過する時点の測定に基づく自動利得制御システムで受信される無線は、特に電力効率が良い場合があることに気付いた。このような手法は、好ましい実施形態のように、無線受信機が、ガウス周波数偏移変調（ＧＦＳＫ）などの定包絡線変調を用いて伝送されたデータパケットを受信および処理する（例えば、復調および／または復号する）ように構成されるときに特に有用である。これは、このような変調が、結果的に、（例えば、ＯＦＤＭと比べて）比較的平らな振幅を有する受信信号をもたらすためであり、これは本明細書に記載の電圧閾値制御技術に特に適している。

このような構成は、それ自体が新規であり、したがって、別の態様からみると、本発明は、自動利得制御システムと、受信した無線信号から導出されるアナログ信号を監視する信号レベル検出器と、を備えるパケットベースの無線受信機であって、前記信号レベル検出器は、バイナリメモリセルと、（ｉ）前記アナログ信号の電圧を継続的に監視して、（ｉｉ）監視される前記アナログ信号が所定の電圧閾値を超過する時点を検出し、（ｉｉｉ）当該検出に応じて所定のバイナリ値を前記バイナリメモリセルに格納するように構成された監視システムと、を備え、前記自動利得制御システムは、前記バイナリメモリセルの内容に基づいて前記無線受信機が有する可変利得コンポーネントの利得を制御するように構成される、パケットベースの無線受信機を提供する。

可変利得コンポーネントは、増幅器、減衰器、ミキサ、フィルタ、または任意の他の適切なコンポーネントまたはシステムであってもよいし、これらのいずれかを備えてもよい。ＡＧＣシステムは、バイナリメモリセルの内容に基づいて無線受信機が有する複数の可変利得コンポーネントの利得を制御するように構成されてもよい。もちろん、１つ以上の可変利得コンポーネントをどのように制御するかを決定するために、バイナリメモリセルの内容に加えて他の情報を用いてもよい。

本発明の第１態様の選択可能なまたは本質的な特徴が、この態様の特徴でもあり得る。

本明細書に記載の態様および実施形態のいずれかにおいて、このような信号レベル検出器は、リセット信号を受信するまでバイナリメモリセルの内容を保持するように構成されることが好ましい。この信号レベル検出器は、リセット信号の受信に応じてバイナリメモリセルの内容を所定のバイナリ値とは異なるデフォルト値に設定するように構成されたリセット機構を備えることが好ましい。その場合、信号レベル検出器を用いて、監視している信号が検出器のリセット後に所定の電圧閾値を最初に超過する時点を判定してもよい。一部の実施形態では、リセット信号はＡＧＣシステムから提供されてもよい。無線受信機は、例えばＡＧＣシステムが信号レベル検出器に周期的にリセット信号を送信することによって、信号レベル検出器が周期的に、できれば一定時間間隔でリセットされるように構成されてもよい。ＡＧＣシステムは、メモリセルに格納された値を周期的に（できれば一定時間間隔で）判定するように構成されてもよい。この場合、各判定の実施後に信号レベル検出器をリセットするように構成されてもよい。

監視システムは、比較器を備えてもよく、そのようにすることが好ましい。この比較器は、１つの入力端で基準電圧を受信し、第２の入力端で監視される信号を受信してもよく、そのようにすることが好ましい。このような構成は、特に、ほんの短い間だけ基準電圧を超過する場合がある一次的ピークにも応じることができる。したがって、本発明の一つの態様は、パケットベースの無線受信機を提供するものであって、前記パケットベースの無線受信機は、
自動利得制御システムと、
前記無線受信機が受信した無線信号から導出されるアナログ信号を監視する信号レベル検出器と、を備え、
前記信号レベル検出器は、バイナリメモリセルと、監視システムと、を備え、
前記監視システムは、第１入力端で基準電圧を受信し、第２入力端で前記アナログ信号を受信するように構成された比較器を備え、
前記監視システムは、（ｉ）前記アナログ信号の電圧を継続的に監視して、（ｉｉ）監視される前記アナログ信号が前記基準電圧を超過する時点を検出し、（ｉｉｉ）当該検出に応じて所定のバイナリ値を前記メモリセルに格納するように構成され、
前記自動利得制御システムは、前記バイナリメモリセルの内容に基づいて前記無線受信機が有する可変利得コンポーネントの利得を制御するように構成される。

本明細書に記載の態様および実施形態のいずれかにおいて、比較器の出力は、フリップフロップのセット入力端またはリセット入力端に、または比較器の出力がハイ（またはどのように回路が設計されるかに応じて、ロー）になると所定のバイナリ値をメモリセルに書き込むための他の回路に送られてもよい。

監視システムは、アナログ信号の電圧を継続的に監視する、すなわち、離散的なサンプリング処理を使用しない。しかしながら、複数の時間帯で、電圧の監視をやめてもよいことが理解されるであろう。

信号レベル検出器は、例えば、メモリセルからＡＧＣシステムへの配線（このような配線は、随意的に、ＮＯＴゲートなどの１つ以上の論理コンポーネントを含んでよい）によって、バイナリメモリセルの内容をＡＧＣシステムで利用可能にするように構成されることが好ましい。バイナリメモリセルは、ＲＡＭセルまたは他の適切なメモリセルであってもよいが、好ましい実施形態ではフリップフロップである。

閾値は最小電圧閾値であって、信号レベル検出器がリセット後に、監視される信号が最小電圧閾値を最初に超過する時点を検出するように構成されてもよいし、または、閾値は最大電圧閾値であって、信号レベル検出器がリセット後に、監視される信号が最大電圧閾値を最初に超過する時点を検出するように構成されてもよい。一部の実施形態では、信号レベル検出器は、第１バイナリメモリセルと、第２バイナリメモリセルと、アナログ信号が最小電圧閾値を超過する時点を検出するとともに、当該検出に応じて所定のバイナリ値を第１バイナリメモリセルに格納するための手段（例えば、監視システム）と、アナログ信号が最小電圧閾値よりも高い最大電圧閾値を超過する時点を検出するとともに、当該検出に応じて所定のバイナリ値を第２バイナリメモリセルに格納するための手段（例えば、同じまたは別の監視システム）と、を備える。メモリセルは、それぞれのセット−リセットのフリップフロップであってもよい。所定のバイナリ値は、同じ値または異なる値であってもよい。信号レベル検出器は、（例えば、ＡＧＣシステムからの）単一のリセット信号が両方のメモリセルの内容をそれぞれのデフォルト値にリセットするように構成されることが好ましい。

より一般的には、一部の実施形態では、どちらのタイプ（デジタルまたはアナログ）のものであれ、１つ、いくつか、またはすべての信号レベル検出器は、ある期間中に（例えば、検出器が最後にリセット信号を受信してからの期間中に）、監視される信号レベルが閾値（例えば、電圧閾値またはデジタル値の閾値）を超過すると第１信号群のうちの１つを出力し、当該期間中に、監視される信号レベルが当該閾値を超過していないと第１信号群とは異なる第２信号群のうちの１つを出力してもよい。第１信号群は、特定の信号線が第１バイナリ論理状態（例えば、「１」ビットまたは高電圧）にある信号を含んでよく、第２信号群は、該信号線が第２バイナリ論理状態（例えば、「ゼロ」ビットまたは低電圧）にある信号を含んでよい。１つまたは複数の信号線はＡＧＣシステムに接続されてもよい。

したがって、一部の実施形態では、どちらのタイプのものであれ、１つ、いくつか、またはすべての信号レベル検出器は、ある期間中に（例えば、検出器が最後にリセット信号を受信してからの期間中に）、監視される信号レベルが最大閾値（例えば、電圧閾値またはデジタル値の閾値）を超過すると（例えば、特定の信号線上に）第１信号を出力し、当該期間中に、監視される信号レベルが最大閾値を超過していないと（例えば、同じ信号線上に）第２信号を出力してもよい。第１信号は、バイナリチャネルを介し第１バイナリ論理状態（例えば、「１」ビットまたは高電圧）としてＡＧＣに出力され、第２信号は、第２バイナリ論理状態（例えば、「ゼロ」ビットまたは低電圧）として出力されてもよい。

一部の実施形態では、どちらのタイプのものであれ、１つ、いくつか、またはすべての信号レベル検出器は、ある期間中に（例えば、検出器が最後にリセット信号を受信してからの期間中に）、監視される信号レベルが最小閾値（例えば、電圧閾値またはデジタル値の閾値）に達していないと（例えば、特定の信号線上に）第１信号を出力し、該期間中に、監視される信号レベルが最小閾値に達すると（例えば、同じ信号線上に）第２信号のうちの１つを出力してもよい。第１信号は、バイナリチャネルを介してＡＧＣに、第１バイナリ論理状態（例えば、「１」ビットまたは高電圧）として出力され、第２信号は、第２バイナリ論理状態（例えば、「ゼロ」ビットまたは低電圧）として出力されてもよい。

一部の実施形態では、どちらのタイプのものであれ、１つ、いくつか、またはすべての信号レベル検出器は、ある期間中に（例えば、検出器が最後にリセット信号を受信してからの期間中に）、監視される信号レベルが最大閾値（例えば、電圧閾値またはデジタル値の閾値）を超過すると（例えば、２本のバイナリ信号線上に）第１信号を出力し、該期間中に、監視される信号が最大閾値よりも小さい最小閾値（例えば、電圧閾値またはデジタル値の閾値）に達していないと（例えば、同じ２本の信号線上に）第２信号を出力するように構成される。該信号レベル検出器は、該期間中に、監視される信号が最小閾値に達したが最大閾値を超過していないと（例えば、同じ２本の信号線上に）第３信号を出力するように構成されてもよい。一部の実施形態では、これらの３つの信号は、そのそれぞれがバイナリ「１」電圧レベルまたはバイナリ「ゼロ」電圧レベルであり得る一対の信号線のような２ビットのチャネルを介してＡＧＣシステムに出力されてもよい。例えば、第１バイナリ信号線は、監視される信号が最後のリセット以降に高くなりすぎた場合に信号レベル検出器によってハイに設定されて、そうでない場合はローに設定されてもよく、第２バイナリ信号線は、監視される信号が最後のリセット以降に常に低すぎる場合に信号レベル検出器によってハイに設定されて、そうでない場合はローに設定されてもよい。この場合、ＴｏｏＨｉｇｈ信号線およびＴｏｏＬｏｗ信号線がそれぞれ「００」である信号は信号レベルが許容可能であることを、「１０」は信号が高くなりすぎたことを、「０１」は信号が低すぎる状態が続いたことを示し、「１１」は正当な出力ではない。ＡＧＣシステムが、該期間中に、監視される信号が最大電圧閾値を超過したことと最小電圧閾値に達していないこととを示す信号を受信する場合、エラーが発生したと推論することができ、例えば、マイクロプロセッサに割り込みを発生させることによってエラー状態を出力してもよい。

このような構成は、ＡＧＣシステムを比較的簡単に有限状態マシンとして実装することができるので、特に電力効率の良い利得制御を容易に行えることが判明した。３つの信号レベル検出器が存在し、３つの状態のうち１つを符号化した信号をＡＧＣにそれぞれ出力する場合、ＡＧＣは、（エラー状態があっても無視すれば）合計３×３×３＝２７の応答するべき入力状態を有する。ＡＧＣシステムは、少なくともエラーではない入力の組合せの各々について（例えば、２７の異なる入力状態について）エントリを有する論理テーブルを実装することが好ましい。

したがって、実施形態の好ましい組において、ＡＧＣシステムは、信号レベル検出器から受信するレベル検出情報によってその状態が（全体的にまたは部分的に）決定される状態マシンを備える。一部の実施形態では、状態マシンは、無線受信機の他のコンポーネントからは何も入力を受信しない。

より一般には、ＡＧＣシステムの出力は、信号レベル検出器から受信するレベル検出情報によって決定されることが好ましい。これはまた、１つ以上の可変利得コンポーネントのうち有効な利得設定によって決定されてもよい。例えば、第１可変利得コンポーネントが既に最小または最大の設定である場合、ＡＧＣシステムは、当該設定になっていなければ第１可変利得コンポーネントの利得を調整したであろうが、第２可変利得コンポーネントの利得を調整することになる。

ＡＧＣシステムは、それぞれのコンポーネントにコマンドを出力することによって、例えば、利得を増加させるコマンド、または利得を減少させるコマンド、あるいは、場合によっては、現在の利得を維持するコマンドを出力することによって、１つ以上の可変利得コンポーネントを制御してもよい。これは、任意の適切な方法で、例えば、適切なアナログ信号またはデジタル信号を生成することによって達成されてもよい。所望の利得変化の大きさをあらわす量の何らかの指示がこれらのコマンドに含まれるか、または該コマンドに付随して出力されてもよい。代替的に、利得変化は、所定の大きさ分ずつ徐々に増やすやり方で行われてもよい。

好ましい実施形態において、ＡＧＣシステムは、少なくとも２つ、場合によっては、３つ以上の信号レベル検出器からの情報が単一の可変利得コンポーネントの制御に影響するように構成される。例えば、個々にとられた各信号レベル検出器の出力が制御を完全に決定するのに不十分なので、第１信号レベル検出器と第３信号レベル検出器（および、場合によっては、第２信号レベル検出器）の出力がそれぞれ関わり合って、任意のフィルタリングコンポーネントよりも上流に位置する低雑音増幅器（または他の別の可変利得コンポーネント）にどのような制御を適用するかを決定してもよい。一部の実施形態では、１つの信号レベル検出器からの情報を用いて、信号経路内の異なる地点に位置する（例えば、フィルタによって互いに分離された）２つ以上の可変利得コンポーネントに適用される制御を決定する。

ＡＧＣシステムに属するものとして本明細書で説明される要素は、適切であれば、信号レベル検出器の一部または可変利得コンポーネントの一部であってもよく、逆もまた同様であることが理解されるであろう。どこでこのようなコンポーネントの１つが終わって別のコンポーネントが始まるか、特に、それらの間にデジタル論理回路が存在する場合、多少主観的または恣意的である。ＡＧＣシステムは、信号レベル検出器および／または１つ以上の可変利得コンポーネントの一部またはすべてを含むとみなされてもよく、またはそれらとは別個のものとみなしてもよい。したがって、例えば、信号レベル検出器からＡＧＣシステムへの出力という主旨の本明細書での言及は、回路コンポーネントの特定の物理的または構造的配置を必ずしも示すものではない。

一部の実施形態では、無線受信機は、例えば、シリコン上に集積されたデバイス（アンテナ有りまたは無し）として実装される。これは、復調された受信無線信号を無線受信機から受信するように構成されるマイクロコントローラと一体化されてもよい。無線受信機またはマイクロコントローラは、受信したデータパケットからデータを復号し、受信したデータに基づいて演算を行ってもよい。無線受信機は、１つ以上のＢｌｕｅｔｏｏｔｈ（登録商標）規格に準拠するデータパケットを受信して処理するように構成されてもよい。無線受信機は、無線送信機と組み合わされてもよく、この無線送信機は無線受信機と共通のいくつかのコンポーネントを有してもよい。本明細書で言及される任意のコンポーネントまたはシステムはいずれも、スイッチまたは抵抗器またはコンデンサなどの機能的要素を任意の数だけ備えるとともに、これらの間の適切な接続も随時備えてもよいことが理解されるであろう。

本明細書に記載の態様または実施形態の特徴はいずれも、必要に応じて、本明細書に記載の他の態様または実施形態のいずれにも適用され得る。異なる実施形態または一連の実施形態が言及される場合、これらは必ずしも別個のものでなく、重なっている場合があることを理解されたい。

本発明の特定の好ましい実施形態について、添付図面を参照しながらほんの一例として説明する。

従来技術による無線受信機のコンポーネントの概略図である。 本発明を具体化する無線受信機のコンポーネントの概略図である。 本発明を具体化するレベル検出器の回路図である。

図２は、アンテナ１１からＲＦ信号を受信し、対象チャネル（例えば、２．４ＧＨｚ付近の２ＭＨｚ幅チャネル）からの信号をデジタル論理回路による次の処理のために受け渡す、パケットベースの無線受信機１０を示す。

低雑音増幅器（ＬＮＡ）１２は、受信したＲＦ信号がミキサ１３に入る前に該信号を増幅する。このミキサ１３は、アナログ信号のまま中間周波数（ＩＦ）へダウンミキシングを行い、例えば、２．４ＧＨｚ付近から１ＭＨｚ付近に信号をシフトする。次いで、信号は、アナログ用の第１チャネルフィルタステージ１４を通過し、所望のチャネルを含む範囲外の周波数は減衰される（例えば、６ＭＨｚの帯域幅でフィルタリングされる）。部分的にフィルタリングされた信号は、次いで、逐次近似レジスタ（ＳＡＲ）型アナログ−デジタル変換器（ＡＤＣ）１５によってデジタル化された後に、デジタル用の第２チャネルフィルタステージ１６に入って不要な信号成分がさらに減衰される（例えば、２ＭＨｚの帯域幅でフィルタリングし、所望のチャネルだけを残す）。フィルタリングされた信号は、次いで、第２チャネルフィルタステージ１６を出て、受信したデータパケットの復調および復号などの追加処理が行われる。第２チャネルフィルタステージ１６は、第１チャネルフィルタステージ１４よりも狭い帯域幅を有する。

自動利得制御（ＡＧＣ）システムは、ＬＮＡ１２、ミキサ１３、および第１チャネルフィルタステージ１４の利得を制御するように構成されたＡＧＣ論理回路１７を備える。一部の実施形態において、ＡＧＣ論理回路１７は、第２チャネルフィルタステージ１６などの他のコンポーネントも制御してもよい。ＡＧＣ論理回路１７は、（ｉ）ＬＮＡ１２とミキサ１３との間のアナログ電圧レベルを測定するように構成されるチャネルフィルタ前レベル検出器１８、（ｉｉ）第２チャネルフィルタステージ１６の出力におけるデジタル信号レベルを測定するように構成されるチャネルフィルタ後レベル検出器１９、および（ｉｉｉ）ＡＤＣ１５の出力におけるデジタル信号レベルを測定するように構成されるチャネルフィルタ間レベル検出器２０からの信号を入力として受信する状態マシンを用いてこの制御を実施する。

チャネルフィルタ前レベル検出器１８は、後述するように、図３にさらに詳細に示される。

チャネルフィルタ後レベル検出器１９およびチャネルフィルタ間レベル検出器２０は、デジタル信号が、それぞれのすぐ上流にあるコンポーネントから出力可能な最大バイナリ値に達するなど、所定の最大閾値に達するかまたは超過する時点を検出するように構成される。これらのレベル検出器１９、２０は、最後にリセットされてから少なくとも１回最小閾値に達したかどうかも検出するよう当該信号を各々が同様に監視してもよい。この検出は、当該信号のピークを測定し最小閾値および最大閾値と比較することによって、最後にリセットされてから当該信号が高くなりすぎたかまたは持続的に低すぎるかどうかを検出してもよい。レベル検出器１９、２０は、この監視結果をメモリセル（例えば、フリップフロップ）に格納してＡＧＣ論理回路１７が利用できるようにしてもよいし、ＡＧＣ論理回路１７がレベル検出器１９、２０から１つ以上の定量的測定値を受信して必要な比較演算を自ら行ってもよい。このようなメモリセルはいずれも、リセット信号をＡＧＣ論理回路１７から受信するとデフォルト値にリセットされてもよい。第１チャネルフィルタステージ１４およびＡＤＣ１５は、最大閾値が単純にＡＤＣ１５の最大可能出力であり得るように、ＡＤＣ１５が第１チャネルフィルタステージ１４よりも先に飽和するよう設計される。

ＡＧＣ論理回路１７は、信号レベル検出器１８、１９、２０の各々の出力を周期的にチェックし、信号経路内のそれぞれの地点での信号が、（ｉ）低すぎるか、（ｉｉ）高すぎるか、または（ｉｉｉ）容認可能なレベルであるかを判定する。ＡＧＣ論理回路１７は、レベル検出器１８、１９、２０毎に起こり得るこれらの３つの状態を状態マシンへ送り、ＬＮＡ１２、ミキサ１３、および第１チャネルフィルタステージ１４の各々について必要なコマンドを決定する。状態マシンは有効な利得設定も認識しており、必要なコマンドを決定する際にこの情報を用いることもできる。これらのコマンドは、（ｉ）利得を増加させる、（ｉｉ）利得を減少させる、または（ｉｉｉ）変更を加えない、であってもよい。ＡＧＣ論理回路１７は、状態マシンから要求されるコマンドに応じて、これらの可変利得コンポーネントに適切な信号を発する。例えば、チャネルフィルタ後検出器１９が大きすぎる信号振幅を検出した場合、ＬＮＡ１２の利得およびミキサ１３の利得が既に最小であれば、ＡＧＣ論理回路１７は、第１チャネルフィルタステージ１４の利得を減少させることになるが、ＬＮＡ１２の利得およびミキサ１３の利得が最小でなければ、ＡＧＣ論理回路１７は最初にこれらを減少させることになる。

状態マシンは、任意の適切な決定論理回路を実装してもよい。しかしながら、一部の実施形態では、状態マシンは、最小閾値レベルを満たす、第２チャネルフィルタステージ１６の出力での信号対雑音比を提供しながら、ＬＮＡ１２およびミキサ１３の利得をできる限り最小化するように設計される。これにより、所望のチャネルに近いチャネル上に強い干渉信号が現れても無線受信機のコンポーネントのいずれかが飽和する可能性を減らしつつ、受信したパケットについての後続の復調および復号が効果的に実行されることが保証される。

図３は、信号経路からの１つの入力を有し、３つの信号線、すなわち、リセット信号線、「ＴｏｏＨｉｇｈ」信号線、および「ＴｏｏＬｏｗ」信号線でＡＧＣ論理回路１７に接続されるチャネルフィルタ前レベル検出器１８の構造を示す。また、レベル検出器１８は、２つの基準電圧、すなわちＶｒｅｆ１およびＶｒｅｆ０を入力として受信し、ここでＶｒｅｆ１＞Ｖｒｅｆ０である。レベル検出器１８は、アナログ信号入力をＶｒｅｆ１と比較する第１比較器２１を有し、その出力を第１フリップフロップ２２のセット入力Ｓに送る。第１フリップフロップ２２の出力Ｑは、「ＴｏｏＨｉｇｈ」信号線を経由してＡＧＣ論理回路１７に送られる。レベル検出器１８は、アナログ信号入力をＶｒｅｆ０と比較する第２比較器２３も有し、その出力を第２フリップフロップ２４のセット入力Ｓに送る。第２フリップフロップ２４の出力Ｑは、ＮＯＴゲート２５によって反転され、「ＴｏｏＬｏｗ」信号線を経由してＡＧＣ論理回路１７に送られる。フリップフロップ２２、２４の両者のリセット入力Ｒは、ＡＧＣ論理回路１７からのリセット信号線に接続される。

使用時には、チャネルフィルタ前レベル検出器１８は、リセット信号線をオンにしてフリップフロップ２２、２４の両者をリセットさせるＡＧＣ論理回路１７が、「ＴｏｏＨｉｇｈ」信号線をローにし「ＴｏｏＬｏｗ」信号線を（ＮＯＴゲート２５が存在するので）ハイにする出力を送信することによって、一定周期でリセットされる。監視されるアナログ信号の電圧がＶｒｅｆ１を超過した場合、第１フリップフロップ２２の出力は、「ＴｏｏＨｉｇｈ」信号線の出力がオンになることを意味するハイに変化し、次のリセットまでその状態を維持する。監視されるアナログ信号の電圧がＶｒｅｆ０に一度も達しない場合、第２フリップフロップ２４は、次のリセットまでローの出力を維持することになり、この出力はＮＯＴゲートによって反転されて、「ＴｏｏＬｏｗ」信号線の出力がオンになる。監視されるアナログ信号がリセット後に少なくとも１回Ｖｒｅｆ０を超えた場合、第２フリップフロップ２４はハイの出力に切り換わり、これにより「ＴｏｏＬｏｗ」信号線の出力がオフになる。ＡＧＣ論理回路１７は、監視期間の終わりに、「ＴｏｏＨｉｇｈ」信号線および「ＴｏｏＬｏｗ」信号線の出力を取り込み、自らの状態マシンにこれらを入力として受け渡す。また、第１フリップフロップ２２および第２フリップフロップ２４をリセットして、次の監視期間を開始する。

本発明は、１つ以上の具体的な実施形態を説明することによって分かりやすく説明されているが、これらの実施形態に限定されず、添付の請求項の範囲内において多くの変形および修正が可能であることが当業者には分かるであろう。本明細書に含まれる従来技術への言及は、このような技術分野が世界のどの国においても共通の一般知識の一部をなすことを認めるものではない。「備える」という用語およびその変形である「備え」や「備えた」は、明示的な言葉または必然的な含意によって文脈上他の意味となる場合を除き、包括的なまたは限定されない意味で（すなわち、それ以上の特徴の存在や追加を除外しないように）用いられる。

Claims (22)

1. パケットベースの無線受信機であって、
   自動利得制御システムと、
   前記無線受信機が受信した無線信号から導出されるアナログ信号を監視するための信号レベル検出器と、を備え、
   前記信号レベル検出器は、バイナリメモリセルと、監視システムと、を備え、
   前記監視システムは、第１入力端で基準電圧を受信し、第２入力端でアナログ信号を受信するように構成された比較器を備え、
   前記監視システムは、（ｉ）前記アナログ信号の電圧を継続的に監視して、（ｉｉ）監視される前記アナログ信号が前記基準電圧を超過する時点を検出し、（ｉｉｉ）当該検出に応じて所定のバイナリ値を前記バイナリメモリセルに格納するように構成され、
   前記自動利得制御システムは、前記バイナリメモリセルの内容に基づいて前記無線受信機が有する可変利得コンポーネントの利得を制御するように構成される
   ことを特徴とするパケットベースの無線受信機。
2. 前記自動利得制御システムは、前記バイナリメモリセルの内容に基づいて前記無線受信機が有する複数の可変利得コンポーネントの利得を制御するように構成される
   ことを特徴とする、請求項１に記載のパケットベースの無線受信機。
3. 前記信号レベル検出器は、リセット信号を受信するまで前記バイナリメモリセルの内容を保持するように構成される
   ことを特徴とする、請求項１または請求項２に記載のパケットベースの無線受信機。
4. 前記信号レベル検出器を一定時間間隔でリセットするように構成される
   ことを特徴とする、請求項１乃至請求項３のいずれかに記載のパケットベースの無線受信機。
5. 前記自動利得制御システムは、前記バイナリメモリセルに格納された値を一定時間間隔で判定するように構成される
   ことを特徴とする、請求項１乃至請求項４のいずれかに記載のパケットベースの無線受信機。
6. 前記信号レベル検出器はフリップフロップを備え、前記比較器の出力は、前記フリップフロップのセット入力またはリセット入力に送られる
   ことを特徴とする、請求項１乃至請求項５のいずれかに記載のパケットベースの無線受信機。
7. 前記信号レベル検出器は、第１バイナリメモリセルと第２バイナリメモリセルと、を備え、
   前記監視システムは、前記アナログ信号が最小電圧閾値を超過する時点を検出し当該検出に応じて所定のバイナリ値を前記第１バイナリメモリセルに格納するように構成されるとともに、さらに、前記アナログ信号が前記最小電圧閾値よりも高い最大電圧閾値を超過する時点を検出し当該検出に応じて所定のバイナリ値を前記第２バイナリメモリセルに格納するように構成される
   ことを特徴とする、請求項１乃至請求項６のいずれかに記載のパケットベースの無線受信機。
8. 前記信号レベル検出器は、ある期間中に、前記アナログ信号が最大電圧閾値を超過すると前記自動利得制御システムに第１信号を出力し、前記期間中に、監視される前記アナログ信号が前記最大電圧閾値よりも小さい最小電圧閾値に達していないと前記自動利得制御システムに第２信号を出力するように構成される
   ことを特徴とする、請求項１乃至請求項７のいずれかに記載のパケットベースの無線受信機。
9. 信号経路に沿って直列に接続される第１チャネルフィルタステージおよび第２チャネルフィルタステージを備え、前記第２チャネルフィルタステージが前記第１チャネルフィルタステージの下流にあって、受信した無線信号のうち所望の周波数チャネル外の成分を減衰させるチャネルフィルタと、
   前記第１チャネルフィルタステージの上流の前記信号経路上に位置する第１信号レベル検出器と、
   前記第２チャネルフィルタステージの下流の前記信号経路上に位置する第２信号レベル検出器と、
   前記第１チャネルフィルタステージと前記第２チャネルフィルタステージとの間の信号経路上に位置する第３信号レベル検出器と、を備え、
   前記自動利得制御システムは、前記第１信号レベル検出器、前記第２信号レベル検出器、および前記第３信号レベル検出器からレベル検出情報を受信し、受信した前記レベル検出情報を用いて前記信号経路上に位置する１つ以上の可変利得コンポーネントの利得を制御するように構成される
   ことを特徴とする、請求項１乃至請求項８のいずれかに記載のパケットベースの無線受信機。
10. 前記自動利得制御システムは、前記第１チャネルフィルタステージの利得を制御するように構成される
    ことを特徴とする、請求項９に記載のパケットベースの無線受信機。
11. 前記自動利得制御システムは、前記チャネルフィルタの上流に位置する低雑音増幅器、ミキサ、前記第１チャネルフィルタステージ、および前記第２チャネルフィルタステージのうち、１つ以上のコンポーネントの利得を制御するように構成される
    ことを特徴とする、請求項９または請求項１０に記載のパケットベースの無線受信機。
12. 前記第１チャネルフィルタステージは、前記第２チャネルフィルタステージよりも広い帯域幅を有する
    ことを特徴とする、請求項９乃至請求項１１のいずれかに記載のパケットベースの無線受信機。
13. 前記第１チャネルフィルタステージはアナログフィルタであり、前記第２チャネルフィルタステージはデジタルフィルタである
    ことを特徴とする、請求項９乃至請求項１２のいずれかに記載のパケットベースの無線受信機。
14. アナログ−デジタル変換器（ＡＤＣ）をさらに備え、前記第３信号レベル検出器は、前記ＡＤＣの出力を監視するように構成される
    ことを特徴とする、請求項９乃至請求項１２のいずれかに記載のパケットベースの無線受信機。
15. 前記第１チャネルフィルタステージおよび前記ＡＤＣは、前記ＡＤＣが前記第１チャネルフィルタステージよりも低い信号レベルで飽和するように設計される
    ことを特徴とする、請求項１４に記載のパケットベースの無線受信機。
16. 前記ＡＤＣは逐次近似レジスタ型ＡＤＣである
    ことを特徴とする、請求項１４または請求項１５に記載のパケットベースの無線受信機。
17. 前記自動利得制御システムは、前記信号レベル検出器からの出力を一定時間間隔でサンプリングするように構成される
    ことを特徴とする、請求項９〜請求項１６のいずれかに記載のパケットベースの無線受信機。
18. 前記無線受信機は、定包絡線変調を用いて伝送されたデータパケットを受信し復調するように構成される
    ことを特徴とする、請求項９乃至請求項１７のいずれかに記載のパケットベースの無線受信機。
19. 少なくとも１つの前記信号レベル検出器は、ある期間中に、監視される信号レベルが所定の最小閾値を超過すると第１信号を出力し、前記期間中に、監視される前記信号レベルが所定の前記最小閾値を超過していないと第２信号を出力するように構成される
    ことを特徴とする、請求項９乃至請求項１８のいずれかに記載のパケットベースの無線受信機。
20. 前記信号レベル検出器は、前記期間中に、監視される前記信号レベルが前記最小閾値に達したが所定の最大閾値を超過していないと第３信号を出力するようにさらに構成される
    ことを特徴とする、請求項１９に記載のパケットベースの無線受信機。
21. 前記自動利得制御システムは、３つの前記信号レベル検出器から受信したレベル検出情報によって、および、１つ以上の可変利得コンポーネントの有効な利得設定によって状態が決定される状態マシンを備える
    ことを特徴とする、請求項９乃至請求項２０のいずれかに記載のパケットベースの無線受信機。
22. 少なくとも２つの前記信号レベル検出器からの信号レベル情報が、前記信号経路内の単一の可変利得コンポーネントの制御に影響する
    ことを特徴とする、請求項９乃至請求項２１のいずれかに記載のパケットベースの無線受信機。