JP2018501576A - リンクの電力状態をコントロールするための方法および装置 - Google Patents
リンクの電力状態をコントロールするための方法および装置 Download PDFInfo
- Publication number
- JP2018501576A JP2018501576A JP2017533452A JP2017533452A JP2018501576A JP 2018501576 A JP2018501576 A JP 2018501576A JP 2017533452 A JP2017533452 A JP 2017533452A JP 2017533452 A JP2017533452 A JP 2017533452A JP 2018501576 A JP2018501576 A JP 2018501576A
- Authority
- JP
- Japan
- Prior art keywords
- state
- link
- pcie
- power
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
Claims (26)
- リンクをコントロールする方法であって、
前記リンクに対して接続されている第1デバイスの状態を判断するステップと、
前記第1デバイスにおいて、前記リンクに対して接続されている第2デバイスから所定のリンク状態に対する要求を受信するステップと、
前記第1デバイスの判断された状態に基づいて、前記リンクの電力状態を決定するステップと、
を含む、方法。 - 前記第1デバイスの状態を判断するステップは、前記第1デバイスのアイドル状態を判断するステップ、
を含む、請求項1に記載の方法。 - 前記電力状態を決定するステップは、前記第1デバイスの判断されたアイドル状態に基づいて、前記リンクの電源オフ状態を決定するステップ、
を含む、請求項2に記載の方法。 - 前記第1デバイスの状態を判断するステップは、前記第1デバイスに係る少なくとも一つのコンポーネントのアクティブ状態を判断するステップ、
を含む、請求項1に記載の方法。 - 前記電力状態を決定するステップは、前記第1デバイスに係る少なくとも一つのコンポーネントの判断されたアクティブ状態に基づいて、前記リンクの電源オン状態を決定するステップ、
を含む、請求項4に記載の方法。 - 前記リンクは、ペリフェラルコンポーネントインターコネクトエクスプレス(PCIe)リンクである、
請求項1乃至5いずれか一項に記載の方法。 - 前記方法は、さらに、
前記リンクの決定された電力状態に基づいて、前記リンクに対する電源をコントロールするステップ、
を含む、請求項6に記載の方法。 - 第1デバイスと、
第2デバイスと、
前記第1デバイスと前記第2デバイスとの間のリンクであり、
前記第1デバイスは、前記第1デバイスの状態を判断し、かつ、前記第1デバイスの判断された状態に基づいて、前記リンクの電力状態を決定する、
リンクと、
を含む、電子システム。 - 前記第1デバイスは、前記第1デバイスのアイドル状態を判断する、
請求項8に記載の電子システム。 - 前記第1デバイスは、前記第1デバイスの判断されたアイドル状態に基づいて、前記リンクの電源オフ状態を決定する、
請求項9に記載の電子システム。 - 前記第1デバイスは、前記第1デバイスに係る少なくとも一つのコンポーネントのアクティブ状態を判断する、
請求項8に記載の電子システム。 - 前記第1デバイスは、前記第1デバイスに係る少なくとも一つのコンポーネントの判断されたアクティブ状態に基づいて、前記リンクの電源オン状態を決定する、
請求項11に記載の電子システム。 - 前記リンクは、前記第1デバイスと前記第2デバイスとの間のペリフェラルコンポーネントインターコネクトエクスプレス(PCIe)リンクである、
請求項8乃至12いずれか一項に記載の電子システム。 - リンクを有するシステムであって、
前記リンクに対して接続されている第1デバイスの状態を判断するための手段と、
前記第1デバイスにおいて、前記リンクに対して接続されている第2デバイスから所定のリンク状態に対する要求を受信するための手段と、
前記第1デバイスの判断された状態に基づいて、前記リンクの電力状態を決定するための手段と、
を含む、システム。 - 前記状態を判断するための手段は、前記第1デバイスのアイドル状態を判断する、
請求項14に記載のシステム。 - 前記電力状態を決定するための手段は、前記第1デバイスの判断されたアイドル状態に基づいて、前記リンクの電源オフ状態を決定する、
請求項15に記載のシステム。 - 前記リンクは、ペリフェラルコンポーネントインターコネクトエクスプレス(PCIe)リンクである、
請求項14乃至16いずれか一項に記載のシステム。 - 第1デバイスの状態を判断する第1ロジックであり、前記第1ロジックの少なくとも一部はハードウェアである、第1ロジックと、
前記第1デバイスの判断された状態に基づいて、リンクの電力状態を決定する第2ロジックであり、前記第2ロジックの少なくとも一部はハードウェアである、第2ロジックと、
を含む、電子装置。 - 前記第1ロジックは、前記第1デバイスのアイドル状態を判断する、
請求項18に記載の電子装置。 - 前記第2ロジックは、前記第1デバイスの判断されたアイドル状態に基づいて、前記リンクの電源オフ状態を決定する、
請求項19に記載の電子装置。 - 前記リンクは、ペリフェラルコンポーネントインターコネクトエクスプレス(PCIe)リンクである、
請求項18乃至20いずれか一項に記載の電子装置。 - 一つまたはそれ以上のインストラクションを含むコンピュータプログラムであって、インストラクションが実行されるとプロセッサに、一つまたはそれ以上のオペレーションを実行させ、
リンクに対して接続されている第1デバイスの状態を判断し、かつ、
前記第1デバイスの判断された状態に基づいて、前記リンクの電力状態を決定する、
コンピュータプログラム。 - 前記一つまたはそれ以上のオペレーションは、前記第1デバイスのアイドル状態を判断すること、を含む、
請求項22に記載のコンピュータプログラム。 - 前記一つまたはそれ以上のオペレーションは、前記第1デバイスの判断されたアイドル状態に基づいて、前記リンクの電源オフ状態を決定すること、を含む、
請求項23に記載のコンピュータプログラム。 - 前記リンクは、ペリフェラルコンポーネントインターコネクトエクスプレス(PCIe)リンクである、
請求項22乃至24いずれか一項に記載のコンピュータプログラム。 - 請求項22乃至25いずれか一項に記載のコンピュータプログラムを記憶した、コンピュータ読取り可能な記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/582,741 | 2014-12-24 | ||
US14/582,741 US9880601B2 (en) | 2014-12-24 | 2014-12-24 | Method and apparatus to control a link power state |
PCT/US2015/061785 WO2016105731A1 (en) | 2014-12-24 | 2015-11-20 | Method and apparatus to control a link power state |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018501576A true JP2018501576A (ja) | 2018-01-18 |
JP7098326B2 JP7098326B2 (ja) | 2022-07-11 |
Family
ID=56151324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017533452A Active JP7098326B2 (ja) | 2014-12-24 | 2015-11-20 | リンクの電力状態をコントロールするための方法および装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9880601B2 (ja) |
EP (1) | EP3238000A4 (ja) |
JP (1) | JP7098326B2 (ja) |
CN (1) | CN107003975B (ja) |
WO (1) | WO2016105731A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7260369B2 (en) | 2005-08-03 | 2007-08-21 | Kamilo Feher | Location finder, tracker, communication and remote control system |
US10009956B1 (en) | 2017-09-02 | 2018-06-26 | Kamilo Feher | OFDM, 3G and 4G cellular multimode systems and wireless mobile networks |
US9880601B2 (en) * | 2014-12-24 | 2018-01-30 | Intel Corporation | Method and apparatus to control a link power state |
US10572426B2 (en) * | 2015-06-02 | 2020-02-25 | Nxp Usa, Inc. | System-level redundancy in PCI express equipment |
JP6455382B2 (ja) * | 2015-09-24 | 2019-01-23 | 富士通株式会社 | 制御装置および制御プログラム |
WO2018194676A1 (en) * | 2017-04-21 | 2018-10-25 | Hewlett-Packard Development Company, L.P. | Multi sleep mode power saving |
US11054887B2 (en) * | 2017-12-28 | 2021-07-06 | Advanced Micro Devices, Inc. | System-wide low power management |
KR102504660B1 (ko) * | 2018-02-05 | 2023-03-02 | 삼성전자주식회사 | 응용 프로세서, 전장 프로세서, 그리고 응용 프로세서를 포함하는 컴퓨팅 장치 |
CN111142653B (zh) * | 2019-12-26 | 2022-03-22 | 江苏芯盛智能科技有限公司 | 一种PCIe设备低功耗控制方法、装置及电子设备 |
KR20220059981A (ko) | 2020-11-02 | 2022-05-11 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7584375B2 (en) * | 2002-12-31 | 2009-09-01 | Intel Corporation | Active state link power management |
JP2011175555A (ja) * | 2010-02-25 | 2011-09-08 | Sony Corp | 記憶装置および記憶システム |
JP2012176611A (ja) * | 2011-01-31 | 2012-09-13 | Canon Inc | 画像処理装置、記録装置、及び画像処理装置の制御方法 |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6785564B1 (en) * | 1999-08-31 | 2004-08-31 | Broadcom Corporation | Method and apparatus for latency reduction in low power two way communications equipment applications in hybrid fiber coax plants |
US7327754B2 (en) * | 2000-09-28 | 2008-02-05 | Teridian Semiconductor, Corp. | Apparatus and method for freezing the states of a receiver during silent line state operation of a network device |
US7237131B2 (en) * | 2003-12-30 | 2007-06-26 | Intel Corporation | Transaction-based power management in a computer system |
JP4594761B2 (ja) * | 2005-02-10 | 2010-12-08 | 株式会社東芝 | 情報処理装置およびその制御方法 |
TWI311705B (en) * | 2005-05-23 | 2009-07-01 | Via Tech Inc | Peripheral component interconnect express and changing method of link power states thereof |
US7424566B2 (en) * | 2005-11-16 | 2008-09-09 | Sun Microsystems, Inc. | Method, system, and apparatus for dynamic buffer space allocation |
US7809969B2 (en) * | 2005-12-28 | 2010-10-05 | Intel Corporation | Using asymmetric lanes dynamically in a multi-lane serial link |
US7752473B1 (en) * | 2006-03-20 | 2010-07-06 | Intel Corporation | Providing a deterministic idle time window for an idle state of a device |
US7716536B2 (en) * | 2006-06-29 | 2010-05-11 | Intel Corporation | Techniques for entering a low-power link state |
GB2440514A (en) * | 2006-08-01 | 2008-02-06 | Dyson Technology Ltd | A filter assembly |
US8151059B2 (en) | 2006-11-29 | 2012-04-03 | Intel Corporation | Conflict detection and resolution in a multi core-cache domain for a chip multi-processor employing scalability agent architecture |
US7984314B2 (en) * | 2007-05-14 | 2011-07-19 | Intel Corporation | Power management of low power link states |
KR101464741B1 (ko) * | 2007-12-12 | 2014-11-24 | 엘지전자 주식회사 | 전원관리 제어 장치 및 방법 |
US8112647B2 (en) * | 2008-08-27 | 2012-02-07 | Globalfoundries Inc. | Protocol for power state determination and demotion |
US8831666B2 (en) | 2009-06-30 | 2014-09-09 | Intel Corporation | Link power savings with state retention |
US8332676B2 (en) * | 2009-09-24 | 2012-12-11 | Intel Mobile Communications GmbH | Methods of preparing a power saving state, universal serial bus device and universal serial bus host |
TWI425861B (zh) * | 2010-04-13 | 2014-02-01 | Leadtrend Tech Corp | 校準裝置、方法及其多通道驅動電路及電流平衡方法 |
US8850250B2 (en) | 2010-06-01 | 2014-09-30 | Intel Corporation | Integration of processor and input/output hub |
US8407504B2 (en) * | 2010-06-30 | 2013-03-26 | Intel Corporation | Systems and methods for implementing reduced power states |
US9025194B2 (en) * | 2010-12-01 | 2015-05-05 | Canon Kabushiki Kaisha | Data transmission apparatus for transferring data to an output device for outputting data, printer, information processing apparatus, and control method thereof |
US9069555B2 (en) | 2011-03-21 | 2015-06-30 | Intel Corporation | Managing power consumption in a multi-core processor |
KR101571278B1 (ko) * | 2011-07-01 | 2015-11-24 | 퀄컴 인코포레이티드 | 시리얼 통신 시스템에서의 대기 전력 감소를 위한 시스템 및 방법 |
US8868955B2 (en) | 2011-07-01 | 2014-10-21 | Intel Corporation | Enhanced interconnect link width modulation for power savings |
US8689028B2 (en) * | 2011-07-01 | 2014-04-01 | Intel Corporation | Method and apparatus to reduce idle link power in a platform |
US9417687B2 (en) * | 2011-07-12 | 2016-08-16 | Rambus Inc. | Dynamically changing data access bandwidth by selectively enabling and disabling data links |
US8745427B2 (en) * | 2011-08-10 | 2014-06-03 | Intel Corporation | Memory link power management |
US9098261B2 (en) | 2011-12-15 | 2015-08-04 | Intel Corporation | User level control of power management policies |
US8782321B2 (en) | 2012-02-08 | 2014-07-15 | Intel Corporation | PCI express tunneling over a multi-protocol I/O interconnect |
US8880923B2 (en) | 2012-03-29 | 2014-11-04 | Intel Corporation | Link power management in an I/O interconnect |
CN102662458B (zh) * | 2012-04-18 | 2015-07-08 | 华为技术有限公司 | 一种pcie设备动态节能方法、装置及其通信系统 |
US9053244B2 (en) | 2012-06-28 | 2015-06-09 | Intel Corporation | Utilization-aware low-overhead link-width modulation for power reduction in interconnects |
US20140006826A1 (en) * | 2012-06-30 | 2014-01-02 | Mahesh Wagh | Low power low frequency squelch break protocol |
US9015396B2 (en) * | 2012-09-18 | 2015-04-21 | Apple Inc. | Reducing latency in a peripheral component interconnect express link |
US8908532B2 (en) * | 2012-12-14 | 2014-12-09 | Dell Products L.P. | System and method for conserving power in link aggregation groups |
US9811145B2 (en) * | 2012-12-19 | 2017-11-07 | Intel Corporation | Reduction of idle power in a communication port |
US9176570B2 (en) * | 2012-12-29 | 2015-11-03 | Intel Corporation | System and method for providing universal serial bus link power management policies in a processor environment |
US9152206B2 (en) * | 2013-01-24 | 2015-10-06 | Qualcomm Incorporated | System and method for reducing power consumption |
US9541984B2 (en) * | 2013-06-05 | 2017-01-10 | Apple Inc. | L2 flush and memory fabric teardown |
US9395795B2 (en) * | 2013-09-20 | 2016-07-19 | Apple Inc. | System power management using communication bus protocols |
KR101770530B1 (ko) * | 2013-09-27 | 2017-08-22 | 인텔 코포레이션 | 통신 포트를 위한 저전력 상태를 인에이블하는 기술들 |
US10496152B2 (en) * | 2013-09-27 | 2019-12-03 | Intel Corporation | Power control techniques for integrated PCIe controllers |
US9467120B1 (en) * | 2013-12-19 | 2016-10-11 | Altera Corporation | Power management for PCI express |
US20160091957A1 (en) * | 2014-09-26 | 2016-03-31 | Suketu R. Partiwala | Power management for memory accesses in a system-on-chip |
US9880601B2 (en) * | 2014-12-24 | 2018-01-30 | Intel Corporation | Method and apparatus to control a link power state |
-
2014
- 2014-12-24 US US14/582,741 patent/US9880601B2/en active Active
-
2015
- 2015-11-20 JP JP2017533452A patent/JP7098326B2/ja active Active
- 2015-11-20 CN CN201580065164.5A patent/CN107003975B/zh active Active
- 2015-11-20 EP EP15873945.8A patent/EP3238000A4/en not_active Withdrawn
- 2015-11-20 WO PCT/US2015/061785 patent/WO2016105731A1/en active Application Filing
-
2018
- 2018-01-02 US US15/860,300 patent/US10509455B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7584375B2 (en) * | 2002-12-31 | 2009-09-01 | Intel Corporation | Active state link power management |
JP2011175555A (ja) * | 2010-02-25 | 2011-09-08 | Sony Corp | 記憶装置および記憶システム |
JP2012176611A (ja) * | 2011-01-31 | 2012-09-13 | Canon Inc | 画像処理装置、記録装置、及び画像処理装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3238000A1 (en) | 2017-11-01 |
US9880601B2 (en) | 2018-01-30 |
US20160187952A1 (en) | 2016-06-30 |
WO2016105731A1 (en) | 2016-06-30 |
US20180196488A1 (en) | 2018-07-12 |
EP3238000A4 (en) | 2018-09-05 |
JP7098326B2 (ja) | 2022-07-11 |
CN107003975B (zh) | 2021-07-30 |
US10509455B2 (en) | 2019-12-17 |
CN107003975A (zh) | 2017-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10509455B2 (en) | Method and apparatus to control a link power state | |
CN109478172B (zh) | 用于总线主控的转换功能的方法、装置和系统 | |
US9086966B2 (en) | Systems, apparatuses, and methods for handling timeouts | |
US9563257B2 (en) | Dynamic energy-saving method and apparatus for PCIE device, and communication system thereof | |
US11289131B2 (en) | Dynamic control of multi-region fabric | |
US20190041959A1 (en) | System, Apparatus And Method For Handshaking Protocol For Low Power State Transitions | |
KR20140025556A (ko) | 플랫폼에서 유휴 링크 전력을 감소시키는 방법 및 장치 | |
US20140173166A1 (en) | Reduction of idle power in a communication port | |
US11281280B2 (en) | Reducing chiplet wakeup latency | |
US20140006826A1 (en) | Low power low frequency squelch break protocol | |
US10198060B2 (en) | Controlling power management in micro-server cores and peripherals | |
US20090315597A1 (en) | Clock Selection for a Communications Processor having a Sleep Mode | |
US8245063B2 (en) | Clock selection for a communications processor having a sleep mode | |
US20170212550A1 (en) | Semiconductor device, semiconductor system, and method of operating the semiconductor device | |
US20230031388A1 (en) | On-demand ip initialization within power states | |
TWI806600B (zh) | 用於電力閘控之系統、方法及設備 | |
US20170185128A1 (en) | Method and apparatus to control number of cores to transition operational states | |
US20230090567A1 (en) | Device and method for two-stage transitioning between reduced power states | |
US20230101640A1 (en) | Device and method for efficient transitioning to and from reduced power state | |
KR20240041971A (ko) | 다양한 전력 상태를 갖는 디바이스에 대한 계층적 상태 저장 및 복원 | |
CN117980860A (zh) | 用于管理处于掉电状态下的控制器的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210805 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210805 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210813 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210817 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20210910 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20210914 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220125 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220412 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20220419 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20220531 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20220531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7098326 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |