JP2018500874A5

JP2018500874A5 -

Info

Publication number: JP2018500874A5
Application number: JP2017535449A
Authority: JP
Filing date: 2015-12-31
Publication date: 2019-01-31
Anticipated expiration: 2035-12-31

Claims

コンバータであって、
第１の電圧出力を生成するように構成されるパワー出力段と、
第２の電圧出力を生成するように構成される補助パワー出力段と、
前記パワー出力段がパルス周波数変調（ＰＦＭ）モードで動作する第１の時間期間の間に前記パワー出力段により生成される前記第１の電圧出力に応答して前記パワー出力段を制御するように構成されるＰＦＭコントローラと、
前記パワー出力段がパルス幅変調（ＰＷＭ）モードで動作する第２の時間期間の間に前記補助パワー出力段により生成される前記第２の電圧出力に応答して前記補助パワー出力段を制御するように構成されるＰＷＭコントローラと、
を含み、
前記第１の時間期間が第１の継続期間を有し、前記第２の時間期間が第２の継続期間を有し、前記第１の継続期間が前記前記第２の継続期間よりも大きく、前記第１の時間期間の一部のみが前記第２の時間期間と同時である、コンバータ。
請求項１に記載のコンバータであって、
前記ＰＷＭコントローラが、前記パワー出力段が前記ＰＷＭモードで動作する第３の時間期間の間に前記パワー出力段により生成される前記第１の電圧出力に応答して前記パワー出力段を制御するように更に構成され、前記第３の時間期間が前記第１又は第２の時間期間のどちらとも同時でない、コンバータ。
請求項２に記載のコンバータであって、
前記第３の時間期間が前記第１の時間期間の後に始まる、コンバータ。
請求項３に記載のコンバータであって、
前記第１の時間期間と第２の時間期間とが実質的に同じ時間に終了する、コンバータ。
請求項４に記載のコンバータであって、
前記第２の時間期間が前記第１の時間期間が始まる後に始まる、コンバータ。
請求項２に記載のコンバータであって、
前記ＰＷＭコントローラがフィードバック信号に応答して前記パワー出力段と前記補助パワー出力段とを制御し、
前記フィードバック信号が、前記第２の時間期間の間に前記第２の電圧出力に基づき、前記第３の時間期間の間に前記第１の電圧出力に基づく、コンバータ。
請求項２に記載のコンバータであって、
前記第１の時間期間が前記第３の時間期間の後に始まる、コンバータ。
方法であって、
第１の継続期間を有する第１の時間期間の間にパルス周波数変調（ＰＦＭ）モードでパワー出力段を制御することと、
第２の継続期間を有する第２の時間期間の間にパルス幅変調（ＰＷＭ）モードで補助パワー出力段を制御することと、
を含み、
前記第１の継続期間が前記第２の継続期間よりも大きく、前記第１の時間期間の一部のみが前記第２の時間期間に重なる、方法。
請求項８に記載の方法であって、
第３の時間期間の間に前記ＰＷＭモードで前記パワー出力段を制御することを更に含み、前記第３の時間期間が前記第１又は第２の時間期間のどちらとも重ならない、方法。
請求項９に記載の方法であって、
前記第３の時間期間が前記第１の時間期間の後に起こる、方法。
請求項１０に記載の方法であって、
前記第１の時間期間と前記第２の時間期間とが実質的に同じ時間に完了する、方法。
請求項１１に記載の方法であって、
前記第１の時間期間と前記第２の時間期間とが異なる時間に始まる、方法。
請求項１１に記載の方法であって、
前記第３の時間期間の後に起こる第４の時間期間の間に前記ＰＦＭモードで前記パワー出力段を制御することと、
前記第３の時間期間の後に起こる第５の時間期間の間に前記ＰＷＭモードで前記補助パワー出力段を制御することと、
を更に含み、
少なくとも前記第４の時間期間の一部が前記第５の時間期間に重なる、方法。
請求項１３に記載の方法であって、
前記第４の時間期間と前記第５の時間期間とが、実質的に同じ時間に完了するが、異なる時間に始まる、方法。
請求項１４に記載の方法であって、
前記第５の時間期間が前記第４の時間期間の後に始まる、方法。
請求項１３に記載の方法であって、
前記第４の時間期間と前記第５の時間期間とが実質的に同じ時間に開始して停止する、方法。
システムであって、
送信モードでデータを送信し、受信モードでデータを受信する入力／出力（Ｉ／Ｏ）ポートと、
前記Ｉ／Ｏポートに電力を供給するパワーコンバータと、
を含み、
前記パワーコンバータが、
第１の電圧出力を生成するパワー出力段と、
第２の電圧出力を生成する補助パワー出力段と、
前記Ｉ／Ｏポートが前記受信モードで動作する第１の時間期間の間に前記パワー出力段により生成される前記第１の電圧出力に応答して前記パワー出力段を制御するパルス周波数変調（ＰＦＭ）コントローラと、
第２の時間期間の間に前記補助パワー出力段により生成される前記第２の電圧出力に応答して前記補助パワー出力段を制御するパルス幅変調（ＰＷＭ）コントローラと、
を含み、
前記第１の時間期間が第１の継続期間を有し、前記第２の時間期間が第２の継続期間を有し、前記第１の継続期間が前記第２の継続期間よりも大きく、前記第１の時間期間の一部のみが前記第２の時間期間と同時である、システム。
請求項１７に記載のシステムであって、
前記ＰＷＭコントローラが、前記Ｉ／Ｏポートが前記送信モードで動作する第３の時間期間の間に前記パワー出力段により生成される前記第１の電圧出力に応答して前記パワー出力段を制御するように構成され、前記第３の時間期間が前記第１及び第２の時間期間の後に起こる、システム。
請求項１８に記載のシステムであって、
前記第１の時間期間と前記第２の時間期間とが実質的に同じ時間に完了する、システム。
請求項１９に記載のシステムであって、
前記第１の時間期間と前記第２の時間期間とが異なる時間に始まる、システム。