JP2018202673A - 記録装置及びその制御方法 - Google Patents

Abstract

【課題】ＣＰＵが複数の処理回路（チップ）の処理に介在する回数が多くなると、ＣＰＵの処理待ち時間が長くなり処理性能が下がる。また、それを回避するためにディスクリプタテーブルを各処理部毎に個別に設けて制御すると、テーブル設定数が増え、また、処理動作中に急に設定変更をしたい場合にその設定内容を変更することが難しくなる。
【解決手段】複数のヘッドチップで構成される記録ヘッドを用いて記録を行う記録装置に次の構成を備える。即ち、１つのＣＰＵと、そのＣＰＵにより設定される処理の内容を格納するテーブルと、そのテーブルを共通して利用し、そのテーブルに設定された処理内容に従って、各ヘッドチップで用いる記録データを並列に処理する複数の処理回路とを備える。さらに、各処理回路の処理の終了を待ち合わせ、次の処理のための同期をとるとともに、そのテーブルに設定された処理内容に従って次のための処理を各処理回路に実行させる複数の制御回路も備える。
【選択図】 図２

Description

本発明は記録装置及びその制御方法に関し、特に、例えば、複数の記録ヘッドにより画像を記録するために用いる記録データを高速処理するために並列処理を採用する記録装置、及び制御方法に関する。

近年、記録装置の解像度や記録速度は飛躍的に大きくなり、それに伴って大量の記録データを短時間で処理することが求められている。

大量のデータ処理をＣＰＵが行う場合、その処理速度はＣＰＵの性能に依存し処理速度の向上に限界があるため、データ処理やデータ転送を行う専用の処理回路を設ける構成をとることが一般的である。このような構成では、記録データを生成する処理回路は、ＣＰＵからの指令に基づいて、一定量のデータを処理し、その処理が終了したときにＣＰＵに対して終了を通知する。一方、ＣＰＵは処理回路からの終了通知を受信した後に、処理回路に対して次の処理を行うための設定を行い、処理の起動指令を発行する。このようにＣＰＵはデータ処理とデータ転送を専用の処理回路に任せて、ＣＰＵ自身は処理回路の処理内容の設定や起動と終了を管理するだけでよい。

例えば、データ転送を行う専用の処理回路としてＤＭＡコントローラが知られているが、ＤＭＡコントローラの１回の処理単位が小さいほど、ＣＰＵが処理に介在する時間の割合が増え、処理速度の向上の効果が小さくなることがある。また、ＣＰＵが複数の処理を実行中にＤＭＡコントローラからの終了通知を受信した場合、ＣＰＵが次の制御命令をＤＭＡコントローラに対して発行するまでに時間が生じ、その間、ＤＭＡコントローラは待機状態となる。その結果、処理速度の向上が妨げられてしまう。

このような課題に対して、特許文献１に記載があるように、ディスクリプタテーブル付きのＤＭＡコントローラが提案されている。例えば、アルテラ社のＩＰであるＳｃａｔｔｅｒ−Ｇａｔｈｅｒ ＤＭＡ Ｃｏｎｔｒｏｌｌｅｒ Ｃｏｒｅ（Ｅｍｂｅｄｄｅｄ Ｐｅｒｉｐｈｅｒａｌ ＩＰ Ｕｓｅｒ Ｇｕｉｄｅ）等がそれに当たる。このような装置では、ディスクリプタテーブル内に予め、複数の処理内容をＣＰＵが記述しておき、ＤＭＡコントローラはディスクリプタテーブルの内容を順次読み出して実行する。この構成では、ＣＰＵは制御内容を事前にディスクリプタテーブルに書き込んでおく処理は必要になるが、処理の終了を待って起動をかける必要がなくなる。

また、記録データ生成処理を高速化するために、専用の処理回路を複数並列に動作させるという並列処理がある。これによれば、並列動作させる処理回路の数を増やすほど、回路規模は増えるが処理速度も増やすことが可能となる。

特開平１１−２３２２１１号公報

しかしながら、前述したようなディスクリプタテーブルを用いて複数の処理回路を制御しようとした場合、以下のようないくつか問題が生じる。即ち、
（１）複数チップの複数処理回路に対して１つのＣＰＵで制御しようとした場合、処理回路毎にディスクリプタテーブルに対して制御内容を設定すると、ディスクリプタテーブルへの設定自体がＣＰＵに対して負荷になる。
（２）制御内容を急に変更したくなった場合には、一度に複数のディスクリプタテーブル設定を書き換えることが困難であるため、複数の処理回路に対して同期をとって制御変更を行うことが難しくなる。
（３）処理回路毎や処理チップ毎にＣＰＵを備える構成を採用すると、ＣＰＵ間での通信や同期が必要になり、ＣＰＵを動作させるファームウェア設計が難しくなる。

本発明は上記従来例に鑑みてなされたもので、１つのＣＰＵが複数の処理回路の制御を行ってもテーブル設定の負荷を増やすことなく、複数の処理回路に対して容易に制御変更の同期をとることが可能な記録装置とその制御方法を提供することを目的としている。

上記目的を達成するために本発明の記録装置は次のような構成を有する。

即ち、複数のヘッドチップで構成される記録ヘッドを用いて記録を行う記録装置であって、１つのＣＰＵと、前記ＣＰＵにより設定される処理の内容を格納するテーブルと、前記テーブルを共通して利用し、前記テーブルに設定された処理内容に従って、前記複数のヘッドチップそれぞれで用いる記録データを並列に処理する複数の処理回路と、前記複数の処理回路それぞれでの処理の終了を待ち合わせ、次の処理のための同期をとるとともに、前記テーブルに設定された処理内容に従って前記次のための処理を前記複数の処理回路に実行させる複数の制御回路と、前記複数の処理回路により処理された記録データに基づいて、対応する前記複数のヘッドチップそれぞれを駆動する複数の駆動回路とを有することを特徴とする。

また本発明を他の側面から見れば、１つのＣＰＵと該ＣＰＵにより設定される処理の内容を格納するテーブルとを備え、複数のヘッドチップで構成される記録ヘッドを用いて記録を行う記録装置の制御方法であって、複数の処理回路により、前記テーブルを共通して利用し、前記テーブルに設定された処理内容に従って、前記複数のヘッドチップそれぞれで用いる記録データを並列に処理し、前記複数の処理回路それぞれでの処理の終了を待ち合わせ、次の処理のための同期をとるとともに、前記テーブルに設定された処理内容に従って前記次のための処理を前記複数の処理回路に実行させ、前記複数の処理回路により処理された記録データに基づいて、複数の駆動回路により対応する前記複数のヘッドチップそれぞれを駆動することを特徴とする制御方法を備える。

従って本発明によれば、１つのＣＰＵとテーブルを備えた構成であっても、複数の処理回路がそのテーブルを共通して利用し、そのテーブルを参照しながら並列処理を実行することができ、複数の制御回路により複数の処理回路の処理の同期をとることができる。これにより、ＣＰＵの処理負荷が軽減するとともに、処理の起動と終了をＣＰＵが介在することなく行うことができるという効果がある。また、急な設定変更に対してもその設定テーブルの書き換えで対応することが可能になる。

本発明の代表的な実施例である記録装置の概要構成を示す斜視図である。 図１に示した記録装置の制御部の構成を示すブロック図である。 データ処理回路とデータ制御回路の動作の詳細を説明するために、図２に示す構成の一部分の詳細を示すブロック図である。 データ処理回路とヘッド駆動部の動作の詳細を説明するために、図２に示す構成の一部分の詳細を示すブロック図である。 設定テーブルの構造を示す図である。 図５に示したテーブル１、テーブル２、テーブル３の設定内容とシートのエリアとの対応関係を示している。 データ制御回路のデータ制御動作を説明するフローチャートである。 データ処理回路のデータ処理動作を説明するフローチャートである。 ＣＰＵが印刷動作中に設定テーブルの内容を更新した場合に、データ処理回路が実行する処理を示すフローチャートである。 Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロ）、Ｋ（ブラック）の４つの色成分データの処理を並列化する構成を示すブロック図である。

以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。なお、以下の説明では、図面全体を通して、同じ構成要素に対して同じ参照番号を付して言及する。そのため、一度説明した構成要素に対しては同じ参照番号を用いて言及し、その説明を繰り返すことはしない。

なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。

また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。

さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。

またさらに、「記録素子」（「ノズル」という場合もある）とは、特にことわらない限りインク吐出口乃至これに連通する液路及びインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。

以下に用いる記録ヘッド用の素子基板（ヘッド基板）とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を差し示すものである。

さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み（built-in）」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。

図１は本発明の代表的な実施例であるインクジェット方式のフルライン記録ヘッドを用いた記録装置の概略構成を示す図である。この記録装置は、ロール状に巻かれた連続紙やカット紙などのシート状の記録媒体を使用して高速に大量の画像を記録する、例えば、プリントラボ等におけるプリンタとして用いるのに適している。

図１に示されるように、記録装置１０の内部には、プリント部１００、シート供給部１０１、排出部１０２の各ユニットを備える。シート供給部１０１はロール状に巻かれた連続シートやカットシートを収納して供給するユニットである。シートは図１のＸ方向に搬送される。

プリント部１００は、搬送されるシートに対して記録ヘッド１０５、１０６、１０７、１０８によりシートの上に画像を形成するユニットである。プリント部１００は、シートを搬送する複数の搬送ローラ１０３、１０４も備えている。記録ヘッド１０５〜１０７はそれぞれ、使用が想定されるシートの最大幅をカバーする記録幅を備え、インクを吐出する複数のノズルを配列したノズル列が形成されたフルライン記録ヘッドである。記録ヘッド１０５〜１０８が搬送方向（Ｘ方向）に沿って平行に並べられている。４つの記録ヘッド１０５〜１０８はそれぞれ、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロ）、Ｋ（ブラック）の４色のインクを吐出する。なお、インク色の数及び記録ヘッドの数は４つには限定はされず、記録ヘッド１つが搬送方向に直行する複数のノズル列を有するチップを千鳥状に複数並べて長尺化したヘッドであっても良い。

なお、インクジェット方式は、発熱素子を用いた方式、ピエゾ素子を用いた方式、静電素子を用いた方式、ＭＥＭＳ素子を用いた方式等を採用することができる。各色のインクは、インクタンク（不図示）からそれぞれインクチューブを介して記録ヘッド１０５、１０６、１０７、１０８に供給される。

排出部１０２は、連続シートを用いる場合は、カッタ（不図示）でカットされたシートを、カットシートの場合はそのまま搬送して、必要に応じて記録済みシートをグループ毎に異なる排出トレイ（不図示）に振り分けて排出するユニットである。制御部１１０は、記録装置の各部の制御を司るユニットである。画像検査部１０９は記録ヘッド１０５〜１０８によって記録された画像を読み取り検査を行うユニットである。

図２は図１に示した記録装置の制御部の構成を示すブロック図である。

シート幅をカバーする記録幅をもつ記録ヘッドモジュール２０７は２つのヘッドチップ２７０、２７１を印刷範囲毎につないで構成される。各ヘッドチップにはＣＭＹＫ４色のインクを吐出する４つのノズル列が内蔵されており、４つのノズル列は、記録ヘッド１０５、１０６、１０７、１０８にそれぞれ対応している。

記録ヘッドモジュール２０７を制御して記録動作を行う制御システムは、５つのチップであるＣＨＩＰ２００、ＣＨＩＰ２３０、ＣＨＩＰ２４０、ＣＨＩＰ２５０、ＣＨＩＰ２６０、ヘッド駆動部２０５、ヘッド駆動部２０６、搬送制御部２１１で構成される。図２から分かるように、以下の構成要素の間は、ＣＨＩＰ間インタフェースで接続され、そのインタフェースを介して情報の授受が可能である。即ち、
ＣＨＩＰ２００とＣＨＩＰ２３０との間、
ＣＨＩＰ２００とＣＨＩＰ２５０との間、
ＣＨＩＰ２３０とＣＨＩＰ２４０との間、
ＣＨＩＰ２５０とＣＨＩＰ２６０との間、
ＣＨＩＰ２４０とヘッド駆動部２０５との間、
ＣＨＩＰ２６０とヘッド駆動部２０６との間である。なお、ＣＨＩＰ間インタフェースは特定のインタフェース仕様に限定されるものではないが、ＰＣＩ−ＥＸＰＲＥＳＳ等の高速のシリアルインタフェース等が使用可能である。

記録装置１０の本体に接続される外部メモリ２０９に格納される情報はメモリコントローラ２１６経由して、画像データは印刷データ入力部２０８からデータ受信インタフェース（Ｉ／Ｆ）２１９を介して受信する。ここでは、入力する画像データは、量子化された各インクに対応した色成分の画像データであるとする。

入力された画像データは記録ヘッドが処理可能な形式に変換する必要がある。例えば、濃度情報を各ノズルに対応した吐出情報に変換する処理や吐出不良ノズルによる記録を補完するデータを生成する処理等がこれにあたる。この実施例ではこのような複数の処理を高速に行うために、物理的に処理回路や処理チップ（ＣＨＩＰ）を複数、備えている。具体的には、データ処理回路２１７、データ処理回路２３２、データ処理回路２５２、データ処理回路２３３、データ処理回路２５３、データ処理回路２４２、データ処理回路２６２、データ処理回路２４３、データ処理回路２６３がそれにあたる。

ここでは、データ処理回路２３２と２５２、データ処理回路２３３と２５３、データ処理回路２４２と２６２、データ処理回路２４３と２６３はそれぞれ、同じ処理内容を並列処理させ、処理の高速化を図っている。また、データ処理回路２３２、２３３、２４２、２４３は直列的に順次、データ処理を実行し、データ処理回路２５２、２５３、２６２、２６３は直列的に順次、データ処理を実行する。

シート幅をカバーする記録幅をもつ記録ヘッドモジュール２０７は、ヘッド駆動部２０５とヘッド駆動部２０６とにより、ヘッドチップ２７０とヘッドチップ２７１とがそれぞれ制御される。２つのヘッドチップは、シートの幅方向（図１におけるＹ方向）に関し、別々の範囲の記録を担当している。

ＣＰＵ２１２はデータ受信ＩＦ２１９を介して印刷データ入力部２０８と通信し、印刷データ入力部２０８の入力準備完了を確認し、画像データとその印刷条件を要求する。印刷条件とは、例えば、シートサイズ、記録解像度、データ処理方法等を指している。受信した印刷条件に基づいて、ＣＰＵ２１２はデータ制御回路２１４を動作させる制御内容を設定テーブル２１３に設定する。このとき、設定テーブル２１３に対しては制御内容をシート、複数頁分すべて設定してもよいし、記録動作中に随時追加していってもよい。

設定テーブル２１３に制御内容を設定した後、データ制御回路２１４の動作を有効にする。これに応じて、データ制御回路２１４は設定テーブル２１３の最初の内容を参照し、そこに設定された内容をもとに、データ処理回路２１７に対して処理内容を設定し処理を開始させる制御信号を出力する。これに応じて、データ処理回路２１７はデータ制御回路２１４からの制御信号を受信し、データ処理を開始する。データ処理回路２１７は処理前のデータを外部メモリ２０９から読み出し、処理済みのデータをＣＨＩＰ間ＩＦ２２０を介してＣＨＩＰ２３０のデータ処理回路２３２へ送信する。また、送信終了後には、終了通知をデータ制御回路２１４とデータ制御回路２３４の両方に発行する。データ処理回路２１７はＣＨＩＰ２３０とＣＨＩＰ２５０へデータを分岐する役割も果たすため、同様の処理をデータ処理回路２５２とデータ制御回路２５４に対しても行う。

データ処理回路２３２はデータ制御回路２３４からの制御信号を受けるとデータ処理回路２１７の処理結果に対して、自身の受け持つ処理を実行し、その処理結果をデータ処理回路２３３に送信する。データ処理回路２３３はデータ制御回路２３４からの制御信号を受けるとデータ処理回路２３２の処理結果に対して、自身の受け持つ処理を実行し、その処理結果をＣＨＩＰ間ＩＦ２３５を介してＣＨＩＰ２４０のデータ処理回路２４２に送信する。また、送信終了後には、終了通知をデータ制御回路２３４とデータ制御回路２４４の両方に発行する。

データ処理回路２４２はデータ制御回路２４４からの制御信号を受けるとデータ処理回路２３３の処理結果に対して、自身の受け持つ処理を実行し、その処理結果をデータ処理回路２４３に送信する。データ処理回路２４３はデータ制御回路２４４からの制御信号を受けるとデータ処理回路２４２の処理結果に対して、自身の受け持つ処理を実行し、その処理結果をＣＨＩＰ間ＩＦ２４５を介してヘッド駆動部（ヘッド駆動回路）２０５へ送信する。ヘッド駆動部２０５はシート搬送同期信号生成部２１５からのシート搬送に同期した信号と印刷開始・終了信号を受け取り、駆動信号を記録ヘッドモジュール２０７のヘッドチップ２７０に対して生成する。ヘッドチップ２７０はヘッド駆動部２０５からの駆動信号に従ってインクを吐出し画像を記録する。

シート搬送同期信号生成部２１５の信号出力方法は設定テーブル２１３に設定されている。従って、シート搬送同期信号生成部２１５は設定テーブル２１３の内容とシート搬送機構（不図示）に設置されたエンコーダ２１０からのシートの位置を示すエンコーダ信号に基づいて、搬送同期信号（ＣＳＹＮＣ）をヘッド駆動部２０５、２０６に出力する。

ヘッド駆動部２０５がヘッドチップ２７０に対して送信するデータが準備でできた時点で、ＣＰＵ２１２は制御ＩＦ２１８を介して搬送制御部２１１に指令を出して、シート搬送動作を開始する。

ＣＨＩＰ２５０についてはＣＨＩＰ２３０と、ＣＨＩＰ２６０についてはＣＨＩＰ２４０と同様の動作を行い、ヘッド駆動部２０６とヘッドチップ２７１についても、ヘッド駆動部２０５とヘッドチップ２７０に対するのと同様の動作を行う。このため、その説明は省略する。

図３はデータ処理回路とデータ制御回路の動作の詳細を説明するために、図２に示す構成の一部分の詳細を示すブロック図である。ここでは、ＣＨＩＰ２００のデータ処理回路２１７とデータ制御回路２１４、ＣＨＩＰ２３０のデータ処理回路２３２、データ処理回路２３３、データ制御回路２３４の動作を例として説明する。

図３に示されるように、データ処理回路２１７、２３２、２３３は同じ構成、即ち、受信バッファ３０４、４０４、４０７、処理実行部３０６、４０６、４０９、処理終了通知部３０５、４０５、４０９をそれぞれ備える。データ制御回路２１４、２３４も同じ構成、即ち、設定テーブル情報受信部３０１、４０１、受信バッファ管理部３０２、４０２、処理設定／開始通知部３０３、４０３をそれぞれ、備える。

ＣＰＵ２１２によってデータ制御回路２１４を起動すると、設定テーブル情報受信部３０１は設定テーブル２１３から設定内容を受信する。データ処理回路２１７に対して設定内容の処理が終了すると、次の処理内容を設定テーブル２１３から読みだす。ここでは、設定テーブル２１３の読出時間を待たずにデータ処理回路２１７に対して処理設定と開始をさせるため、設定テーブル２１３の内容を１つ分先読みして保持しておき、保持していた設定内容を実行しているうちに次の内容を読出すようにする。

受信バッファ管理部３０２は、データ処理回路２１７の受信バッファ３０４の保持データ量とデータ処理回路２３２の受信バッファ４０４の保持データ量を管理する。データ処理回路２１７とデータ処理回路２３２の１回の処理単位は同じとは限らない。例えば、データ処理回路２１７はシート搬送方向に８ライン分の画像データを１度に処理し、データ処理回路２３２はシート搬送方向に１ライン分の画像データを１度に処理する。また、例えば、図１で示した、Ｘ方向に１６画素、Ｙ方向に３２画素といった矩形を単位として処理を実行する場合もありうる。いずれにせよ、受信バッファ管理部３０２は、処理実行部３０６が処理可能なデータが受信バッファ３０４にそろっているか、処理結果を書きこむ先の受信バッファ４０４に空きがあるかを検知し管理する。

受信バッファ３０４の保持データ量は、データ受信ＩＦ２１９を介して入力される印刷データ入力部２０８からの受信バッファ書込み終了信号と、データ処理回路２１７の処理終了通知部３０５からの処理終了信号を元に受信バッファ管理部３０２で管理する。受信バッファ４０４の保持データ量は、ＣＨＩＰ間ＩＦ２３１を介して入力される処理終了通知部３０５からの受信バッファ書込み終了信号と、データ処理回路２３２の処理終了通知部４０５からの処理終了信号に基づいて受信バッファ管理部３０２で管理する。

受信バッファ管理部４０２は、受信バッファ３０４の保持データ量がデータ処理回路２１７の処理に必要な量だけ保持された状態でかつ、受信バッファ４０４にデータ処理回路２１７の処理結果を保持するだけの空き容量が有るかどうかを判別する。この条件を満たす場合、処理設定／開始通知部３０３は、設定テーブル情報受信部３０１の設定テーブル内容に基づいて、データ処理回路２１７の処理実行部３０６に対して処理内容を通知し、処理を開始させる。

同様に、受信バッファ４０４の保持データ量は、ＣＨＩＰ間ＩＦ２３１を介して入力される処理終了通知部３０５からの受信バッファ書込み終了信号と、処理終了通知部４０５からの処理終了信号に基づいて、受信バッファ管理部３０２で管理する。

データ処理回路２３３の受信バッファ４０７の保持データ量は、処理終了通知部４０５からの受信バッファ書込み終了信号と、処理終了通知部４０９からの処理終了信号に基づいて受信バッファ管理部４０２で管理する。

受信バッファ管理部４０２は、受信バッファ４０４の保持データ量がデータ処理回路２３２の処理に必要な量だけ保持された状態でかつ、受信バッファ４０７にデータ処理回路２３２の処理結果を保持するだけの空き容量が有るかどうかを判別する。この条件を満たす場合、処理設定／開始通知部４０３は、設定テーブル情報受信部４０１の設定テーブル内容に基づいて、データ処理回路２３２の処理実行部４０６に対して処理内容を通知し処理を開始させる。なお、設定テーブル情報受信部４０１は設定テーブル２１３の内容をＣＨＩＰ間ＩＦ２３１を介して受信する。

図４はデータ処理回路とヘッド駆動部の動作の詳細を説明するために、図２に示す構成の一部分の詳細を示すブロック図である。ここでは、ＣＨＩＰ２４０のデータ処理回路２４３、ヘッド駆動部２０５の動作を例として説明する。

図４と図３とを比較すると分かるように、データ処理回路２４２、２４３の構成は、データ処理回路２１７、２３２、２３３と同じであり、データ制御回路２４４の構成は、データ制御回路２１４、２３４と同じである。

ＣＰＵ２１２によってデータ制御回路２４４が起動されると、設定テーブル情報受信部５０１は設定テーブル２１３から設定内容を受信する。データ処理回路２４３に対して設定内容の処理が終了すると、次の処理内容を設定テーブル２１３から読みだす。受信バッファ管理部５０２は、データ処理回路２４３の受信バッファ５０７の保持データ量と、ヘッド駆動部２０５の受信バッファ６０２の保持データ量を管理する。ヘッド駆動部２０５の受信バッファ６０２の保持データ量は、処理終了通知部５０９からの受信バッファ書込み終了信号と、ＣＨＩＰ間ＩＦ２４５を介して入力される駆動タイミング生成部６０５からの駆動処理終了信号に基づいて管理される。

受信バッファ管理部５０２は、ヘッド駆動部２０５の受信バッファ６０２にデータ処理回路２４３の処理結果を保持するだけの空き容量が有るかどうかを判別する。この条件を満たす場合、処理設定／開始通知部５０３は、設定テーブル情報受信部５０１の設定テーブル内容に基づいて、データ処理回路２４３の処理実行部５０８に対して処理内容を通知し処理を開始させる。

ヘッド駆動部２０５の駆動タイミング生成部６０５はシート搬送同期信号生成部２１５からの搬送同期信号ＣＳＹＮＣに基づいて、駆動データ生成部６０３を実行させる。駆動データ生成部６０３はその搬送同期信号ＣＳＹＮＣに基づいて、記録ヘッドＩＦ６０４を介して、ヘッドチップ２７０に駆動信号を送信する。

次に、設定テーブルの設定内容について説明する。

図５は設定テーブルの構造を示す図である。

図５に示されるように、設定テーブルは、シートの搬送方向に沿ったエリアを１つの単位として設定される複数のテーブル（領域）１、２、……Ｎを含み、各エリア内の各処理の動作設定を定義する。

図６は図５に示したテーブル１、テーブル２、テーブル３の設定内容とシートのエリアとの対応関係を示している。

各テーブルにはエリアの大きさ、ここでは処理ライン数を設定している。また、データ選択の欄では、ユーザが印刷したい画像データではなく、記録装置の動作状態の検査用の検査パターンを印刷するための選択を行う場合等に使用する。

データ選択欄で検査パターンを印刷するように設定した場合には、印刷データ入力部２０８からの受信画像データではなく、外部メモリ２０９に予め保持していた検査パターンのデータを選択して処理する。

印刷された検査パターンを画像検査部１０９が検査を行う場合には、画像検査部１０９を検査パターンが通過するタイミングを画像検査部１０９に知らせる必要がある。このような場合、各テーブルの検査有／無の設定欄に、検査有りと設定することで、シート搬送同期信号生成部２１５が画像検査のタイミングを画像検査部１０９に通知する信号を生成し、その信号に基づいて画像検査部１０９は検査動作を行うことができる。また、検査パターン印刷用に設定するのに合わせて、処理Ａ〜Ｅ設定欄の処理内容を検査パターン用の設定にしておいてもよい。例えば、不吐検査パターン印刷時にのみ、不吐ノズルを別のノズルで補完する処理をＯＦＦするように設定する等が考えられる。

図２に示した構成から分かるように、この記録装置には、５つのデータ制御回路２１４、２３４、２４４、２５４、２６４を備え、９つのデータ処理回路２１７、２３２、２３３、２４２、２４３、２５２、２５３、２６２、２６３を備える。５つのデータ制御回路２１４、２３４、２４４、２５４、２６４が実行するデータ制御は扱うデータは異なるものの、その処理動作は共通である。また、９つのデータ処理回路２１７、２３２、２３３、２４２、２４３、２５２、２５３、２６２、２６３が実行するデータ処理は扱うデータは異なるものの、その処理動作は共通である。具体的には、ＣＨＩＰ２００にデータ制御回路２１４とデータ処理回路２１７を実装する。また、ＣＨＩＰ２３０、２４０にはそれぞれ、データ処理回路２３２、２３３とデータ制御回路２３４、データ処理回路２４２、２４３とデータ制御回路２４４を実装する。さらに、ＣＨＩＰ２５０、２６０にはそれぞれ、データ処理回路２５２、２５３とデータ制御回路２５４、データ処理回路２６２、２６３とデータ制御回路２６４を実装する。

また、図２に示した構成から分かるように、データ制御回路２１４はデータ処理回路２１７のデータ処理動作を制御し、データ制御回路２３４はデータ処理回路２３２、２３３のデータ処理動作を制御する。データ制御回路２４４はデータ処理回路２４２、２４３のデータ処理動作を制御し、データ制御回路２５４はデータ処理回路２５２、２５３のデータ処理動作を制御し、データ制御回路２６４はデータ処理回路２６２、２６３のデータ処理動作を制御する。

次に、５つのデータ制御回路と９つのデータ処理回路の動作について説明する。上述のように、５つのデータ制御回路の動作は共通なので、ここでは、データ制御回路２１４を例として説明する。同様に、９つのデータ処理回路の動作は共通なので、ここでは、データ処理回路２１７を例として説明する。

図７はデータ制御回路２１４が実行するデータ制御動作を示すフローチャートである。

ＣＰＵ２１２がデータ制御回路２１４の動作をスタートさせると、ステップＳ１０１では設定テーブル情報受信部３０１は設定テーブル２１３から設定内容を取得する。次に、ステップＳ１０２では、取得した設定内容を分析し、動作を実行させる設定情報があるかどうかを調べる。ここで、動作を実行させる設定情報が存在する場合、処理はステップＳ１０３に進み、そのような設定情報が存在しない場合、処理はステップＳ１０７に進む。

ステップＳ１０３では、処理設定実行／開始通知部３０３は管理対象であるデータ処理回路２１７が受信する受信バッファ３０４に処理可能なデータが有り、かつデータ処理回路２１７のデータ送信先の受信バッファ４０４に空き容量があるかを調べる。具体的には、処理設定実行／開始通知部３０３は、これらのバッファの状態を受信バッファ管理部３０２から取得して調べる。ここで、これらのバッファに空きがあると確認されると、処理はステップＳ１０４に進む。ステップＳ１０３ではバッファの空が確認されるまでバッファの状態を監視し続ける。そして、ステップＳ１０４では、処理設定実行／開始通知部３０３は、これらのバッファに格納されたデータを処理する処理実行部３０６、４０６へ処理設定と処理開始を通知する。

ステップＳ１０５では、受信バッファ管理部３０２は、処理終了通知部３０５、４０５から処理終了通知を受信する。さらにステップＳ１０６で、設定テーブル２１３に設定された１つの処理内容が終了したかどうかを確認し、終了していなければ処理はステップＳ１０３に戻り、再度データ処理回路２１７へ処理の開始を通知する。これに対して、設定テーブル２１３に設定された１つの処理内容が終了したことが確認されたなら、処理はステップＳ１０１に戻り、設定テーブル２１３の次の設定内容を取得し、上述の処理を繰り返す。

さて、ステップＳ１０１〜Ｓ１０６の処理が１回以上、実行され、設定テーブル２１３に設定された設定内容に従って実行させるべき動作がなくなった場合、設定テーブル２１３に設定された処理の終了とみなし、処理はステップＳ１０７に進む。そして、ステップＳ１０７では、データ制御回路２１４は、ＣＰＵ２１２に対して処理終了を通知する。

図８はデータ処理回路２１７が実行するデータ処理動作を示すフローチャートである。

ＣＰＵ２１２がデータ処理回路２１７の動作をスタートさせると、データ処理回路２１７はステップＳ２０１で、データ制御回路２１４からの処理開始通知を待ち合わせ、処理開始通知を受信すると処理はステップＳ２０２に進む。ステップＳ２０２では、受信した処理設定をデータ処理回路２１７に反映させ、ステップＳ２０３では、処理実行部３０６では自身の処理を実行する。

そして、ステップＳ２０４では、処理終了を待ち合わせ、処理が終了すると、処理はステップＳ２０５に進み、データ処理回路２１７が終了状態であることをデータ制御回路２１４に通知する。その後、処理はステップＳ２０１に戻り、次の処理開始通知を待ち合わせる。

図９はＣＰＵが印刷動作中に設定テーブルの内容を更新した場合に、データ処理回路が実行する処理を示すフローチャートである。この処理はＣＰＵ２１２がなんらかの条件で設定テーブル２１３を更新する必要が出てきた場合に実行される。

まず、ステップＳ３０１では、データ処理回路２１７が実行中の設定テーブル番号をデータ制御回路２１４から取得する。ここでいう設定テーブル番号とは、図５で示したテーブル１、テーブル２、テーブル３、……テーブルＮで示すようなテーブルの番号をいう。

そして、ステップＳ３０２では、データ処理回路２１７が実行中のテーブル番号より後ろの番号のうち設定変更したいテーブルを選択し、その設定の書換えまたは追加を行う。追加された設定テーブルの内容は、現在実行中の処理の終了後に、設定テーブル情報受信部３０１によって取得され、処理動作に反映されるため、設定テーブルの単位で、複数のデータ処理回路が動作の同期がとれた状態で動作設定を切り替えることができる。このようにして複数のデータ処理回路が共通の設定テーブル２１３を用いて、効率的にデータ処理を行う。

従って以上説明した実施例に従えば、１つの設定テーブルに設定した設定内容に基づいて、複数チップ（ＣＨＩＰ）の複数のデータ処理回路を動作させるとともに、複数のデータ制御回路によりこれらの動作の同期管理することができる。これにより、複数のデータ処理回路を並列動作させることによる処理速度の高速化を達成するとともに、ＣＰＵを介することなく、対応する複数のデータ制御回路による同期管理によりＣＰＵを管理制御の負荷から解放することができる。

なお、以上説明した実施例では、図２に示すように、シート幅の記録幅を有する記録ヘッドモジュールを構成する２つのヘッドチップそれぞれに対するデータ処理を並列化する構成を例に説明したが、本発明はこれによって限定されるものではない。例えば、図１０に示すように、画像データを構成する４つの色成分データの処理を並列化する構成に適用しても良い。

図１０は、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロ）、Ｋ（ブラック）の４つの色成分データの処理を並列化する構成を示すブロック図である。なお、図１０において、既に図２で説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。

図１０によれば、各色成分のデータ処理を１つのチップ（ＣＨＩＰ）２３０、２４０、２５０、２６０で実行させる。そして、これらのＣＨＩＰにＣ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロ）、Ｋ（ブラック）の４つの色成分データの処理をそれぞれ担当させる。このため、ＣＨＩＰ２００にはさらに２つのＣＨＩＰ間ＩＦ２２２、２２３を設け、これらのインタフェースによりＣＨＩＰ２４０、２６０をＣＨＩＰ２００に接続する。また、ＣＨＩＰ２４０、２６０はさらに２つのヘッド駆動部２７６、２７７を接続する。そして、４つのヘッド駆動部２０５、２０６、２７６、２７７により、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロ）、Ｋ（ブラック）のインクを吐出するヘッドチップ２７２、２７３、２７４、２７５をそれぞれ駆動する。

なお、ヘッド駆動部２７６、２７７の内部構成は、上述したヘッド駆動部２０５、２０６と同じ構成である。また、ヘッドチップ２７２、２７３、２７４、２７５それぞれは、シート幅を同じ記録幅をもつフルライン記録ヘッドに内蔵される素子基板とする。

なお、以上説明した実施例では、単機能プリンタを例に説明したが、本発明の適用範囲はこれに限ったものではなく、光学スキャナを搭載したプリンタ（マルチファンクションプリンタ）等にも適用可能である。

１０ 記録装置、１００ プリント部、１０１ シート供給部、１０２ 排出部、
１０３、１０４ 搬送ローラ、１０５、１０６、１０７、１０８ 記録ヘッド、
１０９ 画像検査部、１１０ 制御部、
２００、２３０、２４０、２５０、２６０ ＣＨＩＰ（チップ）、
２０５ ヘッド駆動部、２０６ ヘッド駆動部、２０７ 記録ヘッドモジュール、
２０８ 印刷データ入力部、２０９ 外部メモリ、２１１ 搬送制御部、
２１２ ＣＰＵ、２１３ 設定テーブル、
２１４、２３４、２４４、２５４、２６４ データ制御回路、
２１６ メモリコントローラ
２１７、２３２、２３３、２４２、２４３、２５２、２５３、２６２、２６３ データ処理回路、２１９ データ受信インタフェース（Ｉ／Ｆ）、
２７０、２７１、２７２、２７３、２７４、２７５ ヘッドチップ

Claims (12)

1. 複数のヘッドチップで構成される記録ヘッドを用いて記録を行う記録装置であって、
   １つのＣＰＵと、
   前記ＣＰＵにより設定される処理の内容を格納するテーブルと、
   前記テーブルを共通して利用し、前記テーブルに設定された処理内容に従って、前記複数のヘッドチップそれぞれで用いる記録データを並列に処理する複数の処理回路と、
   前記複数の処理回路それぞれでの処理の終了を待ち合わせ、次の処理のための同期をとるとともに、前記テーブルに設定された処理内容に従って前記次のための処理を前記複数の処理回路に実行させる複数の制御回路と、
   前記複数の処理回路により処理された記録データに基づいて、対応する前記複数のヘッドチップそれぞれを駆動する複数の駆動回路とを有することを特徴とする記録装置。
2. 前記記録ヘッドにより記録がなされるシート状の記録媒体を予め定められた方向に搬送する搬送手段をさらに備えることを特徴とする請求項１に記載の記録装置。
3. 前記記録ヘッドは、前記シート状の記録媒体の幅方向のサイズに対応する記録幅をもつフルライン記録ヘッドであることを特徴とする請求項２に記載の記録装置。
4. 前記フルライン記録ヘッドは、前記複数のヘッドチップを前記幅方向に配列することにより前記記録幅に記録を行うことを特徴とする請求項３に記載の記録装置。
5. 前記フルライン記録ヘッドは、前記複数のヘッドチップそれぞれにより複数の色成分の記録データに基づいた記録を行うことを特徴とする請求項３に記載の記録装置。
6. 前記テーブルは、前記搬送手段による前記記録媒体の搬送方向に沿って、複数の設定内容が設定される複数の領域を備えることを特徴とする請求項２乃至５のいずれか１項に記載の記録装置。
7. 第１のチップには、前記１つのＣＰＵと前記テーブルと前記複数の処理回路のうちの１つの処理回路と前記複数の制御回路のうちの１つの制御回路とが実装され、
   複数の第２のチップにはそれぞれ、前記複数の処理回路のうちの残りの処理回路のうちの２つずつの処理回路と、前記複数の制御回路のうちの残りの制御回路のうちの１つずつの制御回路が実装され、
   前記第１のチップと前記複数の第２のチップそれぞれとは、予め定められたインタフェースにより接続されることを特徴とする請求項６に記載の記録装置。
8. 前記１つのＣＰＵにより、前記第１のチップに実装された前記１つの制御回路は起動され、
   該１つの制御回路は、前記起動に応じて、前記テーブルに備えられた複数の領域の１つに格納された処理内容を読出し、前記第１のチップに実装された前記１つの処理回路に前記読出した処理内容を設定し、前記第１のチップに実装された前記１つの処理回路のバッファの容量と前記インタフェースを介して接続された前記複数の第２のチップそれぞれに実装された２つの処理回路のうちの１つの処理回路のバッファの容量に空きがあることを確認して、前記設定された処理内容を実行させることを特徴とする請求項７に記載の記録装置。
9. 前記第１のチップに実装された前記１つの制御回路は、前記テーブルに備えられた複数の領域それぞれの処理内容の処理が終了するごとに、次の処理内容を読出して、該読出した次の処理内容を前記第１のチップに実装された前記１つの処理回路に実行させることを特徴とする請求項８に記載の記録装置。
10. 前記複数の第２のチップそれぞれに実装された制御回路は、前記テーブルに備えられた複数の領域の１つに格納された処理内容を読出し、当該第２のチップに実装された前記２つの処理回路のうちの前記１つの処理回路のバッファの容量と前記２つの処理回路のうちのもう１つの処理回路のバッファの容量に空きがあることを確認して、前記読出した処理内容を前記１つの処理回路に実行させることを特徴とする請求項８又は９に記載の記録装置。
11. 前記同期は、前記記録ヘッドにより記録を行う記録媒体の搬送のために行うことを特徴とする請求項１乃至１０のいずれか１項に記載の記録装置。
12. １つのＣＰＵと該ＣＰＵにより設定される処理の内容を格納するテーブルとを備え、複数のヘッドチップで構成される記録ヘッドを用いて記録を行う記録装置の制御方法であって、
    複数の処理回路により、前記テーブルを共通して用いて、前記テーブルに設定された処理内容に従って、前記複数のヘッドチップそれぞれで用いる記録データを並列に処理し、
    前記複数の処理回路それぞれでの処理の終了を待ち合わせ、次の処理のための同期をとるとともに、前記テーブルに設定された処理内容に従って前記次のための処理を前記複数の処理回路に実行させ、
    前記複数の処理回路により処理された記録データに基づいて、複数の駆動回路により対応する前記複数のヘッドチップそれぞれを駆動することを特徴とする制御方法。

Images