JP2018198249A - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP2018198249A JP2018198249A JP2017101818A JP2017101818A JP2018198249A JP 2018198249 A JP2018198249 A JP 2018198249A JP 2017101818 A JP2017101818 A JP 2017101818A JP 2017101818 A JP2017101818 A JP 2017101818A JP 2018198249 A JP2018198249 A JP 2018198249A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- insulating layer
- wiring board
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本開示は、配線基板に関する。 The present disclosure relates to a wiring board.
半導体素子等の電子部品を実装するための配線基板において、電子部品が配線基板の側面に配置されることがある。例えば、特許文献1には、基板の上面から側面にかけて被着された絶縁層に電子部品の接続用の電極を設けた配線基板が開示されている。
In a wiring board for mounting an electronic component such as a semiconductor element, the electronic component may be disposed on a side surface of the wiring board. For example,
電子部品の形状やその用途によっては、側面に配置される電子部品の接続用の電極と、配線基板が有する配線部とを配線パターンを介して導通させる必要がある。しかし、配線基板の側面への印刷等により形成できる配線パターンの精度には限界があり、設計の自由度が制限される。 Depending on the shape of the electronic component and its application, it is necessary to connect the electrode for connecting the electronic component arranged on the side surface and the wiring portion of the wiring board through the wiring pattern. However, there is a limit to the accuracy of the wiring pattern that can be formed by printing on the side surface of the wiring substrate, and the degree of freedom in design is limited.
本開示の一局面は、電極を側面に比較的容易に配置できる配線基板を提供することを目的とする。 An object of one aspect of the present disclosure is to provide a wiring board in which electrodes can be disposed on a side surface relatively easily.
本開示の一態様は、第1基板と、第2基板と、を備える配線基板である。第1基板は、厚み方向に重ねられた複数の第1絶縁層、及び複数の第1絶縁層に配置された複数の第1配線部を有する。第2基板は、少なくとも1つの第2絶縁層、及び少なくとも1つの第2絶縁層に配置された少なくとも1つの第2配線部を有する。また、第2基板は、板面により第1基板の側面の少なくとも一部を覆うように配置される。第1基板は、第1基板における第2基板が配置される側面に設けられた導通部を有する。第2配線部は、第2基板に設けられ、導通部と電気的に接続された電極部を含む。 One embodiment of the present disclosure is a wiring board including a first substrate and a second substrate. The first substrate has a plurality of first insulating layers stacked in the thickness direction and a plurality of first wiring portions arranged in the plurality of first insulating layers. The second substrate has at least one second insulating layer and at least one second wiring portion disposed on the at least one second insulating layer. Further, the second substrate is disposed so as to cover at least a part of the side surface of the first substrate with the plate surface. The first substrate has a conduction portion provided on a side surface of the first substrate on which the second substrate is disposed. The second wiring part includes an electrode part provided on the second substrate and electrically connected to the conduction part.
このような構成によれば、第1基板の側面に、電子部品等が接続される電極部を含む第2配線部が形成された第2基板が被覆されることで、第1基板の第1配線部と導通させながら電極部を配線基板の側面に配置することができる。また、配線基板の側面に配線パターンを直接形成した場合と比べて、第2配線部、ひいては電極部の設計自由度を高めることができる。 According to such a configuration, the first substrate of the first substrate is covered by covering the side surface of the first substrate with the second substrate on which the second wiring portion including the electrode portion to which the electronic component or the like is connected is formed. The electrode portion can be disposed on the side surface of the wiring board while being electrically connected to the wiring portion. In addition, the degree of freedom in designing the second wiring part, and hence the electrode part, can be increased as compared with the case where the wiring pattern is directly formed on the side surface of the wiring board.
本開示の一態様では、導通部は、第1絶縁層を厚み方向に貫通するビア導体であってもよい。このような構成によれば、導通部の形成が容易に行えると共に、第2導通部との導通面積を確保して電気的な接続の信頼性を高めることができる。 In one aspect of the present disclosure, the conductive portion may be a via conductor that penetrates the first insulating layer in the thickness direction. According to such a configuration, the conduction portion can be easily formed, and the conduction area with the second conduction portion can be secured to increase the reliability of electrical connection.
本開示の一態様では、第2基板は、厚み方向に重ねられた複数の第2絶縁層と、複数の第2絶縁層に配置された複数の第2配線部とを有してもよい。このような構成によれば、より複雑な配線パターンを第2基板に形成できるので、電極部の取り回しにおける設計自由度がより高められる。 In one aspect of the present disclosure, the second substrate may include a plurality of second insulating layers stacked in the thickness direction and a plurality of second wiring portions arranged in the plurality of second insulating layers. According to such a configuration, since a more complicated wiring pattern can be formed on the second substrate, the degree of freedom in designing the electrode portion can be further increased.
本開示の一態様では、第2基板は、第1基板の側面の少なくとも一部に加え、第1基板の板面の少なくとも一部も覆うように配置されてもよい。このような構成によれば、第2基板の面積が大きくなるので、第2基板における配線パターンの設計自由度がより高められる。そのため、インピーダンスの調整等が容易になる。 In one aspect of the present disclosure, the second substrate may be arranged to cover at least a part of the plate surface of the first substrate in addition to at least a part of the side surface of the first substrate. According to such a configuration, since the area of the second substrate is increased, the degree of freedom in designing the wiring pattern on the second substrate is further increased. As a result, impedance adjustment and the like are facilitated.
以下、本開示が適用された実施形態について、図面を用いて説明する。
[1.第1実施形態]
[1−1.配線基板]
図1及び図2に示す配線基板1は、第1基板2と、第2基板3とを備える。
Hereinafter, embodiments to which the present disclosure is applied will be described with reference to the drawings.
[1. First Embodiment]
[1-1. Wiring board]
A
配線基板1は、電子部品が実装可能に構成されている。配線基板1に実装される電子部品としては、半導体素子、水晶振動子、水晶発振器、圧電振動子、表面弾性波フィルタ等の素子、各種センサ、微小電気機械システム(MEMS)、集積回路(IC)などが挙げられる。
The
<第1基板>
第1基板2は、対向する2つの板面と、厚み方向と平行な側面とを有するシート状の部材である。第1基板2は、側面の一部(図2では左側面)が第2基板3によって覆われている。
<First substrate>
The
また、第1基板2は、厚み方向に重ねられた複数の第1絶縁層21と、複数の第1絶縁層21に配置された複数の第1配線部22と、複数の第1絶縁層21を厚み方向に貫通する複数の第1ビア導体23と、第1導通部24とを有する。
The
複数の第1絶縁層21は、それぞれセラミック製の基材である。第1絶縁層21を構成するセラミックとしては、例えばアルミナ、ベリリア、窒化アルミニウム、窒化ホウ素、窒化ケイ素、ガラス等が挙げられる。これらのセラミックは単体で、又は2種以上組み合わせて使用することができる。
Each of the plurality of first
複数の第1配線部22は、複数の第1絶縁層21の板面にそれぞれ配置された導電性の部材である。つまり、複数の第1配線部22は、厚み方向に離間して配置された複数の導電層として設けられている。また、複数の第1配線部22は、外部端子と接続される電極(図示せず)を含む。
The plurality of
本実施形態では、複数の第1配線部22は、複数の第1絶縁層21の間と、最表層(図2における最も上側の層及び最も下側の層)を構成する第1絶縁層21の表出面(つまり、第1基板2の板面)に設けられている。なお、複数の第1配線部22は、必ずしも全ての第1絶縁層21に配置されなくてもよい。
In the present embodiment, the plurality of
第1導通部24は、第1基板2における第2基板3が配置される側面に設けられている。つまり、第1導通部24は、第2基板3が配置されていない状態で、第1基板2の側面から表出する。
The
第1導通部24は、1つの第1絶縁層21を厚み方向に貫通するスルーホールが導電材料で充填されたビア導体の一部で構成される導体、いわゆるハーフビアである。つまり、第1導通部24は、第1基板2の側面において、第1基板2の厚み方向に延伸したパッド状の部位である。第1導通部24は、複数の第1配線部22のうち少なくとも1つの配線部と接続されている。
The
複数の第1ビア導体23は、1つの第1絶縁層21の表面に設けられた第1配線部22と、この第1絶縁層21の裏面に設けられた第1配線部22とを第1絶縁層21の厚み方向に連結し導通する。
The plurality of first via
第1配線部22、第1ビア導体23及び第1導通部24は、主成分として金属を含む。この金属としては、例えばタングステン(W)、モリブデン(Mo)、マンガン(Mn)、銅(Cu)、銀(Ag)、これらの合金等が挙げられる。なお、「主成分」とは、最も多く含まれる成分を意味し、例えば80質量%以上含まれる成分を意味する。
The
<第2基板>
第2基板3は、対向する2つの板面を有するシート状の部材である。第2基板3は、一方の板面(以下、「第1板面」ともいう。)により、第1基板2の側面の一部を第1基板2の厚み方向全体に亘って覆っている。
<Second substrate>
The
第2基板3は、1つの第2絶縁層31と、第2絶縁層31の表面及び裏面に配置された2つの第2配線部32と、第2絶縁層31を厚み方向に貫通する1つの第2ビア導体33とを有する。
The
第2絶縁層31は、第1基板2の第1絶縁層21と同様のセラミック製の基材である。第2絶縁層31の表面は、第2基板3の第1板面と反対側の第2板面を構成し、第2絶縁層31の裏面は、第2基板3の第1板面を構成する。
The second insulating
2つの第2配線部32のうち、第2板面(つまり第2絶縁層31の表面)に設けられた配線部は、電極部34を含む。電極部34は、電子部品を接続するためのパッド状の電極である。
Of the two
また、2つの第2配線部32のうち、第1板面(つまり第2絶縁層31の裏面)に設けられた配線部は、第2導通部35を含む。第2導通部35は、第1導通部24と電気的に接続されるパッド状の電極である。
Of the two
2つの第2配線部32は、第2ビア導体33によって電気的に接続されている。したがって、電極部34は、第2ビア導体33及び第2導通部35を介して、第1導通部24と電気的に接続されている。そのため、電極部34は、第1基板2の複数の第1配線部22とも導通されている。なお、第2配線部32及び第2ビア導体33の材質は、第1基板2の第1配線部22及び第1ビア導体23と同様である。
The two
[1−2.配線基板の製造方法]
次に、配線基板1の製造方法について説明する。
配線基板1の製造方法は、図3に示すように、基板形成工程S10と、着圧工程S20と、焼成工程S30とを備える。
[1-2. Wiring board manufacturing method]
Next, a method for manufacturing the
As shown in FIG. 3, the manufacturing method of the
<基板形成工程>
本工程では、絶縁層及び配線部が焼成されていない未焼結の第1基板2及び第2基板3を形成する。
<Substrate formation process>
In this step, the unsintered
本工程では、最初に未焼結セラミックをセラミック基板状に成形する。具体的には、まず、セラミック粉末、有機バインダ、溶剤、及び可塑剤等の添加剤を混合して、スラリーを得る。次に、このスラリーを周知の方法によりシート状に成形することで、基板状の未焼結セラミック(いわゆるセラミックグリーンシート)が得られる。 In this step, first, an unsintered ceramic is formed into a ceramic substrate. Specifically, first, ceramic powder, an organic binder, a solvent, and additives such as a plasticizer are mixed to obtain a slurry. Next, this slurry is formed into a sheet by a known method, whereby a substrate-like unsintered ceramic (so-called ceramic green sheet) is obtained.
得られたセラミックグリーンシートに対し、ビア導体を形成する貫通孔を設ける。その後、ビア導体となる第1未焼結導体を充填する。この第1未焼結導体は、ビア導体の構成材料に溶剤等を加えてペーストにしたものである。第1未焼結導体の複数の孔への充填方法としては、周知のペースト印刷方法が使用できる。 A through hole for forming a via conductor is provided in the obtained ceramic green sheet. Then, the 1st unsintered conductor used as a via conductor is filled. The first unsintered conductor is a paste made by adding a solvent or the like to the constituent material of the via conductor. As a method of filling the plurality of holes of the first unsintered conductor, a known paste printing method can be used.
第1未焼結導体の充填後、セラミックグリーンシートの両面又は片面に対し、配線部となる第2未焼結導体をそれぞれ配置する。具体的な手順としては、例えば第1未焼結導体の充填で用いたペーストを、スクリーン印刷によってセラミックグリーンシートに印刷することで第2未焼結導体層を形成する。 After the filling of the first unsintered conductor, the second unsintered conductor serving as the wiring portion is disposed on both sides or one side of the ceramic green sheet. As a specific procedure, for example, the second green conductor layer is formed by printing the paste used for filling the first green conductor on the ceramic green sheet by screen printing.
第2未焼結導体層を形成したセラミックグリーンシートを切断し、必要に応じて複数のセラミックグリーンシートを重ね合わせることで、未焼結の第1基板2及び未焼結の第2基板3が得られる。
By cutting the ceramic green sheet on which the second unsintered conductor layer is formed and stacking a plurality of ceramic green sheets as necessary, the unsintered
なお、未焼結の第1基板2の形成過程において、貫通孔に充填した第1未焼結導体を貫通孔の軸と平行な面で切断することで、ハーフビアである第1導通部24となる未焼結導体が形成される。
In the process of forming the unsintered
<着圧工程>
本工程では、図4に示すように、未焼結の第1基板2の側面に対し、未焼結の第2基板3を着圧する。未焼結の第2基板3は、第1板面が未焼結の第1基板2の側面を覆う向きで着圧される。また、未焼結の第2基板3は、第2導通部35が第1導通部24と当接する位置に配置される。
<Pressing process>
In this step, as shown in FIG. 4, the unsintered
<焼成工程>
本工程では、着圧した未焼結の第1基板2及び未焼結の第2基板3を焼成する。この焼成は、セラミックグリーンシートが焼結する温度に加熱することで行われる。これにより、セラミックグリーンシートが焼結され、セラミック製の絶縁層が形成される。また、未焼結導体が焼結し、電気的に接続されたビア導体及び配線部が形成される。さらに、焼成により第1基板2の側面と第2基板3の第1板面とが強固に接合される。
<Baking process>
In this step, the pressed unsintered
[1−3.効果]
以上詳述した実施形態によれば、以下の効果が得られる。
(1a)第1基板2の側面に、電子部品等が接続される電極部34を含む第2配線部32が形成された第2基板3が被覆されていることで、第1基板2の第1配線部22と導通させながら電極部34を配線基板1の側面に配置することができる。また、第2基板3を設けることで、配線基板の側面に配線パターンを直接形成した場合と比べて、第2配線部32、ひいては電極部34の設計自由度を高めることができる。
[1-3. effect]
According to the embodiment detailed above, the following effects can be obtained.
(1a) The
(1b)第1導通部24がハーフビアであることで、第1導通部24の形成が容易に行えると共に、第2導通部35との導通面積を確保して電気的な接続の信頼性を高めることができる。
(1b) Since the
[2.第2実施形態]
[2−1.配線基板]
図5に示す配線基板101は、第1基板2と、第2基板103とを備える。第1基板2は、図2の配線基板1の第1基板2と同じであるため、同一の符号を付して説明を省略する。
[2. Second Embodiment]
[2-1. Wiring board]
A
<第2基板>
第2基板103は、厚み方向に重ねられた複数の第2絶縁層31と、複数の第2絶縁層31に配置された複数の第2配線部32と、複数の第2絶縁層31を厚み方向に貫通する複数の第2ビア導体33とを有する。
<Second substrate>
The
第2基板103は、図2の配線基板1の第2基板3における第2板面側にさらに第2絶縁層31を設けたものである。複数の第2配線部32のうち、第2基板103の第2板面に設けられた配線部は、電極部34を含む。また、複数の第2配線部32のうち、第2基板103の第1板面に設けられた配線部は、第2導通部35を含む。
The
電極部34と第2導通部35とは、複数の第2ビア導体33と、複数の第2絶縁層31の間に配置された第2配線部32とによって導通されている。また、第2導通部35は、第1基板2の第1導通部24と導通している。
The
[2−2.効果]
以上詳述した実施形態によれば、以下の効果が得られる。
(2a)第2基板103が多層構造を有することで、より複雑な配線パターンを第2基板103に形成できる。そのため、接続用の電極部34の取り回しにおける設計自由度がより高められる。
[2-2. effect]
According to the embodiment detailed above, the following effects can be obtained.
(2a) Since the
[3.第3実施形態]
[3−1.配線基板]
図6に示す配線基板201は、第1基板202と、第2基板203とを備える。
[3. Third Embodiment]
[3-1. Wiring board]
A wiring substrate 201 shown in FIG. 6 includes a
<第1基板>
第1基板202は、厚み方向に重ねられた複数の第1絶縁層21,221と、複数の第1絶縁層21に配置された複数の第1配線部22と、複数の第1絶縁層21を厚み方向に貫通する複数の第1ビア導体23と、第1導通部24とを有する。
<First substrate>
The
第1基板202は、裏面側の最表層として、他の第1絶縁層21よりも板面方向に突出するように延伸している第1絶縁層221を有する点を除いて、図2の第1基板2と同じ構成である。ただし、第1基板202は、側面のうち、対向する2つの部分(図6では、左側面及び右側面)と、一方の板面とが第2基板203によって被覆されている。
2 except that the
<第2基板>
第2基板203は、厚み方向に重ねられた複数の第2絶縁層231と、複数の第2絶縁層231に配置された複数の第2配線部32と、複数の第2絶縁層231を厚み方向に貫通する複数の第2ビア導体33とを有する。
<Second substrate>
The
第2基板203は、第1基板202の側面と、第1基板202の板面とを覆うように配置されている。具体的には、第2基板203は、第1基板202の側面の第1部分と、第1基板202の板面と、第1基板202の側面のうち、板面と連続し、かつ第1部分と対向する第2部分とに跨るように配置されている。なお、第2基板203の一方の端部は、第1絶縁層221の板面に当接している。
The
第2基板203の複数の第2配線部32のうち、第1基板202とは反対側の第2板面に設けられた配線部は、電極部34を含む。また、複数の第2配線部32のうち、第1基板202と当接する第1板面に設けられた配線部は、第2導通部35を含む。
Of the plurality of
なお、第2板面に設けられた第2配線部32は、図6に示すように、第1基板202の側面と対向する位置から、第1基板202の板面と対向する位置まで延伸していてもよい。また、複数の第2配線部32の間に配置された第2配線部32が第1基板202の側面と対向する位置から、第1基板202の板面と対向する位置まで延伸していてもよい。
As shown in FIG. 6, the
[3−2.配線基板の製造方法]
配線基板201の製造方法は、図3に示す配線基板1の製造方法と同様である。以下では、配線基板201の製造方法における着圧工程S20について詳説する。
[3-2. Wiring board manufacturing method]
The manufacturing method of the wiring board 201 is the same as the manufacturing method of the
図7に示すように、着圧工程S20では、未焼結の第1基板202の板面側から、第1基板202の厚み方向に、未焼結の第2基板203を着圧する。未焼結の第2基板203は、第1板面が未焼結の第1基板202の側面及び板面を覆うように、第1基板202の外形に沿って曲げられる。また、未焼結の第2基板203は、第2導通部35が第1導通部24と当接する位置に配置される。
As shown in FIG. 7, in the pressing step S <b> 20, the unsintered
[3−3.効果]
以上詳述した実施形態によれば、以下の効果が得られる。
(3a)第2基板203の面積が大きくなるので、第2基板203における配線パターンの設計自由度がより高められる。そのため、配線基板201のインピーダンスの調整等が容易になる。
[3-3. effect]
According to the embodiment detailed above, the following effects can be obtained.
(3a) Since the area of the
[4.他の実施形態]
以上、本開示の実施形態について説明したが、本開示は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
[4. Other Embodiments]
As mentioned above, although embodiment of this indication was described, it cannot be overemphasized that this indication can take various forms, without being limited to the above-mentioned embodiment.
(4a)上記実施形態の配線基板1,101,201において、第1導通部24は、ハーフビアに限定されない。したがって、第1導通部24は、ビア導体以外のパッド電極等であってもよい。
(4a) In the
(4b)上記実施形態の配線基板1,101,201において、第2基板3,103,203は、電極部34が第1導通部24と電気的に接続できれば、第2導通部35、つまり第1板面に設けられる第2配線部32を有さなくてもよい。例えば、第1板面を構成する(つまり第1基板2,202と当接する)第2絶縁層31を貫通する第2ビア導体33を第1導通部24と直接接続してもよい。
(4b) In the
(4c)上記実施形態の配線基板1,101,201において、第1絶縁層21及び第2絶縁層31,231の材質はセラミックに限定されない。例えば、第1絶縁層21及び第2絶縁層31,231は樹脂製であってもよい。
(4c) In the
(4d)上記実施形態の配線基板1,101,201において、電極部34には必ずしも電子部品が実装されなくてもよい。例えば、電極部34に外部端子が接続され、第1配線部22が含む電極に電子部品が実装されてもよい。
(4d) In the
(4e)上記実施形態の配線基板の製造方法において、ビア導体及び配線部をメッキを用いて形成してもよい。また、焼結した第1基板及び第2基板を用いて着圧を行ってもよい。 (4e) In the method for manufacturing a wiring board according to the above-described embodiment, the via conductor and the wiring portion may be formed using plating. Moreover, you may press-fit using the sintered 1st board | substrate and 2nd board | substrate.
(4f)上記実施形態における1つの構成要素が有する機能を複数の構成要素として分散させたり、複数の構成要素が有する機能を1つの構成要素に統合したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加、置換等してもよい。なお、特許請求の範囲に記載の文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。 (4f) The functions of one component in the above embodiment may be distributed as a plurality of components, or the functions of a plurality of components may be integrated into one component. Moreover, you may abbreviate | omit a part of structure of the said embodiment. In addition, at least a part of the configuration of the above embodiment may be added to or replaced with the configuration of the other embodiment. In addition, all the aspects included in the technical idea specified from the wording described in the claims are embodiments of the present disclosure.
1…配線基板、2…第1基板、3…第2基板、21…第1絶縁層、22…第1配線部、
23…第1ビア導体、24…第1導通部、31…第2絶縁層、32…第2配線部、
33…第2ビア導体、34…電極部、35…第2導通部、101…配線基板、
103…第2基板、201…配線基板、202…第1基板、203…第2基板、
221…第1絶縁層、231…第2絶縁層。
DESCRIPTION OF
23 ... 1st via conductor, 24 ... 1st conduction | electrical_connection part, 31 ... 2nd insulating layer, 32 ... 2nd wiring part,
33 ... 2nd via conductor, 34 ... Electrode part, 35 ... 2nd conduction | electrical_connection part, 101 ... Wiring board,
103 ... 2nd board | substrate, 201 ... Wiring board, 202 ... 1st board | substrate, 203 ... 2nd board | substrate,
221: first insulating layer, 231: second insulating layer.
Claims (4)
少なくとも1つの第2絶縁層、及び前記少なくとも1つの第2絶縁層に配置された少なくとも1つの第2配線部を有する第2基板と、
を備え、
前記第2基板は、板面により前記第1基板の側面の少なくとも一部を覆うように配置され、
前記第1基板は、前記第1基板における前記第2基板が配置される前記側面に設けられた導通部を有し、
前記第2配線部は、前記第2基板に設けられ、前記導通部と電気的に接続された電極部を含む、配線基板。 A first substrate having a plurality of first insulating layers stacked in a thickness direction, and a plurality of first wiring portions disposed in the plurality of first insulating layers;
A second substrate having at least one second insulating layer and at least one second wiring portion disposed in the at least one second insulating layer;
With
The second substrate is disposed so as to cover at least a part of the side surface of the first substrate with a plate surface;
The first substrate has a conduction portion provided on the side surface of the first substrate on which the second substrate is disposed.
The second wiring part is a wiring board including an electrode part provided on the second substrate and electrically connected to the conduction part.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017101818A JP2018198249A (en) | 2017-05-23 | 2017-05-23 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017101818A JP2018198249A (en) | 2017-05-23 | 2017-05-23 | Wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018198249A true JP2018198249A (en) | 2018-12-13 |
Family
ID=64663847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017101818A Pending JP2018198249A (en) | 2017-05-23 | 2017-05-23 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018198249A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023109048A1 (en) * | 2021-12-14 | 2023-06-22 | 生益电子股份有限公司 | Pcb and manufacturing method therefor |
-
2017
- 2017-05-23 JP JP2017101818A patent/JP2018198249A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023109048A1 (en) * | 2021-12-14 | 2023-06-22 | 生益电子股份有限公司 | Pcb and manufacturing method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6140834B2 (en) | Wiring board and electronic device | |
JP6791719B2 (en) | Substrate for mounting electronic components, electronic devices and electronic modules | |
CN111863450B (en) | Interposer and electronic assembly including the same | |
JP6698826B2 (en) | Substrate for mounting electronic parts, electronic device and electronic module | |
WO2016208674A1 (en) | Wiring board, electronic device, and electronic module | |
JP2018198249A (en) | Wiring board | |
JP6698301B2 (en) | Wiring board, electronic device and electronic module | |
JP2016006846A (en) | Wiring board and electronic apparatus | |
US11024572B2 (en) | Wiring board, electronic device, and electronic module | |
WO2018155434A1 (en) | Wiring substrate, electronic device, and electronic module | |
JP3909285B2 (en) | Wiring board | |
JP6166094B2 (en) | Wiring board and electronic device | |
JP2010056506A (en) | Mounting structure of electronic apparatus | |
JP7358525B2 (en) | Substrates for mounting electronic elements, electronic devices, and electronic modules | |
JP7397595B2 (en) | Wiring base and electronic equipment | |
JP5631268B2 (en) | Wiring board | |
JP2004281470A (en) | Wiring board | |
JP6595580B2 (en) | Wiring board, electronic device and electronic module | |
JP3847220B2 (en) | Wiring board | |
JP3801935B2 (en) | Electronic component mounting board | |
JP2004146393A (en) | Wiring board and its manufacturing method | |
JP2003249750A (en) | Wiring board and method of manufacturing the same | |
JP3850343B2 (en) | Electronic component mounting board | |
JP2023060634A (en) | Heatsink and method of manufacturing the same | |
JP6321477B2 (en) | Electronic component storage package, package assembly, and method of manufacturing electronic component storage package |