JP2018174140A - 透明導電積層体の製造方法 - Google Patents

透明導電積層体の製造方法 Download PDF

Info

Publication number
JP2018174140A
JP2018174140A JP2018092222A JP2018092222A JP2018174140A JP 2018174140 A JP2018174140 A JP 2018174140A JP 2018092222 A JP2018092222 A JP 2018092222A JP 2018092222 A JP2018092222 A JP 2018092222A JP 2018174140 A JP2018174140 A JP 2018174140A
Authority
JP
Japan
Prior art keywords
film
copper
copper oxide
oxide film
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018092222A
Other languages
English (en)
Other versions
JP6806732B2 (ja
Inventor
慎也 大本
Shinya OMOTO
慎也 大本
崇 口山
Takashi Kuchiyama
崇 口山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Priority to JP2018092222A priority Critical patent/JP6806732B2/ja
Publication of JP2018174140A publication Critical patent/JP2018174140A/ja
Application granted granted Critical
Publication of JP6806732B2 publication Critical patent/JP6806732B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

【課題】フィルム基材と銅膜の密着性に優れ、銅パターンの細線化が可能で、信頼性に優れる透明導電積層体の製造方法を提供する。【解決手段】透明導電積層体100は、透明フィルム基材10の少なくとも片面に、1〜10μmの線幅の配線パターンを備え、全光線透過率が80%以上である。配線パターンは、透明フィルム基材上に、順に設けられた酸化銅および銅がともにパターン形成されたものである。酸化銅の薄膜21を、50℃以上の基板温度でスパッタリング法により行う。その際、アルゴンガスと酸素ガスを含む混合ガスを用い、酸素ガスの混合ガスに対する導入量が15体積%〜30体積%である。【選択図】図1

Description

本発明は、透明フィルム基材上にパターニングされた銅系膜を備える透明導電積層体の製造方法に関する。
近年、スマートフォン、タブレット、パソコン等種々の機器にタッチパネルが搭載されるようになってきた。従来、タッチパネルには、ドットスペーサーを介在させて対向配置した2つの導電膜(電極層)間のタッチ位置での導通を検知するアナログ抵抗膜方式が多く用いられていたが(例えば、特許文献1)、近年では、静電容量の変化を利用して指先のタッチ位置を検出する静電容量方式のタッチパネルの開発が普及している。
このような静電容量方式タッチパネルなどの表示機器において、透明電極としては、透明性に優れるインジウム−錫複合酸化物(ITO)薄膜が使用されているが、金属単体に比べて比抵抗が10倍以上高いため、大型画面への適用は難しいと言われている。そこで、このITOに代わって、静電容量制御の感度を高められると共に、低抵抗導電体であり、機械的強度にも優れるメッシュパターン銅ラインが着目され、最近では、多角形からなるメッシュパターンを表面電極とする表示機器の商品化が試みられるようになって来た(特許文献2)。電極をメッシュパターンとする理由は、静電容量を向上させるために導電体を面状に配置すること、および銅ラインは光を透過しないため、幾何学的に開口率を拡大させる必要があることにある。
上記銅パターンを有する透明導電積層体は、表示機器の薄膜化、軽量化に伴い、フィルム基材を用いることが望まれている。一方、フィルムと銅パターンは密着性が乏しいことが知られている。そのため、フィルムと銅層との密着層としてモリブデン(Mo)、クロム(Cr)、タンタル(Ta)、タングステン(W)、ニッケル(Ni)、チタン(Ti)またはそれらの合金等からなる薄膜を用いることが検討され、密着力を改善する対策がとられてきた。
特許第3825487号公報 国際公開第2009/108758号
フィルムと銅層との密着性を改善するために、モリブデン層、クロム層、タンタル層、タングステン層、ニッケル層、チタン層等の金属薄膜を形成すると、銅層と金属薄膜のエッチングレートの差が大きく異なるため、細線パターニングが難しいという課題がある。金属配線パターンを細線化しなければ、透明フィルム基材上に金属配線パターン形成した際に配線パターン跡が見えてしまい、所謂、配線パターンの非視認性が悪くなり、透明導電性フィルムの透明性を確保できず、透明導電性フィルムとして用いることに不都合が生じてしまう。また、最近、フィルムと銅膜の密着性の課題に加え、基材からのブリードにより銅膜が劣化することも確認された。
本発明はこのような課題に鑑み、銅配線パターンの細線化が可能で、かつ信頼性に優れる透明導電積層体の製造方法を提供することを目的とする。
フィルム基材と銅膜の密着性を改善するための密着層として、エッチングレートが銅膜と近い酸化銅膜を、所定の製膜条件で形成することにより、フィルムと銅膜の密着性に優れ、耐湿熱性にも優れ、酸化銅と銅とが、共に1〜10μmの線幅に導電パターン形成された透明導電積層体が得られる。
すなわち、本発明は、透明フィルム基材の少なくとも片面に酸化銅膜および銅膜を順に備え、酸化銅膜と銅膜が共に1〜10μmの線幅にパターニングされ、全光線透過率が80%以上である透明導電積層体の製造方法に関する。酸化銅膜は、50℃以上の基板温度でスパッタリング法により形成する。その際、アルゴンガスと酸素ガスを含む混合ガスを用い、混合ガスに対する酸素ガスの導入量は15体積%〜30体積%である。
好ましくは、透明フィルム基材上に上記条件で酸化銅膜と銅膜とが順に形成される工程と、銅膜に防錆処理を行う工程と、銅膜の上にレジスト膜を塗布後、レジスト配線用パターンを形成する工程と、配線用パターンをマスクとして、酸化銅膜及び銅膜を同一エッチャントにより同時にエッチングし、配線パターン形成する工程と、レジストパターンを剥離する工程を含む。酸化銅は銅ターゲットを用いて製膜されることが好ましい。酸化銅膜を透明フィルム基材の両面に薄膜形成し、銅を湿式メッキ法で製膜してもよい。
透明導電積層体は、酸化銅膜の厚さdと銅膜の厚さdが、d=15〜50nm、d+d=600nm以下の関係を満たすことが好ましい。透明導電積層体を温度85℃、湿度85%の環境下に500時間放置した後の抵抗変化率は±10%以下が好ましい。
本発明によれば、透明フィルム基材上に酸化銅膜を所定の製造方法で形成することで、信頼性を維持しながら、銅配線パターンと透明フィルム基材の密着性を向上させることができ、かつ、酸化銅膜と銅膜のエッチングレートが近いことから、配線パターンの細線化を容易に行うことができる。
導電積層体の一実施形態を示す断面図である。
[透明導電性フィルムの実施形態]
以下、図面を参照しながら説明する。図1は、透明フィルム基材10上に、酸化銅膜21と銅膜22とを有する導電性フィルム100の模式断面図である。酸化銅膜21と銅膜22を合わせて積層膜23とする。
<酸化銅膜の製膜>
透明フィルム基材10上には酸化銅膜21が形成される。酸化銅膜は、酸化銅膜の上に形成される銅膜22に対し、透明フィルム基材10からの水分や有機物質の揮発を抑制するガスバリア層、或いは、透明フィルム基材に対するプラズマダメージを低減する保護層として作用し得る。さらに、本発明においては、酸化銅膜がフィルム基材からのブリードによる銅膜の劣化を抑制する作用をもたらし、さらには信頼性を満足させることもできる。
透明フィルム基材10上への酸化銅膜21の形成方法は、ナノメートルレベルの均一な薄膜を形成しやすいという観点からドライコーティング法を用いることが好ましい。特に、数ナノメートル単位で膜厚を制御し、硬度や光学特性を調整する観点から、スパッタリング法が好ましい。透明フィルム基材10と酸化銅膜21との密着性を高める観点から、酸化銅膜の形成に先立って、透明フィルム基材10の表面に、コロナ放電処理やプラズマ処理等の表面処理が行われてもよい。
上記酸化銅膜をスパッタリング法で製膜する場合、例えば、DCマグネトロンスパッタリング装置の場合には、銅ターゲットを使用することができる。スパッタ製膜は、製膜室内に、アルゴンや窒素等の不活性ガスおよび酸素ガスを含むキャリアガスを導入しながら行なう。アルゴンガスと酸素ガスの混合ガスに対する酸素ガスの導入量は、15体積%〜30体積%であることが好ましく、15体積%より多く30体積%未満がより好ましい。製膜時のパワー密度は、透明フィルムに過剰な熱を与えず、かつ生産性を損なわない範囲で調整される。パワー密度の適正値は平板型や円筒型などのカソードの形状や大きさに依存するが、平板型カソードの場合には、0.5W/cm〜10.0W/cm程度が好ましい。酸化銅膜製膜時の製膜室内の圧力(全圧)は、0.1Pa〜0.8Paが好ましく、0.3Pa〜0.6Paがより好ましい。酸化銅膜の製膜圧力の変化に伴ってモルフォロジー(表面の微細構造)が変化し、製膜圧力が高いほど、結晶粒が粗大化する傾向がある。このようなモルフォロジーの変化が、導電膜の比抵抗に影響を与えると考えられる。酸化銅膜製膜時の基板温度は、酸化銅膜の酸化を促進させるために50℃以上が好ましい。また、上限温度に関しては透明フィルム基材が耐熱性を有する範囲であればよく、例えば、90℃以下が好ましい。基板温度を50℃以上とすることで、酸化銅膜の酸化が促進され、透明フィルム基材と酸化銅膜との密着性向上に繋がり、また、90℃以下とすることでフィルム基材の脆化や寸法変化が抑制されるため、良質の薄膜を形成することができる。
<銅膜の製膜>
銅膜は酸化銅膜の上に積層形成される。銅膜は、スパッタリング法またはメッキ法により製膜できる。巻取式スパッタリング装置により製膜が行われる場合、透明フィルム基材10上に、酸化銅膜21と銅膜22とを連続して製膜してもよい。スパッタリング法を用いて形成する場合、銅膜製膜時の基板温度やパワー密度は特に制限されず、例えば、酸化銅膜の製膜に関して上述した基板温度やパワー密度の範囲であってもよい。銅膜製膜時の導入ガスは、アルゴンガスが好ましい。銅膜製膜時の製膜室内の圧力(全圧)は、0.1Pa〜1.0Paが好ましく、0.2Pa〜0.8Paがより好ましい。製膜圧力を上記範囲とすることで、導電性を向上させることができる。
<透明導電積層体の製造工程>
本発明の透明導電積層体の製造工程として、好ましくは、第1工程として透明フィルム基材上に、酸化銅膜を50℃以上の基板温度でスパッタリング法により形成し、第2工程として酸化銅膜の上に銅膜をスパッタリング法または湿式メッキ法により積層し、第3工程として銅膜上に防錆処理を行い、第4工程としてフォトリソグラフィー法によりレジストをパターニングし、第5工程としてレジストパターンをマスクとして、酸化銅膜及び銅膜を同一エッチャントにより同時にエッチングし、パターニングを行い、最後に第6工程として残ったレジストパターンを剥離する。
<透明フィルム基材>
透明フィルム基材10は少なくとも可視光領域で無色透明である。透明フィルム基材の材料としては、ポリエチレンテレフタレート(PET)やポリブチレンテレフテレート(PBT)、ポリエチレンナフタレート(PEN)等のポリエステル樹脂やシクロオレフィン系樹脂、ポリカーボネート樹脂、ポリイミド樹脂、セルロース系樹脂等が挙げられる。透明フィルム基材10は、易接着層、ハードコート層等の機能性層、光学調整層として機能するインデックスマッチング層を最表面に備えていてもよい。なお、易接着層を用いる場合、アクリル系樹脂が有する炭素及び酸素を介して、酸化銅膜と結合し、透明フィルム基材と酸化銅膜の密着力が強くなると推定されるため、アクリル系樹脂が好ましい。また、上記易接着層として、ウレタン系樹脂のように窒素原子を有する層を形成してもよい。窒素原子と酸化銅膜は配位結合により密着力が高められると推定される。透明フィルム基材10の厚みは特に限定されないが、10μm〜400μmが好ましく、25μm〜200μmがより好ましい。透明フィルム基材10の厚みが上記範囲であれば、耐久性と適度な柔軟性を有し、透明フィルム基材上に、巻取式スパッタリング製膜装置を用いたロール・トゥー・ロール方式により、生産性を高く製膜することが可能になる。
また、この透明高分子フィルム基材上の表面にプラズマ処理やコロナ放電、火炎、紫外線照射、電子線照射、化成、酸化等のエッチング処理を施したりして粗面化処理等の表面処理を施し、例えば、密着性を向上させてもよい。
<酸化銅膜>
透明フィルム基材10上に形成する酸化銅膜および銅膜は、酸化銅膜の厚さdと銅膜の厚さdとが、次の
(1)d=15〜50nm、好ましくは20〜35nm、
(2)d+d=600nm以下、好ましくは300nm以上500nm以下、の関係を有していてもよい。このような厚さ関係にすると、密着性が改善され、好ましい。酸化銅膜の厚さが薄すぎると、連続膜として形成されず密着層としての機能を十分に発揮できず、また、合計の膜厚が上記規定以上であると金属膜の応力が増し、基材フィルムと金属膜の密着性が低下する場合がある。
酸化銅膜はCuO(1≦x≦2)であり、密着性向上の観点からは、より酸化度が高い方が好ましい。さらには、酸化銅膜は導電性を有しており、酸化銅上に直接湿式メッキ法で銅膜を製膜することができる。また、湿式メッキ法における銅膜の製膜速度向上を図る際は、酸化銅膜上にスパッタ銅膜を形成後、湿式メッキ法により銅膜を形成することが望ましい。
<銅膜>
銅膜の平均表面粗さSaは2nm〜10nmが好ましく、Saが2nm〜5nmであることがさらに好ましい。銅膜の平均表面粗さが前記範囲より大きければ、導電パターンの導電率が低下する場合がある。
[透明導電積層体]
本発明の透明導電積層体は、特に、パターンの非視認性や密着性が向上されていることから、静電容量方式タッチパネルの位置検出用電極として好ましく用いられる。
透明導電積層体が“透明”とは、酸化銅膜及び銅膜が1〜10μmの線幅に細線パターニングされた後の透明導電積層体の全光線透過率が80%以上と定義する。細線パターニングは、1〜10μmの線幅で行うことが、パターンの非視認性や透過度の点において好ましい。
下記実施例および比較例で得られた導電積層体について、導電積層体の表面の抵抗率、金属電極のパターニング後の全光線透過率、高温高湿信頼性、密着性の評価を行なった。
結果を表1に示す。
<抵抗率>
導電積層体の抵抗率はシート抵抗を測定することで算出した。抵抗率=シート抵抗×膜厚の関係から計算した。表面抵抗は低抵抗率計ロレスタGP(MCP‐T710)(三菱化学社製)を用いて四探針圧接測定により測定し、各膜厚は透過型電子顕微鏡を用いて測定した。
<光線透過率>
積層膜のパターニング後の全光線透過率はTt:JIS K7105(1981)に基づいた日本電色工業株式会社製の濁度計タイプNDH−5000によって測定した。透過率が80%以上のものを『○』、80%未満のものを『×』とした。
<高温高湿信頼性>
透明フィルム基材上に酸化銅膜及び銅膜を積層後、パターニングをしていない導電積層体を温度85℃、湿度85%の環境下に500時間放置する試験を行った。試験前の表面抵抗値(R)に対する試験後の表面抵抗値(R)の変化率〔つまり、R/R〕を求めて、高温高湿信頼性を評価した。
<密着性>
積層膜をJIS K5600に記載されたクロスカット試験法に準じ、縦・横それぞれの方向に1mm間隔でカッターナイフを用いて10本ずつ傷をつけ、セロハンテープを貼り付けて引き剥がし、この時に積層膜が基板から剥離するかを観察した。
密着力は最も高い強度レベル0から最も低い強度レベル5でランク付けし、1以下を良とした。
密着力の定義 JIS K5600参照。
0・・・カットの縁が完全に滑らかで、どの格子の目にもはがれがない。
1・・・カットの交差点における塗膜の小さなはがれ。クロスカット部分で影響を受ける領域が明確に5%を上回ることはない。
2・・・塗膜はカットの縁に沿って、及び/又は交差点においてはがれている。クロスカット部分で影響を受けるのは明確に5%を超えるが、15%を上回ることはない。
3・・・塗膜がカットの縁に沿って、部分的又は全面的に大はがれを生じており、及び/又は目のいろいろな部分が、部分的又は全面的にははがれている。クロスカット部分で影響を受けるのは、明確に15%を超えるが35%を上回ることはない。
4・・・塗膜はカットの縁に沿って、部分的又は全面的に大はがれを生じており、及び/又は数箇所の目が部分的又は全面的にはがれている。クロスカット部分で影響を受けるのは、明確に35%を上回ることはない。
5・・・分類4でも分類できないはがれ程度のもの。
以下に、実施例を挙げて本発明をより具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
[実施例1]
(酸化銅膜の製膜)
透明フィルム基材として、アクリル系樹脂からなる易接着層が両面に形成された厚み125μmの二軸延伸PETフィルムを用いた。このPETフィルムの両面に酸化銅膜を形成した。
銅をターゲットとして用い、酸素ガス(流量:90sccm)とアルゴンガス(流量:270sccm)の混合ガスを装置内に導入しながら、製膜室内圧力:0.4Pa、パワー密度:1.7W/cm、製膜中のロール温度90℃の条件でスパッタリング製膜を行なった。得られた酸化銅膜の膜厚は20nmであった。
(銅膜の製膜)
上記の酸化銅膜上に、銅膜を形成した。銅ターゲットを用い、アルゴンガス(流量:270sccm)を装置内に導入しながら、製膜室内圧力:0.4Pa、パワー密度:4.2W/cm、製膜中のロール温度90℃の条件で、スパッタリングを行なった。得られた銅膜の膜厚は300nmであった。
(金属電極パターニング)
上記銅膜を形成後、銅膜上に防錆処理を行い、フォトリソグラフィー法によりレジスト膜をパターニングし、レジストパターンをマスクとして、酸化銅膜及び銅膜を塩化鉄(III)水溶液5%を用いて同時にエッチングし、金属配線パターニングを行い、最後に残ったレジスト配線用パターンを剥離して、線幅を5μmとした。
[実施例2]
実施例1に対して、酸化銅製膜時の酸素導入量を50sccmに変更し、その他の条件を変更せずに透明導電積層体を作製した。
[比較例1]
実施例1に対して、酸化銅膜を形成しなかったこと以外はその他の条件を変更せずに透明導電積層体を作製した。
[比較例2]
実施例1に対して、酸化銅膜の製膜温度を30℃に変更したこと以外は、その他の条件を変更せずに透明導電積層体を作製した。
[比較例3]
実施例1に対して、酸化銅膜の製膜時の酸素量を30sccmに変更したこと以外は、その他の条件を変更せずに透明導電積層体を作製した。
[比較例4]
実施例1に対して、酸化銅膜の製膜時の酸素量を120sccmに変更したこと以外は、その他の条件を変更せずに透明導電積層体を作製した。
[比較例5]
実施例1に対して、酸化銅膜の代わりにニッケル層を形成した以外はその他の条件を変更せずに透明導電積層体を作製した。ニッケル層はスパッタ法により形成し、ニッケル層と銅膜はインラインで連続製膜して形成した。
上記表1より明らかなように、実施例の透明導電性積層体は、タッチパネル用としての密着性及び全光線透過率を満足し、かつ高温高湿信頼性に優れることが分かる。
実施例及び比較例から、酸化銅膜の酸化度を上げることで強い密着力を有することが出来る。これは、透明フィルム基材表面の炭素や酸素原子と、酸化銅膜の酸素原子が結合するためと考えられる。しかし、酸化度を上げるために製膜中の酸素量を所定の範囲より過剰に導入してしまうと、高温高湿信頼性が悪化してしまう。これは酸化銅膜の酸素が過剰で、酸化銅膜から銅膜へ酸素供給があり、比抵抗が変化したと考えられる。また、下地層として酸化銅ではなく、ニッケル層等の金属膜を形成すると、銅膜とのエッチングレートの違いからパターニング不良を起こし、全光線透過率が悪化する。
100 導電積層体
10 透明フィルム基材
21 酸化銅膜
22 銅膜
23 積層膜

Claims (6)

  1. 透明フィルム基材の少なくとも片面に、1〜10μmの線幅の配線パターンを備え、全光線透過率が80%以上である透明導電積層体の製造方法であって、
    前記配線パターンは、前記透明フィルム基材上に、順に設けられた酸化銅膜および銅膜がともにパターニングされたものであり、
    前記酸化銅膜を、50℃以上の基板温度でスパッタリング法により形成し、その際、アルゴンガスと酸素ガスを含む混合ガスを用い、前記混合ガスに対する前記酸素ガスの導入量が15体積%〜30体積%であることを特徴とする透明導電積層体の製造方法。
  2. 透明フィルム基材の少なくとも片面に、1〜10μmの線幅の配線パターンを備え、全光線透過率が80%以上である透明導電積層体の製造方法であって、
    透明フィルム基材上に、50℃以上の基板温度でスパッタリング法により酸化銅膜を形成する工程と、
    前記酸化銅膜上に銅膜を積層する工程と、
    前記銅膜に防錆処理を行う工程と、
    前記防錆処理後の銅膜の上にレジスト膜を塗布後、レジストパターンを形成する工程と、
    前記レジストパターンをマスクとして、前記酸化銅膜及び前記銅膜を同一エッチャントにより同時にエッチングし、線幅が1〜10μmの配線パターンを形成する工程と、
    前記レジストパターンを剥離する工程と、を順に含み、
    前記酸化銅膜を形成する工程において、アルゴンガスと酸素ガスを含む混合ガスを用い、前記混合ガスに対する前記酸素ガスの導入量が15体積%〜30体積%であることを特徴とする、透明導電積層体の製造方法。
  3. 銅ターゲットを用いて前記酸化銅膜を形成する請求項1または2に記載の透明導電積層体の製造方法。
  4. 前記酸化銅膜の厚さが15〜60nmであり、前記酸化銅膜の厚さと前記銅膜の厚さの合計が600nm以下である、請求項1〜3のいずれかに記載の透明導電積層体の製造方法。
  5. 前記透明フィルム基材が、前記酸化銅膜の形成面に、アクリル系またはウレタン系の易接着層を備える、請求項1〜4のいずれかに記載の透明導電積層体の製造方法。
  6. 前記酸化銅膜と前記銅膜を、前記透明フィルム基材の両面に形成する請求項1〜5のいずれかに記載の透明導電積層体の製造方法。
JP2018092222A 2018-05-11 2018-05-11 透明導電積層体の製造方法 Active JP6806732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018092222A JP6806732B2 (ja) 2018-05-11 2018-05-11 透明導電積層体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018092222A JP6806732B2 (ja) 2018-05-11 2018-05-11 透明導電積層体の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014004478A Division JP2015133256A (ja) 2014-01-14 2014-01-14 透明導電積層体およびその製造方法ならびに静電容量方式タッチパネル

Publications (2)

Publication Number Publication Date
JP2018174140A true JP2018174140A (ja) 2018-11-08
JP6806732B2 JP6806732B2 (ja) 2021-01-06

Family

ID=64108778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018092222A Active JP6806732B2 (ja) 2018-05-11 2018-05-11 透明導電積層体の製造方法

Country Status (1)

Country Link
JP (1) JP6806732B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537126A (ja) * 1991-07-30 1993-02-12 Toshiba Corp 金属酸化物を用いた配線基板および情報記録媒体
JP2000223886A (ja) * 1999-01-28 2000-08-11 Nisshinbo Ind Inc 透視性電磁波シールド材及びその製造方法
US20090090942A1 (en) * 2007-09-04 2009-04-09 Samsung Electronics Co. Ltd. Wiring structure, array substrate, display device having the same and method of manufacturing the same
JP2013129183A (ja) * 2011-11-22 2013-07-04 Toray Ind Inc 積層体
WO2013157858A2 (ko) * 2012-04-18 2013-10-24 주식회사 엘지화학 전도성 구조체 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537126A (ja) * 1991-07-30 1993-02-12 Toshiba Corp 金属酸化物を用いた配線基板および情報記録媒体
JP2000223886A (ja) * 1999-01-28 2000-08-11 Nisshinbo Ind Inc 透視性電磁波シールド材及びその製造方法
US20090090942A1 (en) * 2007-09-04 2009-04-09 Samsung Electronics Co. Ltd. Wiring structure, array substrate, display device having the same and method of manufacturing the same
JP2013129183A (ja) * 2011-11-22 2013-07-04 Toray Ind Inc 積層体
WO2013157858A2 (ko) * 2012-04-18 2013-10-24 주식회사 엘지화학 전도성 구조체 및 이의 제조방법

Also Published As

Publication number Publication date
JP6806732B2 (ja) 2021-01-06

Similar Documents

Publication Publication Date Title
JP6099875B2 (ja) 積層体の製造方法
JP2016068470A (ja) 透明導電積層体および静電容量方式タッチパネル
WO2016140073A1 (ja) 導電層付き基板、タッチパネル用透明電極付き基板及びそれらの製造方法
TWI671663B (zh) 觸控面板用導電性基板、觸控面板用導電性基板之製造方法
JP2015133256A (ja) 透明導電積層体およびその製造方法ならびに静電容量方式タッチパネル
JP5781428B2 (ja) 導電性フィルムおよび導電性フィルムロール
TWI483272B (zh) Conductive film and conductive film roll
EP3264423B1 (en) Conductive structure and method for manufacturing same
JP6617607B2 (ja) 成膜方法及びこれを用いた積層体基板の製造方法
KR102467260B1 (ko) 적층체 필름과 전극 기판 필름 및 이들의 제조 방법
US20140027021A1 (en) Method for manufacturing conductive film roll
JP6806732B2 (ja) 透明導電積層体の製造方法
JPWO2016104159A1 (ja) 積層体フィルムと電極基板フィルムおよびこれ等の製造方法
JP6823363B2 (ja) 導電性基板、導電性基板の製造方法
TWI655570B (zh) Conductive substrate, laminated conductive substrate, method for producing conductive substrate, and method for producing laminated conductive substrate
JP2017185690A (ja) 導電性基板、導電性基板の製造方法
KR102443827B1 (ko) 도전성 기판 및 액정 터치 패널
JPWO2014157312A1 (ja) 透明導電積層フィルムおよびその製造方法
JP2017185689A (ja) 導電性基板
WO2017175629A1 (ja) 導電性基板
US10026524B2 (en) Electrode substrate film and method of manufacturing the same
WO2017022573A1 (ja) 導電性基板
JP6613995B2 (ja) 硬化層を備えた基板を有する積層体フィルム
WO2016068153A1 (ja) 導電性基板の製造方法
WO2017130866A1 (ja) 黒化めっき液、導電性基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191203

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200219

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200721

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200804

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200915

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20201027

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20201201

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201204

R150 Certificate of patent or registration of utility model

Ref document number: 6806732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250