JP2018170402A - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP2018170402A JP2018170402A JP2017066651A JP2017066651A JP2018170402A JP 2018170402 A JP2018170402 A JP 2018170402A JP 2017066651 A JP2017066651 A JP 2017066651A JP 2017066651 A JP2017066651 A JP 2017066651A JP 2018170402 A JP2018170402 A JP 2018170402A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- layer
- gnd
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、プリント配線基板に係り、例えば、コア層の両面側に配線用の各層が配置されたプリント基板に関する。 The present invention relates to a printed circuit board, for example, a printed circuit board in which wiring layers are arranged on both sides of a core layer.
電子機器の普及に伴い、回路を構成する電子部品同士を接続する配線や、各電子部品に信号を伝送する配線や、電力を供給する配線が配設されたプリント配線基板が広く使用されている。
このプリント配線基板では、プリント配線基板上に配置する他の回路配線との干渉を避けるために、配線層を多層化することで配線層を変更している。異なる層に形成された配線を電気的に接続する場合には、ビア接続が使用されている。
例えば、多層化したプリント配線基板において、電源生成回路と電源供給先回路とを、各層を貫通する電源ビアとグランドビアで接続する技術が提案されている（特許文献１参照）。
With the widespread use of electronic devices, printed wiring boards with wiring that connects electronic components that make up circuits, wiring that transmits signals to each electronic component, and wiring that supplies power are widely used. .
In this printed wiring board, in order to avoid interference with other circuit wirings arranged on the printed wiring board, the wiring layer is changed by multilayering the wiring layer. A via connection is used to electrically connect wirings formed in different layers.
For example, in a multilayer printed wiring board, a technique for connecting a power generation circuit and a power supply destination circuit with a power via and a ground via penetrating each layer has been proposed (see Patent Document 1).
図４は、従来のプリント配線基板における電源ビアとグランドビアの配置状態を表した説明図である。
図４（ａ）は、プリント配線基板１００の断面を、（ｂ）は第５層目の電源配線の平面を表したものである。
プリント配線基板１００は、コア層１１０の両側面に第１から第３層の配線層１１１〜１１３と、第４から第６層の配線層１１４〜１１６が形成され、第１配線層１１１には電源供給元回路１５０と電源供給先回路１６０とが配置されている。また第５配線層１１５には、干渉回避のために配線層を変更した電源配線１２５が配置されている。
FIG. 4 is an explanatory diagram showing the arrangement of power supply vias and ground vias in a conventional printed wiring board.
4A shows a cross section of the printed
In the printed
図４（ａ）に示すように、プリント配線基板１００には、電源供給元回路１５０側と電源供給先回路１６０側に、第１配線層１１１から第６配線層１１６までを貫通する電源ビア１２０が形成され、電源ビア１２０は第５配線層１１５の電源配線１２５と接続されている。図４（ａ）では示されていないが、各電源ビア１２０は複数形成されている。
また、基板全体を貫通する複数のグランドビア（以下ＧＮＤビアという）１３０が、電源ビア１２０に対し交互に並べて近接配置されている。
このように、電源ビア１２０とＧＮＤビア１３０とを、全層にわたって交互に並べて近接配置しているので、点線領域Ａで示すように、電源ビア１２０とＧＮＤビア１３０とを流れる電流が並走し、これにより電源供給用の電源ビア１２０の配線インダクタンスを低減させることができる。
As shown in FIG. 4A, the printed
In addition, a plurality of ground vias (hereinafter referred to as GND vias) 130 penetrating the entire substrate are alternately arranged adjacent to the power supply via 120.
Thus, since the
しかし、電源ビア１２０とＧＮＤビア１３０とを全層並べて近接配置しているため、図４（ｂ）に示すように、配線層における電源配線１２５にもＧＮＤビア１３０用の貫通孔（ビア孔）が形成されることになる。その結果、電源供給用の配線面積（パターン領域の面積）が減少することになり、配線インピーダンスが増加するという問題がある。
また、図示しないが、第３配線層や第４配線層以外の層に設けられるＧＮＤ配線においてもＧＮＤビア１３０が電源ビア１２０と交互に配置されて貫通する。ＧＮＤビア１３０はビア孔の内周面をめっきにより形成されている。このため、電源ビア１２０とＧＮＤビア１３０が交互に配置された領域において、複数のＧＮＤビア１３０の内側の面積分が減少することになり、ＧＮＤ配線での配線インピーダンスも増加している。
However, since the power supply via 120 and the GND via 130 are arranged side by side in close proximity to each other, as shown in FIG. 4B, the
Although not shown, the
本発明は、電源供給用の電源ビアの配線インダクタンスを低減すると共に、配線層における配線インピーダンスの増加を抑制することを目的とする。 An object of the present invention is to reduce the wiring inductance of a power supply via for supplying power and to suppress an increase in wiring impedance in a wiring layer.
（１）請求項１に記載の発明では、コア層と、前記コア層の一方の面側に形成された第１配線層から第ｍ配線層と、前記コア層の他方の面側に形成された第ｍ＋１配線層から第ｎ配線層と、前記第１配線層に形成された、電源供給元回路が接続される第１電源配線と、前記第１配線層に形成された、電源供給先回路が接続される第２電源配線と、前記第２配線層から第ｎ配線層のうちのいずれかの配線層に形成され、前記第１電源配線の投影領域と前記第２電源配線の投影領域を含み、両投影領域を接続する第３電源配線と、前記第１電源配線から、少なくとも前記コア層を貫通し、前記第ｎ配線層側に位置する、前記第ｍ配線層又は前記第３電源配線まで貫通する複数の第１電源ビアと、前記第２電源配線から、少なくとも前記コア層を貫通し、前記第ｎ配線層側に位置する、前記第ｍ配線層又は前記第３電源配線まで貫通する複数の第２電源ビアと、前記コア層を貫通する複数の第１ＧＮＤビアと、前記コア層を貫通する複数の第２ＧＮＤビアと、前記第１電源配線の投影領域を含む領域に対応して、前記第１ＧＮＤビアの両端が位置する配線層に形成された第１ＧＮＤ配線、第２ＧＮＤ配線と、前記第２電源配線の投影領域を含む領域に対応して、前記第２ＧＮＤビアの両端が位置する配線層に形成された第３ＧＮＤ配線、第４ＧＮＤ配線と、を備え、前記第１電源ビアと前記第１ＧＮＤビア、及び、前記第２電源ビアと前記第２ＧＮＤビアは、少なくとも前記コア層を含む第ｍ配線層と第ｍ＋１配線層間において近接配置され、他の配線層間において隔離配置されている、ことを特徴とするプリント配線基板を提供する。
（２）請求項２に記載の発明では、前記第１電源ビアと前記第１ＧＮＤビアとは、交互に並んで近接配置され、前記第２電源ビアと前記第２ＧＮＤビアとは、交互に並んで近接配置されている、ことを特徴とする請求項１に記載のプリント配線基板を提供する。
（３）請求項３に記載の発明では、前記第３電源配線は、第ｑ配線層（ｍ＋３≦ｑ≦ｎ）に形成され、前記第１ＧＮＤビアと、前記第２ＧＮＤビアは、前記コア層から第ｑ−１配線層まで延長して形成されている、ことを特徴とする請求項１又は請求項２に記載のプリント配線基板を提供する。
（４）請求項４に記載の発明では、前記第３電源配線は、第ｑ配線層（２≦ｑ≦ｍ−２）に形成され、前記第１ＧＮＤビアと、前記第２ＧＮＤビアは、前記コア層から前記第ｑ＋１配線層まで形成されている、ことを特徴とする請求項１又は請求項２に記載のプリント配線基板を提供する。
(1) In invention of
(2) In the invention described in
(3) In the invention according to
(4) In the invention according to claim 4, the third power supply wiring is formed in a qth wiring layer (2 ≦ q ≦ m−2), and the first GND via and the second GND via are connected to the core. The printed wiring board according to
本発明によれば、第１電源ビアと第１ＧＮＤビア、及び、第２電源ビアと第２ＧＮＤビアは、少なくともコア層を含む第ｍ配線層と第ｍ＋１配線層間において近接配置されているので、電源供給用の電源ビアの配線インダクタンスを低減し、他の配線層間において隔離配置されているので、配線層における配線インピーダンスの増加を抑制することができる。 According to the present invention, the first power supply via and the first GND via, and the second power supply via and the second GND via are disposed close to each other between the mth wiring layer including at least the core layer and the (m + 1) th wiring layer. Since the wiring inductance of the power supply via for supply is reduced and the wiring via layers are separated from each other, an increase in wiring impedance in the wiring layer can be suppressed.
以下、本発明のプリント配線基板における好適な実施の形態について、図１から図３を参照して詳細に説明する。
（１）実施形態の概要
本実施形態のプリント配線基板は、コア層の一方の面側に第１配線層〜第ｍ配線層が、他方の面側に第ｍ＋１配線層〜第ｎ配線層が配置される。
コア層の両面に配置される第ｍ配線層と第ｍ＋１配線層間において、複数の電源ビアとＧＮＤビアを近接配置する。複数の電源ビアとＧＮＤビアの近接配置は、両者を交互に並立させることが好ましい。ここで近接配置とは、両ビア間の距離（中心間ではなく、外周面間の距離をいう、以下同じ）が１ｍｍ以下、好ましくは０．８ｍｍ以下であることをいう。
Hereinafter, preferred embodiments of the printed wiring board of the present invention will be described in detail with reference to FIGS. 1 to 3.
(1) Outline of Embodiment The printed wiring board of the present embodiment has a first wiring layer to m-th wiring layer on one surface side of the core layer, and an m + 1-th wiring layer to n-th wiring layer on the other surface side. Be placed.
A plurality of power supply vias and GND vias are arranged close to each other between the mth wiring layer and the (m + 1) th wiring layer arranged on both surfaces of the core layer. It is preferable that the plurality of power supply vias and the GND vias be arranged close to each other alternately. Here, the proximity arrangement means that the distance between both vias (not the center but the distance between the outer peripheral surfaces, hereinafter the same) is 1 mm or less, preferably 0.8 mm or less.
そして、第ｍ−１配線層と第ｍ配線層間、及び、第ｍ配線層と第ｍ＋１配線層間において、電源ビアは、コア層から他の配線層まで同軸上に延長形成されている。
一方、ＧＮＤビアは、電源配線及び／又はＧＮＤ配線（第ｍ配線と第ｍ＋１配線を除く）が形成された配線層までは、コア層のＧＮＤビアが同軸上に延長されることはない。すなわち、ＧＮＤビアについては、電源配線、ＧＮＤ配線が形成されている配線層の１つ内側（コア層側）の配線層まで、コア層のＧＮＤビアと同軸上に延長形成することが可能である。ただし、本実施形態のＧＮＤビアは第ｍ配線層と第ｍ＋１配線層間だけに形成されている。
第１配線層〜第ｍ配線層と、第ｍ＋１配線層〜第ｎ配線層の各配線層間のうち、コア層を貫通するＧＮＤビアが形成されていない、当該各配線層間に対し、ＧＮＤビアは電源ビアと近接配置せずに、離れた位置に隔離配置して形成される。
ここで、隔離配置とは両ビア間の距離がビア孔の径をｓｍｍとした場合、径を１０×ｓｍｍ以上離れている場合、又は、２ｍｍ以上離れている場合の少なくとも一方を満たす場合をいう。
なお、電源ビアについては、第１配線層から第ｎ配線層まで貫通形成されることが好ましい。
The power supply via is extended coaxially from the core layer to another wiring layer between the m−1th wiring layer and the mth wiring layer and between the mth wiring layer and the m + 1th wiring layer.
On the other hand, in the GND via, the GND via in the core layer does not extend coaxially up to the wiring layer in which the power supply wiring and / or the GND wiring (excluding the mth wiring and the m + 1th wiring) is formed. That is, the GND via can be extended coaxially with the GND via of the core layer up to the wiring layer on the inner side (core layer side) of the wiring layer in which the power supply wiring and the GND wiring are formed. . However, the GND via of this embodiment is formed only between the mth wiring layer and the m + 1th wiring layer.
Among the wiring layers of the first wiring layer to the mth wiring layer and the (m + 1) th wiring layer to the nth wiring layer, the GND via that penetrates the core layer is not formed. The power supply via is not disposed adjacent to the power supply via but is separated from the power supply via.
Here, the isolation arrangement refers to a case where the distance between both vias satisfies at least one of the case where the diameter of the via hole is smm, the diameter is separated by 10 × smm or more, or the distance is 2 mm or more. .
The power supply via is preferably formed to penetrate from the first wiring layer to the nth wiring layer.
本実施形態によれば、電源ビアに対し、ＧＮＤビアを、コア層を含む第ｍ配線層と第ｍ＋１配線層間のみで近接配置することで、配線インダクタンスを抑えつつ、配線層の配線インピーダンスを低減することができる。 According to the present embodiment, the GND via is disposed close to the power supply via only between the m-th wiring layer including the core layer and the m + 1-th wiring layer, thereby reducing the wiring impedance while reducing the wiring inductance. can do.
（２）実施形態の詳細
図１は本実施形態において配置される各回路の状態を表したプリント配線基板１全体の平面図である。
図１はプリント配線基板の１例であり、プリント配線基板が使用される各種電子機器を構成する、ＤＲＡＭ、Ｆｌａｓｈメモリなどの他、ＵＳＢ等の外部接続端子などの各種素子が配置されている。プリント配線基板には、後述する配線層（図示しない）が絶縁体を介して複数層配設され、各配線層に形成された配線によって各素子間が接続されている。
またプリント配線基板１には、電源供給元回路５０と、電源供給先回路６０が配置されている。
本実施形態では、電源供給元回路５０から電源供給先回路６０に電力を供給するための電源ビアとＧＮＤビアの配置に特徴がある。そのため、以下の説明では、図１において電源供給元回路５０と電源供給先回路６０を含む、点線領域Ｐを中心に説明する。
(2) Details of Embodiment FIG. 1 is a plan view of the entire printed
FIG. 1 shows an example of a printed wiring board, in which various elements such as an external connection terminal such as a USB are arranged in addition to a DRAM, a flash memory, and the like that constitute various electronic devices in which the printed wiring board is used. A plurality of wiring layers (not shown) to be described later are disposed on the printed wiring board via an insulator, and the elements are connected by wiring formed in each wiring layer.
In addition, a power
The present embodiment is characterized by the arrangement of power supply vias and GND vias for supplying power from the power
図２は、本実施形態のプリント配線基板１における電源ビア２０とＧＮＤビア３０の配置状態を表した断面図（ａ）と、平面を表した説明図（ｂ）である。
図２（ａ）に示すように、プリント配線基板１の最上層である第１配線層１１には電源供給元回路５０と電源供給先回路６０が配設されている。
本実施形態のプリント配線基板１は、コア層１０を挟んでその一方の面側に第１配線層１１〜第３配線層１３が形成され、他方の面側に第４配線層１４〜第６配線層１６が形成されている。すなわち、本実施形態では第ｍ配線層として第３配線層１３が形成され、第ｎ配線層として第６配線層１６が形成されている。
FIG. 2 is a cross-sectional view (a) showing the arrangement state of the power supply via 20 and the GND via 30 in the printed
As shown in FIG. 2A, a power
In the printed
コア層１０は、プリント配線基板１内でコア材を使用している層であり、本実施形態ではガラス・エポキシ樹脂（ＦＲ−４）が使用されているが、グリーンシート（セラミック基板）等の各種公知の材料を使用することができる。
本実施形態のコア層の一方の面には第３配線層が形成され、他方の面には第４配線層が形成されている。
The
A third wiring layer is formed on one surface of the core layer of the present embodiment, and a fourth wiring layer is formed on the other surface.
第１配線層１１から第３配線層１３の各層間、及び、第４配線層１４から第６配線層１６の各層間には、絶縁材が配設されている。絶縁材としては、多層基板かビルドアップ基板かにより、プリプレグという接着シートを使用する等の各製造方法に応じた絶縁材が使用される。
第１配線層１１〜第６配線層１６には各素子を接続するための配線が形成されている。配線は銅箔で形成されている。
Insulating materials are disposed between the
In the
本実施形態は、プリント配線基板１を構成する各層の中で配線インダクタンスへの影響度が高いのがコア層１０である点に着目して電源ビア２０とＧＮＤビア３０を配設している。
すなわち、図２（ａ）に示すように、本実施形態のプリント配線基板１には、第１配線層１１から第６配線層１６までを貫通する、電源供給元回路５０側の電源ビア２０（第１電源ビア）と、電源供給先回路６０側の電源ビア２０（第２電源ビア）が形成されている。また、コア層１０を含む第３配線層１３と第４配線層１４とを貫通する、電源供給元回路５０側のＧＮＤビア３０（第１ＧＮＤビア）と、電源供給先回路６０側のＧＮＤビア３０（第２ＧＮＤビア）が形成されている。電源ビア２０とＧＮＤビア３０はともに、銅メッキにより形成されている。
なお、図２（ａ）では、電源ビア２０とＧＮＤビア３０が１本ずつ表示されているが、実際は後述するように、複数の電源ビア２０と複数のＧＮＤビア３０が交互に並べて近接配置されている。
In the present embodiment, the power supply via 20 and the GND via 30 are disposed by focusing on the fact that the
That is, as shown in FIG. 2A, the printed
In FIG. 2A, one power supply via 20 and one GND via 30 are displayed, but in reality, a plurality of
一方詳細は後述するが、第３配線層１３と第４配線層１４間以外の他の配線層間では、ＧＮＤビア３０を、電源ビア２０と交互に並べて近接配置せず、電源ビア２０から所定距離だけ離れた位置に隔離配置して形成している。
On the other hand, although details will be described later, in other wiring layers other than between the
また、図２に示すように、電源供給元回路５０側の電源ビア２０と、電源供給先回路６０側の電源ビア２０とを接続する電源配線２５（第３電源配線）が、第５配線層１５に形成されている。これにより、電源供給元回路５０と電源供給先回路６０とが、両側の電源ビア２０と第５配線層１５の電源配線２５を介して接続され、図中に矢印で示すように電流Ｉが流れる。
Further, as shown in FIG. 2, the power supply wiring 25 (third power supply wiring) that connects the power supply via 20 on the power
本実施形態によれば、複数の電源ビア２０に対し、複数のＧＮＤビア３０を、コア層１０を挟む第３配線層１３と第４配線層１４の間で近接配置することで、配線インダクタンスを従来と同様に抑制することができる。配線インダクタンスへの影響が高いコア層１０において、点線領域Ａで示すように、電源ビア２０とＧＮＤビア３０とを流れる電流が並走し、これにより電源供給用の電源ビア２０の配線インダクタンスが低減されるためである。
According to the present embodiment, with respect to the plurality of
さらに、他の配線層である第１配線層１１、第２配線層１２、第５配線層１５、第６配線層１６には、電源ビア２０の近傍にはＧＮＤビア３０が配置されていないので、ＧＮＤビア３０用のビア孔が存在しないため、配線面積の減少による配線インピーダンスの増加を抑制することができる。
すなわち、図２（ｂ）に示されるように、第５配線層１５に形成された電源配線２５には、ＧＮＤビア３０による面積減少がないため、図４（ｂ）に示した従来の電源配線１２５に比べて配線インピーダンスを低減することができる。また、ＧＮＤビア３０が形成されないため、配線インピーダンスの低減効果に代えて、電源配線２５の形成面積を小さくすることも可能である。
なお、ＧＮＤビア３０による面積減少としては、各ＧＮＤビア３０には電源配線２５との短絡を回避するために、ビア径よりも大きな径のクリアランス２９（後述する）が形成されているため、クリアランス２９の面積分である。
Further, since the
That is, as shown in FIG. 2B, the
In addition, as the area reduction by the GND vias 30, a clearance 29 (described later) having a diameter larger than the via diameter is formed in each GND via 30 in order to avoid a short circuit with the
図３はプリント配線基板１の一部における各層を分解して表した斜視図である。
なお、図３では電源ビア２０とＧＮＤビア３０を複数配置した場合について示しているが、１例であり実際の数は、供給する電力によって設計される。また、第１〜第６の配線層１１〜１６及びコア層１０を示す領域は、図１で示した点線領域Ｐに対応した範囲を切り取って表したもので、実際にはより大きな広がりをもって形成されている。
第２配線層１２には、図３に示した領域内において、配線は形成されていない。
FIG. 3 is an exploded perspective view showing each layer in a part of the printed
Although FIG. 3 shows a case where a plurality of
In the
最初に各配線層に形成される配線について説明する。
第１配線層１１には、電源供給元回路５０に接続された電源配線２１（第１電源配線）と、電源供給先回路６０に接続された電源配線２２（第２電源配線）が形成されている。
First, the wiring formed in each wiring layer will be described.
In the
第３配線層１３と第４配線層１４のそれぞれには、電源供給元回路５０側にＧＮＤ配線３２（第１ＧＮＤ配線）とＧＮＤ配線３４（第２ＧＮＤ配線）が形成され、電源供給先回路６０側にＧＮＤ配線３３（第３ＧＮＤ配線）とＧＮＤ配線３５（第４ＧＮＤ配線）が形成されている。
各ＧＮＤ配線３２〜３５は、同一サイズに形成されると共に、矢印ｍで示すように、図３に示す領域外まで延長形成されている。但し、図３では同一方向に延長する場合について示しているが、実際には他の配線との関係で別々の方向に形成される場合もある。
各ＧＮＤ配線３２〜３５は、後述するようにコア層１０を貫通する電源ビア２０とＧＮＤビア３０が形成されるので、当該ビアの形成領域よりも広く形成されている。
In each of the
Each of the GND wirings 32 to 35 is formed to have the same size and extended to the outside of the region shown in FIG. 3 as indicated by an arrow m. However, although FIG. 3 shows the case of extending in the same direction, actually, it may be formed in different directions in relation to other wiring.
Since each of the GND wirings 32 to 35 is formed with the power supply via 20 and the GND via 30 that penetrate the
第５配線層１５には、図２（ａ）でも説明した電源配線２５が、電源ビア２０側からＧＮＤビア３０側にわたって形成されている。
この電源配線２５は、電源供給元回路５０側の電源配線２１を第５配線層１５に投影した投影領域と、電源供給先回路６０側の電源配線２２を第５配線層１５に投影した投影領域の両投影領域以上の領域を含み、両投影領域を接続する配線である。
なお、電源配線２５は、図３の表示領域内に形成されているが、この領域外に電力供給対象が存在する場合には、当該領域外まで延長形成するようにしてもよい。
本実施形態の第６配線層１６には、図３に示した領域内において配線は形成されていない。
In the
The
The
In the
図３に示すように、複数の電源ビア２０は、電源配線２１と電源配線２２のそれぞれから、第６配線層１６まで貫通して形成されている。
なお、電源ビア２０は、第３配線層１３と第４配線層１４に形成された各グランド配線３２〜３５を貫通するが、両者が短絡しないようにするためのクリアランス２９が設けられている。
クリアランス２９は、ビア孔の直径がＲ（例えば０．３ｍｍ）である場合に、これよりも僅かに大きい直径Ｒ＋α（例えば０．５ｍｍ）の無配線領域がＧＮＤ配線３２〜３５に形成される。
無配線領域は、例えば第３配線層１３のＧＮＤ配線３２、３３について説明すると次のように形成される。すなわち、ＧＮＤ配線３２、３３の対象領域外の領域と、対象領域内で各電源ビア２０に対応する直径Ｒ＋αの円形領域にマスクパターンを形成した後、銅めっきにより配線を形成する。その後、マスクパターンをリフトアップすることで、ＧＮＤ配線３２、３３とクリアランス２９が形成される。
As shown in FIG. 3, the plurality of
The power supply via 20 passes through the ground wirings 32 to 35 formed in the
In the
For example, when the GND wirings 32 and 33 of the
一方、複数のＧＮＤビア３０は、第３層のＧＮＤ配線３２とＧＮＤ配線３３のそれぞれから、コア層１０を貫通して第４層のＧＮＤ配線３４とＧＮＤ配線３５まで貫通して形成されている。
図３に示すように、複数のＧＮＤビア３０のそれぞれは、複数の電源ビア２０に対して交互に並べて近接配置されている。
On the other hand, the plurality of GND vias 30 are formed from the third
As shown in FIG. 3, the plurality of GND vias 30 are arranged in close proximity to the plurality of
本実施形態のプリント配線基板１によれば、電源供給元回路５０からの電流Ｉは、電源配線２１から電源ビア２０を通り、第５配線層１５に形成された電源配線２５を経由して、電源ビア２０を通り、電源配線２２から電源供給先回路６０に供給される。
この電流Ｉの流れにおいて、コア層１０を挟む第３配線層１３と第４配線層１４の間で電源ビア２０とＧＮＤビア３０が近接配置されることで、図２で説明したように、配線インダクタンスが低減される。
また、ＧＮＤビア３０の形成がコア層１０を含む（挟む）第３配線層１３と第４配線層１４間に限定されているので、第５層の電源配線２５の面積が狭くならず、その結果配線インピーダンスを下げることができる。なお、配線インピーダンスをそのままとし、その代わりに電源配線の面積を小さくすることで、他の配線用の領域を広く確保するようにしてもよい。
According to the printed
In this flow of current I, the power supply via 20 and the GND via 30 are arranged close to each other between the
In addition, since the formation of the GND via 30 is limited between the
以上本実施形態のプリント配線基板１について説明したが、本発明は本実施形態に限定されず各種変形することが可能である。
例えば、説明した実施形態では、配線層を６層としたが、８層としてもよい。すなわち、第１配線層から第ｍ配線層と、第ｍ＋１から第ｎ配線層において、ｍ＝３、ｎ＝６としたが、ｍ＝４、ｎ＝８としてもよく、それ以上であってもよい。層数ｎとｍの関係については、ビルドアップ法によるプリント配線基板である場合にはｍ＝ｎ／２であるが、配線が形成された絶縁層をプリプレグで接着することで配線を積層したプリント配線基板の場合には、ｍ≠ｎ／２であってもよい。
Although the printed
For example, in the described embodiment, the wiring layer is six layers, but may be eight layers. That is, although m = 3 and n = 6 in the first to m-th wiring layers and the m + 1 to n-th wiring layers, m = 4 and n = 8 may be used. Good. Regarding the relationship between the number of layers n and m, m = n / 2 in the case of a printed wiring board by the build-up method, but the printed wiring layer is formed by adhering the insulating layer on which the wiring is formed with a prepreg. In the case of a wiring board, m ≠ n / 2 may be satisfied.
また説明した実施形態では、第５配線層１５に電源配線２５を形成する場合を一例として説明したが、これらの配線は、第１配線層１１、第３配線層１３と第４配線層１４を除く他の配線層に配置するようにしてもよい。
In the embodiment described above, the case where the
また、説明した実施形態では、コア層１０を挟む第３配線層１３と第４配線層１４の間で電源ビア２０とＧＮＤビア３０を近接配置し、他の配線層間では隔離配置される場合について説明した。
これに対して、コア層１０に形成したＧＮＤビア３０を、同軸上で更に、第３配線層１３、第４配線層１４以外の配線層まで延長形成するようにしてもよい。この場合、ＧＮＤビア３０を延長形成するための条件としては、延長した途中や端部の配線層において、電源ビア２０とＧＮＤビア３０が形成される領域内に、他のＧＮＤ配線や電源配線が存在しないことが条件である。
すなわち、第ｑ配線層（２≦ｑ≦ｍ−２、又は、ｍ＋２≦ｑ≦ｎ）に電源配線又はＧＮＤ配線が形成されている場合、第ｑ＋１（ｑ≦ｍ−２の場合）配線層まで、又は、第ｑ−１（ｍ＋３≦ｑの場合）配線層まで、ＧＮＤビア３０を延長形成する。そして、ＧＮＤビア３０用のＧＮＤ配線を、第ｍ配線層、第ｍ＋１配線層ではなく、延長形成したＧＮＤビア３０の両端が位置する配線層（第ｑ＋１配線層、又は／及び、第ｑ−１配線層）に形成する。
これにより、電源配線やＧＮＤ配線の配線インピーダンスを下げると共に、配線インダクタンスをより下げることができる。
In the described embodiment, the power supply via 20 and the GND via 30 are arranged close to each other between the
On the other hand, the GND via 30 formed in the
That is, when the power supply wiring or the GND wiring is formed in the q-th wiring layer (2 ≦ q ≦ m−2 or m + 2 ≦ q ≦ n), up to the q + 1th (when q ≦ m−2) wiring layer. Alternatively, the GND via 30 is extended to the q-1th (when m + 3 ≦ q) wiring layer. Then, the GND wiring for the GND via 30 is not the mth wiring layer or the (m + 1) th wiring layer, but the wiring layer (the q + 1th wiring layer and / or the q−1th wiring layer) in which both ends of the extended GND via 30 are positioned. Wiring layer).
As a result, the wiring impedance of the power supply wiring and the GND wiring can be lowered and the wiring inductance can be further reduced.
例えば、図３において、電源配線２５を、第５配線層１５ではなく第６配線層１６に形成した場合（ｑ＝６の場合）、ＧＮＤビア３０を第３配線層１３から第５配線層（＝ｑ−１配線層）１５まで貫通形成する。すなわち、ＧＮＤビア３０を、第４配線層１４から第５配線層１５まで延長形成する。
そして、第４配線層に形成したＧＮＤ配線３４、３５を延長先の第５配線層１５に形成する。
これにより、電源配線２５の配線インピーダンスを実施形態と同様に下げると共に、配線インダクタンスを実施形態よりも下げることができる。
For example, in FIG. 3, when the
Then, the GND wirings 34 and 35 formed in the fourth wiring layer are formed in the
As a result, the wiring impedance of the
また、図３において、第１配線層１１に電源配線２１が形成され、第２配線層１２には配線（電源配線、ＧＮＤ配線を含む）が形成されていないので、ＧＮＤビア３０を第３配線層１３から第２配線層１２まで延長形成するようにしてもよい。
そして、ＧＮＤ配線３２、３３を第３配線層１３ではなく、第２配線層１２に形成する。
この場合にも、電源配線２５の配線インピーダンスを実施形態と同様に下げると共に、配線インダクタンスを実施形態よりも下げることができる。
In FIG. 3, since the
Then, the GND wirings 32 and 33 are formed not on the
Also in this case, the wiring impedance of the
１ プリント配線基板
１０ コア層
１１〜１６ 第１配線層〜第６配線層
２０ 電源ビア
２１、２２、２５ 電源配線
２９ クリアランス
３０ ＧＮＤビア
３２〜３５ ＧＮＤ配線
５０ 電源供給元回路
６０ 電源供給先回路
DESCRIPTION OF
Claims (4)
前記コア層の一方の面側に形成された第１配線層から第ｍ配線層と、
前記コア層の他方の面側に形成された第ｍ＋１配線層から第ｎ配線層と、
前記第１配線層に形成された、電源供給元回路が接続される第１電源配線と、
前記第１配線層に形成された、電源供給先回路が接続される第２電源配線と、
前記第２配線層から第ｎ配線層のうちのいずれかの配線層に形成され、前記第１電源配線の投影領域と前記第２電源配線の投影領域を含み、両投影領域を接続する第３電源配線と、
前記第１電源配線から、少なくとも前記コア層を貫通し、前記第ｎ配線層側に位置する、前記第ｍ配線層又は前記第３電源配線まで貫通する複数の第１電源ビアと、
前記第２電源配線から、少なくとも前記コア層を貫通し、前記第ｎ配線層側に位置する、前記第ｍ配線層又は前記第３電源配線まで貫通する複数の第２電源ビアと、
前記コア層を貫通する複数の第１ＧＮＤビアと、
前記コア層を貫通する複数の第２ＧＮＤビアと、
前記第１電源配線の投影領域を含む領域に対応して、前記第１ＧＮＤビアの両端が位置する配線層に形成された第１ＧＮＤ配線、第２ＧＮＤ配線と、
前記第２電源配線の投影領域を含む領域に対応して、前記第２ＧＮＤビアの両端が位置する配線層に形成された第３ＧＮＤ配線、第４ＧＮＤ配線と、
を備え、
前記第１電源ビアと前記第１ＧＮＤビア、及び、前記第２電源ビアと前記第２ＧＮＤビアは、少なくとも前記コア層を含む第ｍ配線層と第ｍ＋１配線層間において近接配置され、他の配線層間において隔離配置されている、
ことを特徴とするプリント配線基板。 The core layer,
A first wiring layer to an m-th wiring layer formed on one surface side of the core layer;
An (m + 1) th wiring layer to an nth wiring layer formed on the other surface side of the core layer;
A first power supply wiring formed in the first wiring layer to which a power supply source circuit is connected;
A second power supply wiring connected to a power supply destination circuit formed in the first wiring layer;
A third wiring layer formed on any one of the second wiring layer to the nth wiring layer, including a projection area of the first power supply wiring and a projection area of the second power supply wiring, and connecting the two projection areas; Power wiring,
A plurality of first power supply vias penetrating from the first power supply wiring to at least the core layer and to the mth wiring layer or the third power supply wiring;
A plurality of second power supply vias penetrating from the second power supply wiring to at least the core layer and located on the nth wiring layer side to the mth wiring layer or the third power supply wiring;
A plurality of first GND vias penetrating the core layer;
A plurality of second GND vias penetrating the core layer;
A first GND wiring and a second GND wiring formed in a wiring layer in which both ends of the first GND via are located corresponding to a region including a projection region of the first power wiring;
A third GND wiring and a fourth GND wiring formed in a wiring layer in which both ends of the second GND via are located corresponding to a region including the projection area of the second power wiring;
With
The first power supply via and the first GND via, and the second power supply via and the second GND via are disposed close to each other between the mth wiring layer including at least the core layer and the (m + 1) th wiring layer, and between the other wiring layers. Quarantined,
A printed wiring board characterized by that.
前記第２電源ビアと前記第２ＧＮＤビアとは、交互に並んで近接配置されている、
ことを特徴とする請求項１に記載のプリント配線基板。 The first power supply vias and the first GND vias are arranged in close proximity to each other,
The second power supply vias and the second GND vias are arranged in close proximity to each other,
The printed wiring board according to claim 1.
前記第１ＧＮＤビアと、前記第２ＧＮＤビアは、前記コア層から第ｑ−１配線層まで延長して形成されている、
ことを特徴とする請求項１又は請求項２に記載のプリント配線基板。 The third power supply wiring is formed in a qth wiring layer (m + 3 ≦ q ≦ n),
The first GND via and the second GND via are formed extending from the core layer to the q-1 wiring layer.
The printed wiring board according to claim 1, wherein the printed wiring board is a printed wiring board.
前記第１ＧＮＤビアと、前記第２ＧＮＤビアは、前記コア層から前記第ｑ＋１配線層まで形成されている、
ことを特徴とする請求項１又は請求項２に記載のプリント配線基板。 The third power supply wiring is formed in a qth wiring layer (2 ≦ q ≦ m−2),
The first GND via and the second GND via are formed from the core layer to the q + 1-th wiring layer.
The printed wiring board according to claim 1 or 2, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017066651A JP6980174B2 (en) | 2017-03-30 | 2017-03-30 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017066651A JP6980174B2 (en) | 2017-03-30 | 2017-03-30 | Printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018170402A true JP2018170402A (en) | 2018-11-01 |
| JP6980174B2 JP6980174B2 (en) | 2021-12-15 |
Family
ID=64020587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017066651A Active JP6980174B2 (en) | 2017-03-30 | 2017-03-30 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6980174B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330703A (en) * | 1998-05-13 | 1999-11-30 | Nec Corp | Multi-layer printed wiring board |
| JP2001308479A (en) * | 2000-04-24 | 2001-11-02 | Ngk Spark Plug Co Ltd | Wiring board |
| JP2016110205A (en) * | 2014-12-02 | 2016-06-20 | 株式会社ソシオネクスト | Design method and program for semiconductor device |
-
2017
- 2017-03-30 JP JP2017066651A patent/JP6980174B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330703A (en) * | 1998-05-13 | 1999-11-30 | Nec Corp | Multi-layer printed wiring board |
| JP2001308479A (en) * | 2000-04-24 | 2001-11-02 | Ngk Spark Plug Co Ltd | Wiring board |
| JP2016110205A (en) * | 2014-12-02 | 2016-06-20 | 株式会社ソシオネクスト | Design method and program for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6980174B2 (en) | 2021-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5529239B2 (en) | Multilayer hard and flexible printed circuit board and method for manufacturing the same | |
| US10321560B2 (en) | Dummy core plus plating resist restrict resin process and structure | |
| KR102488164B1 (en) | Printed circuit boards having profiled conductive layer and methods of manufacturing same | |
| US10772220B2 (en) | Dummy core restrict resin process and structure | |
| TW202031106A (en) | Multilayer printed board | |
| CN103338590A (en) | Flexible circuit board and manufacturing method thereof | |
| TWI730489B (en) | Circuit board and electronic device using same | |
| JP2006270026A (en) | Wiring structure, printed wiring board, integrated circuit, and electronic device | |
| JP6492758B2 (en) | Multi-wire wiring board | |
| JP2018170402A (en) | Printed wiring board | |
| WO2014128892A1 (en) | Printed circuit board and production method for printed circuit board | |
| JP6858345B2 (en) | Printed circuit board | |
| JP2007281004A (en) | Multilayer wiring structural body and multilayer printed board | |
| JPWO2021009865A1 (en) | High-density multilayer substrate and its manufacturing method | |
| JP2008235697A (en) | Wiring circuit board and manufacturing method thereof | |
| JP2007165642A (en) | Component mounting substrate | |
| JP2011066099A (en) | Multilayer circuit board | |
| JP2006302944A (en) | Multilayer printed wiring board | |
| CN113891576B (en) | Layer-changing through hole circuit comprising multilayer PCB, manufacturing method and equipment | |
| JP2018056312A (en) | Printed-circuit board | |
| JP4838006B2 (en) | Flexible printed wiring board | |
| KR102381266B1 (en) | Printed circuit board and method for manufacturing the same | |
| KR102544563B1 (en) | Printed circuit board and manufacturing method thereof | |
| WO2013150816A1 (en) | Flexible printed circuit board and flexible printed circuit board fabrication method | |
| JP2006253372A (en) | Multi-layer printed wiring board and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200828 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20201027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210419 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20210423 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211031 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6980174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |