JP2018166186A - 半導体発光ダイオード - Google Patents
半導体発光ダイオード Download PDFInfo
- Publication number
- JP2018166186A JP2018166186A JP2017063758A JP2017063758A JP2018166186A JP 2018166186 A JP2018166186 A JP 2018166186A JP 2017063758 A JP2017063758 A JP 2017063758A JP 2017063758 A JP2017063758 A JP 2017063758A JP 2018166186 A JP2018166186 A JP 2018166186A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitting diode
- semiconductor light
- transparent conductive
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】
基板上に、少なくともn型半導体層、発光層、及びp型半導体層が、それぞれ層を成して構成されたGaAs系半導体発光ダイオードでは、p型半導体層の電極として透明電極であるITOが電気的特性から適用できないため、金属電極を適用せざるを得ないので、発光取出し面積を広くできないという問題があった。
【解決手段】
ITOと比べてp型半導体層との電気的特性を改善し得る透明電極材料を用いた上で、発光取り出し効率を向上することが出来るp型半導体層電極構造を有した半導体発光ダイオードを提供する。
【選択図】 図1
基板上に、少なくともn型半導体層、発光層、及びp型半導体層が、それぞれ層を成して構成されたGaAs系半導体発光ダイオードでは、p型半導体層の電極として透明電極であるITOが電気的特性から適用できないため、金属電極を適用せざるを得ないので、発光取出し面積を広くできないという問題があった。
【解決手段】
ITOと比べてp型半導体層との電気的特性を改善し得る透明電極材料を用いた上で、発光取り出し効率を向上することが出来るp型半導体層電極構造を有した半導体発光ダイオードを提供する。
【選択図】 図1
Description
本発明は、例えば画像形成装置の露光装置に使用される半導体発光ダイオードに関し、特にその電極構造に特徴を有するものである。
プリンタ等の画像形成装置には、露光用の発光ダイオード(LED:Light Emitting Diode)アレイが備えられている。このLEDには光量の増大が求められており、LEDそのものの発光輝度を増大させる試みの他、発光取り出し効率を改善させる試みがなされている。
LEDの発光取り出し効率を改善するため、LEDの発光面積を広くする試みがなされている。このような試みとして、半導体LEDにおいて、特にn型半導体層のシート抵抗を低くしてLEDの発光輝度の高い領域を広くする方法(特許文献1参照)、従来のLED構造をフリップチップ化して基板の裏面からLEDの発光を取り出す方法(特許文献2参照)、あるいは、最表面の半導体層電極を透光性電極として発光取り出し面積を広くする方法(特許文献1、特許文献3及び特許文献4参照)、などが挙げられる。
特許文献1には、基板上にn型半導体、発光層、及びp型半導体層が順次積層された半導体層が形成され、p型半導体層上に透光性電極が形成されるとともに、n型半導体層のシート抵抗を低くした窒化物半導体発光素子が開示されている。
特許文献2には、発光面積を縮小させない構造として、従来のLED構造をフリップチップ化し、基板の裏面からLEDの発光を取り出す方法が開示されている。
特許文献3には、基体上にn型半導体、発光層及びp型半導体層が順次積層された窒化物半導体層が形成され、p型半導体層上に透光性電極が、基体とn型半導体層との間に反射層が、それぞれ形成された窒化物半導体発光素子が開示されている。
特許文献4には、基板上にガリウム砒素(GaAs)を用いたp型半導体層、発光層及びn型半導体層が順次積層された半導体層が形成され、n型半導体層上に透明電極としてインジウム錫酸化物(ITO:Indium Tin Oxide)膜が形成されてなるLEDが開示されている。
特許文献1:特開2010−232649号公報
特許文献2:特開2009−049342号公報
特許文献3:特開2006−339384号公報
特許文献4:特開2007−103538号公報
特許文献2:特開2009−049342号公報
特許文献3:特開2006−339384号公報
特許文献4:特開2007−103538号公報
特許文献1〜3に記載の半導体LEDは、p型半導体、及びn型半導体として窒化物系半導体(GaN)を用い、さらに基板としてサファイア基板を使用している。窒化物系半導体LEDは、短波長発光(例えば、波長460nm(青色)や530nm(緑色))に適していることが知られている。長波長発光(例えば、波長760nm(赤色))を得るためには、p型半導体、及びn型半導体としてGaAsを適用するのが好ましく、GaAs層を積層するためにはGaAs基板を使用する必要がある。
特許文献4に記載の半導体LEDは、GaAsを用いて半導体層を形成したGaAs系半導体LEDである。金属電極の替わりに透明電極を適用して発光面積を広くするため、通常構造とは反対に、基板上にp型半導体、発光層、及びn型半導体を順次積層して半導体LEDを構成している。基板上にn型半導体層、発光層、及びp型半導体層を順次積層した通常構造のGaAs系半導体LEDにおいて、p型半導体層電極として透明電極であるITOを適用するには、p型GaAs層とITO電極との間の電気的特性を改善させる必要がある。これは、p型GaAsの真空準位からフェルミ準位までのエネルギ(5.4eV)が、ITOの真空準位からの仕事関数(4.2eV)よりも大きいため、GaAs層とITO電極との接合がショットキ接合となってしまうためである。このような理由から、通常構造のGaAs系半導体LEDでは、p型半導体層電極として透明電極であるITOが適用できず、金属電極を適用せざるを得ないので発光面積を広くすることが出来ない。
透明電極材料として良く知られるITOは、その成分であるインジウムが発がん性を有することに加え、産出地域が偏重した希少金属であるため供給の安定性が懸念される。また、前記したようにp型GaAsの真空準位からフェルミ準位までのエネルギよりも、ITOの真空準位からの仕事関数が小さいため、p型GaAs層とITO電極との接合はショットキ接合となるので、p型GaAs層とITO電極との間の電気的特性を改善させる必要がある。なお、窒化物系半導体であるGaNにおいても、真空準位からフェルミ準位までのエネルギは約7eVと非常に大きいため、ITO電極との接合はショットキ接合となる。このため、サファイア基板を用いたGaN等の窒化物系半導体LEDやGaAs基板を用いたGaAs系半導体LEDは、フリップチップ構造にすることが多い。
そこで、本発明では、ITOと比べてp型半導体層との電気的特性を改善し得る透明電極材料を用いた上で、発光取り出し効率を向上することが出来るp型半導体層電極構造を有した半導体発光ダイオードを提供することを目的とする。
本発明の半導体発光ダイオードは、基板上に、少なくとも、n型半導体層、発光層、及びp型半導体層が、それぞれ層を成して構成され、p型半導体層上に、少なくとも透明導電膜層で形成されるp型半導体層電極を有することを特徴とする。
また、本発明の半導体発光ダイオードは、透明導電膜層の屈折率が当該透明導電膜層の表面に接する外周の屈折率よりも大きく、かつ、p型半導体層の屈折率よりも小さいことを特徴とする。
さらに、本発明の半導体発光ダイオードは、透明導電膜層の屈折率と膜厚との積として求められる透明導電膜層の光路長が、半導体発光ダイオードの発光波長の四分の一の奇数倍と等しいことを特徴とする。
または、本発明の半導体発光ダイオードは、透明導電膜層の屈折率と膜厚との積として求められる透明導電膜層の光路長が、半導体発光ダイオードの発光波長の四分の一の奇数倍から発光波長の八分の一を減じた値より大きく、半導体発光ダイオードの発光波長の四分の一の奇数倍に発光波長の八分の一を加えた値より小さいことを特徴とする。
本発明の半導体発光ダイオードにおけるp型半導体層はp型GaAsであり、透明導電膜層はガリウムドープ酸化亜鉛であることを特徴とする。
或いは、本発明の半導体発光ダイオードは、p型半導体層上に、少なくとも、透明導電膜層と表面保護層が、この順にそれぞれ層を成して形成されるp型半導体層電極を有することを特徴とする。
また、本発明の半導体発光ダイオードは、表面保護層の屈折率が当該表面保護層の表面に接する外周の屈折率よりも大きく、かつ、透明導電膜層の屈折率よりも小さく、さらに、透明導電膜層の屈折率はp型半導体層の屈折率よりも小さいことを特徴とする。
さらに、本発明の半導体発光ダイオードは、透明導電膜層の屈折率と膜厚の積として求められる透明導電膜層の光路長と、表面保護層の屈折率と膜厚の積として求められる表面保護層の光路長の和が、半導体発光ダイオードの発光波長の四分の一の奇数倍と等しいことを特徴とする。
または、本発明の半導体発光ダイオードは、透明導電膜層の屈折率と膜厚の積として求められる透明導電膜層の光路長と、表面保護層の屈折率と膜厚の積として求められる表面保護層の光路長の和が、半導体発光ダイオードの発光波長の四分の一の奇数倍から発光波長の八分の一を減じた値より大きく、半導体発光ダイオードの発光波長の四分の一の奇数倍に発光波長の八分の一を加えた値より小さいことを特徴とする。
本発明の半導体発光ダイオードは、p型半導体層はp型GaAsであり、透明導電膜層はガリウムドープ酸化亜鉛であり、表面保護層は二酸化シリコンであることを特徴とする。
本発明の半導体発光ダイオードによれば、ITOと比べてp型半導体層との電気的特性を改善し得る透明電極を適用することで、さらに発光取り出し効率を向上することができる。
以下、図面を参照して、本発明の実施の形態(以下、本実施形態と称する)について詳細に説明する。なお、各図は本発明を十分に理解できる程度に概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
(第1の実施形態)
図1は本発明の第1の実施形態におけるGaAs系半導体発光ダイオード10の断面図である。GaAs系半導体発光ダイオード10は、支持基板である基板11(GaAs基板)の表面にバッファ層12、及びn型GaAs層であるn型クラッド層13が順次積層され、n型クラッド層13の基板反対側表面の一部領域に、発光層14、p型GaAs層であるp型クラッド層15が積層されたダブルヘテロ接合構造を成す。
図1は本発明の第1の実施形態におけるGaAs系半導体発光ダイオード10の断面図である。GaAs系半導体発光ダイオード10は、支持基板である基板11(GaAs基板)の表面にバッファ層12、及びn型GaAs層であるn型クラッド層13が順次積層され、n型クラッド層13の基板反対側表面の一部領域に、発光層14、p型GaAs層であるp型クラッド層15が積層されたダブルヘテロ接合構造を成す。
p型クラッド層15の基板反対側表面に透明導電膜層16が形成される。透明導電膜層16はp型半導体層電極18を兼ねるが、例えば透明導電膜層16とp型クラッド層15との間に、電気的特性などの改善を目的とする特殊層を挿入しても良い。n型クラッド層13の基板反対側表面の他の領域には、n型半導体層電極19が形成される。
n型クラッド層13は、具体的にはシリコン(Si)をドープしたGaAs系半導体層であり、p型クラッド層15は、具体的には炭素(C)をドープしたGaAs系半導体層である。ここで、GaAs系半導体層は、例えばガリウム砒素りん(GaAsP)層、アルミニウムガリウム砒素(AlGaAs)層、アルミニウムガリウム砒素りん(AlGaAsP)層、及び、GaAs層等である。
発光層14は、量子井戸層を複数持つ多重量子井戸(MQW:Multi Quantum Well)構造の活性層であり、個々の量子井戸層で発光を得られるため、単一材料で構成されるバルク型よりも明るく鮮やかな発光が可能である。
透明導電膜層16は、具体的には材料資源が豊富な酸化亜鉛(ZnO)にガリウム(Ga)をドープしたガリウムドープ酸化亜鉛(GZO)である。GZOは、希少材料であるインジウムを用いるITO膜の代替となる透明導電膜である。GZOは、ITOと比べるとコンタクト抵抗が一桁程度小さいため、発光層14への電荷注入効率の改善も期待できる。
n型半導体層電極19としては、具体的にはチタン(Ti)/アルミニウム(Al)の積層膜が使われる。
図2は、本発明の第1の実施の形態における取出し光強度の計算モデルである。GaAs系半導体発光ダイオード10での光取出しにおける透明導電膜層16の影響を調べるため、GaAs基板内部にLED発光部を想定した光源を設定し、GaAs基板上に形成したGZO層の膜厚を変化させて取出し光強度を算出する。
GZOの膜厚が0nm、即ちGaAs基板のみの場合、光源が発した光は、GaAs基板とその周囲を覆う空気とで屈折率が異なることから、GaAs基板の表面、即ちGaAs基板と空気との界面において反射が生じる。GaAs基板と空気との界面における表面反射率(RRef)は、GaAsの屈折率をn1、空気の屈折率をn2として式(1)より求まる。通常圧力かつ室温環境下を想定(以後、通常環境下と表す)し、GaAsの屈折率を3.2〜3.7、空気の屈折率を1として、式(1)によりGaAs基板と空気との界面に垂直に入射する成分についてのみ計算すると、GaAsの屈折率を3.2としても27%程度であるため、取り出し光強度計測面における光強度は27%程度弱くなると見積もれる。
他方、GZO層の膜厚が0nmでない場合、GaAs基板とGZO層(通常環境下の屈折率=1.75)の界面における屈折率差は、GaAs基板と空気の屈折率差より小さくなる。GaAs基板とGZO層との界面における表面反射率は、式(1)を用いて同様に計算すると8%程度となる。同様に、GZO層と空気との界面における表面反射率も、GZO層と空気との屈折率差が小さいので7%程度となり、全体でも15%程度の反射率となる。つまり、取り出し光強度は、GZO層がある場合の方が強くなることが見込める。
以上の検討より、透明導電膜層16とp型クラッド層15は、透明導電膜層16の屈折率が空気の屈折率よりも大きく、p型クラッド層15の屈折率が透明導電膜層16の屈折率よりも大きくなるように、それぞれの材料が選択されることが望ましい。
図3は、図2で示したモデルにおける取り出し光強度のGZO層の光路長依存性を計算した結果である。縦軸はGaAs基板のみの取り出し光強度を基準とした相対光強度[%]であり、横軸はGZO層の膜厚と屈折率の積として求められる光路長[nm]である。なお、本計算にはFDTD(Finite Difference Time Domain)法を用い、図2に示したように、GaAs基板表面からLED発光部を想定した光源までの深さは1μmとし、GZO層表面から取り出し光強度計測面の距離を0.5μmとして、LEDの想定発光波長750nmについて算出した。
図3から明らかなように、得られる取出し光強度が、GZO層の光路長によって周期的に増減する結果が得られた。この結果は、屈折率差から算出する表面反射率での単純検討結果とは異なる。
GZO層の光路長185nm程度において第1の極大点として最大光強度(1.37倍相当)が得られ、光路長400nm程度において第1の極小点として最小光強度(0.87倍相当)が得られた。GZO層の光路長580nm付近が第2の極大点となる。これらの光路長をLEDの発光波長(750nm)と対比させると、光路長185nmは発光波長の四分の一(187.5nm)と同等であり、光路長400nm程度は発光波長の二分の一(375nm)に相当し、光路長580nm程度は発光波長の四分の三(562.5nm)に相当する。これらの結果から、GZO層の光路長が、LEDの発光波長の四分の一の奇数倍に相当する場合に光強度が極大となり、LEDの発光波長の四分の一の偶数倍に相当する場合に光強度が極小となることが見出せる。図3から明らかなように、第1の極大点において最大光強度が得られていることから、GZO層の光路長がLEDの発光波長の四分の一となるようにGZO層の膜厚を設計するのが最適である。
最大光強度が得られる第1の極大点である光路長185nm程度を中心として、180nm程度の光路長範囲(即ち、光路長95nm〜275nm程度)においても、基準よりも強い光強度が得られている。光路長180nmはLEDの発光波長の四分の一に相当するので、LEDの発光波長の八分の一に相当する光路長の分だけ極大点となる光路長と異なっても(即ち、LEDの発光波長の八分の一から八分の三の範囲に相当)基準より強い光強度を得られることが期待できる。
以上の検討より、透明導電膜層16の膜厚と屈折率の積として求められる光路長が、GaAs系半導体発光ダイオード10の発光波長の四分の一と等しくなるように、透明導電膜層16の膜厚が定められるのが最適である。次善として、GaAs系半導体発光ダイオード10の発光波長の八分の一から八分の三の範囲に相当する光路長となるように、透明導電膜層16の膜厚が定められるのが望ましい。
(製造方法)
図4は、GaAs系半導体発光ダイオード10の製造工程を説明するためのフローチャートである。なお、以後の説明における各製造工程の順序や適用する手段、条件等は、あくまで一例であり、これらに限定されるものではない。GaAs系半導体発光ダイオード10は、発光ダイオード構造基板(積層基板)を準備し(S10)、発光ダイオード構造基板にGZO薄膜16を堆積する(S11)。レジスト31で第1のパターニングを行い(S13)、エッチングによってn型クラッド層13の一部まで除去する(S14)。フォトレジスト32で第2のパターニングを行い(S15)、Ti/Al積層膜33を堆積させ(S16)、リフトオフによりn型半導体層電極19を形成(S17)した後、熱処理を行う(S18)ことにより形成される。以下、各ステップの対応図を用いて順に製造工程を説明する。
図4は、GaAs系半導体発光ダイオード10の製造工程を説明するためのフローチャートである。なお、以後の説明における各製造工程の順序や適用する手段、条件等は、あくまで一例であり、これらに限定されるものではない。GaAs系半導体発光ダイオード10は、発光ダイオード構造基板(積層基板)を準備し(S10)、発光ダイオード構造基板にGZO薄膜16を堆積する(S11)。レジスト31で第1のパターニングを行い(S13)、エッチングによってn型クラッド層13の一部まで除去する(S14)。フォトレジスト32で第2のパターニングを行い(S15)、Ti/Al積層膜33を堆積させ(S16)、リフトオフによりn型半導体層電極19を形成(S17)した後、熱処理を行う(S18)ことにより形成される。以下、各ステップの対応図を用いて順に製造工程を説明する。
(S10)発光ダイオード構造基板の準備
図5に示す発光ダイオード構造基板は、支持基板であるGaAs基板(基板11)の表面に、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法によりバッファ層12を堆積し、バッファ層12の基板反対側表面にn型クラッド層13をエピタキシャル成長させ、n型クラッド層13の基板反対側表面に発光層14を積層し、発光層14の基板反対側表面にp型クラッド層15を結晶成長させて構成される。
図5に示す発光ダイオード構造基板は、支持基板であるGaAs基板(基板11)の表面に、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法によりバッファ層12を堆積し、バッファ層12の基板反対側表面にn型クラッド層13をエピタキシャル成長させ、n型クラッド層13の基板反対側表面に発光層14を積層し、発光層14の基板反対側表面にp型クラッド層15を結晶成長させて構成される。
基板11とn型クラッド層13とは結晶構造が同じであるが、バッファ層12を間に挟むことで格子不整合による歪みが軽減される。発光層14はキャリアを集中させ、再結合を効率よく起こさせる活性層であり、構成の説明でも述べたようにMQW構造を有する。
(S11)GZO薄膜の堆積
図6に示すように、発光ダイオード構造基板の最表面であるp型クラッド層15上に、GZO薄膜16をスパッタ法或いはイオンプレーティング法により形成する。このとき、成膜初期の不安定さや不均一さを回避するため、膜厚は50nm以上とすることが望ましい。取り出し光強度のGZO層の光路長依存性検討結果で説明したように、GZO薄膜16の光路長(膜厚と屈折率の積)が、GaAs系半導体発光ダイオード10の出力波長の四分の一と等しくなるようにGZO薄膜16の膜厚は定められ、本実施の形態におけるGZO薄膜16の膜厚は110nm相当である。
図6に示すように、発光ダイオード構造基板の最表面であるp型クラッド層15上に、GZO薄膜16をスパッタ法或いはイオンプレーティング法により形成する。このとき、成膜初期の不安定さや不均一さを回避するため、膜厚は50nm以上とすることが望ましい。取り出し光強度のGZO層の光路長依存性検討結果で説明したように、GZO薄膜16の光路長(膜厚と屈折率の積)が、GaAs系半導体発光ダイオード10の出力波長の四分の一と等しくなるようにGZO薄膜16の膜厚は定められ、本実施の形態におけるGZO薄膜16の膜厚は110nm相当である。
(S13)第1のパターニング
図7に示すように、GZO薄膜16を堆積した積層基板の平面を発光領域かつp型半導体層電極領域と、n型半導体層電極領域とに分割し、発光領域及びp型半導体層電極領域にレジスト31を塗布する。
図7に示すように、GZO薄膜16を堆積した積層基板の平面を発光領域かつp型半導体層電極領域と、n型半導体層電極領域とに分割し、発光領域及びp型半導体層電極領域にレジスト31を塗布する。
(S14)エッチング
レジスト31が塗布されていない領域(すなわち、n型半導体層電極領域)において、ドライエッチングによりGZO薄膜16をエッチングして除去し、さらに過酸化水素水及び燐酸の混合液を用いたウェットエッチング、或いはメタン系か塩素性ガスを用いたドライエッチングによりn型クラッド層13の一部まで除去し、図8に示すような、いわゆるMESA構造(Mesa Strusture)を形成する。
レジスト31が塗布されていない領域(すなわち、n型半導体層電極領域)において、ドライエッチングによりGZO薄膜16をエッチングして除去し、さらに過酸化水素水及び燐酸の混合液を用いたウェットエッチング、或いはメタン系か塩素性ガスを用いたドライエッチングによりn型クラッド層13の一部まで除去し、図8に示すような、いわゆるMESA構造(Mesa Strusture)を形成する。
(S15)第2のパターニング
図9に示すように、n型半導体層電極領域を、n型半導体層電極の形成領域と非形成領域に分割し、n型半導体層電極の非形成領域と、GZO薄膜16が形成された発光領域かつp型半導体層電極領域とにフォトレジスト32を塗布する。
図9に示すように、n型半導体層電極領域を、n型半導体層電極の形成領域と非形成領域に分割し、n型半導体層電極の非形成領域と、GZO薄膜16が形成された発光領域かつp型半導体層電極領域とにフォトレジスト32を塗布する。
(S16)Ti/Alの堆積
図10に示すように、塗布したフォトレジスト32の表面及びn型半導体層電極の形成領域に、スパッタ法や真空蒸着法などによりTi/Al積層膜33を堆積する。
図10に示すように、塗布したフォトレジスト32の表面及びn型半導体層電極の形成領域に、スパッタ法や真空蒸着法などによりTi/Al積層膜33を堆積する。
(S17)リフトオフ
図11に示すように、フォトレジスト32及びフォトレジスト32上に堆積されたTi/Al積層膜33を剥がし、n型半導体層電極の形成領域にn型半導体層電極19を形成する。
図11に示すように、フォトレジスト32及びフォトレジスト32上に堆積されたTi/Al積層膜33を剥がし、n型半導体層電極の形成領域にn型半導体層電極19を形成する。
(S18)熱処理
n型半導体層電極19が形成されたGaAs系半導体発光ダイオード10は、急速アニール装置(RTA:Rapid Thermal Annealing)を用いて300℃〜500℃の窒素雰囲気で3分間熱処理される。このときの熱処理温度は、GaAs半導体の劣化損傷を防ぐため、GaAsの劣化温度よりも低い温度である500℃以下(更に好ましくは360℃相当)であることが望ましい。
n型半導体層電極19が形成されたGaAs系半導体発光ダイオード10は、急速アニール装置(RTA:Rapid Thermal Annealing)を用いて300℃〜500℃の窒素雰囲気で3分間熱処理される。このときの熱処理温度は、GaAs半導体の劣化損傷を防ぐため、GaAsの劣化温度よりも低い温度である500℃以下(更に好ましくは360℃相当)であることが望ましい。
(第1の実施形態の効果)
本発明の第1の実施形態におけるGaAs系半導体発光ダイオード10では、p型半導体層電極18は透明導電膜層16で構成される透明電極であるので、金属電極とする場合と比べて大きな発光取り出し面積を確保することが出来る。また、透明導電膜層16の膜厚と屈折率の積が、GaAs系半導体発光ダイオード10の出力波長の四分の一と等しくなるように、透明導電膜層16の膜厚を制御するので、p型クラッド層15と透明導電膜層16の界面、並びに透明導電膜層16と空気層との界面における反射を抑え、より強い光を取り出すことが出来る。
本発明の第1の実施形態におけるGaAs系半導体発光ダイオード10では、p型半導体層電極18は透明導電膜層16で構成される透明電極であるので、金属電極とする場合と比べて大きな発光取り出し面積を確保することが出来る。また、透明導電膜層16の膜厚と屈折率の積が、GaAs系半導体発光ダイオード10の出力波長の四分の一と等しくなるように、透明導電膜層16の膜厚を制御するので、p型クラッド層15と透明導電膜層16の界面、並びに透明導電膜層16と空気層との界面における反射を抑え、より強い光を取り出すことが出来る。
(第2の実施形態)
図12は本発明の第2の実施形態におけるGaAs系半導体発光ダイオード20の断面図である。GaAs系半導体発光ダイオード20は、主な構成は第1の実施形態におけるGaAs系半導体発光ダイオード10と同様であるが、透明導電膜層16の基板反対側表面に表面保護層17が更に積層され、透明導電膜層16及び表面保護層17によってp型半導体層電極18が形成されている点が異なる。
図12は本発明の第2の実施形態におけるGaAs系半導体発光ダイオード20の断面図である。GaAs系半導体発光ダイオード20は、主な構成は第1の実施形態におけるGaAs系半導体発光ダイオード10と同様であるが、透明導電膜層16の基板反対側表面に表面保護層17が更に積層され、透明導電膜層16及び表面保護層17によってp型半導体層電極18が形成されている点が異なる。
表面保護層17は、具体的には二酸化シリコン(SiO2)である。GaAs系半導体発光ダイオード20の最表面層となるため、電気的な絶縁性と化学的安定性を備えた材料であるのが望ましく、材料間の屈折率差から定まる表面反射率での検討に基づき、GZOよりも屈折率が小さく(屈折率=1.45)、かつ空気よりも屈折率が大きい材料である。
図13に示すように、図2で示したモデルのGZO層上にSiO2層を積層したモデルを用い、GZO膜厚及びSiO2膜厚による取り出し光強度を計算した結果を図14に示す。縦軸はSiO2層の光路長[nm]、横軸はGZO層の光路長[nm]である。GaAs基板のみの取り出し光強度を基準とした相対光強度[%]を算出し、第1の極大点を黒丸(●)、第1の極小点を黒三角(▲)、及び第2の極大点を黒四角(■)で表している。なお、SiO2層の膜厚が0nmの場合の結果は、図3に示した結果である。
各結果を直線近似すると図中に示したような近似式が得られる。全ての近似式においてx項を左辺に移動すると、第1の極大点ではy+x=213、第1の極小点ではy+x=395、及び第2の極大点ではy+x=573となる。それぞれ左辺のy+xはGZO層の光路長とSiO2層の光路長の和であるから、GZO層の光路長とSiO2層の光路長の和がLEDの発光波長の四分の一に相当する213nmであるとき第1の極大点となり、GZO層の光路長とSiO2層の光路長の和がLEDの発光波長の四分の二に相当する395nmであるとき第1の極小点となり、GZO層の光路長とSiO2層の光路長の和がLEDの発光波長の四分の三に相当する573nmであるとき第2の極大点となることがわかる。これは図3から得られた結果と同様である。また、図13には示していないが、GZO層の光路長とSiO2層の光路長の和が、LEDの発光波長の八分の一に相当する光路長の分だけ、極大点或いは極小点となる光路長と異なっても、基準よりも強い或いは弱い光強度となることも図3から得られた結果と同様である。
以上の検討より、透明導電膜層16の膜厚と屈折率の積として求められる光路長と、表面保護層17の膜厚と屈折率の積として求められる光路長の和が、GaAs系半導体発光ダイオード20の発光波長の四分の一の奇数倍と等しくなるように、透明導電膜層16及び表面保護層17の膜厚が定められるのが最適である。或いは、透明導電膜層16の光路長をL1、表面保護層17の光路長をL2、GaAs系半導体発光ダイオード20の発光波長をλ、さらに1より大きい任意の整数をNとして、L1とL2の和が式(2)を満たすように、透明導電膜層16及び表面保護層17の膜厚が定められるのが望ましい。
(製造方法)
図15にGaAs系半導体発光ダイオード20の製造工程を説明するためのフローチャートを示す。図4に示した、第1のGaAs系半導体発光ダイオード10の製造工程におけるGZO薄膜の堆積工程(S11)と、第1のパターニング工程(S13)の間に、SiO2薄膜の堆積工程(S12)を有する点が異なる。第1のパターニング工程(S13)以降の工程は、第1の実施形態におけるGaAs系半導体発光ダイオード10の製造工程と同様である。
図15にGaAs系半導体発光ダイオード20の製造工程を説明するためのフローチャートを示す。図4に示した、第1のGaAs系半導体発光ダイオード10の製造工程におけるGZO薄膜の堆積工程(S11)と、第1のパターニング工程(S13)の間に、SiO2薄膜の堆積工程(S12)を有する点が異なる。第1のパターニング工程(S13)以降の工程は、第1の実施形態におけるGaAs系半導体発光ダイオード10の製造工程と同様である。
(第2の実施形態の効果)
本発明の第2の実施形態におけるGaAs系半導体発光ダイオード20では、p型半導体層電極18は透明導電膜層16上に表面保護層17を積層した透明電極で構成されるので、金属電極とする場合と比べて大きな発光取り出し面積を確保することが出来る。また、透明導電膜層16の膜厚と屈折率の積と、表面保護層17の膜厚と屈折率の積の和が、GaAs系半導体発光ダイオード20の出力波長の四分の一の奇数倍と等しくなるように、透明導電膜層16並びに表面保護層17の膜厚をそれぞれ制御するので、p型クラッド層15と透明導電膜層16の界面、透明導電膜層16と表面保護層17の界面、及び表面保護層17と空気層との界面、それぞれにおける反射を抑え、より強い光を取り出すことが出来る。
本発明の第2の実施形態におけるGaAs系半導体発光ダイオード20では、p型半導体層電極18は透明導電膜層16上に表面保護層17を積層した透明電極で構成されるので、金属電極とする場合と比べて大きな発光取り出し面積を確保することが出来る。また、透明導電膜層16の膜厚と屈折率の積と、表面保護層17の膜厚と屈折率の積の和が、GaAs系半導体発光ダイオード20の出力波長の四分の一の奇数倍と等しくなるように、透明導電膜層16並びに表面保護層17の膜厚をそれぞれ制御するので、p型クラッド層15と透明導電膜層16の界面、透明導電膜層16と表面保護層17の界面、及び表面保護層17と空気層との界面、それぞれにおける反射を抑え、より強い光を取り出すことが出来る。
さらに、表面保護層17が最表面層となるので、製造プロセスでのエッチング等に用いる酸等の化学薬品や湿気等による透明導電膜層16への影響が抑制され、GaAs系半導体発光ダイオード20を安定に保つことが出来る。
10 第1のGaAs系半導体発光ダイオード
11 基板
12 バッファ層
13 n型クラッド層
14 発光層
15 p型クラッド層
16 透明導電膜層(GZO薄膜)
17 表面保護層(SiO2薄膜)
18 p型半導体層電極
19 n型半導体層電極
20 第2のGaAs系半導体発光ダイオード
31 レジスト
32 フォトレジスト
33 Ti/Al積層膜
11 基板
12 バッファ層
13 n型クラッド層
14 発光層
15 p型クラッド層
16 透明導電膜層(GZO薄膜)
17 表面保護層(SiO2薄膜)
18 p型半導体層電極
19 n型半導体層電極
20 第2のGaAs系半導体発光ダイオード
31 レジスト
32 フォトレジスト
33 Ti/Al積層膜
Claims (10)
- 基板上に、
少なくとも、n型半導体層、発光層、及びp型半導体層が、それぞれ層を成して構成され、
前記p型半導体層上に、少なくとも透明導電膜層で形成されるp型半導体層電極を有する
ことを特徴とする半導体発光ダイオード。 - 前記透明導電膜層は、屈折率が当該透明導電膜層の表面に接する外周の屈折率よりも大きく、
かつ、前記p型半導体層の屈折率よりも小さい材料である
ことを特徴とする請求項1に記載の半導体発光ダイオード。 - 請求項1又は請求項2に記載の半導体発光ダイオードであって、
前記透明導電膜層の屈折率と膜厚との積として求められる前記透明導電膜層の光路長が、前記半導体発光ダイオードの発光波長の四分の一の奇数倍と等しい
ことを特徴とする半導体発光ダイオード。 - 請求項1又は請求項2に記載の半導体発光ダイオードであって、
前記透明導電膜層の屈折率と膜厚との積として求められる前記透明導電膜層の光路長が、前記半導体発光ダイオードの発光波長の四分の一の奇数倍から当該発光波長の八分の一を減じた値より大きく、前記半導体発光ダイオードの発光波長の四分の一の奇数倍に当該発光波長の八分の一を加えた値より小さい
ことを特徴とする半導体発光ダイオード。 - 前記p型半導体層はp型GaAsであり、
前記透明導電膜層はガリウムドープ酸化亜鉛である
ことを特徴とする請求項1〜4の何れかに記載の半導体発光ダイオード。 - 基板上に、
少なくとも、n型半導体層、発光層、及びp型半導体層が、それぞれ層を成して構成され、
前記p型半導体層上に、少なくとも、透明導電膜層と表面保護層が、この順にそれぞれ層を成して構成されるp型半導体層電極を有する
ことを特徴とする半導体発光ダイオード。 - 請求項6に記載の半導体発光ダイオードであって、
前記表面保護層は、屈折率が当該表面保護層の表面に接する外周の屈折率よりも大きく、かつ前記透明導電膜層の屈折率よりも小さい材料であり、
前記透明導電膜層は、屈折率が前記p型半導体層の屈折率よりも小さい材料である、
ことを特徴とする半導体発光ダイオード。 - 請求項6又は請求項7に記載の半導体発光ダイオードであって、
前記透明導電膜層の屈折率と膜厚の積として求められる前記透明導電膜層の光路長と、
前記表面保護層の屈折率と膜厚の積として求められる前記表面保護層の光路長の和が、
前記半導体発光ダイオードの発光波長の四分の一の奇数倍と等しい
ことを特徴とする半導体発光ダイオード。 - 請求項6又は請求項7に記載の半導体発光ダイオードであって、
前記透明導電膜層の屈折率と膜厚の積として求められる前記透明導電膜層の光路長と、
前記表面保護層の屈折率と膜厚の積として求められる前記表面保護層の光路長の和が、
前記半導体発光ダイオードの発光波長の四分の一の奇数倍から当該発光波長の八分の一を減じた値より大きく、前記半導体発光ダイオードの発光波長の四分の一の奇数倍に当該発光波長の八分の一を加えた値より小さい
ことを特徴とする半導体発光ダイオード。 - 請求項6〜9の何れかに記載の半導体発光ダイオードであって、
前記p型半導体層はp型GaAsであり、
前記透明導電膜層はガリウムドープ酸化亜鉛であり、
前記表面保護層は二酸化シリコンである
ことを特徴とする半導体発光ダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017063758A JP2018166186A (ja) | 2017-03-28 | 2017-03-28 | 半導体発光ダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017063758A JP2018166186A (ja) | 2017-03-28 | 2017-03-28 | 半導体発光ダイオード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018166186A true JP2018166186A (ja) | 2018-10-25 |
Family
ID=63922733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017063758A Pending JP2018166186A (ja) | 2017-03-28 | 2017-03-28 | 半導体発光ダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018166186A (ja) |
-
2017
- 2017-03-28 JP JP2017063758A patent/JP2018166186A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100631414B1 (ko) | 반도체 발광 다이오드 및 그 제조방법 | |
KR100969131B1 (ko) | 발광 소자 제조방법 | |
US20080315180A1 (en) | Semiconductor light emitting device | |
KR20080003901A (ko) | 질화물 반도체 발광 소자 | |
KR20080081934A (ko) | 반도체 발광 소자 및 그 제법 | |
JP2020505762A (ja) | 窒化物半導体発光素子及びその製造方法 | |
JP2011082233A (ja) | 発光素子 | |
WO2011079644A1 (en) | Light emitting diode and method for preparing the same | |
TW202221938A (zh) | Led及製造方法 | |
JP4960465B2 (ja) | 半導体発光素子 | |
US20190273187A1 (en) | Semiconductor light emitting device | |
USRE43426E1 (en) | Fabrication method of transparent electrode on visible light-emitting diode | |
WO2018163824A1 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
US8680507B1 (en) | A1N inter-layers in III-N material grown on DBR/silicon substrate | |
JP2005191220A (ja) | 半導体発光素子およびその製造方法 | |
EP4052284A1 (en) | Method to improve the performance of gallium-containing light-emitting devices | |
KR20100049274A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
TWI437731B (zh) | 一種具有提升光取出率之半導體光電元件及其製造方法 | |
JPH08255952A (ja) | 半導体発光素子の製法 | |
Ma et al. | Enhanced light output of near-ultraviolet LEDs with Ta 2 O 5/SiO 2 hybrid DBR reflector | |
JP2018166186A (ja) | 半導体発光ダイオード | |
KR20060112064A (ko) | 발광 소자 | |
KR102046082B1 (ko) | 발광소자 및 이의 제조방법 | |
JP2011176001A (ja) | 発光素子及び発光素子の製造方法 | |
JP5460754B2 (ja) | 半導体発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210525 |